KR20230096570A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230096570A
KR20230096570A KR1020210186169A KR20210186169A KR20230096570A KR 20230096570 A KR20230096570 A KR 20230096570A KR 1020210186169 A KR1020210186169 A KR 1020210186169A KR 20210186169 A KR20210186169 A KR 20210186169A KR 20230096570 A KR20230096570 A KR 20230096570A
Authority
KR
South Korea
Prior art keywords
electrode
area
organic patterns
spacers
layer
Prior art date
Application number
KR1020210186169A
Other languages
English (en)
Inventor
황주환
고영준
노우석
김혜진
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210186169A priority Critical patent/KR20230096570A/ko
Priority to US18/073,337 priority patent/US20230209955A1/en
Priority to EP22211167.6A priority patent/EP4203654A1/en
Priority to TW111146296A priority patent/TWI839986B/zh
Priority to CN202211537312.7A priority patent/CN116347920A/zh
Publication of KR20230096570A publication Critical patent/KR20230096570A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8723Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/841Self-supporting sealing arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/873Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 제조 과정에서 표시 패널 손상없이 보호 필름을 안전하게 제거할 수 있다. 본 발명의 일 실시예에 따른 표시 장치는 복수의 투과 영역들 및 복수의 투과 영역들 사이에 배치된 비투과 영역이 구비된 기판, 비투과 영역에 구비되고 제1 전극, 발광층 및 제2 전극으로 이루어진 복수의 서브 화소들, 복수의 투과 영역들에 구비되고 상면이 하면 보다 넓은 복수의 스페이서들, 및 복수의 스페이서들 각각의 상면에 구비된 복수의 유기 패턴들을 포함한다. 제2 전극은 복수의 유기 패턴들과 이격된다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 그 내부에 카메라를 내장함으로써 표시 영역과 카메라를 연동하여 다양한 애플리케이션을 응용할 수 있는 방안이 고안된 바 있다.
표시 장치는 카메라가 표시 패널 하부에 배치될 수 있다. 이와 같이 카메라가 내장된 표시 장치는 카메라와 중첩되는 영역에서 화상이 표시되지 않을 수 있으며, 이러한 경우, 표시 장치에 표시되는 화상이 단절되고 사용자에게 인지될 수 있다.
이러한 문제점을 해결하기 위하여, 최근에는 화상이 표시되는 표시 영역이 외부 광을 투과시킬 수 있는 투과 영역과 비투과 영역을 포함하며, 투과 영역을 통해서 표시 영역에서 높은 광 투과율을 가질 수 있는 표시 패널에 대한 연구가 활발히 진행되고 있다.
본 발명은 표시 영역에서 높은 광 투과율을 가질 수 있는 표시 장치를 제공하는 것을 기술적 과제로 한다.
또한, 본 발명은 제조 과정에서 표시 패널 손상없이 보호 필름을 안전하게 제거할 수 있는 표시 장치를 제공하는 것을 다른 기술적 과제로 한다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 투과 영역들 및 복수의 투과 영역들 사이에 배치된 비투과 영역이 구비된 기판, 비투과 영역에 구비되고 제1 전극, 발광층 및 제2 전극으로 이루어진 복수의 서브 화소들, 복수의 투과 영역들에 구비되고 상면이 하면 보다 넓은 복수의 스페이서들, 및 복수의 스페이서들 각각의 상면에 구비된 복수의 유기 패턴들을 포함한다. 제2 전극은 복수의 유기 패턴들과 이격된다.
본 발명은 투과 영역에 금속 물질의 탈착이 이루어지는 물질로 형성된 유기 패턴을 형성함으로써, 투과 영역에 제2 전극이 증착되지 않을 수 있다. 이에 따라, 본 발명은 투과 영역에서의 광 투과율을 향상시킬 수 있다.
또한, 본 발명은 유기 패턴을 역 테이퍼 구조를 가지는 스페이서의 상면에 형성함으로써, 캡핑층이 유기 패턴뿐만 아니라 스페이서의 측면 및 뱅크의 상면에도 접할 수 있도록 한다. 이를 통해, 본 발명은 캡핑층과 하부 구성들 간의 결속력을 증가시킬 수 있다.
본 발명은 보호 필름 제거시 캡핑층이 유기 패턴들(145)로부터 분리되는 것을 방지할 수 있다. 이에 따라, 본 발명은 표시장치의 수율 및 신뢰성을 개선할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1는 표시 패널을 개략적으로 보여주는 평면도이다.
도 2는 도 1의 A영역에 구비된 화소의 일 실시예를 개략적으로 보여주는 도면이다.
도 3은 도2의 I-I'의 일 예를 보여주는 단면도이다.
도 4는 유기 패턴 물질을 광에 노출시킨 경우와 노출시키지 않은 경우의 예시도이다.
도 5는 유기 패턴 물질을 이용한 금속 패터닝의 일 예를 나타낸 도면이다.
도 6a는 복수의 유기 패턴들의 변형된 형상을 보여주는 도면이다.
도 6b는 복수의 유기 패턴들의 다른 변형된 형상을 보여주는 도면이다.
도 7은 보호 필름 제거시 봉지막과 유기 패턴들이 박리되는 예를 보여주는 도면이다.
도 8은 도2의 I-I'의 다른 예를 보여주는 단면도이다.
도 9는 도 2의 I-I'의 또 다른 예를 보여주는 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 표시장치를 개략적으로 보여주는 평면도이다.
도 11은 본 발명의 다른 실시예에 따른 표시장치를 개략적으로 보여주는 분해도이다.
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.
본 명세서의 실시 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 본 발명의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
'적어도 하나'의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, ''제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나''의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
본 명세서의 여러 실시 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 본 발명에 따른 표시 장치의 바람직한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1는 표시 패널을 개략적으로 보여주는 평면도이다.
이하에서, X축은 스캔 라인과 나란한 방향을 나타내고, Y축은 데이터 라인과 나란한 방향을 나타내며, Z축은 표시 장치(100)의 높이 방향을 나타낸다.
본 발명의 일 실시예에 따른 표시 장치(100)는 유기 발광 표시 장치(Organic Light Emitting Display)로 구현된 것을 중심으로 설명하였으나, 액정 표시 장치(Liquid Crystal Display), 플라즈마 표시장치(PDP: Plasma Display Panel), 퀀텀닷 발광표시장치 (QLED: Quantum dot Light Emitting Display) 또는 전기 영동 표시 장치(Electrophoresis display)로도 구현될 수 있다.
도 1를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 패널(110)을 포함한다. 본 발명의 일 실시예에 따른 표시 패널(110)은 화소들이 형성되어 화상을 표시하는 표시 영역(DA)과 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다.
표시 영역(DA)에는 스캔 라인들, 데이터 라인들, 및 화소들(P)이 구비될 수 있으며, 비표시 영역(NDA)에는 패드들이 배치된 패드 영역(PA) 및 적어도 하나의 게이트 구동부(205)가 구비될 수 있다.
데이터 라인들은 표시 영역(DA)에서 제1 방향(Y축 방향)으로 연장될 수 있다. 스캔 라인들은 표시 영역(DA)에서 제2 방향(X축 방향)으로 연장될 수 있으며, 데이터 라인들과 교차될 수 있다. 화소들(P)은 복수의 서브 화소들(SP1, SP2, SP3)을 포함하고, 데이터 라인들과 스캔 라인들이 교차하는 영역에 구비되어 소정의 광을 방출하여 화상을 표시한다.
게이트 구동부(205)는 스캔 라인에 접속되어 스캔 신호들을 공급한다. 이러한 게이트 구동부(205)는 표시 패널(110)의 표시 영역(DA)의 일측 또는 양측 바깥쪽의 비표시 영역(NDA)에 GIP(gate driver in panel) 방식 또는 TAB(tape automated bonding) 방식으로 형성될 수 있다.
도 2는 도 1의 A영역에 구비된 화소의 일 실시예를 개략적으로 보여주는 도면이고, 도 3은 도2의 I-I'의 일 예를 보여주는 단면도이다. 도 4는 유기 패턴 물질을 광에 노출시킨 경우와 노출시키지 않은 경우의 예시도이고, 도 5는 유기 패턴 물질을 이용한 금속 패터닝의 일 예를 나타낸 도면이며, 도 6a는 복수의 유기 패턴들의 변형된 형상을 보여주는 도면이고, 도 6b는 복수의 유기 패턴들의 다른 변형된 형상을 보여주는 도면이다. 도 7은 보호 필름 제거시 봉지막과 유기 패턴들이 박리되는 예를 보여주는 도면이고, 도 8은 도2의 I-I'의 다른 예를 보여주는 단면도이고, 도 9는 도 2의 I-I'의 또 다른 예를 보여주는 단면도이다.
도 2 내지 도 9를 참조하면, 표시 영역(DA)은 투과 영역(TA)과 비투과 영역(NTA)를 포함한다. 투과 영역(TA)는 외부로부터 입사되는 빛의 대부분을 통과시키는 영역이고, 비투과 영역(NTA)는 외부로부터 입사되는 빛의 대부분을 투과시키기 않는 영역이다. 일 예로, 투과 영역(TA)는 광 투과율이 α%, 예컨대, 90% 보다 큰 영역이고, 비투과 영역(NTA)는 광 투과율이 β%, 예컨대, 50% 보다 작은 영역일 수 있다. 이때, α는 β 보다 큰 값이다. 투명 표시 패널(110)은 투과 영역(TA)들로 인해 투명 표시 패널(110)의 배면(背面)에 위치한 사물 또는 배경을 볼 수 있다.
비투과 영역(NTA)에는 복수의 투과 영역들(TA) 사이에 배치되며, 복수의 화소들(P)이 구비될 수 있다. 화소들(P)은 데이터 라인들과 스캔 라인들이 교차하는 영역에 구비되며, 광을 방출하여 화상을 표시한다. 발광 영역(EA)은 화소(P)에서 광을 발광하는 영역에 해당할 수 있다.
화소(P)들 각각은 제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3)를 포함할 수 있다. 제1 서브 화소(SP1)는 제1 색 광을 방출하는 제1 발광 영역(EA1)을 포함하고, 제2 서브 화소(SP2)는 제2 색 광을 방출하는 제2 발광 영역(EA2)을 포함하며, 제3 서브 화소(SP3)는 제3 색 광을 방출하는 제3 발광 영역(EA3)을 포함할 수 있다. 본 발명의 일 실시예에 따른 표시 패널(110)은 제4 제4 색 광을 발광하는 제4 발광 영역을 포함하는 제4 서브 화소를 더 포함할 수도 있다.
이때, 제1 내지 제4 발광 영역들(EA1, EA2, EA3)은 모두 서로 다른 색의 광을 방출할 수 있다. 예컨대, 제1 발광 영역(EA1)은 녹색 광을 방출할 수 있으며, 제2 발광 영역(EA2)은 적색 광을 방출할 수 있다. 제3 발광 영역(EA3)은 청색 광을 방출할 수 있으며, 제4 발광 영역은 백색 광을 방출할 수 있다. 그러나, 반드시 이에 한정되지는 않는다. 제1 내지 제4 발광 영역들(EA1, EA2, EA3) 중 2개의 발광 영역들은 동일한 색의 광을 방출할 수 있다. 예컨대, 제1 발광 영역(EA1)과 제4 발광 영역은 녹색 광을 방출할 수 있다. 또한, 각각의 서브 화소(SP1, SP2, SP3)의 배열 순서는 다양하게 변경될 수 있다.
제1 서브 화소(SP1), 제2 서브 화소(SP2) 및 제3 서브 화소(SP3) 각각에는 커패시터, 박막 트랜지스터 등을 포함하는 회로 소자 및 발광 소자가 구비될 수 있다. 박막 트랜지스터는 스위칭 트랜지스터, 센싱 트랜지스터 및 구동 트랜지스터(T)를 포함할 수 있다.
스위칭 트랜지스터는 스캔 라인에 공급되는 스캔 신호에 따라 스위칭되어 데이터 라인으로부터 공급되는 데이터 전압을 커패시터에 충전할 수 있다. 센싱 트랜지스터는 화질 저하의 원인이 되는 구동 트랜지스터(T)의 문턱 전압 편차를 센싱하는 역할을 할 수 있다.
구동 트랜지스터(T)는 커패시터에 충전된 데이터 전압에 따라 스위칭되어 화소 전원 라인에서 공급되는 전원으로부터 데이터 전류를 생성하여 서브 화소(SP1, SP2, SP3)의 제1 전극(120)에 공급하는 역할을 한다. 이러한 구동 트랜지스터(T)는 액티브층(ACT), 게이트 전극(GE), 소스 전극(SE) 및 드레인 전극(DE)을 포함할 수 있다.
구체적으로, 제1 기판(111) 상에는 차광층(LS)이 구비될 수 있다. 차광층(LS)은 구동 트랜지스터(T)의 액티브층(ACT)으로 입사되는 외부광을 차단하는 역할을 할 수 있다. 차광층(LS)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
차광층(LS) 상에는 버퍼막(BF)이 구비될 수 있다. 버퍼막(BF)은 투습에 취약한 제1 기판(111)을 통해 침투하는 수분으로부터 트랜지스터들(T)를 보호하기 위한 것으로서, 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
버퍼막(BF) 상에는 액티브층(ACT)이 구비될 수 있다. 액티브층(ACT)은 실리콘계 반도체 물질 또는 산화물계 반도체 물질로 형성될 수 있다.
액티브층(ACT) 상에는 게이트 절연막(GI)이 구비될 수 있다. 게이트 절연막(GI)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
게이트 절연막(GI) 상에는 게이트 전극(GE)이 구비될 수 있다. 게이트 전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
게이트 전극(GE) 상에는 층간 절연막(ILD)이 구비될 수 있다. 층간 절연막(ILD)은 무기막, 예를 들어 실리콘 산화막(SiOx), 실리콘 질화막(SiNx), 또는 이들의 다중막으로 형성될 수 있다.
층간 절연막(ILD) 상에는 소스 전극(SE) 및 드레인 전극(DE)이 구비될 수 있다. 소스 전극(SE) 및 드레인 전극(DE) 중 하나는 게이트 절연막(GI)과 층간 절연막들(ILD)을 관통하는 제1 콘택홀(CH1)을 통해 액티브층(ACT)에 접속될 수 있다. 소스 전극(SE) 및 드레인 전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.
소스 전극(SE) 및 드레인 전극(DE) 상에는 구동 트랜지스터(T)로 인한 단차를 평탄하게 하기 위한 평탄화막(PLN)이 구비될 수 있다. 평탄화막(PLN)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기막으로 형성될 수 있다.
평탄화막(PLN) 상에는 제1 전극(120), 유기 발광층(130), 제2 전극(140)으로 이루어진 발광소자들, 뱅크(122), 복수의 스페이서들(124) 및 복수의 유기 패턴들(145)이 구비된다.
제1 전극(120)은 평탄화막(PLN) 상에서 서브 화소(SP1, SP2, SP3) 별로 구비될 수 있다. 제1 전극(120)은 구동 트랜지스터(T)와 연결될 수 있다. 구체적으로, 제1 전극(120)은 평탄화막(PLN)을 관통하는 제2 콘택홀(CH2)을 통해 구동 트랜지스터(T)의 소스 전극(SE) 또는 드레인 전극(DE)에 접속될 수 있다. 이에 따라, 제1 전극(120)은 구동 트랜지스터(T)와 전기적으로 연결될 수 있다.
이러한 제1 전극(120)은 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 ITO의 적층 구조(ITO/Al/ITO), Ag 합금, Ag 합금과 ITO의 적층 구조(ITO/Ag 합금/ITO), MoTi 합금, 및 MoTi 합금과 ITO의 적층 구조(ITO/MoTi 합금/ITO)과 같은 반사율이 높은 금속물질로 형성될 수 있다. Ag 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu) 등의 합금일 수 있다. MoTi 합금은 몰리브덴(Mo) 및 티타늄(Ti)의 합금일 수 있다. 이러한 제1 전극(120)은 발광 소자의 애노드 전극일 수 있다.
뱅크(122)는 평탄화막(PLN) 상에서 서브 화소들(SP1, SP2, SP3) 사이에 구비될 수 있다. 뱅크(122)는 적어도 일부가 복수의 투과 영역들(TA)과 중첩될 수 있으며, 일부는 비투과 영역(NTA)과 중첩될 수 있다. 또한, 뱅크(122)는 제1 전극(120)의 가장자리를 덮고 제1 전극(120)의 일부가 노출되도록 형성될 수 있다. 이에 따라, 뱅크(122)는 제1 전극(120)의 끝단에 전류가 집중되어 발광효율이 저하되는 문제가 발생하는 것을 방지할 수 있다.
뱅크(122)는 서브 화소(SP1, SP2, SP3)들 각각의 발광 영역(EA1, EA2, EA3)을 정의할 수 있다. 서브 화소(SP1, SP2, SP3)들 각각의 발광 영역(EA1, EA2, EA3)은 제1 전극(120), 유기발광층(130), 및 제2 전극(140)이 순차적으로 적층되어 제1 전극(120)으로부터의 정공과 제2 전극(140)으로부터의 전자가 유기발광층(130)에서 서로 결합되어 발광하는 영역을 나타낸다. 이 경우, 뱅크(122)가 형성되지 않고 제1 전극(120)이 노출된 영역이 발광 영역(EA1, EA2, EA3)이 되고, 나머지 영역이 비발광 영역(NEA)이 될 수 있다.
뱅크(122)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamiDE1 resin), 폴리이미드 수지(polyimiDE1 resin) 등의 유기막으로 형성될 수 있다.
복수의 스페이서들(124)은 뱅크(122) 상에서 서로 이격하여 구비될 수 있다. 복수의 스페이서들(124) 각각은 복수의 투과 영역들(TA) 각각에 구비되며, 상면이 하면 보다 넓은 역 테이퍼 구조를 가질 수 있다. 복수의 스페이서들(124) 각각은 상면의 제1 폭(W1)이 하면의 제2 폭(W2) 보다 클 수 있다. 이에 따라, 뱅크(122)는 복수의 스페이서들(124)과 중첩되는 영역에 구비된 상면 중 일부가 복수의 스페이서들(124) 각각의 상면 아래에서 노출될 수 있다.
복수의 스페이서들(124)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamiDE1 resin), 폴리이미드 수지(polyimiDE1 resin) 등의 유기막으로 형성될 수 있다.
복수의 유기 패턴들(145)은 복수의 스페이서들(124) 각각의 상면에 구비될 수 있다. 복수의 유기 패턴들(145) 각각은 복수의 스페이서들(124) 각각의 상면과 동일한 형상을 가질 수 있다. 예컨대, 복수의 스페이서들(124) 각각은 상면이 도 2에 도시된 바와 같이 십자가 형상을 가질 수 있다. 복수의 유기 패턴들(145) 각각은 복수의 스페이서들(124) 각각의 상면에서 복수의 스페이스들(124)과 동일한 십자가 형상으로 형성될 수 있다. 이때, 복수의 유기 패턴들(145) 각각은 복수의 스페이서들(124) 각각과 동일한 면적으로 형성될 수 있다. 여기서, 동일한 면적은 실질적으로 동일한 면적을 나타낼 수 있다.
복수의 유기 패턴들(145) 및 복수의 스페이서들(124)의 상면은 도 2에 도시된 바와 같이 십자가 형상을 가질 수 있으나, 반드시 이에 한정되지는 않는다. 복수의 유기 패턴들(145) 및 복수의 스페이서들(124)의 상면의 형상은 화소(P)의 형상 및 개구율에 따라 달라질 수 있다. 복수의 유기 패턴들(145) 및 복수의 스페이서들(124)의 상면은 복수의 서브 화소들(SP1, SP2, SP3) 사이에 구비되면 되고, 도 6a에 도시된 바와 같이 라인 형상을 가질 수도 있다. 또는, 복수의 유기 패턴들(145) 및 복수의 스페이서들(124)의 상면은 도 6b에 도시된 바와 같이 원 형상을 가질 수도 있다.
복수의 유기 패턴들(145) 및 복수의 스페이서들(124)의 상면이 형성된 영역은 복수의 투과 영역들(TA)과 대응될 수 있다. 복수의 유기 패턴들(145) 상에는 제2 전극(140)이 구비되지 않을 수 있다. 이에 따라, 복수의 유기 패턴들(145)이 구비된 영역은 제2 전극(140)에 의하여 광 투과율이 감소되지 않고, 투과 영역(TA)이 될 수 있다.
유기 발광층(130)은 제1 전극(120) 상에 구비될 수 있다. 유기 발광층(130)은 정공 수송층(hole transporting layer), 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 이 경우, 제1 전극(120)과 제2 전극(140)에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동하게 되며, 발광층에서 서로 결합하여 발광하게 된다.
일 실시예에 있어서, 유기 발광층(130)은 발광층이 제1 서브 화소(SP1, SP2, SP3) 별로 형성될 수 있다. 일 예로, 제1 서브 화소(SP1)에는 녹색 광을 방출하는 녹색 발광층이 형성되고, 제2 서브 화소(SP2)에는 적색 광을 방출하는 적색 발광층이 형성되고, 제3 서브 화소(SP3)에는 청색 광을 방출하는 청색 발광층이 형성될 수 있다.
제2 전극(140)은 유기 발광층(130) 및 뱅크(122) 상에 구비될 수 있다. 제2 전극(140)은 발광 영역(EA)을 포함하는 비투과 영역(NTA)에 구비될 수 있다. 이러한 제2 전극(140)은 서브 화소(SP1, SP2, SP3)들에 공통적으로 형성되어 동일한 전압을 인가하는 공통층일 수 있다.
제2 전극(140)은 마그네슘(Mg), 은(Ag), 또는 마그네슘(Mg)과 은(Ag)의 합금과 같은 반투과 금속물질(Semi-transmissive Conductive Material)로 형성될 수 있다. 이를 통해, 제2 전극(140)은 마이크로 캐비티(micro cavity)에 의해 출광 효율이 높아질 수 있다. 이러한 제2 전극(140)은 캐소드 전극일 수 있다.
제2 전극(140)은 복수의 투과 영역들(TA)과 중첩되는 개구 영역(OA)을 포함할 수 있다. 구체적으로, 제2 전극(140)은 복수의 투과 영역들(TA)에 구비된 복수의 유기 패턴들(145) 상에 형성되지 않고, 복수의 유기 패턴들(145) 및 복수의 스페이서들(124)이 형성된 영역을 제외한 영역에 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 패널(110)은 복수의 유기 패턴들(145)을 이루는 물질의 특성을 이용하여 제2 전극(140)이 복수의 유기 패턴들(145)의 상면에 형성되지 않도록 하는 것을 특징으로 한다.
복수의 유기 패턴들(145)은 금속 물질의 탈착(Desorption)이 이루어지는 물질로 형성될 수 있다. 구체적으로, 복수의 유기 패턴들(145)을 이루는 물질은 재료 자체의 표면 에너지가 낮거나 금속 물질 간의 계면 에너지가 높은 특성을 가지는 유기 물질일 수 있다. 이와 같은 특성을 가진 유기 물질은 금속 물질 증착시 표면에서 금속 물질의 탈착이 이루어져 금속 물질의 증착율이 낮다.
일 실시예에 있어서, 복수의 유기 패턴들(145)은 광 이성질화 물질로 이루어질 수 있다. 광 이성질화 물질은 UV와 같은 광에 노출되면 물리적 또는 화학적 성질이 다른 이성질체로 변하는 물질로서, 일 예로, 포토 크로믹(Photo Chromic)일 수 있다. 포토 크로믹은 UV와 같은 광에 노출되면 색이 변하고 광이 차단되면 원래 색으로 되돌아가는 물질로서, 일 예로, 아래 화학식 1을 포함하는 디아릴에텐(diarylethene) 계열의 화합물을 포함할 수 있다.
Figure pat00001
광 이성질화 물질은 광 노출여부에 따라 금속 물질의 증착율이 다른 것을 특징으로 한다. 구체적으로, UV를 조사한 광 이성질화 물질은 도 4에 도시된 바와 같이 결정핵생성(nucleation)이 이루어져 금속 물질의 증착율이 높다. 즉, UV를 조사한 광 이성질화 물질은 금속 물질이 잘 증착될 수 있다. 반면, UV를 조사하지 않은 광 이성질화 물질은 도 4에 도시된 바와 같이 탈착(Desorption)이 이루어져 금속 물질의 증착율이 낮다. 즉, UV를 조사하지 않은 광 이성질화 물질은 금속 물질이 잘 증착되지 않을 수 있다.
본 발명의 일 실시예에 따른 표시 패널(110)은 복수의 유기 패턴들(145)을 이루는 물질의 특성을 이용하여 제2 전극(140)을 선택적으로 패터닝할 수 있다. 도 5를 참조하여 설명하면, 제1 기판(111)의 특정 영역에 복수의 유기 패턴들(145)을 형성할 수 있다. 다음, 복수의 유기 패턴들(145)이 형성된 제1 기판(111) 상에 제2 전극(140)을 이루는 금속 물질을 증착하면, 금속 물질은 복수의 유기 패턴들(145) 상에 형성되지 않고, 복수의 유기 패턴들(145)이 형성되지 않은 영역에만 증착될 수 있다.
이에 따라, 제2 전극(140)은 복수의 유기 패턴들(145)과 중첩되는 개구 영역(OA)이 형성될 수 있다. 제2 전극(140)이 복수의 유기 패턴들(145) 상에 형성되지 않음으로써, 복수의 유기 패턴들(145)이 형성된 영역은 광 투과율이 높은 투과 영역(TA)이 될 수 있다.
발광소자들 상에는 캡핑층(Capping Layer; CPL)이 구비될 수 있다. 구체적으로, 캡핑층(CPL)은 제2 전극(140) 및 복수의 유기 패턴들(145) 상에 형성되어 광 추출 효과를 증진시키는 역할을 할 수 있다. 이와 같은 캡핑층(CPL)은 정공 수송능력이 있는 유기 물질로 이루어질 수도 있으나, 반드시 그에 한정되는 것은 아니다.
캡핑층(CPL) 상에는 봉지막(160)이 구비될 수 있다. 봉지막(160)은 캡핑층(CPL) 상에서 캡핑층(CPL)을 덮도록 형성될 수 있다. 봉지막(160)은 유기 발광층(130)과 제2 전극(140)에 산소 또는 수분이 침투되는 것을 방지하는 역할을 한다. 이를 위하여, 봉지막(160)은 적어도 하나의 무기막과 적어도 하나의 유기막을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(110)은 캡핑층(CPL)이 비투과 영역(NTA)뿐만 아니라 투과 영역(TA)에도 구비될 수 있다. 캡핑층(CPL)은 비투과 영역(NTA)에서 제2 전극(140)을 덮도록 형성될 수 있다. 구체적으로, 캡핑층(CPL)은 비투과 영역(NTA)에서 제2 전극(140)의 상면 및 측면을 감싸도록 형성될 수 있다.
또한, 캡핑층(CPL)은 투과 영역(TA)에서 유기 패턴들(145) 각각의 상면 및 스페이서들(124) 각각의 측면을 덮도록 형성될 수 있다. 구체적으로, 캡핑층(CPL)은 투과 영역(TA)에서 유기 패턴들(145) 각각의 상면 및 스페이서들(124) 각각의 측면을 감싸도록 형성될 수 있다. 더 나아가, 캡핑층(CPL)은 스페이서들(124)에 의하여 제2 전극(140)이 형성되지 않고 노출된 뱅크(122)의 상면 상에도 형성될 수 있다.
이와 같은 캡핑층(CPL)은 역 테이퍼 구조를 가지는 스페이서들(124)을 감싸도록 형성됨으로써, 캡핑층(CPL)과 하부 구성들 간의 결속력을 증가시킬 수 있다. 구체적으로, 복수의 유기 패턴들(145)은 재료 자체의 표면 에너지가 낮으므로, 금속 물질뿐만 아니라 유기 물질과의 접착력이 약할 수 있다. 이에, 복수의 유기 패턴들(145) 상에 캡핑층(CPL)이 증착되는 경우, 복수의 유기 패턴들(145)과 캡핑층(CPL) 간의 접착력이 약하게 형성될 수 있다. 이로 인하여, 복수의 유기 패턴들(145)과 캡핑층(CPL)은 제조 과정에서 박리될 수 있으며, 캡핑층(CPL)이 박리되면서 제2 전극(140)도 함께 박리되거나 손상될 수 있다.
구체적으로, 표시 장치(100)를 제조하는 공정들은 모든 공정이 연속적으로 이루어지지 않는 것이 일반적이다. 예컨대, 제1 기판(111) 상에는 연속 공정을 통해 상술한 바와 같은 회로 소자, 발광 소자, 캡핑층(CPL) 및 봉지막(160)이 형성될 수 있다. 그리고 나서, 회로 소자, 발광 소자, 캡핑층(CPL) 및 봉지막(160)이 형성된 제1 기판(111)은 후속 공정을 진행하기 위하여 장소를 이동할 수 있다. 이때, 회로 소자, 발광 소자, 캡핑층(CPL) 및 봉지막(160)이 손상되는 것을 방지하기 위하여, 제1 기판(111)은 도 7에 도시된 바와 같이 보호 필름(170)이 부착된 채로 후속 공정이 이루어지는 장소로 이동하게 된다. 그리고 나서, 제1 기판(111)으로부터 보호 필름(170)을 제거한 후 후속 공정이 진행될 수 있다.
이때, 복수의 유기 패턴들(145)과 캡핑층(CPL) 간의 접착력이 보호 필름(170)과 봉지막(160) 간의 접착력 보다 작을 수 있다. 이러한 경우, 보호 필름(170) 제거시 캡핑층(CPL)이 복수의 유기 패턴들(145)로부터 분리되고, 도 7에 도시된 바와 같이 봉지막(160) 및 캡핑층(CPL)이 보호 필름(170)과 함께 제거될 수 있다. 이로 인하여, 복수의 유기 패턴들(145)이 형성된 영역에서 봉지막(160) 및 캡핑층(CPL)이 손상되고, 하부에 배치된 제2 전극(140)이 외부의 수분, 산소에 노출될 수 있다. 또한, 캡핑층(CPL)이 박리되면서 제2 전극(140)도 함께 박리될 수도 있다. 캡핑층(CPL) 및 제2 전극(140)이 박리된 영역에는 발광이 제대로 이루어지지 않을 수 있으며, 이에 따라, 표시 장치(100)의 불량이 발생할 수 있다.
본 발명의 일 실시예에 따른 표시 패널(110)은 상술한 문제점을 해결하기 위하여 뱅크(122) 상에 역 테이퍼 구조를 가진 스페이서들(124)을 형성하고, 스페이서들(124)의 상면에 유기 패턴들(145)을 형성할 수 있다. 이에 따라, 캡핑층(CPL)은 투과 영역(TA)에서 유기 패턴들(145) 각각의 상면뿐만 아니라 역 테이퍼 구조를 가진 스페이서들(124) 각각의 측면까지 감싸도록 형성되며, 더 나아가, 뱅크(122)의 상면까지도 덮도록 형성될 수 있다.
이와 같은 캡핑층(CPL)은 단순히 접착력이 약한 유기 패턴들(145)의 상면에만 접하는 것 보다 스페이서들(124)의 측면 및 뱅크(122)의 상면에도 접함으로써, 하부 결속력을 증가시킬 수 있다. 결과적으로, 캡핑층(CPL)과 스페이서들(124) 간의 접착력 및 캡핑층(CPL)과 뱅크(122) 간의 접착력이 보호 필름(170) 제거시 캡핑층(CPL)이 유기 패턴들(145)로부터 분리되는 것을 방지할 수 있다. 이에 따라, 표시장치(100)의 수율 및 신뢰성을 개선할 수 있다.
도 3에서는 봉지막(160)이 캡핑층(CPL) 상에 직접 형성되는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다. 다른 실시예에 있어서, 봉지막(160)과 캡핑층(CPL) 사이에는 도 8에 도시된 바와 같이 제1 무기 보호막(150)이 더 포함될 수 있다. 제1 무기 보호막(150)은 비투과 영역(NTA)뿐만 아니라 투과 영역(TA)에도 형성되며, 인듐 아연 산화물(예; Indium Zinc Oxide, IZO)과 같은 투명한 무기막일 수 있다. 제1 무기 보호막(150)은 스퍼터링(sputtering) 공정을 통해 증착됨으로써, 캡핑층(CPL)과의 결속력을 증가시킬 수 있다. 캡핑층(CPL)은 상부에 증착된 제1 무기 보호막(150)과의 결속력에 의하여 보호 필름(170) 제거시 유기 패턴들(145)과의 계면에 작용하는 힘이 감소될 수 있다.
한편, 도 8에서는 제1 무기 보호막(150)이 봉지막(160)과 캡핑층(CPL) 사이에 구비되는 것으로 도시하고 있으나, 반드시 이에 한정되지는 않는다.
다른 실시예에 있어서, 제2 무기 보호막(155)은 도 9에 도시된 바와 같이 제2 전극(140) 및 복수의 유기 패턴들(145) 상에 구비될 수 있다. 구체적으로, 제2 무기 보호막(155)은 투과 영역(TA)에서 캡핑층(CPL)과 유기 패턴들(145) 사이에 구비될 수 있다. 제2 무기 보호막(155)은 유기 패턴들(145) 각각의 상면 및 측면을 덮도록 형성될 수 있다. 제2 무기 보호막(155)은 인듐 아연 산화물(예; Indium Zinc Oxide, IZO)과 같은 투명한 무기막일 수 있다. 제2 무기 보호막(155)은 스퍼터링(sputtering) 공정을 통해 증착되면서 복수의 유기 패턴들(145)을 감싸면서 형성될 수 있다. 제2 무기 보호막(155)은 스퍼터링 공정의 특성상 캡핑층(CPL) 보다 유기 패턴들(145)과의 결속력이 크게 형성될 수 있다.
또한, 제2 무기 보호막(155)은 투과 영역(TA) 뿐만 아니라 비투과 영역(NTA)에도 형성될 수 있다. 제2 무기 보호막(155)은 비투과 영역(NTA)에서 제2 전극(140)과 캡핑층(CPL) 사이에 구비되고, 제2 전극(140)을 덮도록 형성될 수 있다. 제2 무기 보호막(155)은 비투과 영역(NTA)에서 제2 전극(140)의 상면 및 측면을 감싸도록 형성될 수 있다. 제2 무기 보호막(155)이 IZO로 형성되는 경우, 제2 전극(140)과 접하는 제2 무기 보호막(155)은 제2 전극(140)과 함께 캐소드 전극으로서 역할을 할 수 있다. 이에 따라, 도 9에 도시된 표시 패널(110)은 캐소드 전극의 저항이 감소될 수 있다.
캡핑층(CPL)은 제2 무기 보호막(155) 상에 구비될 수 있다. 이때, 캡핑층(CPL)은 제2 무기 보호막(155)이 유기 패턴들(145)을 감싸고 있으므로, 유기 패턴들(145)과 접촉하지 않을 수 있다. 이에 따라, 도 9에 도시된 표시 패널(110)은 도 3에 도시된 표시 패널(110) 보다 캡핑층(CPL)과 하부 구성들 간의 결속력이 크게 증가할 수 있다.
한편, 도 3, 도 8 및 도 9에 도시된 표시 패널(110)은 보호 필름(170)이 부착된 채 후속 공정이 이루어지는 장소로 이동할 수 있다. 그리고 나서, 제1 기판(111)으로부터 보호 필름(170)을 제거한 후 후속 공정이 진행될 수 있다.
상술한 바와 같은 표시 패널(110)은 광학 센서가 구비된 표시 장치에 적용될 수 있다. 도 10은 본 발명의 다른 실시예에 따른 표시장치를 개략적으로 보여주는 평면도이고, 도 11은 본 발명의 다른 실시예에 따른 표시장치를 개략적으로 보여주는 분해도이다.
도 10 및 도 11을 참조하면, 본 발명의 다른 실시예에 따른 표시 장치(100)는 표시 패널(110), 광학 센서(200), 회로 보드(300), 커버 윈도우(400) 및 프레임(500)을 포함할 수 있다.
표시 패널(110)은 화소들이 형성되어 화상을 표시하는 표시 영역(DA) 및 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다.
비표시 영역(NDA)은 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 비표시 영역(NDA)에는 표시 영역(DA) 내의 복수의 신호 배선들에 각종 신호를 공급하는 구동부 및 상기 구동부와 상기 복수의 신호 배선들을 연결하는 링크부 등이 형성될 수 있다. 상기 구동부는 게이트 배선에 게이트 신호를 공급하는 게이트 구동부 및 데이터 배선에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다.
표시 영역(DA)은 제1 표시 영역(DA1) 및 제2 표시 영역(DA2)을 포함한다. 제1 표시 영역(DA1)은 복수의 제1 화소들이 배치되고, 광학 센서(200)의 동작 여부와 상관없이 복수의 제1 화소들이 발광하면서 화상을 표시하는 영역이다. 제1 표시 영역(DA1)에는 도 1 내지 도 9에 도시된 투과 영역(TA)이 구비되지 않을 수 있으나, 반드시 이에 한정되지는 않는다. 투과 영역(TA)이 구비되지 않는 경우, 제1 표시 영역(DA1)에는 도 1 내지 도 9에 도시된 복수의 스페이서들(124) 및 복수의 유기 패턴들(145)도 구비되지 않을 수 있을 수 있다. 이에, 제1 표시 영역(DA1)에 구비된 제2 전극(140)은 개구 영역(OA)이 형성되지 않고, 제1 표시 영역(DA1)의 전체에 형성될 수 있다. 제1 표시 영역(DA1)에 배치된 복수의 제1 화소들은 투과 영역(TA)을 구비하지 않음으로써, 높은 개구율을 가질 수 있다.
제2 표시 영역(DA2)은 광학 센서(200)가 배치된 영역과 중첩되도록 배치된다. 제2 표시 영역(DA2)은 복수의 제2 화소들이 배치되고, 광학 센서(200)의 동작 여부에 따라 화상의 표시 여부가 결정될 수 있다.
구체적으로, 광학 센서(200)의 동작이 오프되면, 복수의 제2 서브 화소들은 온될 수 있다. 이에 따라, 제2 표시 영역(DA2)에는 복수의 제2 서브 화소들이 발광하면서 화상이 표시될 수 있다.
반면, 광학 센서(200)의 동작이 온되면, 복수의 제2 서브 화소들은 오프될 수 있다. 이에 따라, 제2 표시 영역(DA2)에는 화상이 표시되지 않고, 외부광이 광학 센서(200)로 입력될 수 있다.
광학 센서(200)는 온-오프를 주기적으로 반복하면서 외부광을 측정할 수 있다. 이와 함께, 복수의 제2 서브 화소들도 온-오프를 주기적으로 반복하면서 제2 표시 영역(DA2)에 화상을 표시할 수 있다. 표시 패널(110)은 사용자가 인지할 수 없는 주기로 광학 센서(200)와 복수의 제2 서브 화소들의 온-오프시킬 수 있다. 이에 따라, 사용자는 제1 표시 영역(DA1)뿐만 아니라 제2 표시 영역(DA2)에도 화상이 표시되는 동시에 광학 센서(200)가 동작하는 것으로 인지할 수 있다.
이러한 제2 표시 영역(DA2)에는 외부광이 표시 패널(110)을 투과하여 광학 센서(200)로 입사되기 위해서, 도 1 내지 도 9에 도시된 투과 영역(TA)이 구비되어야 한다. 이에, 제2 표시 영역(DA2)에는 도 1 내지 도 9에 도시된 화소들이 배치될 수 있다.
광학 센서(200)는 표시 패널(110)의 배면에 배치될 수 있다. 광학 센서(200)는 표시 패널(110)의 표시 영역(DA), 특히, 제2 표시 영역(DA2)에 중첩하도록 구비될 수 있다. 광학 센서(200)는 표시 패널(110)을 통해 입력되는 외부광을 측정하여 이를 이용하는 모든 구성을 의미할 수 있다. 일 예로, 광학 센서(200)는 카메라일 수 있으나, 반드시 이에 한정되지는 않는다. 광학 센서(200)는 적외선 센서, 조도 센서, 지문 센서 등일 수도 있다.
회로 보드(300)는 표시 패널(110)의 배면에 배치될 수 있다. 회로 보드(300)는 인쇄회로보드(printed circuit board, PCB) 또는 연성 인쇄회로보드(flexible printed circuit board; FPCB)일 수 있다.
커버 윈도우(400)는 표시 패널(110)의 전면에 배치될 수 있다. 커버 윈도우(400)는 표시 패널(110)의 전면을 덮음으로써, 외부 충격으로부터 표시 패널(110)을 보호할 수 있다. 커버 윈도우(400)는 투명 플라스틱 재질, 글라스 재질, 또는 강화 글라스 재질로 이루어질 수 있다.
프레임(500)은 표시 패널(110)을 수납하고, 커버 윈도우(400)를 지지할 수 있다. 프레임(500)은 광학 센서(200) 및 회로 보드(300)를 수용할 수 있는 수용부를 포함할 수 있다. 이러한 프레임(500)은 표시 패널(110), 광학 센서(200) 및 회로 보드(300)가 표시 장치(100)에 고정될 수 있도록 한다. 또한, 프레임(500)은 표시 패널(110), 광학 센서(200) 및 회로 보드(300)를 충격으로부터 보호하는 기능을 수행할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시 장치 110: 표시 패널
111: 제1 기판 112: 제2 기판
120: 제1 전극 122: 뱅크
124: 스페이서 130: 유기 발광층
140: 제2 전극 145: 유기 패턴
CPL: 캡핑층 150: 제1 무기 보호막
155: 제2 무기 보호막 160: 봉지막
170: 보호 필름

Claims (15)

  1. 복수의 투과 영역들 및 상기 복수의 투과 영역들 사이에 배치된 비투과 영역이 구비된 기판;
    상기 비투과 영역에 구비되고, 제1 전극, 발광층 및 제2 전극으로 이루어진 복수의 서브 화소들;
    상기 복수의 투과 영역들에 구비되고, 상면이 하면 보다 넓은 복수의 스페이서들; 및
    상기 복수의 스페이서들 각각의 상면에 구비된 복수의 유기 패턴들을 포함하고,
    상기 제2 전극은 상기 복수의 유기 패턴들과 이격되는 표시 장치.
  2. 제1항에 있어서,
    상기 제2 전극은 상기 투과 영역과 중첩되는 개구 영역을 포함하는 표시 장치.
  3. 제1항에 있어서,
    상기 제2 전극은 반투과 금속 물질 또는 불투명 금속 물질로 형성되는 표시 장치.
  4. 제3항에 있어서,
    상기 제2 전극은 Ag 및 Mg 중 적어도 하나를 포함하는 표시 장치.
  5. 제1항에 있어서,
    상기 복수의 투과 영역들은 상기 복수의 유기 패턴들이 형성된 영역과 중첩되는 표시 장치.
  6. 제1항에 있어서,
    상기 제2 전극 및 상기 복수의 유기 패턴들 상에 구비된 캡핑층을 더 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 캡핑층은 상기 복수의 투과 영역들에서 상기 복수의 유기 패턴들 각각의 상면 및 상기 복수의 스페이서들 각각의 측면을 감싸는 표시 장치.
  8. 제6항에 있어서,
    상기 복수의 서브 화소들 사이에 구비된 뱅크를 더 포함하고,
    상기 복수의 스페이서들은 상기 뱅크의 상면에 구비되며,
    상기 캡핑층은 상기 복수의 투과 영역들에서 상기 복수의 유기 패턴들 각각의 상면, 상기 복수의 스페이서들 각각의 측면 및 상기 뱅크의 상면과 접하는 표시 장치.
  9. 제6항에 있어서,
    상기 캡핑층은 상기 비투과 영역에서 상기 제2 전극의 상면 및 측면을 감싸는 표시 장치.
  10. 제6항에 있어서,
    상기 캡핑층 상에 구비된 제1 무기 보호막을 더 포함하는 표시 장치.
  11. 제1항에 있어서,
    상기 복수의 유기 패턴들은 상기 복수의 스페이서들의 상면과 동일한 형상을 가지는 표시 장치.
  12. 제1항에 있어서,
    상기 복수의 유기 패턴들은 금속 물질의 탈착이 이루어지는 물질로 형성되는 표시 장치.
  13. 제12항에 있어서,
    상기 복수의 유기 패턴들은 디아릴에텐(diarylethene) 계열의 화합물을 포함하는 표시 장치.
  14. 제1항에 있어서,
    상기 복수의 유기 패턴들 및 상기 제2 전극 상에 구비된 제2 무기 보호막; 및
    상기 제2 무기 보호막 상에 구비된 캡핑층을 더 포함하는 표시 장치.
  15. 제14항에 있어서,
    상기 제2 무기 보호막은 상기 복수의 유기 패턴들의 상면 및 상기 제2 전극의 상면을 덮는 표시 장치
KR1020210186169A 2021-12-23 2021-12-23 표시 장치 KR20230096570A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210186169A KR20230096570A (ko) 2021-12-23 2021-12-23 표시 장치
US18/073,337 US20230209955A1 (en) 2021-12-23 2022-12-01 Display device
EP22211167.6A EP4203654A1 (en) 2021-12-23 2022-12-02 Display device
TW111146296A TWI839986B (zh) 2021-12-23 2022-12-02 顯示裝置
CN202211537312.7A CN116347920A (zh) 2021-12-23 2022-12-02 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210186169A KR20230096570A (ko) 2021-12-23 2021-12-23 표시 장치

Publications (1)

Publication Number Publication Date
KR20230096570A true KR20230096570A (ko) 2023-06-30

Family

ID=84387703

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210186169A KR20230096570A (ko) 2021-12-23 2021-12-23 표시 장치

Country Status (5)

Country Link
US (1) US20230209955A1 (ko)
EP (1) EP4203654A1 (ko)
KR (1) KR20230096570A (ko)
CN (1) CN116347920A (ko)
TW (1) TWI839986B (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5160754B2 (ja) * 2006-01-31 2013-03-13 エルジー ディスプレイ カンパニー リミテッド El装置
KR101084195B1 (ko) * 2010-02-19 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR102666207B1 (ko) * 2016-12-30 2024-05-14 엘지디스플레이 주식회사 연결 클래드 전극을 포함하는 유기 발광 표시 장치
CN109427846B (zh) * 2017-08-28 2021-07-27 上海和辉光电股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
KR20210085902A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시장치
KR20210103037A (ko) * 2020-02-12 2021-08-23 삼성디스플레이 주식회사 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
US20230209955A1 (en) 2023-06-29
EP4203654A1 (en) 2023-06-28
CN116347920A (zh) 2023-06-27
TWI839986B (zh) 2024-04-21
TW202327142A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
US11011730B2 (en) Display device and organic luminescent display device
US10910441B2 (en) Organic light emitting display device
US10388703B2 (en) Organic light emitting display device having a plurality planarizing layers overlying the pixels and method for manufacturing the same
US10998391B2 (en) Display apparatus with a crack detection line
JP6496365B2 (ja) 発光装置
EP3506361B1 (en) Light emitting display device
KR102470375B1 (ko) 디스플레이 장치
US9123674B2 (en) Display unit, method of manufacturing display unit, and electronic apparatus
US9831296B2 (en) Display unit, method of manufacturing display unit, and electronic apparatus
US20150090983A1 (en) Display unit and electronic apparatus
US11877490B2 (en) Light emitting display apparatus
KR20220029162A (ko) 표시 장치
US20220208913A1 (en) Display device
KR20230096570A (ko) 표시 장치
US20230200149A1 (en) Display device
US20240224696A1 (en) Display Device
KR20230099004A (ko) 표시 장치
CN114628465A (zh) 有机发光显示设备