KR20220156136A - 발광 표시 장치 및 그 제조 방법 - Google Patents

발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20220156136A
KR20220156136A KR1020210063442A KR20210063442A KR20220156136A KR 20220156136 A KR20220156136 A KR 20220156136A KR 1020210063442 A KR1020210063442 A KR 1020210063442A KR 20210063442 A KR20210063442 A KR 20210063442A KR 20220156136 A KR20220156136 A KR 20220156136A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
additional
transistor
Prior art date
Application number
KR1020210063442A
Other languages
English (en)
Inventor
이덕진
변병훈
홍효성
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210063442A priority Critical patent/KR20220156136A/ko
Priority to US17/564,881 priority patent/US20220367840A1/en
Priority to CN202210160812.7A priority patent/CN115360209A/zh
Publication of KR20220156136A publication Critical patent/KR20220156136A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/50—OLEDs integrated with light modulating elements, e.g. with electrochromic elements, photochromic elements or liquid crystal elements
    • H01L27/3232—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/04—Optical elements characterised by the material of which they are made; Optical coatings for optical elements made of organic materials, e.g. plastics
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3025—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state
    • G02B5/3033—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state in the form of a thin sheet or foil, e.g. Polaroid
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3083—Birefringent or phase retarding elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/323—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L51/5256—
    • H01L51/5262—
    • H01L51/5293—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/868—Arrangements for polarized light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 개시는 발광 영역과 발광 영역을 제외한 영역인 비 발광 영역을 포함하는 표시 패널; 표시 패널의 상부에 위치하는 위상 지연층; 위상 지연층의 상부에 위치하는 편광판 및 추가 편광판을 포함하며, 상기 표시 패널은 기판; 상기 기판 위에 형성되어 있는 트랜지스터; 상기 트랜지스터를 덮으며 오프닝을 포함하는 유기막; 상기 유기막의 위에 위치하는 제1 전극; 상기 제1 전극 위에 위치하며, 상기 발광 영역에 대응하여 위치하는 발광층; 및 상기 발광층 위에 위치하는 제2 전극을 포함하고, 상기 제1 전극, 상기 발광층, 및 상기 제2 전극은 발광 다이오드를 구성하고, 상기 추가 편광판은 상기 유기막의 상기 오프닝과 평면상 중첩하는 추가 편광부와 상기 추가 편광부가 위치하지 않는 영역에는 비편광부(132)가 형성되며, 상기 추가 편광부는 상기 비 발광 영역 중 일부 영역에만 위치하는 발광 표시 장치에 대한 것이다.

Description

발광 표시 장치 및 그 제조 방법{LIGHT EMITTING DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 개시는 발광 표시 장치 및 그 제조 방법에 관한 것으로서, 보다 구체적으로 전면에 편광판을 포함하는 발광 표시 장치 및 그 제조 방법에 관한 것이다.
발광 표시 장치는 자발광 표시 장치로 발광 다이오드가 빛을 방출함에 의하여 화상을 표시한다.
한편, 액정 표시 장치는 라이트 유닛에서 제공된 빛을 차단하는 정도를 조절하여 화상을 표시하며, 빛을 차단하기 위하여 액정층뿐만 아니라 상하에 두 개의 편광판이 각각 형성되어 있다.
그러므로 일반적으로, 발광 표시 장치는 액정 표시 장치와 달리 편광판을 포함하지 않아도 화상을 표시할 수 있다.
실시예들은 전면에 편광판 및 추가 편광판을 형성하는 발광 표시 장치 및 그 제조 방법을 제공하기 위한 것이다.
일 실시예에 따른 발광 표시 장치는 발광 영역과 발광 영역을 제외한 영역인 비 발광 영역을 포함하는 표시 패널; 표시 패널의 상부에 위치하는 위상 지연층; 위상 지연층의 상부에 위치하는 편광판 및 추가 편광판을 포함하며, 상기 표시 패널은 기판; 상기 기판 위에 형성되어 있는 트랜지스터; 상기 트랜지스터를 덮으며 오프닝을 포함하는 유기막; 상기 유기막의 위에 위치하는 제1 전극; 상기 제1 전극 위에 위치하며, 상기 발광 영역에 대응하여 위치하는 발광층; 및 상기 발광층 위에 위치하는 제2 전극을 포함하고, 상기 제1 전극, 상기 발광층, 및 상기 제2 전극은 발광 다이오드를 구성하고, 상기 추가 편광판은 상기 유기막의 상기 오프닝과 평면상 중첩하는 추가 편광부와 상기 추가 편광부가 위치하지 않는 영역에는 비편광부(132)가 형성되며, 상기 추가 편광부는 상기 비 발광 영역 중 일부 영역에만 위치한다.
상기 유기막의 상기 오프닝은 상기 제1 전극과 상기 트랜지스터를 전기적으로 연결시키는 오프닝일 수 있다.
상기 오프닝이 형성되어 있는 영역은 오프닝 영역이며, 상기 추가 편광부는 상기 오프닝 영역과 적어도 일부 평면상 중첩할 수 있다.
상기 오프닝 영역이 형성되지 않은 비 오프닝 영역은 상기 발광 영역을 포함할 수 있다.
상기 유기막의 하부에 위치하는 추가 유기막에 위치하는 오프닝도 상기 오프닝 영역에 포함되며, 상기 추가 유기막의 상기 오프닝에는 연결 부재가 위치하여 상기 제1 전극과 상기 트랜지스터를 전기적으로 연결시킬 수 있다.
상기 트랜지스터는 상기 발광 다이오드에 전달할 출력 전류를 생성하는 구동 트랜지스터일 수 있다.
상기 구동 트랜지스터는 다결정 반도체를 포함할 수 있다.
상기 구동 트랜지스터의 입력측 전극으로 데이터 전압을 전달하는 제2 트랜지스터; 및 상기 구동 트랜지스터의 게이트 전극과 출력측 전극을 서로 연결시키는 제3 트랜지스터를 더 포함할 수 있다.
상기 제2 트랜지스터는 상기 다결정 반도체를 포함하고, 상기 제3 트랜지스터는 산화물 반도체를 포함할 수 있다.
상기 위상 지연층의 상부에는 상기 추가 편광판이 위치하며, 상기 추가 편광판의 위에 상기 편광판이 위치할 수 있다.
상기 위상 지연층의 상부에는 상기 편광판이 위치하며, 상기 편광판의 위에 상기 추가 편광판이 위치할 수 있다.
상기 추가 편광부는 원형, 사각형 등의 다각형 모양을 가지는 섬형 구조를 가지거나, 일 방향으로 길게 연장되거나, 지그재그 모양을 가지거나, 돌출된 구조를 포함하는 구조를 가질 수 있다.
상기 위상 지연층은 λ/4 플레이트를 포함하며, 상기 λ/4 플레이트는 상기 편광판 또는 상기 추가 편광부의 흡수축과 45도를 이루는 지연축을 가질 수 있다.
상기 위상 지연층은 λ/4 플레이트 및 λ/2 플레이트를 포함하며, 상기 λ/4 플레이트는 상기 편광판 또는 상기 추가 편광부의 흡수축과 70도 이상 80도 이하의 각도를 이루는 지연축을 가지고, 상기 λ/2 플레이트는 상기 편광판 또는 상기 추가 편광부의 흡수축과 10도 이상 20도 이하의 각도를 이루는 지연축을 가질 수 있다.
상기 편광판은 폴리비닐알코올(Poly Vinyl Alchol, 이하, PVA라 함)계 분자 사슬이 일정한 방향으로 배향되어 편광 특성을 가지는 PVA층; 및 상기 PVA층의 양측에 위치하는 트리아세틸셀룰로즈(TAC) 필름을 포함할 수 있다.
상기 표시 패널은 상기 트랜지스터 및 상기 발광 다이오드를 덮는 봉지층을 더 포함하며, 상기 봉지층은 제1 봉지 무기층, 봉지 유기층, 및 제2 봉지 무기층이 순차적으로 형성된 3중층으로 형성되거나 유리 봉지층으로 형성될 수 있다.
상기 표시 패널은 상기 봉지층의 상부에 위치하며 터치를 감지할 수 있는 터치 스크린부를 더 포함할 수 있다.
일 실시예에 따른 발광 표시 장치의 제조 방법은 폴리비닐알코올계 물질을 일 방향으로 연신하여 편광 특성을 가지도록 형성하는 단계; 추가 편광부를 형성할 부분을 제외하고 상기 편광 특성을 제거하는 단계; 및 상기 추가 편광부가 표시 패널의 오프닝 영역에 대응하도록 부착하는 단계를 포함한다.
상기 편광 특성을 제거하는 단계는 상기 추가 편광부를 형성할 부분을 마스킹하고 레이져를 조사하거나 요오드 등과 같은 용액을 이용하여 닦아내어 편광 특성을 제거하여 상기 편광 특성을 제거할 수 있다.
상기 오프닝 영역은 상기 표시 패널에 위치하는 발광 다이오드의 제1 전극과 상기 발광 다이오드에 전류를 제공하는 다이오드를 연결하기 위하여 유기막에 형성된 오프닝이 형성되어 있는 영역일 수 있다.
실시예들에 따르면, 발광 표시 장치의 전면에 편광판 및 추가 편광판을 형성하여 전면에서 입사되는 빛이 표시 패널의 내에서 반사되어 사용자의 눈에 시인되는 것을 방지한다. 또한, 추가 편광판을 비 발광 영역의 일부에만 형성하고, 애노드 전극의 하부에 위치하는 유기막에 위치하는 오프닝과 평면상 중첩하는 위치를 중심으로 형성하여 추가 편광판으로 가리는 영역을 최소화하여 발광 표시 장치가 표시하는 빛의 휘도의 감소를 최소화하면서 전면의 빛이 사용자의 눈에 시인되지 않도록 한다.
도 1은 일 실시예에 따른 발광 표시 장치의 개략 단면도이다.
도 2는 도 1의 실시예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이다.
도 3 및 도 4는 실시예에 따른 확대 평면도이다.
도 5는 비교예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이다.
도 6은 비교예에서 오프닝 영역의 광 경로를 보다 상세하게 도시한 도면이다.
도 7은 다양한 실시예 및 비교예를 통하여 반사 특성을 도시한 도면이다.
도 8은 도 7에 기초한 반사된 빛이 외부에서 시인되도록 하는 정도를 정리하여 도시한 그래프이다.
도 9는 또 다른 실시예에 따른 발광 표시 장치의 개략 단면도이다.
도 10은 도 9의 실시예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이다.
도 11 및 도 12는 또 다른 실시예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이다.
도 13 및 도 14는 실시예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이다.
도 15 및 도 16은 실시예에 따른 발광 표시 패널의 상세 단면도이다.
도 17은 일 실시예에 의한 화소의 회로도이다.
도 18은 도 17에 따른 화소를 포함하는 표시 패널의 단면도이다.
도 19는 일 실시예에 의한 화소의 회로도이다.
도 20은 도 19의 실시예에 따른 화소를 포함하는 표시 패널의 단면도이다.
도 21은 일 실시예에 의한 발광 표시 장치의 제조 방법 중 추가 편광판의 제조 및 부착 방법을 간략하게 도시한 순서도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하에서는 도 1을 통하여 일 실시예에 따른 발광 표시 장치(10)에 대하여 개략적으로 살펴본다.
도 1은 일 실시예에 따른 발광 표시 장치의 개략 단면도이다.
일 실시예에 따른 발광 표시 장치(10)는 표시 패널(100), 위상 지연층(110), 추가 편광판(130), 및 편광판(120)을 포함한다.
표시 패널(100)은 복수의 화소를 포함하며, 하나의 화소는 발광 다이오드 및 발광 다이오드에 구동 전류를 공급하여 발광하도록 하는 복수의 트랜지스터를 포함한다. 복수의 트랜지스터는 발광 다이오드에 전달할 구동 전류를 출력하는 구동 트랜지스터와 복수의 스위칭 트랜지스터를 포함하며, 추가적으로 커패시터를 더 포함할 수 있다. 화소의 구조에 대해서는 다양한 실시예가 존재할 수 있으며, 상세한 구조에 대해서는 도 17 내지 도 20에서 상세하게 설명한다.
도 1의 실시예에 따른 발광 표시 장치(10)는 발광 다이오드에서 방출된 빛이 방출되는 표시 패널(100)의 전면(제3 방향(DR3)상 상측면)에 전체적으로 형성되어 있는 위상 지연층(110)이 형성되어 있다. 위상 지연층(110)은 표시 패널(100)의 전면에 필름 형태로 점착제에 의하여 부착될 수 있다. 위상 지연층(110)은 λ/4 플레이트를 포함한다. 위상 지연층(110)은 실시예에 따라서는 추가적으로 λ/2 플레이트를 더 포함할 수 있다. 위상 지연층(110)은 지연축을 가지며, 지연축 방향의 선 편광된 빛은 이에 수직한 빛보다 지연된다.
도 1의 실시예에 따른 발광 표시 장치(10)는 위상 지연층(110)의 위(제3 방향(DR3)상 상측)에 전체적으로 추가 편광판(130)이 위치한다. 추가 편광판(130)은 추가 편광부(131)와 비편광부(132)로 구성되어 있다. 추가 편광부(131)는 흡수축을 가지며, 흡수축 방향의 선 편광된 빛은 투과하지 못하며, 이에 수직한 빛은 투과되도록 한다.
도 1의 실시예에 따른 발광 표시 장치(10)는 추가 편광판(130)의 위(제3 방향(DR3)상 상측)에 전체적으로 편광판(120)이 위치한다. 편광판(120)은 흡수축을 가지며, 흡수축 방향의 선 편광된 빛은 투과하지 못하며, 이에 수직한 빛은 투과되도록 한다. 편광판(120)의 흡수축과 추가 편광부(131)의 흡수축은 서로 수직한 방향을 가질 수 있다.
이와 같은 도 1의 실시예에 따른 발광 표시 장치(10)를 보다 상세하게 살펴보면 도 2와 같다.
도 2는 도 1의 실시예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이다.
도 2의 실시예에 따른 발광 표시 장치에서는 흡수축 및 지연축의 방향 및 그에 따른 입사된 빛의 반사 특성이 도시되어 있다.
도 1의 실시예에 따른 발광 표시 장치(10)에서 편광판(120)의 흡수축은 기준에서부터 x도의 각도를 가질 수 있으며, 도 2에서의 x도의 각도는 제2 방향(DR2)과 평행한 방향을 가진다. 그러므로 편광판(120)은 제2 방향(DR2)과 평행한 선 편광의 빛은 흡수되어 차단되며, 제2 방향(DR2)에 수직한 방향(제1 방향(DR1))에 평행한 선 편광의 빛은 투과된다.
추가 편광판(130)의 추가 편광부(131)는 흡수축으로 x±90도의 각도를 가질 수 있으며, 도 2에서의 x±90도의 각도는 제1 방향(DR1)과 평행한 방향을 가진다. 그러므로, 추가 편광부(131)는 제1 방향(DR1)과 평행한 선 편광의 빛은 흡수되어 차단되며, 제1 방향(DR1)에 수직한 방향(제2 방향(DR2))에 평행한 선 편광의 빛은 투과된다.
추가 편광판(130)의 비편광부(132)는 광학적으로 투명한 특성을 가져 투과하기 전의 편광 특성이 그대로 유지되면서 통과할 수 있다.
위상 지연층(110)은 지연축으로 x±45도의 각도를 가질 수 있으며, 편광판(120)의 흡수축과 추가 편광부(131)의 흡수축의 사이에 위치하며, 두 흡수축과 45도를 이룰 수 있다. 위상 지연층(110)의 지연축에 평행하는 선 편광의 빛은 지연되고, 이에 수직한 편광의 빛은 지연되지 않는다.
위상 지연층(110)이 λ/4 플레이트인 경우에는 x도 또는 x±90도의 각도로 선 편광된 빛은 위상 지연층(110)을 지나면서 원 편광으로 변환된다. 실시예에 따라서 위상 지연층(110)은 λ/4 플레이트에 더하여 추가적으로 λ/2 플레이트를 더 포함할 수 있으며, λ/2 플레이트는 λ/4 플레이트에 의하여 변환된 원 편광이 반대 방향의 원 편광으로 변경되도록 한다. 즉, 좌원 편광이 우원 편광으로 변경되거나 우원 편광이 좌원 편광으로 변경되도록 한다.
도 2에서는 표시 패널(100)을 두 영역(101, 102)으로 구분하여 도시하고 있다. 오프닝 영역(101)은 발광 다이오드의 하부에 위치하는 유기막에 형성된 오프닝에 대응하는 영역이다. 여기서, 유기막은 발광 다이오드의 애노드 전극의 바로 아래에 위치하는 유기막으로, 상부면에 애노드 전극이 접하고 있으며, 오프닝을 통하여 애노드 전극과 하부의 전극 또는 금속의 연결부가 애노드 전극과 전기적으로 연결되도록 하기 위한 오프닝일 수 있다. 또한, 실시예에 따라서 오프닝 영역(101)은 추가적으로 외부 광이 많이 반사가 일어나는 부분에 위치하는 다른 오프닝이 위치하는 영역일 수 있다. 오프닝은 기판에 근접하게 위치하는 오프닝보다는 애노드 전극에 근접하는 오프닝일 수 있다. 여기서 오프닝 영역은 비 발광 영역에 위치할 수 있다.
한편, 오프닝 영역(101)의 외에 영역인 비 오프닝 영역(102)은 발광 다이오드가 위치하는 발광 영역을 포함할 수 있으며, 유기막의 오프닝이 위치하지 않는 비 발광 영역을 포함한다.
도 2에서 외부로부터 비 오프닝 영역(102)으로 입사되는 빛 중 편광판(120)에서 흡수축(제2 방향(DR2))의 빛은 흡수되어 차단되며, 흡수축에 수직(제1 방향(DR1))한 선 편광(LP1)의 빛은 선 편광의 빛은 투과되어 비편광부(132)로 전달된다. 비편광부(132)는 투명하게 입사되는 빛을 그대로 투과시키므로 위상 지연층(110)으로 제1 방향(DR1)의 선 편광이 입사된다. 제1 방향(DR1)의 선 편광은 위상 지연층(110)을 지나면서 제1 원편광(CP1)으로 변경된다. 제1 원편광(CP1)은 비 오프닝 영역(102)에 위치하는 금속층에서 반사되어 제2 원편광(CP2)으로 위상이 180도 바뀐다. 비 오프닝 영역(102)에서 제1 원편광(CP1)이 반사되는 금속층은 제3 방향(DR3)으로 가장 위에 위치하는 금속층일 수 있으며, 그 하부에 유기막이 위치하여 금속층이 평편한 특성을 가질 수 있다.
반사된 제2 원편광(CP2)은 다시 위상 지연층(110)을 지나면서 선 편광으로 변경되며, 이때 변경된 선 편광은 제2 방향(DR2)으로 편광되어 있다. 그 후, 제2 방향(DR2)으로 선 편광된 빛은 비편광부(132)를 지나 편광판(120)으로 입사하지만, 편광판(120)의 흡수축 방향과 동일하여 흡수되면서 외부로 방출되지 않는다.
이에 반하여 오프닝 영역(101)으로 입사되는 빛은 편광판(120)에서 흡수축(제2 방향(DR2))의 빛은 흡수되어 차단되며, 흡수축에 수직(제1 방향(DR1))한 선 편광(LP1)의 빛은 선 편광의 빛은 투과되어 추가 편광부(131)로 전달된다. 추가 편광판(130)의 흡수축은 편광판(120)의 흡수축과 수직한므로, 제1 방향(DR1)으로 선 편광(LP1)된 빛은 흡수되어 추가 편광판(130)을 통과하지 못한다.
이상에서는 표시 패널(100)의 오프닝 영역(101) 및 비 오프닝 영역(102)으로 각각 입사하는 빛에 대하여 추가 편광판(130)의 추가 편광부(131) 및 비편광부(132)에 의하여 빛이 어떻게 처리되는지 살펴보았다.
이하에서는 도 3 및 도 4를 통하여 추가 편광판(130)의 추가 편광부(131)가 평면상 어떠한 구조를 가질 수 있는 지 살펴본다.
도 3 및 도 4는 실시예에 따른 확대 평면도이다.
도 3에서는 총 3개의 추가 편광부(131)의 실시예 구조((A), (B), (C))가 도시되어 있으며, 도 4에서도 총 3개의 추가 편광부(131)의 실시예 구조((D), (E), (F))가 도시되어 있다.
먼저, 도 3의 실시예에 따른 3개의 실시예((A), (B), (C))를 살펴본다.
도 3의 (A) 및 (B) 실시예에는 오프닝 영역을 중심으로 섬형으로 형성된 추가 편광부(131a, 131b)가 형성되어 있다. 도 3의 (A) 및 (B) 실시예에서는 추가 편광부(131a, 131b)가 원형 및 사각형 모양을 가지고 있지만, 그 외 다양한 다각형 구조를 가질 수 있다.
도 3의 (C) 실시예는 인접하는 오프닝 영역을 지그재그 형태로 연결하는 모양을 가지는 추가 편광부(131c)가 도시되어 있다.
도 3의 실시예에서 추가 편광부(131a, 131b, 131c)는 발광 다이오드의 발광층(EML)이 위치하는 영역과 평면상 중첩하지 않으며, 발광층(EML)이 위치하는 발광 영역과 중첩하지 않는 영역에 위치하고 있다. 또한, 발광층(EML)이 위치하지 않는 비 발광 영역 중 일부 영역에만 추가 편광부(131a, 131b, 131c)가 위치하고 있다. 추가 편광부(131a, 131b, 131c)가 비 발광 영역의 전 영역에 위치하는 경우에 비하여 추가 편광부(131a, 131b, 131c)가 평면상 발광층(EML)과 일정 간격을 가지도록 형성하여 추가 편광부(131a, 131b, 131c)가 형성될 때 오정렬에 의하여 발광 영역을 가릴 가능성도 적으며, 측면에서 볼 때도 추가 편광부(131a, 131b, 131c)가 빛의 휘도를 일부 낮추지 않도록 하는 장점을 가진다. 일반적으로 흡수축을 가지는 편광판(120) 및 추가 편광부(131a, 131b, 131c)는 투과율이 약 42~45% 정도만을 가지므로, 빛의 경로에 추가 편광부(131a, 131b, 131c)와 위치하는 경우 휘도가 감소될 수 밖에 없다. 그러므로, 추가 편광부(131a, 131b, 131c)가 발광 영역에 근접하지 않도록 하여 측면에서 추가적인 휘도 저하를 방지시킬 수 있다.
도 4의 실시예에 따른 3개의 실시예((D), (E), (F))를 살펴본다.
도 4의 (E) 실시예에는 오프닝 영역을 중심으로 섬형으로 형성된 추가 편광부(131e)가 형성되어 있으며, 도 3의 (A) 및 (B) 실시예에 비하여 보다 넓은 영역에 형성되고 있다. 이는 도 3과 달리 도 4에서는 발광층(EML)이 위치하는 발광 영역이 일 방향으로 길게 형성되어 그에 따라서 추가 편광부(131e)도 길게 형성될 수 있는 공간이 있기 때문이다.
한편, 도 4의 (D) 실시예에서는 인접하는 발광층(EML)의 사이를 세로 방향으로 길게 연장되어 있는 추가 편광부(131d)가 도시되어 있다. 또한, 도 4이 (F)에서는 도 4의 (D) 실시예와 (E) 실시예를 합한 구조의 추가 편광부(131f)가 도시되어 있다.
도 4의 실시예에서도 추가 편광부(131d, 131e, 131f)는 발광 다이오드의 발광층(EML)이 위치하는 영역과 평면상 중첩하지 않으며, 발광층(EML)이 위치하는 발광 영역과 중첩하지 않는 영역에 위치하고 있다. 또한, 발광층(EML)이 위치하지 않는 비 발광 영역 중 일부 영역에만 추가 편광부(131d, 131e, 131f)가 위치하고 있다. 추가 편광부(131d, 131e, 131f)가 비 발광 영역의 전 영역에 위치하는 경우에 비하여 추가 편광부(131d, 131e, 131f)가 형성될 때 오정렬에 의하여 발광 영역을 가릴 가능성도 적으며, 흡수축을 가지는 추가 편광부(131d, 131e, 131f)의 투과율을 고려할 때, 측면에서 볼 때도 추가 편광부(131d, 131e, 131f)가 빛의 휘도를 일부 낮추지 않도록 하는 장점을 가진다.
도 3 및 도 4를 참고하면, 추가 편광부(131)는 원형, 사각형 등의 다각형 모양을 가지는 섬형 구조를 가질 수 있다. 또한, 추가 편광부(131)는 지그재그 모양을 가지면서 일 방향으로 연장되거나, 선형으로 일 방향으로 길게 연장될 수 있다. 또한, 추가 편광부(131)는 일 방향으로 연장된 구조에서 돌출된 구조를 더 포함할 수 있다. 실시예에 따라서는 도 4의 (F)의 구조에서 추가적인 선형으로 연장된 부분을 더 포함하여 사다리 모양을 가질 수도 있다.
이하에서는 추가 편광부(131)가 오프닝 영역(101)에 형성되어 있지 않은 비교예에 대하여 도 5 및 도 6을 통하여 살펴본다. 도 5 및 도 6의 비교예와 비교하면 본 실시예에 따른 오프닝 영역(101)에 형성된 추가 편광부(131)의 역할을 명확하게 확인할 수 있다.
도 5는 비교예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이고, 도 6은 비교예에서 오프닝 영역의 광 경로를 보다 상세하게 도시한 도면이다.
먼저, 도 5를 통하여 비교예의 구조를 살펴본다.
도 5에서와 같이 비교예에 따른 발광 표시 장치는 추가 편광판(130)을 포함하지 않으며, 편광판(120)과 위상 지연층(110)만이 표시 패널(100)의 전면에 형성되어 있다.
도 5이 비교예에서 비 오프닝 영역(102)으로 입사되는 빛은 도 2에서 설명한 바와 동일하게 편광판(120)을 최종적으로 통과하지 못하여 사용자가 시인하지 못한다. 이는 본 실시예에서의 추가 편광판(130) 중 비편광부(132)는 투명 영역으로 편광 특성을 변경시키지 않기 때문이다.
도 5의 비교예에서 오프닝 영역(101)으로 입사되는 빛에 대하여 살펴보면 다음과 같다.
외부로부터 오프닝 영역(101)으로 입사되는 빛 중 편광판(120)에서 흡수축(제2 방향(DR2))의 빛은 흡수되어 차단되며, 흡수축에 수직(제1 방향(DR1))한 선 편광(LP1)의 빛은 선 편광의 빛은 투과되어 위상 지연층(110)으로 전달된다. 제1 방향(DR1)의 선 편광은 위상 지연층(110)을 지나면서 제1 원편광(CP1)으로 변경된다.
도 6을 참고하면, 제1 원편광(CP1)은 오프닝 영역(101)에 위치하는 오프닝(OP)에서 두 번 반사되면서 다시 제1 원편광(CP1)으로 변경된다. 즉, 위상이 360도 바뀐다. 즉, 일반적으로 평편한 금속층에 반사되는 경우에는 한번만 반사되면서 제3 방향(DR3)으로 방출되게 되므로 180도만 위상 변화가 발생하지만, 오프닝(OP)은 경사면이 위치하고 있어 오프닝(OP)의 일면에서 한번 반사된 후 다시 오프닝(OP)의 반대측 경사면에서 다시 반사되면서 제3 방향(DR3)으로 방출되므로 두 번 반사되는 특징을 가진다. 두 번 반사되면 위상이 180도씩 두번 바뀌어 360도 변경되므로 최종적으로 제1 원편광(CP1)이 그대로 유지된다.
최종 반사된 제1 원편광(CP1)이 다시 위상 지연층(110)을 지나면서 선 편광으로 변경되며, 이때 변경된 선 편광은 제1 방향(DR1)으로 편광(LP1)되어 있다. 제1 방향(DR1)으로 선 편광(LP1)된 빛은 편광판(120)으로 입사하지만, 편광판(120)의 흡수축과 수직한 방향이므로 그대로 출광하여 사용자의 눈에 시인되게 된다. 그 결과 사용자는 원치않는 빛을 보게되면서 표시 품질이 저하되고, 자세히 보는 경우 내부의 금속 패턴이 시인되는 단점이 발생하게 된다.
하지만, 본 발명의 실시예에서는 오프닝 영역(101)에 추가 편광부(131)를 편광판(120)의 흡수축과 수직이 되도록 형성하여 오프닝 영역(101)에서 두 번 반사된 빛이 위상 지연층(110)을 지나면서 편광판(120)의 흡수축에 수직한 방향의 선 편광이 되더라도 추가 편광부(131)에서 흡수되어 외부로 다시 방출되지 않도록 한다.
그러므로, 본 실시예에 의하면, 추가 편광판(130)의 추가 편광부(131)를 비 발광 영역의 일부(즉, 오프닝 영역(101))에만 형성하고, 애노드 전극의 하부에 위치하는 유기막에 위치하는 오프닝 등과 평면상 중첩하는 위치에 대응하도록 추가 편광부(131)로 형성하여 추가 편광부(131)에 의하여 빛의 일부가 차단될 수 있는 영역을 최소화하여 발광 다이오드에서 방출되는 빛이 가려지는 것을 최대한 줄여 빛의 휘도의 감소를 최소화하면서 전면에서 입사되는 빛이 반사되어 사용자의 눈에 시인되지 않도록 한다.
이하에서는 도 7 및 도 8을 통하여 본 실시예에 따른 효과를 살펴본다.
먼저, 도 7을 통하여 다양한 구조에 대하여 외광의 반사 특성을 비교하여 살펴본다.
도 7은 다양한 실시예 및 비교예를 통하여 반사 특성을 도시한 도면이다.
도 7에서는 표시 패널(100)의 전면에 편광판(120)을 포함하지 않는 경우와 전면에 편광판(120)을 포함하는 경우에 대하여 각각 추가 편광부(BL1, BL2)를 다양한 위치에 형성한 후 반사 특성을 촬영하여 비교하고 있다.
도 7에서 추가 편광부(BL1, BL2)가 형성되는 위치는 두 부분이다. 먼저, 제1 추가 편광부(BL1)가 형성되는 위치는 본 실시예에서와 같이 오프닝 영역에 대응하는 부분이고, 제2 추가 편광부(BL2)가 형성되는 위치는 발광층이 위치하는 발광 영역에 대응하는 부분이다.
편광판(120)이 포함되지 않는 경우에 아무런 추가 편광부(BL1, BL2)도 형성하지 않으면 반사에 의한 상대 휘도가 14.78인데, 오프닝 영역에만 제1 추가 편광부(BL1)만을 형성하면 상대 휘도가 1.35만큼 줄어 13.43이며, 추가적으로 제2 추가 편광부(BL2)까지 형성하면 상대 휘도가 추가적으로 1.05 더 줄어 12.38이 된다.
한편, 편광판(120)이 포함된 경우에 아무런 추가 편광부(BL1, BL2)도 형성하지 않더라도 2.83의 상대 휘도를 가져 편광판(120)을 포함하지 않는 경우에 비하여 외부 광의 반사가 잘 차단되는 것을 확인할 수 있다. 하지만, 여전히 반사 광이 외부로 방출되는데, 본 실시예에서와 같이 오프닝 영역에만 제1 추가 편광부(BL1)만을 형성하면 상대 휘도가 0.98만큼 줄어 1.85가 된다. 여기에 추가적으로 제2 추가 편광부(BL2)까지 형성하면 상대 휘도가 추가적으로 0.18만큼 더 줄어 1.67이 된다.
이에 대한 수치를 도표로 도시하면 도 8과 같다.
도 8은 도 7에 기초한 반사된 빛이 외부에서 시인되도록 하는 정도를 정리하여 도시한 그래프이다.
도 8의 (A)는 편광판(120)이 포함되지 않는 경우에서 반사되어 방출되는 빛에 영향을 주는 정도를 도시하고 있으며, 도 8의 (B)는 편광판(120)이 포함된 경우에서 반사되어 방출되는 빛에 영향을 주는 정도를 도시하고 있다. 여기서, PDL은 발광층의 좌우에 위치하는 화소 정의막에서의 반사되는 빛에 의한 영향의 정도를 나타낸 것으로, 화소 정의막 및 그 위의 캐소드 전극에서 반사되는 빛에 의한 경우이다. OP는 오프닝 영역에서 반사되는 빛에 의한 영향을 나타내며, LEA는 발광 영역에서 반사되는 빛에 의한 영향을 나타낸다.
도 8의 (A)를 참고하면, 편광판(120)이 없는 경우에는 화소 정의막(PDL)에서 반사되는 영향이 매우 큰 것을 확인할 수 있으며, 도 7을 참고하면, 너무 반사 정도가 커서 표시 품질이 저하되는 단점이 있다.
이에 편광판(120)을 추가하게 되는데, 도 8의 (B)를 참고하면, 이 중 오프닝(OP)에서 반사되면서 시인되는 영향이 35%로 상대적으로 매우 큰 것을 알 수 있다. 이에 본 발명의 실시예에서와 같이 추가 편광부(131)를 오프닝 영역(101)에 대응하여 형성하여 오프닝(OP)에서 반사되는 빛을 35%나 제거하여 사용자가 반사 빛을 인식하지 못하도록 하여 표시 품질을 향상시킨다.
도 7 및 도 8을 종합하면, 가장 작은 상대 휘도를 가지는 경우는 편광판(120)이 포함되며, 추가적으로 두 개의 추가 편광부(BL1, BL2)를 모두 형성하는 경우이지만, 발광층이 위치하는 발광 영역에 제2 추가 편광부(BL2)를 형성하더라도 감소되는 상대 휘도가 크지 않고, 발광 영역에서 빛을 방출하면서 화상을 표시할 때, 추가 편광부의 투과율이 약 42~45% 정도만을 가져 휘도가 감소되는 문제가 있어 표시 품질이 저하되는 문제가 있다. 이에 본 실시예에서는 편광판(120)을 포함하면서, 추가 편광부은 오프닝 영역을 중심으로 형성하며, 발광 영역에는 중첩하지 않도록 형성한다. 또한, 추가 편광부은 비 발광 영역 전부를 덮지 않으며 일부만 덮도록 형성하고 발광 영역과 일정 간격을 가지도록 추가 편광부를 여 오정렬에 의하여 발광 영역을 가리지 않도록 하고, 측면에서 볼 때도 추가 편광부(131)가 빛의 경로를 막아 빛의 휘도를 일부 낮추지 않도록 한다.
이하에서는 도 9 내지 도 16을 통하여 변경된 실시예에 대해서도 상세하게 살펴본다.
먼저, 도 9 및 도 10에 따른 변형 실시예를 살펴본다.
도 9는 또 다른 실시예에 따른 발광 표시 장치의 개략 단면도이며, 도 10은 도 9의 실시예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이다.
도 9의 실시예는 도 1의 실시예와 달리 추가 편광판(130)과 편광판(120)의 위치를 서로 바꾼 실시예이다.
도 10을 참고하면, 비편광부(132)가 위치하는 비 오프닝 영역(102)은 비편광부(132)가 편광판(120)보다 상부에 있지만, 비편광부(132)가 빛을 광학적으로 변경시키지 않으므로 실질적으로 도 2에서와 동일하게 편광 특성이 변경된다.
한편, 추가 편광부(131)가 위치하는 오프닝 영역(101)도 추가 편광부(131)와 편광판(120)의 흡수축이 서로 수직하므로, 외부에서 인가되는 빛이 추가 편광부(131)와 편광판(120) 모두를 투과할 수 없다. 그 결과 오프닝 영역(101)으로 외부광이 입사되지 않을 수 있다. 또한, 오프닝 영역(101)에서 반사되는 빛이 있더라도 편광판(120)과 추가 편광부(131) 모두를 투과할 수 없어 사용자는 반사된 빛을 시인할 수 없다.
이하에서는 도 11 및 도 12를 통하여 또 다른 변형 실시예를 살펴본다.
도 11 및 도 12는 또 다른 실시예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이다.
도 11에서는 오프닝 영역(101)의 일부 영역에 대해서만 추가 편광부(131)가 형성된 실시예가 도시되어 있다. 오프닝 영역(101)의 전 영역에 추가 편광부(131)를 형성하지 않으면 일부 광이 반사 후 투과되지만, 그 양이 적어 표시 품질의 저하가 적고 사용자가 인식하기 어렵다. 그 결과 도 11의 실시예와 같이 오프닝 영역(101)의 일부를 추가 편광부(131)와 중첩하지 않도록 하는 실시예도 사용될 수 있다.
이에 반하여 도 12에서는 오프닝 영역(101)의 전부 덮으며, 그 주변까지 추가 편광부(131)가 형성된 실시예가 도시되어 있다. 추가 편광부(131)는 오프닝 영역(101)을 덮으면서 실시예에 따라서는 주변의 비 오프닝 영역(102)도 일부 덮을 수 있다.
이하에서는 도 13 및 도 14를 통하여 편광판(120) 및 위상 지연층(110)의 상세 구조에 대하여 살펴본다.
도 13 및 도 14는 실시예에 따른 발광 표시 장치의 일부를 확대 도시한 단면도이다.
먼저, 도 13에서는 위상 지연층으로 λ/4 플레이트(111)만으로 구성되어 있으며, 편광판(120)은 하나의 폴리비닐알코올(Poly Vinyl Alchol, 이하, PVA라 함)계 분자 사슬이 일정한 방향으로 배향되고, 요오드계 화합물 또는 이색성 편광 물질을 포함하는 구조를 갖는 PVA층(121)과 그 양측에 위치하며, PVA층을 보호하는 트리아세틸셀룰로즈(TAC) 필름(122)을 접착시킨 구조를 가지는 실시예가 도시되어 있다. 여기서 PVA층(121)은 일 방향으로 연신된 후 TAC 필름(122)에 의하여 부착되어 연신된 특성이 유지되도록 형성될 수 있다.
또한, 도 13에 의하면, 편광판(120), 추가 편광판(130), 및 λ/4 플레이트(111)는 서로 점착제(140)에 의하여 서로 부착되어 있으며, 표시 패널(100)과 λ/4 플레이트(111)도 점착제(140)에 의하여 부착될 수 있다.
도 13의 실시예에서 λ/4 플레이트(111)는 편광판(120)의 흡수축 또는 추가 편광판(130)의 흡수축과 약 45도를 이루는 지연축을 가질 수 있다.
한편, 도 14에서는 도 13에 더하여 위상 지연층으로 λ/4 플레이트(111)외에 추가적으로 λ/2 플레이트(112)를 더 포함하는 실시예가 도시되어 있다. 선 편광을 원 편광으로 변경하기 위하여 위상 지연층으로 λ/4 플레이트(111)는 반드시 포함되어야 하며, λ/2 플레이트(112)는 포함되거나 포함되지 않을 수 있다.
도 14의 실시예에 의하면, 위상 지연층(110)은 λ/4 플레이트(111)와 λ/2 플레이트(112)로 구성되며, λ/4 플레이트(111)는 편광판(120)의 흡수축 또는 추가 편광판(130)의 흡수축과 70도 이상 80도 이하의 각도를 이루는 지연축을 가질 수 있으며, λ/2 플레이트(112)는 편광판(120)의 흡수축 또는 추가 편광판(130)의 흡수축과 10도 이상 20도 이하의 각도를 이루는 지연축을 가질 수 있다.
이하에서는 도 15 및 도 16을 통하여 표시 패널(100)의 상세 구조를 살펴본다.
도 15 및 도 16은 실시예에 따른 발광 표시 패널의 상세 단면도이다.
도 15의 표시 패널은 기판(SUB), 버퍼층(BF), 복수의 절연층(IL1, IL2, IL3, IL4(VIA)), 트랜지스터를 구성하는 반도체층(SC), 게이트 전극(GE), 소스 드레인 전극(SD)을 포함한다. 유기막(IL4(VIA))의 위에는 애노드 전극(AE1; 이하 제1 전극이라고도 함), 발광층(EML) 및 캐소드 전극(E2; 이하 제2 전극이라고도 함)으로 구성되는 발광 다이오드가 형성되며, 인접하는 발광 다이오드의 사이에는 화소 정의막(PDL)이 위치한다. 발광층(EML)은 유기 물질 또는 무기 물질을 포함할 수 있다. 화소 정의막(PDL)은 유기 물질을 포함할 수 있으며, 오프닝에 발광층(EML)이 위치하도록 형성되어 있다. 캐소드 전극(E2)은 화소 정의막(PDL)의 위에도 형성될 수 있다. 애노드 전극(AE1)은 연결부(AEC)를 더 포함하여 트랜지스터와 연결되어 출력 전류를 전달받을 수 있다. 애노드 전극(AE1)의 연결부(AEC)가 위치하는 오프닝은 오프닝 영역(101)에 대응하며, 발광층(EML)이 위치하는 영역은 발광 영역(LEA)에 대응한다.
화소 정의막(PDL) 및 발광 다이오드의 위에는 봉지층(ENC)이 위치할 수 있다. 봉지층(ENC)은 복수의 층을 포함할 수 있고, 그 중 무기층과 유기층을 모두 포함하는 복합막으로 형성될 수 있으며, 일 예로 제1 봉지 무기층(EIL1), 봉지 유기층(EOL), 제2 봉지 무기층(EIL2)이 순차적으로 형성된 3중층으로 형성될 수 있다. 도 15에서는 도시하고 있지 않지만, 제1 봉지 무기층(EIL1), 봉지 유기층(EOL), 제2 봉지 무기층(EIL2) 중 적어도 하나는 측면에도 형성되어 측면으로부터 습기나 공기가 발광층(EML)으로 전달되지 않도록 차단하는 구조를 가질 수 있다.
봉지층(ENC)의 위에는 터치 스크린부(TSP)를 더 포함하여 사용자의 터치를 감지할 수 있다. 하지만, 실시예에 따라서는 터치 스크린부(TSP)를 생략할 수도 있다.
이상과 같은 표시 패널은 봉지층(ENC)으로 무기층과 유기층을 사용하여 형성한 실시예이다.
도 16의 실시예에서는 봉지층으로 유리를 사용하는 유리 봉지층(GENC)이 형성되어 있다. 도 16에서의 유리 봉지층(GENC)도 측면에도 형성되어 있어 측면으로부터 습기나 공기가 발광층(EML)으로 전달되지 않도록 차단하는 구조를 가질 수 있다.
도 16의 실시예에 따른 발광 표시 패널도 유리 봉지층(GENC)의 위에 터치 스크린부(TSP)를 더 포함하여 사용자의 터치를 감지할 수 있다. 하지만, 실시예에 따라서는 터치 스크린부(TSP)를 생략할 수도 있다.
도 15 및 도 16에서는 박막 트랜지스터의 구조를 대략적으로 살펴보았지만, 이하에서는 도 17 내지 도 20을 이용하여 구체적인 화소의 회로 구조 및 단면 구조를 상세하게 살펴본다.
먼저, 도 17 및 도 18을 통하여 일 실시예에 따른 화소의 구조를 살펴본다. 도 17 및 도 18에서는 박막 트랜지스터가 다결정 반도체만으로 형성되어 있는 실시예이다.
도 17은 일 실시예에 의한 화소의 회로도이고, 도 18은 도 17에 따른 화소를 포함하는 표시 패널의 단면도이다.
도 17에 의하면, 하나의 화소(PX)는 복수의 트랜지스터와 커패시터를 포함하는 화소 회로부와 화소 회로부로부터 전류를 전달받아 발광하는 발광 다이오드를 포함한다.
도 17에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 하나의 화소(PX)는 여러 배선(127, 151, 152, 153, 154, 155, 171, 172, 741)들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cbt) 그리고 발광 다이오드(LED)를 포함한다.
하나의 화소(PX)에는 복수의 배선(127, 151, 152, 153, 154, 155, 171, 172, 741)이 연결되어 있다. 복수의 배선은 제1 초기화 전압선(127), 제1 스캔 신호선(151), 제2 스캔 신호선(152), 초기화 제어선(153), 바이패스 제어선(154), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
제1 스캔 신호선(151)은 스캔 구동부에 연결되어 제1 스캔 신호(GW)를 제2 트랜지스터(T2)에 전달한다. 제2 스캔 신호선(152)은 제1 스캔 신호선(151)과 동일한 배선일 수 있으며, 제1 스캔 신호(GW)와 동일한 스캔 신호인 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다.
초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달한다. 바이패스 제어선(154)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다. 바이패스 제어선(154)은 전단의 제1 스캔 신호선(151)으로 이루어질 수 있다. 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
데이터선(171)은 데이터 구동부(50)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 화소(PX)에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)가 발광하는 휘도가 변한다.
구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(VINT)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드 전극으로 인가한다. 본 실시예에서 구동 전압선(172), 제1 초기화 전압선(127) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
화소 회로부에 포함되는 복수의 트랜지스터는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 복수의 트랜지스터는 다결정 실리콘 반도체를 포함할 수 있다.
제2 트랜지스터(T2)는 데이터 전압(DATA)을 화소(PX)내로 전달하는 트랜지스터이고, 제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극의 전압을 제1 초기화 전압(VINT)으로 초기화시키는 트랜지스터이며, 제7 트랜지스터(T7)는 발광 다이오드(LED)의 애노드 전압을 제1 초기화 전압(VINT)으로 초기화시키는 트랜지스터이다.
제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)로 전달하고, 제6 트랜지스터(T6)는 구동 트랜지스터(T1)의 출력 전류를 발광 다이오드(LED)로 전달하며, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온되는 구간이 발광 구간일 수 있다.
제3 트랜지스터(T3)는 구동 트랜지스터(T1)의 게이트 전극과 출력측 전극을 서로 연결시켜, 데이터 전압(DATA)이 구동 트랜지스터(T1)를 지나 구동 트랜지스터(T1)의 게이트 전극에 연결된 유지 커패시터(Cst)로 저장되도록 한다. 이때, 유지 커패시터(Cst)에 최종 저장된 전압은 구동 트랜지스터(T1)의 문턱 전압이 보상된 전압 값이 저장될 수 있다.
구동 트랜지스터(T1)는 유지 커패시터(Cst)에 저장된 전압에 기초하여 출력 전류를 생성하고 출력하는 역할을 한다.
부스트 커패시터(Cbt)는 제1 스캔 신호선(151)에 인가되는 제1 스캔 신호(GW)가 저전압으로 변경되면서 제2 트랜지스터(T2)를 턴 온시킬 때, 구동 트랜지스터(T1)의 게이트 전극의 전압도 같이 낮추는 역할을 수행한다. 그 결과 구동 트랜지스터(T1)가 확실하게 턴 온 상태를 유지할 수 있다.
상기에서 하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 1개의 유지 커패시터(Cst), 1개의 부스트 커패시터(Cbt)를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 트랜지스터의 수와 커패시터의 수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다. 특히, 실시예에 따라서 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및/또는 제7 트랜지스터(T7)와 같은 트랜지스터는 N-MOS 특성을 가지는 산화물 반도체를 반도체층으로 포함하여 고레벨의 전압이 게이트 전극으로 전달될 때 턴 온될 수 있다.
이하에서는 도 18을 통하여 표시 패널의 단면 구조를 살펴본다.
일 실시예에 따른 기판(SUB)은 유리 등의 무기 절연 물질 또는 폴리이미드(PI)와 같은 플라스틱 등의 유기 절연 물질을 포함할 수 있다. 기판(SUB)은 단층 또는 다층일 수 있다. 기판(SUB)은 순차적으로 적층된 고분자 수지를 포함하는 적어도 하나의 베이스층과 적어도 하나의 무기층이 교번하여 적층된 구조를 가질 수 있다.
기판(SUB)은 다양한 정도의 유연성(flexibility)을 가질 수 있다. 기판(SUB)은 리지드(rigid) 기판이거나 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
기판(SUB) 위에는 버퍼층(BF)이 위치할 수 있다. 버퍼층(BF)은 기판(SUB)으로부터 버퍼층(BF)의 상부층, 특히 반도체층(SC)으로 불순물이 전달되는 것을 차단하여 반도체층(SC)의 특성 열화를 막고 스트레스를 완화시킬 수 있다. 버퍼층(BF)은 질화규소 또는 산화규소 등의 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 버퍼층(BF)의 일부 또는 전체는 생략될 수도 있다. 실시예에 따라서는 기판(SUB)과 버퍼층(BF)의 사이에 금속층(도시하지 않음)이 형성될 수도 있다. 금속층은 반도체층(SC)의 특성을 유지시키기 위하여 형성될 수 있다.
버퍼층(BF) 상에 반도체층(SC)이 위치한다. 반도체층(SC)은 다결정 규소를 포함할 수 있다. 반도체층(SC)은 채널 영역(C), 제1 영역(S) 및 제2 영역(D)을 포함한다. 제1 영역(S) 및 제2 영역(D)은 각각 채널 영역(C)의 양 옆에 배치되어 있다. 채널 영역(C)은 제1 영역(S) 및 제2 영역(D) 대비 소량의 불순물이 도핑되어 있거나, 불순물이 도핑되지 않은 반도체 영역이고, 제1 영역(S) 및 제2 영역(D)은 채널 영역(C) 대비 다량의 불순물이 도핑되어 있는 반도체 영역이다.
반도체층(SC) 위에는 제1 무기 절연층(IL1)이 위치한다. 제1 무기 절연층(IL1)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층의 구조를 가질 수 있다.
제1 무기 절연층(IL1) 위에는 게이트 전극(GE) 및 제1 커패시터 전극(CE1)을 포함하는 제1 게이트 도전층(GAT1)이 위치한다. 제1 게이트 도전층(GAT1)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti), 및 티타늄 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다. 게이트 전극(GE)은 평면상 반도체층(SC)의 채널 영역(C)과 중첩할 수 있다.
제1 게이트 도전층(GAT1) 및 제1 무기 절연층(IL1) 위에는 제2 무기 절연층(IL2)이 위치한다. 제2 무기 절연층(IL2)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제2 무기 절연층(IL2) 위에 상부 전극(AE) 및 제2 커패시터 전극(CE2)을 포함하는 제2 게이트 도전층(GAT2)이 위치한다. 제2 커패시터 전극(CE2)과 상부 전극(AE)은 하나의 도전 패턴의 서로 다른 부분일 수 있다. 제2 커패시터 전극(CE2)과 상부 전극(AE)은 전기적으로 연결될 수 있다. 제2 게이트 도전층(GAT2)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti), 및 티타늄 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다.
제1 커패시터 전극(CE1)과 제2 커패시터 전극(CE2)은 중첩하여 유지 커패시터(Cst)를 구성한다.
제2 게이트 도전층(GAT2) 및 제2 무기 절연층(IL2) 위에 제3 무기 절연층(IL3)이 위치한다. 제3 무기 절연층(IL3)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제3 무기 절연층(IL3) 위에 소스 전극(SE)과 드레인 전극(DE)을 포함하는 제1 데이터 도전층(SD1)이 위치한다. 소스 전극(SE)과 드레인 전극(DE)은 제3 무기 절연층(IL3), 제1 및 제2 무기 절연층(IL1, IL2)에 형성된 접촉 구멍을 통해 반도체층(SC)의 제1 영역(S) 및 제2 영역(D)과 각각 전기적으로 연결될 수 있다. 실시예에 따라서는 소스 전극(SE)과 드레인 전극(DE)없이 반도체층(SC)이 직접 연장되면서 인접하는 화소와 전기적으로 연결될 수 있다. 제1 데이터 도전층(SD1)은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 본 실시예의 제1 데이터 도전층(SD1)은 두 층의 티타늄(Ti) 사이에 알루미늄(Al)이 배치된 삼중층 구조를 가지며, 이하에서는 Ti/Al/Ti의 삼중층 구조를 중심으로 설명한다.
제3 무기 절연층(IL3), 및 제1 데이터 도전층(SD1) 위에는 제1 유기 절연층(IL4) 및 제2 유기 절연층(IL5)이 순차적으로 위치한다. 제1 유기 절연층(IL4) 및 제2 유기 절연층(IL5)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 유기 절연층(IL4)과 제2 유기 절연층(IL5) 사이에는 연결 부재(CE)가 위치할 수 있다. 연결 부재(CE)는 제2 데이터 도전층(SD2)을 구성하며, 드레인 전극(DE)과 제1 전극(E1)을 연결할 수 있다. 제2 데이터 도전층(SD2)은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 본 실시예의 제2 데이터 도전층(SD2)은 제1 데이터 도전층(SD1)과 같이, 두 층의 티타늄(Ti) 사이에 알루미늄(Al)이 배치된 삼중층 구조를 가지며, 이하에서는 Ti/Al/Ti의 삼중층 구조를 중심으로 설명한다.
제2 유기 절연층(IL5) 위에는 제1 전극(E1; 이하 화소 전극 또는 애노드 전극이라고도 함)이 위치한다. 제1 전극(E1)은 화소 전극층을 이루며, 제2 유기 절연층(IL5)의 오프닝을 통해 연결 부재(CE)와 연결된다. 여기서, 제2 유기 절연층(IL5)에 위치하며, 제1 전극(E1; 애노드 전극)과 연결 부재(CE)를 연결하기 위한 오프닝은 오프닝 영역(101)에 대응할 수 있으며, 제2 유기 절연층(IL5)이 유기막에 대응할 수 있다. 제1 전극(E1)은 전기적으로 드레인 전극(DE)과 연결되어 있다. 제1 전극(E1)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 제1 전극(E1)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다. 본 실시예에서의 제1 전극(E1)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중막 구조를 가질 수 있으며, 이하에서는 ITO/Ag/ITO의 구조를 중심으로 설명한다.
게이트 전극(GE) 및 반도체층(SC)은 트랜지스터를 구성하며, 트랜지스터에 따라서는 반도체층(SC)의 제1 영역(S) 및 제2 영역(D)과 전기적으로 연결되는 소스 전극(SE)과 드레인 전극(DE)을 포함할 수 있다. 트랜지스터에 따라서는 소스 전극(SE)과 드레인 전극(DE)없이 게이트 전극(GE) 및 반도체층(SC)만으로 트랜지스터를 구성할 수 있다. 트랜지스터(도 17의 제6 트랜지스터(T6))는 제1 전극(E1)에 연결되어 발광 다이오드(LED)에 전류를 공급한다.
제2 유기 절연층(IL5)과 제1 전극(E1)의 위에는 화소 정의막(IL6) 및 스페이서(IL7)가 위치한다.
화소 정의막(IL6)은 제1 전극(E1)의 적어도 일부와 중첩하고 발광 영역(LEA)을 정의하는 개구부를 가진다. 개구부는 제1 전극(E1)과 거의 유사한 평면 형태를 가질 수 있다. 개구부는 평면상 마름모 또는 마름모와 유사한 팔각 형상을 가질 수 있으나, 이에 제한되지 않고 사각형, 다각형, 원형, 타원형 등 어떠한 모양도 가질 수 있다.
화소 정의막(IL6) 및 스페이서(IL7)는 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
화소 정의막(IL6), 스페이서(IL7) 및 제1 전극(E1) 위에는 중간층(EL)이 위치한다. 중간층(EL)은 발광층(EML) 및 기능층(FL)을 포함할 수 있다. 중간층(EL) 중 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 본 실시예의 발광층(EML)은 화소 정의막(IL6)의 개구부 내에만 형성되고 있다.
한편, 중간층(EL) 중 기능층(FL)은 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 적어도 하나를 포함할 수 있다. 기능층(FL)은 제1 전극(E1)과 발광층 사이에 위치하는 제1 기능층(FL1)과 발광층과 제2 전극(E2) 사이에 위치하는 제2 기능층(FL2)으로 구분될 수 있다. 각 기능층(FL)은 기판(SUB) 전면과 중첩하는 형태를 가질 수 있다. 기능층(FL)은 복수의 화소에 걸쳐 배치될 수 있다.
중간층(EL) 위에는 제2 전극(E2)이 위치한다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제1 전극(E1), 중간층(EL)과 제2 전극(E2)은 발광 다이오드(LED)를 구성할 수 있다. 여기서, 제1 전극(E1)은 정공 주입 전극인 애노드이며, 제2 전극(E2)은 전자 주입 전극인 캐소드 일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 발광 표시 장치의 구동 방법에 따라 제1 전극(E1)이 캐소드가 되고, 제2 전극(E2)이 애노드가 될 수도 있다.
제1 전극(E1) 및 제2 전극(E2)으로부터 각각 정공과 전자가 중간층(EL) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
제2 전극(E2) 위에 봉지층(ENC)이 위치한다. 봉지층(ENC)은 발광 다이오드(LED)의 상부면 뿐만 아니라 측면까지 덮어 밀봉할 수 있다. 발광 소자는 수분과 산소에 매우 취약하므로, 봉지층(ENC)이 발광 다이오드(LED)를 밀봉하여 외부의 수분 및 산소의 유입을 차단한다.
봉지층(ENC)은 복수의 층을 포함할 수 있고, 그 중 무기층과 유기층을 모두 포함하는 복합막으로 형성될 수 있으며, 일 예로 제1 봉지 무기층(EIL1), 봉지 유기층(EOL), 제2 봉지 무기층(EIL2)이 순차적으로 형성된 3중층으로 형성될 수 있다.
제1 봉지 무기층(EIL1)은 제2 전극(E2)을 커버할 수 있다. 제1 봉지 무기층(EIL1)은 외부 수분이나 산소가 발광 다이오드(LED)에 침투하는 것을 방지할 수 있다. 예를 들어, 제1 봉지 무기층(EIL1)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제1 봉지 무기층(EIL1)은 증착 공정을 통해 형성될 수 있다.
봉지 유기층(EOL)은 제1 봉지 무기층(EIL1) 상에 배치되어 제1 봉지 무기층(EIL1)에 접촉할 수 있다. 제1 봉지 무기층(EIL1) 상면에 형성된 굴곡이나 제1 봉지 무기층(EIL1) 상에 존재하는 파티클(particle) 등은 봉지 유기층(EOL)에 의해 커버되어, 제1 봉지 무기층(EIL1)의 상면의 표면 상태가 봉지 유기층(EOL)상에 형성되는 구성들에 미치는 영향을 차단할 수 있다. 또한, 봉지 유기층(EOL)은 접촉하는 층들 사이의 응력을 완화시킬 수 있다. 봉지 유기층(EOL)은 유기물을 포함할 수 있고, 스핀 코팅, 슬릿 코팅, 잉크젯 공정과 같은 용액 공정을 통해 형성될 수 있다.
제2 봉지 무기층(EIL2)은 봉지 유기층(EOL) 상에 배치되어 봉지 유기층(EOL)을 커버한다. 제2 봉지 무기층(EIL2)은 제1 봉지 무기층(EIL1)상에 배치되는 것보다 상대적으로 평탄한 면에 안정적으로 형성될 수 있다. 제2 봉지 무기층(EIL2)은 봉지 유기층(EOL)으로부터 방출되는 수분 등을 봉지하여 외부로 유입되는 것을 방지한다. 제2 봉지 무기층(EIL2)은 실리콘 질화물, 실리콘 산화물, 또는 이들이 조합된 화합물을 포함할 수 있다. 제2 봉지 무기층(EIL2)은 증착 공정을 통해 형성될 수 있다.
본 명세서는 도시하지 않았으나 제2 전극(E2)과 봉지층(ENC) 사이에 위치하는 캡핑층(capping layer)을 더 포함할 수 있다. 캡핑층은 유기물질을 포함할 수 있다. 캡핑층은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(E2)을 보호하고, 발광 다이오드(LED)의 출광 효율을 향상시킨다. 캡핑층은 제1 봉지 무기층(EIL1)보다 큰 굴절률을 가질 수 있다.
도 18에서는 하나의 트랜지스터만을 도시하였지만, 실제 각 화소에는 도 17와 같이 복수의 트랜지스터를 포함할 수 있다.
이하에서는 도 19 및 도 20을 이용하여 박막 트랜지스터가 다결정 반도체와 산화물 반도체를 각각 포함하는 실시예에 대하여 살펴본다.
도 19는 일 실시예에 의한 화소의 회로도이고, 도 20은 도 19의 실시예에 따른 화소를 포함하는 표시 패널의 단면도이다.
도 19의 화소(PX)는 도 17의 화소(PX)와 달리 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)가 산화물 반도체를 포함한다. 그 결과 제2 트랜지스터(T2)와 제3 트랜지스터(T3)는 서로 다른 스캔 신호(GW, GC)를 인가 받는다. 한편, 도 19의 실시예에서는 제4 트랜지스터(T4)와 제7 트랜지스터(T7)가 서로 다른 초기화 전압(VINT, AINT)을 인가 받는다.
도 19에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 하나의 화소(PX)는 여러 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)들에 연결되어 있는 복수의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 유지 커패시터(Cst), 부스트 커패시터(Cbt) 그리고 발광 다이오드(LED)를 포함한다.
하나의 화소(PX)에는 복수의 배선(127, 128, 151, 152, 153, 154, 155, 171, 172, 741)이 연결되어 있다. 복수의 배선은 제1 초기화 전압선(127), 제2 초기화 전압선(128), 제1 스캔 신호선(151), 제2 스캔 신호선(152), 초기화 제어선(153), 바이패스 제어선(154), 발광 제어선(155), 데이터선(171), 구동 전압선(172) 및 공통 전압선(741)을 포함한다.
제1 스캔 신호선(151)은 스캔 구동부에 연결되어 제1 스캔 신호(GW)를 제2 트랜지스터(T2)에 전달한다. 제2 스캔 신호선(152)은 제1 스캔 신호선(151)의 신호와 동일한 타이밍에 제1 스캔 신호선(151)에 인가되는 전압과 반대 극성의 전압이 인가될 수 있다. 예를 들면, 제1 스캔 신호선(151)에 부극성의 전압이 인가될 때, 제2 스캔 신호선(152)에 정극성의 전압이 인가될 수 있다. 제2 스캔 신호선(152)은 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달한다.
초기화 제어선(153)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달한다. 바이패스 제어선(154)은 바이패스 신호(GB)를 제7 트랜지스터(T7)에 전달한다. 바이패스 제어선(154)은 전단의 제1 스캔 신호선(151)으로 이루어질 수 있다. 발광 제어선(155)은 발광 제어 신호(EM)를 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)에 전달한다.
데이터선(171)은 데이터 구동부(도시되지 않음)에서 생성되는 데이터 전압(DATA)을 전달하는 배선으로 화소(PX)에 인가되는 데이터 전압(DATA)에 따라서 발광 다이오드(LED)가 발광하는 휘도가 변한다.
구동 전압선(172)은 구동 전압(ELVDD)을 인가한다. 제1 초기화 전압선(127)은 제1 초기화 전압(VINT)을 전달하고, 제2 초기화 전압선(128)은 제2 초기화 전압(AINT)을 전달한다. 공통 전압선(741)은 공통 전압(ELVSS)을 발광 다이오드(LED)의 캐소드 전극으로 인가한다. 본 실시예에서 구동 전압선(172), 제1 및 제2 초기화 전압선(127, 128) 및 공통 전압선(741)에 인가되는 전압은 각각 일정한 전압일 수 있다.
복수의 트랜지스터는 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 복수의 트랜지스터는 산화물 반도체를 포함하는 산화물 트랜지스터 및 다결정 실리콘 반도체를 포함하는 실리콘 트랜지스터를 포함할 수 있다. 도 19의 실시예에서는 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)는 산화물 트랜지스터로 이루어질 수 있고, 구동 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5), 및 제6 트랜지스터(T6)는 실리콘 트랜지스터로 이루어질 수 있다. 다만, 이에 한정되는 것은 아니며, 복수의 트랜지스터가 모두 실리콘 트랜지스터 및/또 산화물 트랜지스터로 이루어질 수도 있다.
제2 트랜지스터(T2)는 데이터 전압(DATA)을 화소(PX)내로 전달하는 트랜지스터이고, 제4 트랜지스터(T4)는 구동 트랜지스터(T1)의 게이트 전극의 전압을 제1 초기화 전압(VINT)으로 초기화시키는 트랜지스터이며, 제7 트랜지스터(T7)는 발광 다이오드(LED)의 애노드 전압을 제2 초기화 전압(AINT)으로 초기화시키는 트랜지스터이다.
제5 트랜지스터(T5)는 구동 전압(ELVDD)을 구동 트랜지스터(T1)로 전달하고, 제6 트랜지스터(T6)는 구동 트랜지스터(T1)의 출력 전류를 발광 다이오드(LED)로 전달하며, 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴 온되는 구간이 발광 구간일 수 있다.
제3 트랜지스터(T3)는 구동 트랜지스터(T1)의 게이트 전극과 출력측 전극을 서로 연결시켜, 데이터 전압(DATA)이 구동 트랜지스터(T1)를 지나 구동 트랜지스터(T1)의 게이트 전극에 연결된 유지 커패시터(Cst)로 저장되도록 한다. 이때, 유지 커패시터(Cst)에 최종 저장된 전압은 구동 트랜지스터(T1)의 문턱 전압이 보상된 전압 값이 저장될 수 있다.
구동 트랜지스터(T1)는 유지 커패시터(Cst)에 저장된 전압에 기초하여 출력 전류를 생성하고 출력하는 역할을 한다.
부스트 커패시터(Cbt)는 제1 스캔 신호선(151)에 인가되는 제1 스캔 신호(GW)가 저전압으로 변경되면서 제2 트랜지스터(T2)를 턴 온시킬 때, 구동 트랜지스터(T1)의 게이트 전극의 전압도 같이 낮추는 역할을 수행한다. 그 결과 구동 트랜지스터(T1)가 확실하게 턴 온 상태를 유지할 수 있다.
상기에서 하나의 화소(PX)가 7개의 트랜지스터(T1 내지 T7), 1개의 유지 커패시터(Cst), 1개의 부스트 커패시터(Cbt)를 포함하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 트랜지스터의 수와 커패시터의 수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.
이하에서는 도 20을 통하여 도 19과 같은 구조를 가지는 화소(PX)의 표시 영역에서의 단면 구조를 보다 상세하게 살펴본다.
기판(SUB)은 다양한 정도의 유연성(flexibility)을 가질 수 있다. 기판(SUB)은 복수의 절연층으로 형성되어 벤딩(bending), 폴딩(folding), 롤링(rolling) 등이 가능한 플렉서블(flexible) 기판일 수 있다.
기판(SUB) 위에는 버퍼층(BF)이 위치할 수 있으나 도 20의 실시예와 같이 제외될 수도 있다.
기판(SUB) 위에는 반도체층(SC)이 위치한다. 반도체층(SC)은 다결정 규소를 포함할 수 있다. 반도체층(SC)은 상부에 위치하는 게이트 전극(GE)과 중첩하는 채널 영역과 그 양측에 위치하는 제1 영역 및 제2 영역을 포함한다. 채널 영역은 제1 영역 및 제2 영역 대비 소량의 불순물이 도핑되어 있거나, 불순물이 도핑되지 않은 반도체 영역이고, 제1 영역 및 제2 영역은 채널 영역 대비 다량의 불순물이 도핑되어 있는 반도체 영역이다.
반도체층(SC) 위에는 제1 무기 절연층(IL1)이 위치한다. 제1 무기 절연층(IL1)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층의 구조를 가질 수 있다.
제1 무기 절연층(IL1) 위에는 게이트 전극(GE) 및 제1 커패시터 전극(CE1)을 포함하는 제1 게이트 도전층(GAT1)이 위치한다. 제1 게이트 도전층(GAT1)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti) 및 티타늄 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다. 게이트 전극(GE)은 평면상 반도체층(SC)의 채널 영역과 중첩할 수 있다.
제1 게이트 도전층(GAT1) 및 제1 무기 절연층(IL1) 위에는 제2 무기 절연층(IL2)이 위치한다. 제2 무기 절연층(IL2)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제2 무기 절연층(IL2) 위에 제2 커패시터 전극(CE2) 및 중첩 전극(OBML)을 포함하는 제2 게이트 도전층(GAT2)이 위치한다. 제2 커패시터 전극(CE2)과 중첩 전극(OBML)은 하나의 도전 패턴의 서로 다른 부분일 수 있다. 제2 커패시터 전극(CE2)은 제1 커패시터 전극(CE1)과 중첩하여 유지 커패시터(Cst)를 형성한다. 중첩 전극(OBML)은 후속하는 산화물 반도체층(OSC)의 채널과 중첩하는 구조를 가진다. 제2 게이트 도전층(GAT2)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti) 및 티타늄 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다.
제2 게이트 도전층(GAT2) 및 제2 무기 절연층(IL2) 위에는 제2-1 무기 절연층(IL2-1)이 위치한다. 제2-1 무기 절연층(IL2-1)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제2-1 무기 절연층(IL2-1)의 위에는 산화물 반도체층(OSC)이 위치한다. 산화물 반도체층(OSC)은 상부에 위치하는 게이트 전극(GE)과 중첩하는 채널 영역과 그 양측에 위치하는 제1 영역 및 제2 영역을 포함한다. 채널 영역은 제1 영역 및 제2 영역 대비 소량의 불순물이 도핑되어 있거나, 불순물이 도핑되지 않은 반도체 영역이고, 제1 영역 및 제2 영역은 채널 영역 대비 다량의 불순물이 도핑되어 있는 반도체 영역이다.
제2-1 무기 절연층(IL2-1) 및 산화물 반도체층(OSC)의 위에는 제2-2 무기 절연층(IL2-2)이 형성되어 있다. 제2-2 무기 절연층(IL2-2)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제2-2 무기 절연층(IL2-2)의 위에는 산화물 게이트 전극(OGE)을 포함하는 제3 게이트 도전층(GAT3)이 위치한다. 산화물 게이트 전극(OGE)은 산화물 반도체층(OSC)의 채널과 평면상 중첩한다. 제3 게이트 도전층(GAT3)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 몰리브덴 합금, 티타늄(Ti) 및 티타늄 합금 중 어느 하나를 포함하는 금속막이 적층된 단층 또는 다층막일 수 있다.
제2-2 무기 절연층(IL2-2) 및 제3 게이트 도전층(GAT3)의 위에는 제3 무기 절연층(IL3)이 위치한다. 제3 무기 절연층(IL3)은 실리콘산화물(SiOx), 실리콘질화물(SiNx) 및 실리콘질산화물(SiOxNy) 중 적어도 하나를 포함한 단층 또는 다층일 수 있다.
제3 무기 절연층(IL3) 위에 소스 전극(SE)과 드레인 전극(DE)을 포함하는 제1 데이터 도전층(SD1)이 위치한다. 소스 전극(SE)과 드레인 전극(DE)은 제3 무기 절연층(IL3), 제1 및 제2 무기 절연층(IL1, IL2)에 형성된 접촉 구멍을 통해 반도체층(SC)의 제1 영역(S) 및 제2 영역(D)과 각각 전기적으로 연결될 수 있다. 실시예에 따라서는 소스 전극(SE)과 드레인 전극(DE)없이 반도체층(SC)이 직접 연장되면서 인접하는 화소와 전기적으로 연결될 수 있다. 제1 데이터 도전층(SD1)은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 본 실시예의 제1 데이터 도전층(SD1)은 두 층의 티타늄(Ti) 사이에 알루미늄(Al)이 배치된 삼중층 구조를 가지며, 이하에서는 Ti/Al/Ti의 삼중층 구조를 중심으로 설명한다.
제3 무기 절연층(IL3), 및 제1 데이터 도전층(SD1) 위에는 제1 유기 절연층(IL4) 및 제2 유기 절연층(IL5)이 순차적으로 위치한다. 제1 유기 절연층(IL4) 및 제2 유기 절연층(IL5)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
제1 유기 절연층(IL4)과 제2 유기 절연층(IL5) 사이에는 연결 부재(CE)가 위치할 수 있다. 연결 부재(CE)는 제2 데이터 도전층(SD2)을 구성하며, 드레인 전극(DE)과 제1 전극(E1)을 연결하거나 제1 커패시터 전극(CE1) 또는 구동 트랜지스터(T1)의 게이트 전극을 다른 구성 요소에 연결시킬 수 있다. 여기서 제1 유기 절연층(IL4; 이하 추가 유기막이라고도 함)에 연결 부재(CE)가 전기적으로 연결되기 위한 오프닝은 오프닝 영역(101)일 수 있다. 이 부분은 제1 전극(AE1; 애노드 전극)의 바로 아래에 위치하는 유기막은 아니지만, 도 20에서와 같이 제2 전극(E2) 다음으로 상부에 위치하는 금속층이므로 반사될 가능성이 높아 오프닝 영역(101)으로 처리하여 추가 편광부(131)를 대응시킬 수 있다. 제2 데이터 도전층(SD2)은 알루미늄(Al), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브데늄(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu) 등을 포함할 수 있으며, 이를 포함하는 단일층 또는 다층 구조일 수 있다. 본 실시예의 제2 데이터 도전층(SD2)은 제1 데이터 도전층(SD1)과 같이, 두 층의 티타늄(Ti) 사이에 알루미늄(Al)이 배치된 삼중층 구조를 가지며, 이하에서는 Ti/Al/Ti의 삼중층 구조를 중심으로 설명한다.
제2 유기 절연층(IL5) 위에는 제1 전극(E1)이 위치한다. 제1 전극(E1)은 화소 전극층을 이루며, 제2 유기 절연층(IL5)의 접촉 구멍을 통해 연결 부재(CE)와 연결된다. 여기서, 제2 유기 절연층(IL5)에 위치하며, 제1 전극(E1; 애노드 전극)과 연결 부재(CE)를 연결하기 위한 오프닝은 오프닝 영역(101)에 대응할 수 있으며, 제2 유기 절연층(IL5)이 유기막에 대응할 수 있다. 제1 전극(E1)은 전기적으로 드레인 전극(DE)과 연결되어 있다. 제1 전극(E1)은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있고, 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 제1 전극(E1)은 금속 물질 또는 투명 도전성 산화물을 포함하는 단일층 또는 이들을 포함하는 다중층으로 이루어질 수 있다. 본 실시예에서의 제1 전극(E1)은 인듐 주석 산화물(ITO)/은(Ag)/인듐 주석 산화물(ITO)의 삼중막 구조를 가질 수 있으며, 이하에서는 ITO/Ag/ITO의 구조를 중심으로 설명한다.
게이트 전극(GE) 및 반도체층(SC)은 다결정 트랜지스터를 구성하고, 산화물 게이트 전극(OGE)과 산화물 반도체층(OSC)은 산화물 트랜지스터를 구성한다. 트랜지스터에 따라서는 반도체층(SC, OSC)의 제1 영역 및 제2 영역과 전기적으로 연결되는 소스 전극(SE)과 드레인 전극(DE)을 포함할 수 있다. 트랜지스터에 따라서는 소스 전극(SE)과 드레인 전극(DE)없이 게이트 전극(GE) 및 반도체층(SC, OSC)만으로 트랜지스터를 구성할 수 있다. 트랜지스터(제6 트랜지스터(T6))는 제1 전극(E1)에 연결되어 발광 다이오드(LED)에 전류를 공급한다.
제2 유기 절연층(IL5)과 제1 전극(E1)의 위에는 화소 정의막(IL6) 및 스페이서(IL7)가 위치한다.
화소 정의막(IL6)은 제1 전극(E1)의 적어도 일부와 중첩하고 발광 영역(LEA)을 정의하는 개구부를 가진다. 개구부는 제1 전극(E1)과 거의 유사한 평면 형태를 가질 수 있다. 개구부는 평면상 마름모 또는 마름모와 유사한 팔각 형상을 가질 수 있으나, 이에 제한되지 않고 사각형, 다각형, 원형, 타원형 등 어떠한 모양도 가질 수 있다.
화소 정의막(IL6) 및 스페이서(IL7)는 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있다.
화소 정의막(IL6), 스페이서(IL7) 및 제1 전극(E1) 위에는 중간층(EL)이 위치한다. 도 6을 참고하면, 중간층(EL)은 발광층(EML) 및 기능층(FL)을 포함할 수 있다. 중간층(EL)중 발광층(EML)은 소정의 유색 컬러광을 생성할 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 본 실시예의 발광층(EML)은 화소 정의막(IL6)의 개구부 내에만 형성되고 있다. 또한 기능층(FL)은 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 적어도 하나를 포함할 수 있다. 기능층(FL)은 제1 전극(E1)과 발광층 사이에 위치하는 제1 기능층(FL1)과 발광층과 제2 전극(E2) 사이에 위치하는 제2 기능층(FL2)으로 구분될 수 있다. 기능층은 기판(SUB) 전면과 중첩하는 형태를 가질 수 있다. 기능층은 복수의 화소에 걸쳐 배치될 수 있다.
중간층(EL) 위에는 제2 전극(E2)이 위치한다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 등을 포함하는 반사성 금속 또는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제1 전극(E1), 중간층(EL)과 제2 전극(E2)은 발광 다이오드(LED)를 구성할 수 있다. 여기서, 제1 전극(E1)은 정공 주입 전극인 애노드이며, 제2 전극(E2)은 전자 주입 전극인 캐소드 일 수 있다. 그러나 실시예는 반드시 이에 한정되는 것은 아니며, 발광 표시 장치의 구동 방법에 따라 제1 전극(E1)이 캐소드가 되고, 제2 전극(E2)이 애노드가 될 수도 있다.
제1 전극(E1) 및 제2 전극(E2)으로부터 각각 정공과 전자가 유기 중간층(EL) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
도 20에서는 도시하고 있지 않지만, 도 17 및 도 18과 같이, 제2 전극(E2) 위에 봉지층(ENC)이 위치할 수 있다. 봉지층(ENC)은 발광 다이오드(LED)의 상부면 뿐만 아니라 측면까지 덮어 밀봉할 수 있다. 발광 소자는 수분과 산소에 매우 취약하므로, 봉지층(ENC)이 발광 다이오드(LED)를 밀봉하여 외부의 수분 및 산소의 유입을 차단한다. 봉지층(ENC)은 복수의 층을 포함할 수 있고, 그 중 무기층과 유기층을 모두 포함하는 복합막으로 형성될 수 있으며, 일 예로 제1 봉지 무기층(EIL1), 봉지 유기층(EOL), 제2 봉지 무기층(EIL2)이 순차적으로 형성된 3중층으로 형성될 수 있다.
이상에서는 도 17 및 도 18의 화소 구조를 가지는 실시예와 도 19 및 도 20의 화소 구조를 가지는 실시예를 기초로 설명하였다. 하지만, 이외의 다양한 실시예에도 본 발명은 적용될 수 있다.
이하에서는 도 21을 통하여 추가 편광판(130)을 형성하는 제조 공정에 대하여 간략하게 살펴본다.
도 21은 일 실시예에 의한 발광 표시 장치의 제조 방법 중 추가 편광판의 제조 및 부착 방법을 간략하게 도시한 순서도이다.
먼저, 폴리비닐알코올(Poly Vinyl Alchol, PVA)계 물질을 일 방향으로 연신하여 분자 사슬이 일정한 방향으로 배향되도록 하는 단계(S10)를 수행한다. 이와 같이 일방향으로 연신시키면 연신 방향으로 흡수축을 가지는 편광 특성을 가질 수 있다.
그 후, 오프닝 영역에 대응하는 부분을 제외하고 나머지 부분에 편광 특성을 제거하는 단계(S20)를 수행한다. 연신된 PVA층에서 일부 영역에 편광 특성을 제거하는 방식으로는 다양한 방법이 존재할 수 있다. 일 예로 레이져를 조사하거나 요오드 등과 같은 용액을 이용하여 닦아내어 편광 특성을 제거할 수 있다. 이 때, 마스킹을 통하여 오프닝 영역에 대응하는 부분은 보호사면서 공정을 진행할 수 있다. 이와 같이 편광 특성을 제거된 영역은 비편광부(132)로 형성되며, 편광 특성이 마스킹 등으로 보호되어 남아 있는 부분은 추가 편광부(131)로 형성된다.
연신되어 편광 특성을 가지는 추가 편광부(131)를 보호하면서 연신된 상태를 유지하기 위하여 추가적으로 TAC 필름을 적어도 일측에 부착시킬 수도 있다.
그 후, 추가 편광부(131)가 표시 패널(100)의 오프닝(OP)에 대응하도록 부착하는 단계(S30)를 수행한다.
이와 같은 방식을 통하여 추가 편광판이 생성되고 표시 패널에 부착될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 발광 표시 장치 100: 표시 패널
110: 위상 지연층 111: λ/4 플레이트
112: λ/2 플레이트 120: 편광판
121: PVA층 122: TAC 필름
130: 추가 편광판 140: 점착제
131, 131a, 131b, 131c, 131d, 131e, 131f, BL1, BL2: 추가 편광부
132: 비편광부 101: 오프닝 영역
102: 비 오프닝 영역 OP: 오프닝
AE1: 애노드 전극, 제1 전극 EML: 발광층
E2: 캐소드 전극, 제2 전극 LEA: 발광 영역
LED: 발광 다이오드 AEC: 연결부
CE: 연결 부재 LP1, LP2: 선편광
CP1, CP2: 원편광 ENC: 봉지층
GENC: 유리 봉지층 EIL1, EIL2: 봉지 무기층
EOL: 봉지 유기층 IL4, IL4(VIA), IL5: 유기 절연층
IL1, IL2, IL2-1, IL2-2, IL3: 무기 절연층
IL6, PDL: 화소 정의막 IL7: 스페이서
TSP: 터치 스크린부

Claims (20)

  1. 발광 영역과 발광 영역을 제외한 영역인 비 발광 영역을 포함하는 표시 패널;
    표시 패널의 상부에 위치하는 위상 지연층;
    위상 지연층의 상부에 위치하는 편광판 및 추가 편광판을 포함하며,
    상기 표시 패널은
    기판;
    상기 기판 위에 형성되어 있는 트랜지스터;
    상기 트랜지스터를 덮으며 오프닝을 포함하는 유기막;
    상기 유기막의 위에 위치하는 제1 전극;
    상기 제1 전극 위에 위치하며, 상기 발광 영역에 대응하여 위치하는 발광층; 및
    상기 발광층 위에 위치하는 제2 전극을 포함하고,
    상기 제1 전극, 상기 발광층, 및 상기 제2 전극은 발광 다이오드를 구성하고,
    상기 추가 편광판은 상기 유기막의 상기 오프닝과 평면상 중첩하는 추가 편광부와 상기 추가 편광부가 위치하지 않는 영역에는 비편광부(132)가 형성되며,
    상기 추가 편광부는 상기 비 발광 영역 중 일부 영역에만 위치하는 발광 표시 장치.
  2. 제1항에서,
    상기 유기막의 상기 오프닝은 상기 제1 전극과 상기 트랜지스터를 전기적으로 연결시키는 오프닝인 발광 표시 장치.
  3. 제2항에서,
    상기 오프닝이 형성되어 있는 영역은 오프닝 영역이며, 상기 추가 편광부는 상기 오프닝 영역과 적어도 일부 평면상 중첩하는 발광 표시 장치.
  4. 제3항에서,
    상기 오프닝 영역이 형성되지 않은 비 오프닝 영역은 상기 발광 영역을 포함하는 발광 표시 장치.
  5. 제3항에서,
    상기 유기막의 하부에 위치하는 추가 유기막에 위치하는 오프닝도 상기 오프닝 영역에 포함되며,
    상기 추가 유기막의 상기 오프닝에는 연결 부재가 위치하여 상기 제1 전극과 상기 트랜지스터를 전기적으로 연결시키는 발광 표시 장치.
  6. 제2항에서,
    상기 트랜지스터는 상기 발광 다이오드에 전달할 출력 전류를 생성하는 구동 트랜지스터인 발광 표시 장치.
  7. 제6항에서,
    상기 구동 트랜지스터는 다결정 반도체를 포함하는 발광 표시 장치.
  8. 제7항에서,
    상기 구동 트랜지스터의 입력측 전극으로 데이터 전압을 전달하는 제2 트랜지스터; 및
    상기 구동 트랜지스터의 게이트 전극과 출력측 전극을 서로 연결시키는 제3 트랜지스터를 더 포함하는 발광 표시 장치.
  9. 제8항에서,
    상기 제2 트랜지스터는 상기 다결정 반도체를 포함하고, 상기 제3 트랜지스터는 산화물 반도체를 포함하는 발광 표시 장치.
  10. 제1항에서,
    상기 위상 지연층의 상부에는 상기 추가 편광판이 위치하며, 상기 추가 편광판의 위에 상기 편광판이 위치하는 발광 표시 장치.
  11. 제1항에서,
    상기 위상 지연층의 상부에는 상기 편광판이 위치하며, 상기 편광판의 위에 상기 추가 편광판이 위치하는 발광 표시 장치.
  12. 제1항에서,
    상기 추가 편광부는 원형, 사각형 등의 다각형 모양을 가지는 섬형 구조를 가지거나, 일 방향으로 길게 연장되거나, 지그재그 모양을 가지거나, 돌출된 구조를 포함하는 구조를 가지는 발광 표시 장치.
  13. 제1항에서,
    상기 위상 지연층은 λ/4 플레이트를 포함하며,
    상기 λ/4 플레이트는 상기 편광판 또는 상기 추가 편광부의 흡수축과 45도를 이루는 지연축을 가지는 발광 표시 장치.
  14. 제1항에서,
    상기 위상 지연층은 λ/4 플레이트 및 λ/2 플레이트를 포함하며,
    상기 λ/4 플레이트는 상기 편광판 또는 상기 추가 편광부의 흡수축과 70도 이상 80도 이하의 각도를 이루는 지연축을 가지고,
    상기 λ/2 플레이트는 상기 편광판 또는 상기 추가 편광부의 흡수축과 10도 이상 20도 이하의 각도를 이루는 지연축을 가지는 발광 표시 장치.
  15. 제1항에서,
    상기 편광판은
    폴리비닐알코올(Poly Vinyl Alchol, 이하, PVA라 함)계 분자 사슬이 일정한 방향으로 배향되어 편광 특성을 가지는 PVA층; 및
    상기 PVA층의 양측에 위치하는 트리아세틸셀룰로즈(TAC) 필름을 포함하는 발광 표시 장치.
  16. 제1항에서,
    상기 표시 패널은 상기 트랜지스터 및 상기 발광 다이오드를 덮는 봉지층을 더 포함하며,
    상기 봉지층은 제1 봉지 무기층, 봉지 유기층, 및 제2 봉지 무기층이 순차적으로 형성된 3중층으로 형성되거나 유리 봉지층으로 형성된 발광 표시 장치.
  17. 제16항에서,
    상기 표시 패널은
    상기 봉지층의 상부에 위치하며 터치를 감지할 수 있는 터치 스크린부를 더 포함하는 발광 표시 장치.
  18. 폴리비닐알코올계 물질을 일 방향으로 연신하여 편광 특성을 가지도록 형성하는 단계;
    추가 편광부를 형성할 부분을 제외하고 상기 편광 특성을 제거하는 단계; 및
    상기 추가 편광부가 표시 패널의 오프닝 영역에 대응하도록 부착하는 단계를 포함하는 발광 표시 장치의 제조 방법.
  19. 제18항에서,
    상기 편광 특성을 제거하는 단계는 상기 추가 편광부를 형성할 부분을 마스킹하고 레이져를 조사하거나 요오드 등과 같은 용액을 이용하여 닦아내어 편광 특성을 제거하여 상기 편광 특성을 제거하는 발광 표시 장치의 제조 방법.
  20. 제18항에서,
    상기 오프닝 영역은 상기 표시 패널에 위치하는 발광 다이오드의 제1 전극과 상기 발광 다이오드에 전류를 제공하는 다이오드를 연결하기 위하여 유기막에 형성된 오프닝이 형성되어 있는 영역인 발광 표시 장치의 제조 방법.
KR1020210063442A 2021-05-17 2021-05-17 발광 표시 장치 및 그 제조 방법 KR20220156136A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210063442A KR20220156136A (ko) 2021-05-17 2021-05-17 발광 표시 장치 및 그 제조 방법
US17/564,881 US20220367840A1 (en) 2021-05-17 2021-12-29 Light emitting display device and manufacturing method thereof
CN202210160812.7A CN115360209A (zh) 2021-05-17 2022-02-22 发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210063442A KR20220156136A (ko) 2021-05-17 2021-05-17 발광 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20220156136A true KR20220156136A (ko) 2022-11-25

Family

ID=83998979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210063442A KR20220156136A (ko) 2021-05-17 2021-05-17 발광 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20220367840A1 (ko)
KR (1) KR20220156136A (ko)
CN (1) CN115360209A (ko)

Also Published As

Publication number Publication date
CN115360209A (zh) 2022-11-18
US20220367840A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
KR102478474B1 (ko) 표시 장치
KR102373443B1 (ko) 디스플레이 장치
US20200350387A1 (en) Display device
KR20200039903A (ko) 표시 장치
KR20200090299A (ko) 디스플레이 패널 및 이를 포함한 디스플레이 장치
US20240147757A1 (en) Display apparatus
US11004914B2 (en) Display apparatus
US20210066642A1 (en) Display device
KR20200145902A (ko) 표시 패널
KR20200094877A (ko) 표시장치
KR20210078650A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20220047460A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20220060607A (ko) 표시 장치
KR20210086908A (ko) 디스플레이 장치
US11690247B2 (en) Display panel and display apparatus including compensation layer
KR20200100915A (ko) 표시장치
KR20210076293A (ko) 디스플레이 장치
KR20210036456A (ko) 디스플레이 패널 및 이를 포함하는 디스플레이 장치
KR20200109416A (ko) 표시 장치
US11818918B2 (en) Display apparatus
US11930658B2 (en) Display apparatus and method of manufacturing the same
KR20220156136A (ko) 발광 표시 장치 및 그 제조 방법
KR20230036624A (ko) 표시 장치 및 이를 구비하는 전자 장치
KR20220089777A (ko) 표시 장치
CN219303667U (zh) 显示装置

Legal Events

Date Code Title Description
A201 Request for examination