JP7479438B2 - 透明表示装置 - Google Patents
透明表示装置 Download PDFInfo
- Publication number
- JP7479438B2 JP7479438B2 JP2022186253A JP2022186253A JP7479438B2 JP 7479438 B2 JP7479438 B2 JP 7479438B2 JP 2022186253 A JP2022186253 A JP 2022186253A JP 2022186253 A JP2022186253 A JP 2022186253A JP 7479438 B2 JP7479438 B2 JP 7479438B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- pixel
- line
- data
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003698 laser cutting Methods 0.000 claims description 43
- 239000011159 matrix material Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 52
- 230000007547 defect Effects 0.000 description 26
- 230000002950 deficient Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 20
- 239000003990 capacitor Substances 0.000 description 12
- 230000008439 repair process Effects 0.000 description 12
- 239000010936 titanium Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910001316 Ag alloy Inorganic materials 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 102100031102 C-C motif chemokine 4 Human genes 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910016027 MoTi Inorganic materials 0.000 description 4
- 101000777470 Mus musculus C-C motif chemokine 4 Proteins 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000011358 absorbing material Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Optical Filters (AREA)
Description
本明細書は、透明表示装置に関するものである。
近年、使用者が表示装置を透過して反対側に位置する物体またはイメージを見ることができる透明表示装置に対する研究が活発に行われている。透明表示装置は、画像が表示される表示領域と非表示領域を含み、表示領域は、外部光を透過させることができる透過領域と非透過領域を含むことができる。透明表示装置は、透過領域を介して表示領域において高い光透過率を有することができる。
一方、非透過領域には、回路素子よび発光素子を具備した複数のサブ画素を配置することができる。複数のサブ画素は、回路素子に不良が発生し得、これにより暗点化または輝点化が起こり得る。透明表示装置は、透過領域に具備されることで、一般表示装置と比較して発光領域の面積が小さいので、暗点化または輝点化が発生した不良サブ画素を使用者が容易に視認することができる。
本発明は、開口率および透過率を損失なしに不良サブ画素をリペアすることができる透明表示装置を提供することを技術的課題とする。
本発明の一実施例に係る透明表示装置は、透過領域及び非透過領域を具備した基板、非透過領域に具備され、第１電極、発光層及び第２電極を含む複数のサブ画素、非透過領域で第１方向に延長され、基準電圧が印加されるリファレンスライン、およびリファレンスラインと連結して複数のサブ画素のそれぞれに基準電圧を伝達する複数のリファレンス連結ラインとを含む。複数のリファレンス連結ラインのそれぞれは、複数のサブ画素間に配置された第１レーザーカッティング領域を含む。
本発明の他の実施例に係る透明表示装置は、透過領域及び非透過領域を具備した基板、非透過領域で第１方向に隣接して配置された第１サブ画素及び第２サブ画素、非透過領域で第１方向に延長され、第１データ電圧が印加される第１データライン、非透過領域で第１方向に延長され、第２データ電圧が印加される第２データライン、第１データラインと連結して第１サブ画素に第１データ電圧を伝達する第１データ連結ライン、および第２データラインと連結して第２サブ画素に第２データ電圧を伝達する第２データ連結ラインを含む。第１データ連結ラインおよび第２データ連結ラインのそれぞれは、第１サブ画素および第２サブ画素の間に配置されたレーザーカッティング領域を含む。
本発明は、リファレンスラインと複数のサブ画素を連結するリファレンス連結ラインに、不良回路素子が発生したとき、リペア工程を通じてレーザーでカッティングされる第１レーザーカッティング領域を具備することができる。ここで、本発明は、第１レーザーカッティング領域が第１電極と重畳しないので、第１電極を損傷することなくリファレンス連結ラインをレーザーでカッティングすることができる。さらに、本発明は、第１レーザーカッティング領域がブラックマトリクスと重畳するように配置されるので、開口率および透過率の損失なしにリファレンス連結ラインをレーザーでカッティングすることができる。
また、本発明は、データラインと複数のサブ画素を連結するデータ連結ラインに、不良回路素子発生時、リペア工程を通じてレーザーでカッティングする第２レーザーカッティング領域を具備することができる。ここで、本発明は、第２レーザーカッティング領域が第１電極と重畳しないので、第１電極を損傷することなくデータ連結ラインをレーザーでカッティングすることができる。
また、本発明は、第２レーザーカッティング領域が、ブラックマトリクスと重畳するように配置されるので、開口率および透過率の損失なしにデータ連結ラインをレーザーでカッティングすることができる。さらに、本発明は、複数のサブ画素のそれぞれに連結したデータ連結ラインを一直線に形成されたブラックマトリクスと重畳する領域に平行に配置することができる。本発明は、隣接する少なくとも２つ以上のデータ連結ラインをレーザーでカッティングするとき、一直線にカッティングすることができ、カッティングが容易であり、リペア時間を短縮することができる。これにより、本発明は、透明表示パネルの生産性を向上させることができる。
また、本発明は、リファレンス連結ラインだけでなく、データ連結ラインをレーザーでカッティングすることにより、不良回路素子を含む少なくとも１つのサブ画素に対する暗点化リペアを保障することができる。
本発明で得られる効果は、以上で言及した効果に限定されず、言及していない他の効果は、以下の記載から本発明が属する技術分野において通常の知識を有する者に明確に理解され得るであろう。
本明細書の利点および特徴、ならびにそれらを達成する方法は、添付の図と共に詳細に後述される実施例を参照することによって明らかになるであろう。しかしながら、本明細書は、以下に開示される実施例に限定されるものではなく、互いに異なる様々な形態で具現されるものであり、単に本実施例は本明細書の開示を完全にするものであり、本明細書が属する技術分野における通常の知識を有する者に、発明の範囲を完全に知らせるために提供されるものであり、本明細書は特許請求の範囲によって定義されるだけである。
本明細書の実施例を説明するための図に開示された形状、大きさ、比率、角度、数などは例示的なものであり、本明細書が示された事項に限定されない。明細書全体にわたって、同じ参照番号は同じ構成要素を指す。なお、本明細書の説明において、関連する公知技術の具体的な説明が、本明細書の要旨を不必要に曖昧にし得ると判断される場合、その詳細な説明は省略する。本明細書で言及した「含む」、「有する」、「からなる」などが使用される場合、「～のみ」が使用されない限り、他の部分が追加され得る。構成要素を単数で表現した場合に、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈する際には、別途明示的な記載がなくても誤差範囲を含むものと解釈する。
位置関係の説明である場合、例えば、「～上」、「～上部に」、「～下部に」、「～横に」などで２つの部分の位置関係が説明される場合、「すぐ」あるいは、「直接」が使用されていない限り、２つの部分の間に１つ以上の他の部分が配置され得る。
時間関係の説明である場合、例えば、「～後に」、「～に続き」、「～の後に」、「～前に」などで時間的先後関係が説明される場合、「すぐ」または「直接」が使用されていない限り、連続的でない場合も含まれ得る。
第１、第２などは様々な構成要素を説明するために使用されるが、これらの構成要素はこれらの用語によって限定されない。これらの用語は、単一の構成要素を他の構成要素と区別するために使用されることを意味する。したがって、以下で言及される第１構成要素は、本発明の技術的思想内で第２構成要素であり得る。
「少なくとも１つ」という用語は、１つ以上の関連項目から提示可能なすべての組み合わせを含むことを理解しなければならない。例えば、「第１項目、第２項目および第３項目の中の少なくとも１つ」の意味は、第１項目、第２項目または第３項目のそれぞれ、ならびに第１項目、第２項目および第３項目の中の２つ以上で提示できる全ての項目の組み合わせを意味することができる。
本明細書のいくつかの実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に様々な連動および駆動が可能であり、各実施例は互いに独立して実施可能であり、関連して一緒に実施することもできる。
以下では、本発明による透明表示装置の好ましい例を添付の図を参照して詳細に説明する。各図の構成要素に参照符号を追加する際に、同一の構成要素については、異なる図面に表示されていても、できる限り同一の符号を有することがある。なお、本発明の説明において、関連する公知の構成または機能の具体的な説明が、本発明の要旨を曖昧にし得ると判断される場合には、その詳細な説明は省略することがある。
以下、添付の図を参照して、本発明の好ましい実施例を詳細に説明する。
図１は、本発明の一実施例による表示装置を示す斜視図である。以下において、Ｘ軸はスキャンラインと平行な方向を示し、Ｙ軸はデータラインと平行な方向を示し、Ｚ軸は透明表示装置１００の高さ方向を示す。
本発明の一実施例による透明表示装置１００は、有機発光表示装置（Organic Light Emitting Display）で具現された例を中心に説明したが、液晶表示装置（Liquid Crystal Display）、プラズマ表示装置（PDP：Plasma Display Panel）、量子ドット発光表示装置（QLED:Quantum Dot Light Emitting Display）、または電気泳動表示装置（Electrophoresis display）としても具現することができる。
図１を参照すると、本発明の一実施例による透明表示装置１００は、透明表示パネル１１０を含む。本発明の一実施例による透明表示パネル１１０は、画素が形成されて画像を表示する表示領域（ＤＡ）と、画像を表示しない非表示領域（ＮＤＡ）とに区分することができる。
表示領域（ＤＡ）には、第１信号ライン（ＳＬ１）、第２信号ライン（ＳＬ２）、及び画素を具備することができ、非表示領域（ＮＤＡ）には、パッドが配置されたパッド領域（ＰＡ）及び少なくとも一つのゲート駆動部２０５を具備することができる。
第１信号ライン（ＳＬ１）は、第１方向（Ｙ軸方向）に延長することができ、表示領域（ＤＡ）において、第２信号ライン（ＳＬ２）と交差することができる。第２信号ライン（ＳＬ２）は、表示領域（ＤＡ）において、第２方向（Ｘ軸方向）に延長することができ、画素は、第１信号ライン（ＳＬ１）が具備された領域または第１信号ライン（ＳＬ１）と第２信号ライン（ＳＬ２）が交差する領域に具備され、所定の光を放出して画像を表示する。
ゲート駆動部２０５は、スキャンラインに連結してスキャン信号を供給する。このようなゲート駆動部２０５は、透明表示パネル１１０の表示領域（ＤＡ）の一側または両側の外側の非表示領域（ＮＤＡ）に、ＧＩＰ（gate driver in panel）方式またはＴＡＢ（tape automated bonding）方式で形成することができる。
図２は、図１のＡ領域に具備された画素の一実施例を概略的に示す図であり、図３は、図２のＢ領域に具備された複数のサブ画素及び複数の信号ラインの第１実施例を説明するための図であり、図４は、図３のサブ画素の一例を示す回路図であり、図５は、図３のＩ－Ｉ’の一例を示す断面図である。図６は、図３のサブ画素に不良が発生した場合、リファレンス連結ラインをレーザーでカッティングした例を示す図である。
図２～図６を参照すると、表示領域（ＤＡ）は、図２に示すように、透過領域（ＴＡ）と非透過領域（ＮＴＡ）を含む。透過領域（ＴＡ）は、外部から入射する光の大部分を通過させる領域であり、非透過領域（ＮＴＡ）は、外部から入射する光の大部分を透過させない領域である。一例として、透過領域（ＴＡ）は、光透過率がα％、例えば９０％より大きい領域であり、非透過領域（ＮＴＡ）は、光透過率がβ％、例えば５０％より小さい領域であり得る。ここで、αはβより大きい値である。透明表示パネル１１０は、透過領域（ＴＡ）によって、透明表示パネル１１０の背面に位置する事物または背景を見ることができる。
非透過領域（ＮＴＡ）には、第１非透過領域（ＮＴＡ１）、第２非透過領域（ＮＴＡ２）、及び画素（Ｐ）を具備することができる。
第１非透過領域（ＮＴＡ１）は、図３に示すように表示領域（ＤＡ）において第１方向（Ｙ軸方向）に延長され、発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）と少なくとも一部が重畳するように配置することができる。透明表示パネル１１０には、複数の第１非透過領域（ＮＴＡ１）が具備され、隣接する２つの第１非透過領域（ＮＴＡ１）の間に透過領域（ＴＡ）を具備することができる。このような第１非透過領域（ＮＴＡ１）には、第１方向（Ｙ軸方向）に延長された第１信号ライン（ＳＬ１）を互いに離隔して配置することができる。
第１信号ライン（ＳＬ１）は、一例として、リファレンスライン（ＲＥＦＬ）、データライン（ＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４）を含むことができる。第１信号ライン（ＳＬ１）は、画素電源ライン（ＶＤＤＬ）または共通電源ライン（ＶＳＳＬ）をさらに含むことができる。
画素電源ライン（ＶＤＤＬ）は、表示領域（ＤＡ）に具備されたサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの駆動トランジスタ（ＤＴＲ）に第１電源を供給することができる。
共通電源ライン（ＶＳＳＬ）は、表示領域（ＤＡ）に具備されたサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のカソード電極に第２電源を供給することができる。ここで、第２電源は、サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）に共通に供給する共通電源であり得る。
リファレンスライン（ＲＥＦＬ）は、表示領域（ＤＡ）に具備されたサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの駆動トランジスタ（ＤＴＲ）に初期化電圧（または基準電圧）を供給することができる。このようなリファレンスライン（ＲＥＦＬ）は、複数のデータライン（ＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４）の間に配置することができる。一例としては、リファレンスライン（ＲＥＦＬ）は、複数のデータライン（ＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４）の中央に配置することができる。
リファレンスライン（ＲＥＦＬ）は、リファレンス連結ライン（ＲＣＬ）を介して複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）と連結することができる。具体的には、リファレンスライン（ＲＥＦＬ）は、リファレンス連結ライン（ＲＣＬ）を介して複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の回路素子と連結し、各サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）に初期化電圧（または基準電圧）を供給することができる。
このようなリファレンスライン（ＲＥＦＬ）は、第１非透過領域（ＮＴＡ１）の端の近くに配置されると、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの回路素子までの連結長さの間の偏差が大きくなり得る。本発明の一実施例による透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）を第１非透過領域（ＮＴＡ１）の中央領域に配置することにより、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれの回路素子までの連結長さの間の偏差を最小限に抑えることができる。これにより、リファレンスライン（ＲＥＦＬ）は、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の各回路素子に均等に信号を供給することができる。
データライン（ＤＬ１、ＤＬ２、ＤＬ３、ＤＬ４）の各々は、サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）にデータ電圧を供給することができる。一例として、第１データライン（ＤＬ１）は、第１サブ画素（ＳＰ１）の第１駆動トランジスタに第１データ電圧を供給し、第２データライン（ＤＬ２）は、第２サブ画素（ＳＰ２）の第２駆動トランジスタに第２データ電圧を供給し、第３データライン（ＤＬ３）は、第３サブ画素（ＳＰ３）の第３駆動トランジスタに第３データ電圧を供給し、第４データライン（ＤＬ４）は、第４サブ画素（ＳＰ４）の第４駆動トランジスタに第４データ電圧を供給することができる。
本発明の一実施例による透明表示パネル１１０は、隣接する透過領域（ＴＡ）の間に画素（Ｐ）が具備され、画素（Ｐ）は、発光素子が配置されて光を発光する発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）を含むことができる。透明表示パネル１１０は、非透過領域（ＮＴＡ）の面積が小さいため、回路素子が発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）と重畳するように配置することができる。すなわち、発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）は、回路素子が配置された回路領域（ＣＡ１、ＣＡ２、ＣＡ３、ＣＡ４）を含むことができる。
一例として、回路領域は、第１サブ画素（ＳＰ１）に連結した回路素子が配置された第１回路領域（ＣＡ１）、第２サブ画素（ＳＰ２）に連結した回路素子が配置された第２回路領域（ＣＡ２）、第３サブ画素（ＳＰ３）に連結した回路素子が配置された第３回路領域（ＣＡ３）、および第４サブ画素（ＳＰ４）に連結した回路素子が配置された第４回路領域（ＣＡ４）を含むことができる。
第２非透過領域（ＮＴＡ２）は、図３に示すように表示領域（ＤＡ）において第２方向（Ｘ軸方向）に延長され、発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）と少なくとも一部が重畳するように配置することができる。透明表示パネル１１０には、第２非透過領域（ＮＴＡ２）が複数具備され、隣接する２つの第２非透過領域（ＮＴＡ２）の間に透過領域（ＴＡ）を具備することができる。
第２信号ライン（ＳＬ２）は、第２方向（Ｘ軸方向）に延長され、一例として、スキャンライン（ＳＣＡＮＬ）を含むことができる。スキャンライン（ＳＣＡＮＬ）は、画素（Ｐ）のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）にスキャン信号を供給することができる。
画素（Ｐ）は、第１非透過領域（ＮＴＡ１）または第１非透過領域（ＮＴＡ１）と第２非透過領域（ＮＴＡ２）が交差する交差領域に具備され、光を放出して画像を表示する。発光領域（ＥＡ）は、画素（Ｐ）で光を発光する領域に該当することができる。
各画素（Ｐ）は、図２に示すように、第１サブ画素（ＳＰ１）、第２サブ画素（ＳＰ２）、第３サブ画素（ＳＰ３）、及び第４サブ画素（ＳＰ４）を含むことができる。第１サブ画素（ＳＰ１）は、第１色光を放出する第１発光領域（ＥＡ１）を含み、第２サブ画素（ＳＰ２）は、第２色光を放出する第２発光領域（ＥＡ２）を含み、第３サブ画素（ＳＰ３）は、第３色光を放出する第３発光領域（ＥＡ３）を含み、第４サブ画素（ＳＰ４）は、第４色光を発光する第４発光領域（ＥＡ４）を含むことができる。
一例として、第１～第４発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）は、すべて互いに異なる色の光を放出することができる。例えば、第１発光領域（ＥＡ１）は、白色光を放出することができ、第２発光領域（ＥＡ２）は、緑色光を放出することができ、第３発光領域（ＥＡ３）は、赤色光を放出することができ、第４発光領域（ＥＡ４）は、青色光を放出することができる。しかし、必ずしもこれに限定されない。また、各サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の配列順序は、様々に変更することができる。
一方、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれに具備された発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）は、複数に分割された発光領域を含むことができる。具体的には、第１サブ画素（ＳＰ１）に具備された第１発光領域（ＥＡ１）は、２つに分割された第１分割発光領域（ＥＡ１１）および第２分割発光領域（ＥＡ１２）を含むことができる。第２サブ画素（ＳＰ２）に具備された第２発光領域（ＥＡ２）は、２つに分割された第１分割発光領域（ＥＡ２１）および第２分割発光領域（ＥＡ２２）を含むことができる。第３サブ画素（ＳＰ３）に具備された第３発光領域（ＥＡ３）は、２つに分割された第１分割発光領域（ＥＡ３１）および第２分割発光領域（ＥＡ３２）を含むことができる。第４サブ画素（ＳＰ４）に具備された第４発光領域（ＥＡ４）は、２つに分割された第１分割発光領域（ＥＡ４１）および第２分割発光領域（ＥＡ４２）を含むことができる。
第１サブ画素（ＳＰ１）、第２サブ画素（ＳＰ２）、第３サブ画素（ＳＰ３）及び第４サブ画素（ＳＰ４）のそれぞれには、図４に示すように第１スイッチングトランジスタ（ＴＲ１）、第２スイッチングトランジスタ（ＴＲ２）、駆動トランジスタ（ＤＴＲ）、キャパシタ（Ｃｓｔ）を含む回路素子、及び発光素子（ＯＬＥＤ）を具備することができる。
第１スイッチングトランジスタ（ＴＲ１）は、データライン（ＤＬ）から供給されるデータ電圧（Ｖｄａｔａ）を駆動トランジスタ（ＤＴＲ）に供給する役割をする。具体的には、第１スイッチングトランジスタ（ＴＲ１）は、データライン（ＤＬ）から供給されるデータ電圧（Ｖｄａｔａ）をキャパシタ（Ｃｓｔ）に充電することができる。このために、第１スイッチングトランジスタ（ＴＲ１）は、スキャンライン（ＳＣＡＮＬ）にゲート電極が連結し、データライン（ＤＬ）に第１電極が連結することができる。また、第１スイッチングトランジスタ（ＴＲ１）は、キャパシタ（Ｃｓｔ）の一端、駆動トランジスタ（ＤＴＲ）のゲート電極に第２電極を連結することができる。
第１スイッチングトランジスタ（ＴＲ１）は、スキャンライン（ＳＣＡＮＬ）を介して印加されるスキャン信号（Ｓｃａｎ）に対応して、ターンオンすることができる。第１スイッチングトランジスタ（ＴＲ１）がターンオンすると、データライン（ＤＬ）を介して印加されたデータ電圧（Ｖｄａｔａ）をキャパシタ（Ｃｓｔ）の一端に伝達することができる。
第２スイッチングトランジスタ（ＴＲ２）は、リファレンスライン（ＲＥＦＬ）から供給される基準電圧（Ref）を駆動トランジスタ（ＤＴＲ）に供給する役割をする。具体的には、第２スイッチングトランジスタ（ＴＲ２）は、スキャンライン（ＳＣＡＮＬ）にゲート電極が連結し、リファレンスライン（ＲＥＦＬ）に第１電極を連結することができる。また、第２スイッチングトランジスタ（ＴＲ２）は、駆動トランジスタ（ＤＴＲ）のソース電極およびキャパシタ（Ｃｓｔ）の他端に、第２電極を連結することができる。
第２スイッチングトランジスタ（ＴＲ２）は、スキャンライン（ＳＣＡＮＬ）を介して印加されるスキャン信号（Ｓｃａｎ）に対応して、ターンオンすることができる。第２スイッチングトランジスタ（ＴＲ２）がターンオンすると、リファレンスライン（ＲＥＦＬ）を介して印加された基準電圧（Ref）を、キャパシタ（Ｃｓｔ）の他端に伝達することができる。また、駆動トランジスタ（ＤＴＲ）のソース電極にも基準電圧（Ref）を印加することができる。
キャパシタ（Ｃｓｔ）は、駆動トランジスタ（ＤＴＲ）に供給されるデータ電圧（Ｖｄａｔａ）を、１フレームの間維持する役割をする。具体的には、キャパシタ（Ｃｓｔ）は、駆動トランジスタ（ＤＴＲ）のゲート電極に第１電極を連結し、駆動トランジスタ（ＤＴＲ）のソース電極に第２電極を連結することができる。キャパシタ（Ｃｓｔ）は、第１スイッチングトランジスタ（ＴＲ１）を介して伝達されたデータ電圧（Ｖｄａｔａ）に対応する電圧を貯蔵し、貯蔵した電圧で駆動トランジスタ（ＤＴＲ）をターンオンさせることができる。
駆動トランジスタ（ＤＴＲ）は、画素電源ライン（ＶＤＤＬ）から供給される第１電源（ＥＶＤＤ）からデータ電流を生成して、サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のアノード電極に供給する役割をする。具体的には、駆動トランジスタ（ＤＴＲ）は、キャパシタ（Ｃｓｔ）の一端にゲート電極を連結し、画素電源ライン（ＶＤＤＬ）にドレイン電極を連結することができる。また、駆動トランジスタ（ＤＴＲ）は、発光素子（ＯＬＥＤ）のアノード電極にソース電極を連結することができる。
駆動トランジスタ（ＤＴＲ）は、キャパシタ（Ｃｓｔ）に充電されたデータ電圧によってターンオンすることができる。駆動トランジスタ（ＤＴＲ）がターンオンすると、画素電源ライン（ＶＤＤＬ）を介して印加された第１電源（ＥＶＤＤ）を、発光素子（ＯＬＥＤ）のアノード電極に伝達することができる。
発光素子ＯＬＤＥは、駆動トランジスタ（ＤＴＲ）のソース電極にアノード電極を連結し、共通電源ライン（ＶＳＳＬ）にカソード電極を連結することができる。発光素子（ＯＬＥＤ）は、駆動トランジスタ（ＤＴＲ）によって発生した駆動電流に対応して光を発光することができる。
以下では、図５を参照して、回路素子および発光素子（ＯＬＥＤ）の構成についてより具体的に説明することにする。
図５を参照すると、第１基板１１１上には、遮光層（ＬＳ）を具備することができる。遮光層（ＬＳ）は、駆動トランジスタ（ＤＴＲ）が形成された領域に、アクティブ層（ＡＣＴ１）に入射する外部光を遮断する役割をすることができる。遮光層（ＬＳ）は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）及び銅（Ｃｕ）の中のいずれか１つ、又はこれらの合金からなる単一層または多重層で形成することができる。
本発明の一実施例による透明表示パネル１１０は、遮光層（ＬＳ）と同じ層に画素電源ライン（ＶＤＤＬ）、共通電源ライン（ＶＳＳＬ）、リファレンスライン（ＲＥＦＬ）、リファレンス連結ライン（ＲＣＬ）、データライン（ＤＬ）およびスキャンライン（ＳＣＡＮＬ）の中の少なくとも一部を形成することができる。一例として、リファレンスライン（ＲＥＦＬ）およびリファレンス連結ライン（ＲＣＬ）は、遮光層（ＬＳ）と同じ層に同じ物質で形成することができるが、必ずしもこれに限定されない。
遮光層（ＬＳ）上には、バッファ膜（ＢＦ）を具備することができる。バッファ膜（ＢＦ）は、透湿に弱い第１基板１１１を通じて浸透する水分からトランジスタ（ＤＴＲ）を保護するためのものであり、無機膜、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、または、それらの多層膜で形成することができる。
バッファ膜（ＢＦ）上には、トランジスタ（ＤＴＲ、ＴＲ２）のアクティブ層（ＡＣＴ１、ＡＣＴ２）を具備することができる。アクティブ層（ＡＣＴ１、ＡＣＴ２）は、シリコン系半導体物質または酸化物系半導体物質で形成することができる。
トランジスタ（ＤＴＲ、ＴＲ２）のアクティブ層（ＡＣＴ１、ＡＣＴ２）上には、ゲート絶縁膜（ＧＩ）を具備することができる。ゲート絶縁膜（ＧＩ）は、無機膜、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはそれらの多層膜で形成することができる。
ゲート絶縁膜（ＧＩ）上には、トランジスタ（ＤＴＲ、ＴＲ２）のゲート電極（ＧＥ１、ＧＥ２）を具備することができる。ゲート電極（ＧＥ１、ＧＥ２）は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）の中のいずれか１つ、または、それらの合金からなる単一層または多重層で形成することができる。
本発明の一実施例による透明表示パネル１１０は、トランジスタ（ＤＴＲ、ＴＲ２）のゲート電極（ＧＥ１、ＧＥ２）と同じ層に、画素電源ライン（ＶＤＤＬ）、共通電源ライン（ＶＳＳＬ）、リファレンスライン（ＲＥＦＬ）、リファレンス連結ライン（ＲＣＬ）、データライン（ＤＬ）、およびスキャンライン（ＳＣＡＮＬ）の中の少なくとも一部を形成することができる。一例として、スキャンライン（ＳＣＡＮＬ）は、トランジスタ（ＤＴＲ、ＴＲ２）のゲート電極（ＧＥ１、ＧＥ２）と同じ層に同じ物質で形成することができるが、必ずしもこれに限定されない。
トランジスタ（ＤＴＲ、ＴＲ２）のゲート電極（ＧＥ１、ＧＥ２）上には、層間絶縁膜（ＩＬＤ）を具備することができる。層間絶縁膜（ＩＬＤ）は、無機膜、例えばシリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、またはそれらの多層膜で形成することができる。
層間絶縁膜（ＩＬＤ）上には、トランジスタ（ＤＴＲ、ＴＲ２）のソース電極（ＳＥ１、ＳＥ２）及びドレイン電極（ＤＥ１、ＤＥ２）を具備することができる。ソース電極（ＳＥ１、ＳＥ２）及びドレイン電極（ＤＥ１、ＤＥ２）は、ゲート絶縁膜（ＧＩ）と層間絶縁膜（ＩＬＤ）を貫通する第１コンタクトホール（ＣＨ１）を介して、アクティブ層（ＡＣＴ１、ＡＣＴ２）に連結することができる。ソース電極（ＳＥ１、ＳＥ２）およびドレイン電極（ＤＥ１、ＤＥ２）は、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、金（Ａｕ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）銅（Ｃｕ）の中のいずれか１つ、またはそれらの合金からなる単一層または多重層から形成することができる。
本発明の一実施例による透明表示パネル１１０は、トランジスタ（ＤＴＲ、ＴＲ２）のソース電極（ＳＥ１、ＳＥ２）及びドレイン電極（ＤＥ１、ＤＥ２）と同じ層に、画素電源ライン（ＶＤＤＬ）、共通電源ライン（ＶＳＳＬ）、リファレンスライン（ＲＥＦＬ）、リファレンス連結ライン（ＲＣＬ）、データライン（ＤＬ）、及びスキャンライン（ＳＣＡＮＬ）の中の少なくとも一部を形成することができる。一例として、画素電源ライン（ＶＤＤＬ）、共通電源ライン（ＶＳＳＬ）及びデータライン（ＤＬ）は、トランジスタ（ＤＴＲ、ＴＲ２）のソース電極（ＳＥ１、ＳＥ２）及びドレイン電極（ＤＥ１、ＤＥ２）と同じ層に同じ物質で形成することができるが、必ずしもこれに限定されない。
トランジスタ（ＤＴＲ、ＴＲ２）のソース電極（ＳＥ１、ＳＥ２）及びドレイン電極（ＤＥ１、ＤＥ２）上には、トランジスタ（ＤＴＲ、ＴＲ２）を保護するためのパッシベーション膜（ＰＡＳ）を具備することができる。パッシベーション膜（ＰＡＳ）上には、駆動トランジスタ（ＤＴＲ、ＴＲ２）による段差を平坦にするための平坦化膜（ＰＬＮ）を具備することができる。平坦化膜（ＰＬＮ）は、アクリル樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド樹脂、ポリイミド樹脂などの有機膜で形成することができる。
平坦化膜（ＰＬＮ）上には、第１電極１２０、発光層１３０、第２電極１４０からなる発光素子（ＯＬＥＤ）とバンク１２５を具備することができる。
第１電極１２０は、平坦化膜（ＰＬＮ）上に具備され、駆動トランジスタ（ＤＴＲ）と連結することができる。具体的には、第１電極１２０は、平坦化膜（ＰＬＮ）及びパッシベーション膜（ＰＡＳ）を貫通するコンタクトホール（未図示）を介して、駆動トランジスタ（ＤＴＲ）のソース電極（ＳＥ１）又はドレイン電極（ＤＥ１）に接続することができる。これにより、第１電極１２０は、駆動トランジスタ（ＤＴＲ）と電気的に連結することができる。
このような第１電極１２０は、サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）別に具備され、透過領域（ＴＡ）には具備しなくてもよい。第１電極１２０は、アルミニウムとチタンの積層構造（Ｔｉ／Ａｌ／Ｔｉ）、アルミニウムとＩＴＯの積層構造（ＩＴＯ／Ａｌ／ＩＴＯ）、Ａｇ合金、Ａｇ合金とＩＴＯの積層構造（ＩＴＯ／Ａｇ合金／ＩＴＯ）、ＭｏＴｉ合金、およびＭｏＴｉ合金とＩＴＯの積層構造（ＩＴＯ／ＭｏＴｉ合金／ＩＴＯ）などの反射率の高い金属材料で形成することができる。Ａｇ合金は、銀（Ａｇ）、パラジウム（Ｐｄ）、および銅（Ｃｕ）などの合金であり得る。ＭｏＴｉ合金は、モリブデン（Ｍｏ）およびチタン（Ｔｉ）の合金であり得る。このような第１電極１２０は、発光素子のアノード電極であり得る。
一方、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれに具備された第１電極１２０は、複数個からなり得る。一例として、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれに具備された第１電極１２０は、第１分割電極１２１及び第２分割電極１２２を含むことができる。第１分割電極１２１は、第１分割発光領域（ＥＡ１１、ＥＡ２１、ＥＡ３１、ＥＡ４１）に配置され、第２分割電極１２２は、第２分割発光領域（ＥＡ１２、ＥＡ２２、ＥＡ３２、ＥＡ４２）に配置することができる。第１分割電極１２１と第２分割電極１２２は、同じ層に互いに離隔して配置することができる。
バンク１２５は、平坦化膜（ＰＬＮ）上に具備することができる。また、バンク１２５は、第１電極１２０間に具備することができる。バンク１２５は、第１電極１２０のそれぞれの端を覆い、第１電極１２０のそれぞれの一部が露出するように形成することができる。これにより、バンク１２５は、第１電極１２０のそれぞれの端部に電流が集中して発光効率が低下するという問題が発生するのを防止することができる。
バンク１２５は、サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の各々の発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）を定義することができる。サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の各々の発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）は、第１電極１２０、有機発光層１３０、及び第２電極１４０が順に積層され、第１電極１２０からの正孔と第２電極１４０からの電子が、有機発光層１３０で互いに結合して発光する領域を表す。この場合、バンク１２５が形成された領域は、光を発光しないので非発光領域となり、バンク１２５が形成されずに第１電極１２０が露出した領域が、発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）になることができる。
バンク１２５は、アクリル樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド樹脂、ポリイミド樹脂などの有機膜で形成することができる。
有機発光層１３０は、アノード電極１２０上に具備することができる。有機発光層１３０は、正孔輸送層、発光層、及び電子輸送層を含むことができる。この場合、第１電極１２０と第２電極１４０に電圧が印加されると、正孔と電子がそれぞれ正孔輸送層と電子輸送層を介して発光層に移動するようになり、発光層で互いに結合して発光する。
一実施例では、有機発光層１３０は、サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）に共通に形成される共通層であり得る。ここで、発光層は白色光を放出する白色発光層であり得る。
他の実施例では、有機発光層１３０は、発光層をサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）別に形成することができる。一例として、第１サブ画素（ＳＰ１）には、白色光を放出する白色発光層を形成し、第２サブ画素（ＳＰ２）には、緑色光を放出する緑色発光層を形成し、第３サブ画素（ＳＰ３）には、赤色光を放出する赤色発光層を形成し、第４サブ画素（ＳＰ４）には、青色光を放出する青色発光層を形成することができる。この場合、有機発光層１３０の発光層は、透過領域（ＴＡ）に形成されない。
第２電極１４０は、有機発光層１３０及びバンク１２５上に具備することができる。第２電極１４０は、発光領域（ＥＡ）を含む非透過領域（ＮＴＡ）だけでなく、透過領域（ＴＡ）にも具備することができるが、必ずしもこれに限定されない。第２電極１４０は、発光領域（ＥＡ１、ＥＡ２、ＥＡ３、ＥＡ４）を含む非透過領域（ＮＴＡ）にのみ具備され、透過率向上のために透過領域（ＴＡ）に具備しなくてもよい。
このような第２電極１４０は、サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）に共通に形成されて同じ電圧を印加する共通層であり得る。第２電極１４０は、光を透過させることができるＩＴＯ、ＩＺＯなどの透明な金属物質（ＴＣＯ、Transparent Conductive Material）、またはマグネシウム（Ｍｇ）、銀（Ａｇ）、またはマグネシウム（Ｍｇ）と銀（Ａｇ）の合金のような半透過金属物質（SE1mi-transmissive Conductive Material）で形成することができる。第２電極１４０が半透過金属物質で形成される場合、マイクロキャビティ（miro cavity）によって出光効率が高くなることができる。このような第２電極１４０は、発光素子のカソード電極であり得る。
発光素子上には、封止膜１５０を具備することができる。封止膜１５０は、第２電極１４０上で第２電極１４０を覆うように形成することができる。封止膜１５０は、有機発光層１３０と第２電極１４０に酸素や水分が浸透するのを防止する役割をする。このために、封止膜１５０は、少なくとも１つの無機膜と少なくとも１つの有機膜を含むことができる。
一方、図５には示していないが、第２電極１４０と封止膜１５０の間にキャッピング層（Capping Layer）をさらに形成することもできる。
封止膜１５０上には、カラーフィルタ（ＣＦ）を具備することができる。カラーフィルタ（ＣＦ）は、第１基板１１１と対向する第２基板１１２の一面に具備することができる。このような場合、封止膜１５０を具備した第１基板１１１とカラーフィルタ（ＣＦ）を具備した第２基板１１２は、別途の接着層（未図示）によって合着することができる。ここで、接着層（未図示）は、透明な接着レジン層（optically clear resin layer,ＯＣＲ）または透明な接着レジンフィルム（optically clear adhesive film,ＯＣＡ）であり得る。
カラーフィルタ（ＣＦ）は、サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）別にパターン形成することができる。具体的には、カラーフィルタ（ＣＦ）は、第１カラーフィルタ、第２カラーフィルタ、第３カラーフィルタ、および第４カラーフィルタを含むことができる。第１カラーフィルタは、第１サブ画素（ＳＰ１）の発光領域（ＥＡ１）に対応するように配置することができ、白色光を透過させる白色カラーフィルタであり得る。白色カラーフィルタは、白色光を透過する透明な有機物質からなり得る。第２カラーフィルタは、第２サブ画素（ＳＰ２）の発光領域（ＥＡ２）に対応するように配置することができ、緑色光を透過させる緑色カラーフィルタであり得る。第３カラーフィルタは、第３サブ画素（ＳＰ３）の発光領域（ＥＡ３）に対応するように配置することができ、赤色光を透過させる赤色カラーフィルタであり得る。第４カラーフィルタは、第４サブ画素（ＳＰ４）の発光領域（ＥＡ４）に対応するように配置することができ、青色光を透過させる青色カラーフィルタであり得る。
カラーフィルタ（ＣＦ）間およびカラーフィルタ（ＣＦ）と透過領域（ＴＡ）の間にブラックマトリクス（ＢＭ）を具備することができる。ブラックマトリクス（ＢＭ）は、サブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に具備され、隣接するサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）間に混色が発生することを防止でき、外部から入射する光がサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に具備された複数の信号ライン、例えばスキャンライン（ＳＣＡＮＬ）、データライン（ＤＬ）、画素電源ライン（ＶＤＤＬ）、共通電源ライン（ＶＳＳＬ）、リファレンスライン（ＲＥＦＬ）、リファレンス連結ライン（ＲＣＬ）などで反射することを防止することができる。
また、ブラックマトリクス（ＢＭ）は、透過領域（ＴＡ）と複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に具備され、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれで発光した光が、透過領域（ＴＡ）に進行するのを防止することができる。このようなブラックマトリクス（ＢＭ）は、光を吸収する物質、例えば可視光波長帯の光をすべて吸収するブラック染料（black dye）を含むことができる。
本発明の一実施例による透明表示パネル１１０は、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれに具備された回路素子の一部に不良が発生することがある。例えば、透明表示パネル１１０は、駆動トランジスタ（ＤＴＲ）に不良が発生することがある。透明表示パネル１１０は、不良が発生した駆動トランジスタ（ＤＴＲ）に連結した発光素子が発光しないか、または高輝度で発光することができ、これにより、不良サブ画素を使用者が視認することができる。
本発明の一実施例に係る透明表示パネル１１０は、回路素子の一部に不良が発生した場合、リファレンスライン（ＲＥＦＬ）と不良が発生した回路素子を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。
具体的には、本発明の一実施例による透明表示パネル１１０は、リファレンスライン（ＲＥＦＬ）に連結し、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれに基準電圧（Ref）を伝達する複数のリファレンス連結ライン（ＲＣＬ）を含むことができる。複数のリファレンス連結ライン（ＲＣＬ）は、第１サブ画素（ＳＰ１）に基準電圧（Ref）を伝達する第１リファレンス連結ライン（ＲＣＬ１）、第２サブ画素（ＳＰ２）に基準電圧（Ref）を伝達する第２リファレンス連結ライン（ＲＣＬ２）、第３サブ画素（ＳＰ３）に基準電圧（Ref）を伝達する第３リファレンス連結ライン（ＲＣＬ３）、及び第４サブ画素（ＳＰ４）に基準電圧（Ref）を伝達する第４リファレンス連結ライン（ＲＣＬ４）を含むことができる。
第１リファレンス連結ライン（ＲＣＬ１）は、一端がリファレンスライン（ＲＥＦＬ）に連結することができる。第１リファレンス連結ライン（ＲＣＬ１）は、リファレンスライン（ＲＥＦＬ）の一側で分岐し、第１サブ画素（ＳＰ１）の第１回路領域（ＣＡ１）に延長することができる。一方、第１リファレンス連結ライン（ＲＣＬ１）は、他端が第１サブ画素（ＳＰ１）の第２スイッチングトランジスタ（ＴＲ２）と少なくとも一部が重畳し、第２コンタクトホール（ＣＨ２）を介して第２スイッチングトランジスタ（ＴＲ２）のソース電極（ＳＥ２）と連結することができる。これにより、第１リファレンス連結ライン（ＲＣＬ１）は、リファレンスライン（ＲＥＦＬ）から印加された基準電圧（Ref）を第１サブ画素（ＳＰ１）の第２スイッチングトランジスタ（ＴＲ２）に伝達することができる。
第２リファレンス連結ライン（ＲＣＬ２）は、一端がリファレンスライン（ＲＥＦＬ）に連結することができる。第２リファレンス連結ライン（ＲＣＬ２）は、リファレンスライン（ＲＥＦＬ）の一側で分岐し、第２サブ画素（ＳＰ２）の第２回路領域（ＣＡ２）に延長することができる。一方、第２リファレンス連結ライン（ＲＣＬ２）は、他端が第２サブ画素（ＳＰ２）の第２スイッチングトランジスタ（ＴＲ２）と少なくとも一部が重畳し、第２コンタクトホール（ＣＨ２）を介して第２スイッチングトランジスタ（ＴＲ２）のソース電極（ＳＥ２）と連結することができる。したがって、第２リファレンス連結ライン（ＲＣＬ２）は、リファレンスライン（ＲＥＦＬ）から印加された基準電圧（Ref）を第２サブ画素（ＳＰ２）の第２スイッチングトランジスタ（ＴＲ２）に伝達することができる。
第３リファレンス連結ライン（ＲＣＬ３）は、一端がリファレンスライン（ＲＥＦＬ）に連結することができる。第３リファレンス連結ライン（ＲＣＬ３）は、リファレンスライン（ＲＥＦＬ）の他側で分岐し、第３サブ画素（ＳＰ３）の第３回路領域（ＣＡ３）に延長することができる。一方、第３リファレンス連結ライン（ＲＣＬ３）は、他端が第３サブ画素（ＳＰ３）の第２スイッチングトランジスタ（ＴＲ２）と少なくとも一部が重畳し、第２コンタクトホール（ＣＨ２）を介して第２スイッチングトランジスタ（ＴＲ２）のソース電極（ＳＥ２）と連結することができる。これにより、第３リファレンス連結ライン（ＲＣＬ３）は、リファレンスライン（ＲＥＦＬ）から印加された基準電圧（Ref）を第３サブ画素（ＳＰ３）の第２スイッチングトランジスタ（ＴＲ２）に伝達することができる。
第４リファレンス連結ライン（ＲＣＬ４）は、一端がリファレンスライン（ＲＥＦＬ）に連結することができる。第４リファレンス連結ライン（ＲＣＬ４）は、リファレンスライン（ＲＥＦＬ）の他側で分岐し、第４サブ画素（ＳＰ４）の第４回路領域（ＣＡ４）に延長することができる。一方、第４リファレンス連結ライン（ＲＣＬ４）は、他端が第４サブ画素（ＳＰ４）の第２スイッチングトランジスタ（ＴＲ２）と少なくとも一部が重畳し、第２コンタクトホール（ＣＨ２）を介して第２スイッチングトランジスタ（ＴＲ２）のソース電極（ＳＥ２）と連結することができる。これにより、第４リファレンス連結ライン（ＲＣＬ４）は、リファレンスライン（ＲＥＦＬ）から印加された基準電圧（Ref）を第４サブ画素（ＳＰ４）の第２スイッチングトランジスタ（ＴＲ２）に伝達することができる。
第１、第２、第３、および第４リファレンス連結ライン（ＲＣＬ１、ＲＣＬ２、ＲＣＬ３、ＲＣＬ４）の各々は、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に具備された第１レーザーカッティング領域（ＬＣＡ１）を含むことができる。一実施例において、第１レーザーカッティング領域（ＬＣＡ１）は、第２方向（Ｘ軸方向）に隣接して配置されたサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に配置することができる。第１、第２、第３、および第４リファレンス連結ライン（ＲＣＬ１、ＲＣＬ２、ＲＣＬ３、ＲＣＬ４）のそれぞれは、第２方向（Ｘ軸方向）に隣接して配置された第１及び第３サブ画素（ＳＰ１、ＳＰ３）間または第２方向（Ｘ軸方向）に隣接して配置された第２および第４サブ画素（ＳＰ２、ＳＰ４）間に、第１レーザーカッティング領域（ＬＣＡ１）を配置することができる。例えば、第１及び第３リファレンス連結ライン（ＲＣＬ１、ＲＣＬ３）のそれぞれの第１レーザーカッティング領域（ＬＣＡ１）は、第２方向（Ｘ軸方向）に隣接して配置された第１及び第３サブ画素（ＳＰ１、ＳＰ３）の間に配置することができる。
本発明の一実施例による透明表示パネル１１０は、回路素子の一部に不良が発生した場合、第１レーザーカッティング領域（ＬＣＡ１）に配置されたリファレンス連結ライン（ＲＣＬ）を、図６に示すようにレーザーでカッティングすることにより、リファレンスライン（ＲＥＦＬ）と不良が発生した回路素子とを電気的に分離することができる。第１レーザーカッティング領域（ＬＣＡ１）に具備されたリファレンス連結ライン（ＲＣＬ）がレーザーでカッティングされると、図４に示すように、第２スイッチングトランジスタ（ＴＲ２）は、リファレンスライン（ＲＥＦＬ）と電気的に分離されるので、リファレンスライン（ＲＥＦＬ）から基準電圧（Ref）が印加されなくなる。これにより、駆動トランジスタ（ＤＴＲ）は、第２スイッチングトランジスタ（ＴＲ２）から基準電圧（Ref）が供給されないので動作せず、その結果、発光素子（ＯＬＥＤ）は、発光できなくなる。すなわち、不良回路素子を含む少なくとも１つのサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）は、リペアによって暗点化することができる。
上述したように、本発明の一実施例による透明表示パネル１１０は、第１レーザーカッティング領域（ＬＣＡ１）を、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に配置することができる。すなわち、本発明の一実施例による透明表示パネル１１０は、第１レーザーカッティング領域（ＬＣＡ１）が、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれに具備された第１電極１２０と重畳しなくてよい。本発明の一実施例による透明表示パネル１１０は、第１レーザーカッティング領域（ＬＣＡ１）が、第１電極１２０と重畳しないので、第１電極１２０を損傷することなくリファレンス連結ライン（ＲＣＬ）をレーザーでカッティングすることができる。
また、本発明の一実施例による透明表示パネル１１０は、第１レーザーカッティング領域（ＬＣＡ１）が、ブラックマトリクス（ＢＭ）と重畳することができる。これにより、本発明の一実施例による透明表示パネル１１０は、開口率を損なうことなく、リファレンス連結ライン（ＲＣＬ）をレーザーでカッティングすることができる。
図７は、図２のＢ領域に具備した複数のサブ画素及び複数の信号ラインの第２実施例を説明するための図であり、図８は、図７のＩＩ－ＩＩ’の一例を示す断面図である。図９は、図７のサブ画素で不良が発生した場合のレーザーカッティング領域を説明するための回路図であり、図１０は、図７のサブ画素に不良が発生した場合にデータ連結ラインをレーザーでカッティングした例を示す図である。
図７～図１０に示す透明表示パネル１１０は、図３～図６に示した透明表示パネル１１０と比較して、データ連結ライン（ＤＣＬ）を複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に具備する点で違いがある。以下では、図３～図６に示した透明表示パネル１１０との相違点を重点的に説明し、データ連結ライン（ＤＣＬ）を除く具体的な説明は省略することにする。
図７～図１０を参照すると、本発明の他の実施例による透明表示パネル１１０は、回路素子の中の一部に不良が発生した場合、リファレンスライン（ＲＥＦＬ）と不良が発生した回路素子を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。リファレンスライン（ＲＥＦＬ）と不良が発生した回路素子を電気的に分離することは、図３～図６に示したものと実質的に同じであるので、具体的な説明を省略することにする。
また、本発明の他の実施例に係る透明表示パネル１１０は、回路素子の中の一部に不良が発生した場合、データライン（ＤＬ）と不良が発生した回路素子とを電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。
具体的には、本発明の一実施例による透明表示パネル１１０は、データライン（ＤＬ）に連結し、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれにデータ電圧（Ｖｄａｔａ）を伝達する複数のデータ連結ライン（ＤＣＬ）を含むことができる。複数のデータ連結ライン（ＤＣＬ）は、第１サブ画素（ＳＰ１）に第１データ電圧（Ｖｄａｔａ）を伝達する第１データ連結ライン（ＤＣＬ１）、第２サブ画素（ＳＰ２）に第２データ電圧（Ｖｄａｔａ）を伝達する第２データ連結ライン（ＤＣＬ２）、第３サブ画素（ＳＰ３）に第３データ電圧（Ｖｄａｔａ）を伝達する第３データ連結ライン（ＤＣＬ３）、及び第４サブ画素（ＳＰ４）に第４データ電圧（Ｖｄａｔａ）を伝達する第４データ連結ライン（ＤＣＬ４）を含むことができる。
第１データ連結ライン（ＤＣＬ１）は、一端が第１サブ画素（ＳＰ１）と第１方向（Ｙ軸方向）に隣接して配置された第２サブ画素（ＳＰ２）と重畳することができる。第１データ連結ライン（ＤＣＬ１）は、第２サブ画素（ＳＰ２）と重畳する領域に配置された第１データライン（ＤＬ１）の一側に連結し、第１サブ画素（ＳＰ１）の第１回路領域（ＣＡ１）に延長することができる。一方、第１データ連結ライン（ＤＣＬ１）は、他端が第１サブ画素（ＳＰ１）の第１スイッチングトランジスタ（ＴＲ１）と少なくとも一部が重畳し、第３コンタクトホール（ＣＨ３）を介して第１スイッチングトランジスタ（ＴＲ１）のソース電極（ＳＥ３）と連結することができる。これにより、第１データ連結ライン（ＤＣＬ１）は、第１データライン（ＤＬ１）から印加された第１データ電圧（Ｖｄａｔａ）を第１サブ画素（ＳＰ１）の第１スイッチングトランジスタ（ＴＲ１）に伝達することができる。
第２データ連結ライン（ＤＣＬ２）は、一端が第２サブ画素（ＳＰ２）と第１方向（Ｙ軸方向）に隣接して配置された第１サブ画素（ＳＰ１）と重畳することができる。第２データ連結ライン（ＤＣＬ２）は、第１サブ画素（ＳＰ１）と重畳する領域に配置された第２データライン（ＤＬ２）の一側に連結し、第２サブ画素（ＳＰ２）の第２回路領域（ＣＡ２）に延長することができる。一方、第２データ連結ライン（ＤＣＬ２）は、他端が第２サブ画素（ＳＰ２）の第１スイッチングトランジスタ（ＴＲ１）と少なくとも一部が重畳し、第３コンタクトホール（ＣＨ３）を介して第１スイッチングトランジスタ（ＴＲ１）のソース電極（ＳＥ３）と連結することができる。これにより、第２データ連結ライン（ＤＣＬ２）は、第２データライン（ＤＬ２）から印加された第２データ電圧（Ｖｄａｔａ）を第２サブ画素（ＳＰ２）の第１スイッチングトランジスタ（ＴＲ１）に伝達することができる。
第３データ連結ライン（ＤＣＬ３）は、一端が第３サブ画素（ＳＰ３）と第１方向（Ｙ軸方向）に隣接して配置された第４サブ画素（ＳＰ４）と重畳することができる。第３データ連結ライン（ＤＣＬ３）は、第４サブ画素（ＳＰ４）と重畳する領域に配置された第３データライン（ＤＬ３）の一側に連結し、第３サブ画素（ＳＰ３）の第３回路領域（ＣＡ３）に延長することができる。一方、第３データ連結ライン（ＤＣＬ３）は、他端が第３サブ画素（ＳＰ３）の第１スイッチングトランジスタ（ＴＲ１）と少なくとも一部が重畳し、第３コンタクトホール（ＣＨ３）を介して第１スイッチングトランジスタ（ＴＲ１）のソース電極（ＳＥ３）と連結することができる。これにより、第３データ連結ライン（ＤＣＬ３）は、第３データライン（ＤＬ３）から印加された第３データ電圧（Ｖｄａｔａ）を第３サブ画素（ＳＰ３）の第１スイッチングトランジスタ（ＴＲ１）に伝達することができる。
第４データ連結ライン（ＤＣＬ４）は、一端が第４サブ画素（ＳＰ４）と第１方向（Ｙ軸方向）に隣接して配置された第３サブ画素（ＳＰ３）と重畳することができる。第４データ連結ライン（ＤＣＬ４）は、第３サブ画素（ＳＰ３）と重畳する領域に配置された第４データライン（ＤＬ４）の一側に連結し、第４サブ画素（ＳＰ４）の第４回路領域（ＣＡ４）に延長することができる。一方、第４データ連結ライン（ＤＣＬ４）は、他端が第４サブ画素（ＳＰ４）の第１スイッチングトランジスタ（ＴＲ１）と少なくとも一部が重畳し、第３コンタクトホール（ＣＨ３）を介して第１スイッチングトランジスタ（ＴＲ１）のソース電極（ＳＥ３）と連結することができる。これにより、第４データ連結ライン（ＤＣＬ４）は、第４データライン（ＤＬ４）から印加された第４データ電圧（Ｖｄａｔａ）を第４サブ画素（ＳＰ４）の第１スイッチングトランジスタ（ＴＲ１）に伝達することができる。
第１、第２、第３、および第４データ連結ライン（ＤＣＬ１、ＤＣＬ２、ＤＣＬ３、ＤＣＬ４）の各々は、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に具備された第２レーザーカッティング領域（ＬＣＡ２）を含むことができる。一実施例において、第２レーザーカッティング領域（ＬＣＡ２）は、第１方向（Ｙ軸方向）に隣接して配置されたサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に配置することができる。第１、第２、第３、および第４データ連結ライン（ＤＣＬ１、ＤＣＬ２、ＤＣＬ３、ＤＣＬ４）の各々は、第１方向（Ｙ軸方向）に隣接して配置された第１及び第２サブ画素（ＳＰ１、ＳＰ２）間または第１方向（Ｙ軸方向）に隣接して配置された第３および第４サブ画素（ＳＰ３、ＳＰ４）間に第２レーザーカッティング領域（ＬＣＡ２）を配置することができる。例えば、第１及び第２データ連結ライン（ＤＣＬ１、ＤＣＬ２）のそれぞれの第２レーザーカッティング領域（ＬＣＡ２）は、第１方向（Ｙ軸方向）に隣接して配置された第１及び第２サブ画素（ＳＰ１、ＳＰ２）間に配置することができる。他の例として、第３及び第４データ連結ライン（ＤＣＬ３、ＤＣＬ４）のそれぞれの第２レーザーカッティング領域（ＬＣＡ２）は、第１方向（Ｙ軸方向）に隣接して配置された第３及び第４サブ画素（ＳＰ３、ＳＰ４）間に配置することができる。
第１、第２、第３、および第４データ連結ライン（ＤＣＬ１、ＤＣＬ２、ＤＣＬ３、ＤＣＬ４）のそれぞれは、第２レーザーカッティング領域（ＬＣＡ２）で第１方向（Ｙ軸方向）に延長することができる。そして、第１、第２、第３、および第４データ連結ライン（ＤＣＬ１、ＤＣＬ２、ＤＣＬ３、ＤＣＬ４）は、第２レーザーカッティング領域（ＬＣＡ２）に平行に配置することができる。
本発明の一実施例による透明表示パネル１１０は、回路素子の一部に不良が発生した場合、図８に示すように、第２レーザーカッティング領域（ＬＣＡ２）のデータ連結ライン（ＤＣＬ）をレーザーでカッティングすることにより、データライン（ＤＬ）と不良が発生した回路素子を電気的に分離することができる。第２レーザーカッティング領域（ＬＣＡ２）に具備されたデータ連結ライン（ＤＣＬ）をレーザーでカッティングすると、図９に示すように、第１スイッチングトランジスタ（ＴＲ１）は、データライン（ＤＬ）と電気的に分離されるので、データライン（ＤＬ）からデータ電圧（Ｖｄａｔａ）が印加されなくなる。キャパシタ（Ｃｓｔ）には、データ電圧（Ｖｄａｔａ）が充電されず、駆動トランジスタ（ＤＴＲ）はターンオンされないことがあり得る。これにより、画素電源ライン（ＶＤＤＬ）から印加された第１電源（ＥＶＤＤ）が発光素子（ＯＬＥＤ）のアノード電極に伝達されないため、発光素子（ＯＬＥＤ）は発光することができない。すなわち、不良回路素子を含む少なくとも１つのサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）をリペアによって暗点化することができる。
上述したように、本発明の他の実施例による透明表示パネル１１０は、リファレンス連結ライン（ＲＣＬ）だけでなくデータ連結ライン（ＤＣＬ）をレーザーでカッティングすることにより、不良回路素子を含む少なくとも１つのサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）に対する暗点化リペアを保証することができる。
本発明の他の実施例による透明表示パネル１１０は、第２レーザーカッティング領域（ＬＣＡ２）が複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に配置され得る。すなわち、本発明の他の実施例による透明表示パネル１１０は、第２レーザーカッティング領域（ＬＣＡ２）が、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれに具備された第１電極１２０と重畳しないことがあり得る。本発明の他の実施例による透明表示パネル１１０は、第２レーザーカッティング領域（ＬＣＡ２）が、第１電極１２０と重畳しないため、第１電極１２０の損傷なしにデータ連結ライン（ＤＣＬ）をレーザーでカッティングすることができる。
また、本発明の他の実施例による透明表示パネル１１０は、第２レーザーカッティング領域（ＬＣＡ２）が、ブラックマトリクス（ＢＭ）と重畳することができる。これにより、本発明の他の実施例による透明表示パネル１１０は、開口率を損なうことなくデータ連結ライン（ＤＣＬ）をレーザーでカッティングすることができる。
さらに、本発明の他の実施例による透明表示パネル１１０は、発光領域（ＥＡ）の大きさが類似したサブ画素を、第２方向（Ｘ軸方向）に隣接して配置することができる。例えば、第２方向（Ｘ軸方向）に隣接して配置された第１サブ画素（ＳＰ１）及び第３サブ画素（ＳＰ３）は、第２サブ画素（ＳＰ２）及び第４サブ画素（ＳＰ４）よりも発光領域（ＥＡ）の大きさが大きくてもよい。４つのサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のうち、発光領域（ＥＡ）の大きさが大きい２つのサブ画素（ＳＰ１、ＳＰ３）を第２方向（Ｘ軸方向）に隣接して配置することができる。そして、４つのサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のうち、発光領域（ＥＡ）の大きさが小さい２つのサブ画素（ＳＰ２、ＳＰ４）を第２方向（Ｘ軸方向）に隣接して配置することができる。
上述したようにサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）を配置する場合、スキャンライン（ＳＣＡＮＬ）は、図７に示すように非対称であり得る。具体的には、スキャンライン（ＳＣＡＮＬ）は、第１ライン（Ｌ１）、第２ライン（Ｌ２）、及び第３ライン（Ｌ３）を含むことができる。第１ライン（Ｌ１）は、第１透過領域（ＴＡ）を横切ることができる。すなわち、第１ライン（Ｌ１）は、第１方向（Ｙ軸方向）に隣接して配置することができる。第２ライン（Ｌ２）は、第１ライン（Ｌ１）から分岐して第１サブ画素（ＳＰ１）及び第３サブ画素（ＳＰ３）と重畳するように配置することができる。第３ライン（Ｌ３）は、第１ライン（Ｌ１）から分岐して第２サブ画素（ＳＰ２）及び第４サブ画素（ＳＰ４）と重畳するように配置することができる。ここで、第２ライン（Ｌ２）と第３ライン（Ｌ３）は、第１ライン（Ｌ１）を基準にして非対称であり得る。
また、上述したようにサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）を配置する場合、第１サブ画素（ＳＰ１）と第２サブ画素（ＳＰ２）の間に配置されたブラックマトリクス、及び第３サブ画素（ＳＰ３）と第４サブ画素（ＳＰ４）の間に配置されたブラックマトリクスは、一直線を成すことができる。したがって、本発明の他の実施例による透明表示パネル１１０は、データ連結ライン（ＤＣＬ１、ＤＣＬ２、ＤＣＬ３、ＤＣＬ４）の第２レーザーカッティング領域（ＬＣＡ２）が、一直線をなすブラックマトリクスと重畳することができる。隣接する少なくとも２つ以上のデータ連結ライン（ＤＣＬ１、ＤＣＬ２、ＤＣＬ３、ＤＣＬ４）をレーザーでカッティングするとき、一直線にカッティングすることができるので、本発明の他の実施例による透明表示パネル１１０は、カッティングが容易であり、リペア時間を短縮することができる。
図１１は、図２のＢ領域に具備された複数のサブ画素及び複数の信号ラインの第３実施例を説明するための図であり、図１２は、図１１のＩＩＩ－ＩＩＩ'の一例を示す断面図である。図１３は、図１１のサブ画素で不良が発生した場合のレーザーカッティング領域を説明するための回路図であり、図１４は、図１１のサブ画素に不良が発生した場合のトランジスタ連結ラインをレーザーでカッティングした例を示す図である。
図１１～図１４に示す透明表示パネル１１０は、図３～図６に示した透明表示パネル１１０および図７～図１０に示した透明表示パネル１１０と比較して、トランジスタ連結ライン（ＴＣＬ）が具備される点で違いがある。以下では、図３～図６に示した透明表示パネル１１０および図７～図１０に示した透明表示パネル１１０の相違点を重点的に説明し、トランジスタ連結ライン（ＴＣＬ）を除く具体的な説明は省略することにする。
図１１～図１４を参照すると、本発明のまた他の実施例による透明表示パネル１１０は、回路素子の一部に不良が発生した場合、リファレンスライン（ＲＥＦＬ）と不良が発生した回路素子を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。リファレンスライン（ＲＥＦＬ）と不良が発生した回路素子とを電気的に分離することは、図３～図６に示したものと実質的に同じであるので、具体的な説明を省略する。
また、本発明のまた他の実施例に係る透明表示パネル１１０は、回路素子の一部に不良が発生した場合、データライン（ＤＬ）と不良が発生した回路素子を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。データライン（ＤＬ）と不良が発生した回路素子を電気的に分離することは、図７～図１０に示したものと実質的に同じであるので、具体的な説明を省略する。
また、本発明のまた他の実施例による透明表示パネル１１０は、回路素子の一部に不良が発生した場合、駆動トランジスタ（ＤＴＲ）と不良が発光素子（ＯＬＥＤ）を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。
具体的には、本発明のまた他の実施例による透明表示パネル１１０は、第１電極１２０と駆動トランジスタ（ＤＴＲ）を連結するためのトランジスタ連結ライン（ＴＣＬ）を含むことができる。本発明のまた他の実施例による透明表示パネル１１０は、第１電極１２０が第１分割電極１２１及び第２分割電極１２２からなり、第１分割電極１２１及び第２分割電極１２２は、アノード連結電極（ＡＣＥ）を介して連結することができる。
アノード連結電極（ＡＣＥ）は、図１１に示すように、第１アノード連結電極（ＡＣＥ１）、第２アノード連結電極（ＡＣＥ２）、及び第３アノード連結電極（ＡＣＥ３）を含むことができる。第１アノード連結電極（ＡＣＥ１）は、第１分割電極１２１から透過領域（ＴＡ）方向に所定の長さだけ延長することができる。第２アノード連結電極（ＡＣＥ２）は、第２分割電極１２２から透過領域（ＴＡ）方向に所定の長さだけ延長することができる。第３アノード連結電極（ＡＣＥ３）は、第１アノード連結電極（ＡＣＥ１）の一端および第２アノード連結電極（ＡＣＥ２）の一端を連結することができる。このような第１アノード連結電極（ＡＣＥ１）、第２アノード連結電極（ＡＣＥ２）及び第３アノード連結電極（ＡＣＥ３）は、第１分割電極１２１及び第２分割電極１２２と同じ層で一体に形成することができる。これにより、第１分割電極１２１は、アノード連結電極（ＡＣＥ）を介して、第２分割電極１２２と電気的に連結することができる。
第１分割電極１２１及び第２分割電極１２２は、アノード連結電極（ＡＣＥ）及びトランジスタ連結ライン（ＴＣＬ）を介して、駆動トランジスタ（ＤＴＲ）と電気的に連結することができる。トランジスタ連結ライン（ＴＣＬ）は、一端が駆動トランジスタ（ＤＴＲ）と重畳し、他端がアノード連結電極（ＡＣＥ）と重畳することができる。トランジスタ連結ライン（ＴＣＬ）は、一端で駆動トランジスタ（ＤＴＲ）のソース電極（ＳＥ１）またはドレイン電極（ＤＥ１）と第6コンタクトホール（ＣＨ6）を介して連結することができる。図１２には、トランジスタ連結ライン（ＴＣＬ）と駆動トランジスタ（ＤＴＲ）のソース電極（ＳＥ１）が、第6コンタクトホール（ＣＨ6）を介して連結することが示されているが、必ずしもこれに限定されない。トランジスタ連結ライン（ＴＣＬ）は、駆動トランジスタ（ＤＴＲ）のソース電極（ＳＥ１）から延長することもできる。
トランジスタ連結ライン（ＴＣＬ）は、透過領域（ＴＡ）方向に所定の長さだけ延長され、他端でアノード連結電極（ＡＣＥ）、特に第３アノード連結電極（ＡＣＥ３）と第４コンタクトホール（ＣＨ４）を介して連結することができる。トランジスタ連結ライン（ＴＣＬ）は、別途の連結パターン（ＣＰ）を介して、第３アノード連結電極（ＡＣＥ３）と連結することができる。トランジスタ連結ライン（ＴＣＬ）は、遮光層（ＬＳ）と同じ層に配置することができ、連結パターン（ＣＰ）は、トランジスタ連結ライン（ＴＣＬ）と第３アノード連結電極（ＡＣＥ３）の間に配置することができる。連結パターン（ＣＰ）は、第５コンタクトホール（ＣＨ５）を介してトランジスタ連結ライン（ＴＣＬ）に接続し、第３アノード連結電極（ＡＣＥ３）は、第４コンタクトホール（ＣＨ４）を介して連結パターン（ＣＰ）に接続することができる。図１２では、トランジスタ連結ライン（ＴＣＬ）が、連結パターン（ＣＰ）を介して第３アノード連結電極（ＡＣＥ３）に連結することを示しているが、必ずしもこれに限定されない。他の実施例において、トランジスタ連結ライン（ＴＣＬ）は、第３アノード連結電極（ＡＣＥ３）に直接に連結することができる。
トランジスタ連結ライン（ＴＣＬ）は、透過領域（ＴＡ）と複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に、第３レーザーカッティング領域（ＬＣＡ３）を含むことができる。本発明の他の実施例による透明表示パネル１１０は、回路素子の中の一部に不良が発生した場合、図１４に示すように、第３レーザーカッティング領域（ＬＣＡ３）のトランジスタ連結ライン（ＴＣＬ）をレーザーでカッティングすることにより、不良が発生した回路素子と発光素子（ＯＬＥＤ）を電気的に分離することができる。第３レーザーカッティング領域（ＬＣＡ３）に具備されたトランジスタ連結ライン（ＴＣＬ）がレーザーでカッティングされると、図１３に示すように駆動トランジスタ（ＤＴＲ）を発光素子（ＯＬＥＤ）と電気的に分離することができる。これにより、画素電源ライン（ＶＤＤＬ）から印加された第１電源（ＥＶＤＤ）が、発光素子（ＯＬＥＤ）のアノード電極に伝達されないため、発光素子（ＯＬＥＤ）は、発光することができない。すなわち、不良回路素子を含む少なくとも１つのサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）をリペアによって暗点化することができる。
上述したように、本発明のまた他の実施例による透明表示パネル１１０は、リファレンス連結ライン（ＲＣＬ）、データ連結ライン（ＤＣＬ）だけでなく、トランジスタ連結ライン（ＴＣＬ）をレーザーでカッティングすることにより、不良回路素子を含む少なくとも１つのサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）に対する暗点化リペアを保証することができる。
本発明の他の実施例による透明表示パネル１１０は、第３レーザーカッティング領域（ＬＣＡ３）を、透過領域（ＴＡ）と複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）の間に配置することができる。すなわち、本発明のまた他の実施例による透明表示パネル１１０は、第３レーザーカッティング領域（ＬＣＡ３）が、複数のサブ画素（ＳＰ１、ＳＰ２、ＳＰ３、ＳＰ４）のそれぞれに具備された第１電極１２０およびアノード連結電極（ＡＣＥ）と重畳しないことがあり得る。本発明の他の実施例による透明表示パネル１１０は、第３レーザーカッティング領域（ＬＣＡ３）が、第１電極１２０及びアノード連結電極（ＡＣＥ）と重畳しないことにより、第１電極１２０およびアノード連結電極（ＡＣＥ）を損傷することなく、トランジスタ連結ライン（ＴＣＬ）をレーザーでカッティングすることができる。
また、本発明のまた他の実施例による透明表示パネル１１０は、第３レーザーカッティング領域（ＬＣＡ３）が、ブラックマトリクス（ＢＭ）と重畳することができる。これによって、本発明のまた他の実施例による透明表示パネル１１０は、開口率の損失なしにトランジスタ連結ライン（ＴＣＬ）をレーザーでカッティングすることができる。
以上、添付の図を参照して本発明の実施例をさらに詳細に説明したが、本発明は必ずしもこのような実施例に限定されるものではなく、本発明の技術思想から逸脱しない範囲内で多様に変形して実施することができる。したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって、本発明の技術思想の範囲が限定されるものではない。したがって、上記で記述した実施例は、すべての点で例示的なものであり、限定的なものではないと理解されなければならない。本発明の保護範囲は、特許請求の範囲によって解釈されなければならず、それと同等の範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されなければならない。
１００：透明表示装置
１１０：透明表示パネル
１１１：第１基板
１１２：第２基板
１２０：第１電極
１２５：バンク
１３０：有機発光層
１４０：第２電極
１５０：封止膜
ＣＦ：カラーフィルタ
ＢＭ：ブラックマトリクス
ＶＤＤＬ：画素電源ライン
ＶＳＳＬ：共通電源ライン
ＲＥＦＬ：リファレンスライン
ＲＣＬ：リファレンス連結ライン
ＤＬ：データライン
ＤＣＬ：データ連結ライン
ＴＣＬ：トランジスタ連結ライン
ＳＣＡＮＬ：スキャンライン
１１０：透明表示パネル
１１１：第１基板
１１２：第２基板
１２０：第１電極
１２５：バンク
１３０：有機発光層
１４０：第２電極
１５０：封止膜
ＣＦ：カラーフィルタ
ＢＭ：ブラックマトリクス
ＶＤＤＬ：画素電源ライン
ＶＳＳＬ：共通電源ライン
ＲＥＦＬ：リファレンスライン
ＲＣＬ：リファレンス連結ライン
ＤＬ：データライン
ＤＣＬ：データ連結ライン
ＴＣＬ：トランジスタ連結ライン
ＳＣＡＮＬ：スキャンライン
Claims (17)
- 透過領域および非透過領域を具備する基板、
前記非透過領域に具備され、第１電極、発光層および第２電極を含む複数のサブ画素、
前記非透過領域から第１方向に延長され、基準電圧が印加されるリファレンスライン、
前記リファレンスラインに連結し、前記複数のサブ画素のそれぞれに前記基準電圧を伝達する複数のリファレンス連結ライン、
前記非透過領域から、前記第１方向に延長してデータ電圧が印加される複数のデータライン、および
前記複数のデータラインの各々に連結し、前記複数のサブ画素の各々にデータ電圧を伝達する複数のデータ連結ラインを含み、
前記複数のリファレンス連結ラインのそれぞれは、レーザーカッティング用に設けられ、前記複数のサブ画素の間に配置された第１領域を含み、
前記複数のデータ連結ラインのそれぞれの一端が前記第１方向に互いに隣接して配置された２つのサブ画素のうちの一方と重畳し、他端が前記２つのサブ画素の他方と重畳する、透明表示装置。 - 前記第１領域が、前記複数のサブ画素のそれぞれに具備された第１電極と重畳しない、請求項１に記載の透明表示装置。
- 前記第１領域が、第２方向に、互いに隣接して配置された２つのサブ画素の間に配置されている、請求項１に記載の透明表示装置。
- 前記第２電極上に具備され、前記複数のサブ画素のそれぞれに対応するように配置された複数のカラーフィルタ、および
前記複数のカラーフィルタの間に具備されたブラックマトリクスを含み、
前記第１領域が、前記ブラックマトリクスと重畳する、請求項１に記載の透明表示装置。 - 前記複数のデータ連結ラインのそれぞれが、レーザーカッティング用に設けられ、前記複数のサブ画素の間に配置された第２領域を含む、請求項１に記載の透明表示装置。
- 前記第２領域が、前記第１方向に互いに隣接して配置された２つのサブ画素の間に配置されている、請求項５に記載の透明表示装置。
- 前記複数のデータ連結ラインのそれぞれが、前記第２領域から前記第１方向に延長される、請求項５に記載の透明表示装置。
- 前記第１電極が、第１分割電極、第２分割電極、および前記第１分割電極と前記第２分割電極を連結するアノード連結電極を含み、
前記アノード連結電極は、前記第１分割電極から前記透過領域に向かって突出した第１アノード連結電極、前記第２分割電極から前記透過領域に向かって突出した第２アノード連結電極、及び前記第１アノード連結電極と前記第２アノード連結電極を連結する第３アノード連結電極を含む、請求項１に記載の透明表示装置。 - 前記アノード連結電極を駆動トランジスタに連結するトランジスタ連結ラインをさらに具備し、
前記トランジスタ連結ラインが、レーザーカッティング用に設けられ、前記透過領域と前記複数のサブ画素との間に配置された第３領域を含む、請求項８に記載の透明表示装置。 - 透過領域および非透過領域を有する基板、
前記非透過領域で第１方向に互いに隣接して配置された第１サブ画素および第２サブ画素、
前記非透過領域から前記第１方向に延長され、第１データ電圧が印加される第１データライン、
前記非透過領域から前記第１方向に延長され、第２データ電圧が印加される第２データライン、
前記第１データラインと連結されて前記第１サブ画素に前記第１データ電圧を伝達する第１データ連結ライン、および
前記第２データラインと連結されて前記第２サブ画素に前記第２データ電圧を伝達する第２データ連結ラインを含み、
前記第１データ連結ラインおよび前記第２データ連結ラインのそれぞれが、レーザーカッティング用に設けられ、前記第１サブ画素と前記第２サブ画素との間に配置された領域を含み、
前記第１データ連結ラインが一端で、前記第２サブ画素と重畳した前記第１データラインの一側に連結され、前記第１サブ画素に向かって延長され、
前記第２データ連結ラインが一端で、前記第１サブ画素と重畳した前記第２データラインの一側に連結され、前記第２サブ画素に向かって延長される、透明表示装置。 - 前記第１サブ画素と隣接して第２方向に配置された第３サブ画素、
前記第２サブ画素と隣接して前記第２方向に配置された第４サブ画素、
前記非透過領域から前記第１方向に延長され、第３データ電圧が印加される第３データライン、
前記非透過領域から前記第１方向に延長され、第４データ電圧が印加される第４データライン、
前記第３データラインに連結され、前記第３サブ画素に前記第３データ電圧を伝達する第３データ連結ライン、および
前記第４データラインに連結され、前記第４サブ画素に前記第４データ電圧を伝達する第４データ連結ラインをさらに含み、
前記第３データ連結ラインおよび前記第４データ連結ラインのそれぞれが、レーザーカッティング用に設けられ、前記第３サブ画素と前記第４サブ画素との間に配置された領域を含む、請求項１０に記載の透明表示装置。 - 前記第１サブ画素が、前記第２サブ画素よりも大きな発光領域を含み、前記第３サブ画素は、前記第４サブ画素よりも大きな発光領域を含む、請求項１１に記載の透明表示装置。
- 前記第１～第４サブ画素の間に具備されたブラックマトリクスをさらに含み、
前記第１サブ画素と前記第２サブ画素との間に具備されたブラックマトリクスが、前記第３サブ画素及び前記第４サブ画素に具備されたブラックマトリクスと一直線をなす、請求項１１に記載の透明表示装置。 - 前記第１、第２、第３および第４データ連結ラインのそれぞれの前記領域が、前記ブラックマトリクスと重畳する、請求項１３に記載の透明表示装置。
- 前記第１、第２、第３および第４データ連結ラインが、前記ブラックマトリクスと重畳する領域に平行に配置される、請求項１３に記載の透明表示装置。
- 前記非透過領域から前記第２方向に延長されるスキャンラインをさらに具備し、
前記スキャンラインが、前記第１方向に互いに隣接して配置された透過領域の間に配置された第１ライン、前記第１ラインから分岐して前記第１サブ画素及び前記第３サブ画素と重畳するように配置された第２ライン、および、前記第１ラインから分岐して前記第２サブ画素および前記第４サブ画素と重畳するように配置された第３ラインを含む、請求項１１に記載の透明表示装置。 - 前記第２ラインと前記第３ラインが、前記第１ラインを基準に非対称である、請求項１６に記載の透明表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210184768A KR20230095366A (ko) | 2021-12-22 | 2021-12-22 | 투명 표시 장치 |
| KR10-2021-0184768 | 2021-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2023093340A JP2023093340A (ja) | 2023-07-04 |
| JP7479438B2 true JP7479438B2 (ja) | 2024-05-08 |
Family
ID=84360753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022186253A Active JP7479438B2 (ja) | 2021-12-22 | 2022-11-22 | 透明表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230200195A1 (ja) |
| EP (1) | EP4203657A1 (ja) |
| JP (1) | JP7479438B2 (ja) |
| KR (1) | KR20230095366A (ja) |
| CN (1) | CN116347944A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006330469A (ja) | 2005-05-27 | 2006-12-07 | Fujifilm Holdings Corp | 有機エレクトロルミネッセンス表示装置 |
| JP2017120408A (ja) | 2015-12-31 | 2017-07-06 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
| JP2018072823A (ja) | 2016-10-25 | 2018-05-10 | エルジー ディスプレイ カンパニー リミテッド | 高開口率を有する超高解像度平板表示装置 |
| US20210083221A1 (en) | 2019-09-17 | 2021-03-18 | Lg Display Co., Ltd. | Organic light emitting diode display device |
| WO2021227040A1 (zh) | 2020-05-15 | 2021-11-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101916100B1 (ko) * | 2011-08-29 | 2018-11-08 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조 방법 |
| KR102397400B1 (ko) * | 2015-04-28 | 2022-05-13 | 엘지디스플레이 주식회사 | 투명표시장치 및 투명표시패널 |
| KR20210057522A (ko) * | 2019-11-12 | 2021-05-21 | 엘지디스플레이 주식회사 | 디스플레이 장치 |
-
2021
- 2021-12-22 KR KR1020210184768A patent/KR20230095366A/ko unknown
-
2022
- 2022-11-21 US US18/057,677 patent/US20230200195A1/en active Pending
- 2022-11-21 EP EP22208559.9A patent/EP4203657A1/en active Pending
- 2022-11-22 CN CN202211464058.2A patent/CN116347944A/zh active Pending
- 2022-11-22 JP JP2022186253A patent/JP7479438B2/ja active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006330469A (ja) | 2005-05-27 | 2006-12-07 | Fujifilm Holdings Corp | 有機エレクトロルミネッセンス表示装置 |
| JP2017120408A (ja) | 2015-12-31 | 2017-07-06 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
| JP2018072823A (ja) | 2016-10-25 | 2018-05-10 | エルジー ディスプレイ カンパニー リミテッド | 高開口率を有する超高解像度平板表示装置 |
| US20210083221A1 (en) | 2019-09-17 | 2021-03-18 | Lg Display Co., Ltd. | Organic light emitting diode display device |
| WO2021227040A1 (zh) | 2020-05-15 | 2021-11-18 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202326654A (zh) | 2023-07-01 |
| JP2023093340A (ja) | 2023-07-04 |
| KR20230095366A (ko) | 2023-06-29 |
| CN116347944A (zh) | 2023-06-27 |
| US20230200195A1 (en) | 2023-06-22 |
| EP4203657A1 (en) | 2023-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20210399081A1 (en) | Transparent display device | |
| US20240008334A1 (en) | Transparent display device | |
| US20220199746A1 (en) | Transparent display device | |
| KR20210057522A (ko) | 디스플레이 장치 | |
| JP7479438B2 (ja) | 透明表示装置 | |
| TWI838974B (zh) | 透明顯示裝置 | |
| KR20220012680A (ko) | 투명 표시 장치 | |
| KR20220096492A (ko) | 표시 장치 | |
| KR20220096188A (ko) | 표시 장치 | |
| TWI786953B (zh) | 透明顯示裝置 | |
| JP7301119B2 (ja) | 透明表示装置 | |
| US20220199728A1 (en) | Transparent display device | |
| US20220208916A1 (en) | Display device | |
| US20220190095A1 (en) | Transparent display device | |
| US20230207734A1 (en) | Light Emitting Display Device | |
| KR20220091348A (ko) | 투명 표시 장치 | |
| KR20220097210A (ko) | 표시 장치 | |
| KR20220094808A (ko) | 표시 장치 | |
| KR20220085419A (ko) | 투명 표시 장치 | |
| KR20230108763A (ko) | 표시 장치 | |
| KR20230085674A (ko) | 표시 장치 | |
| KR20220071595A (ko) | 투명 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221122 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231017 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240423 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7479438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |