JP7479438B2 - 透明表示装置 - Google Patents

透明表示装置 Download PDF

Info

Publication number
JP7479438B2
JP7479438B2 JP2022186253A JP2022186253A JP7479438B2 JP 7479438 B2 JP7479438 B2 JP 7479438B2 JP 2022186253 A JP2022186253 A JP 2022186253A JP 2022186253 A JP2022186253 A JP 2022186253A JP 7479438 B2 JP7479438 B2 JP 7479438B2
Authority
JP
Japan
Prior art keywords
sub
pixel
line
data
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022186253A
Other languages
English (en)
Other versions
JP2023093340A (ja
Inventor
テハン キム,
ドンホ リー,
グンギ リー,
ウサン キム,
ジェミン シム,
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2023093340A publication Critical patent/JP2023093340A/ja
Application granted granted Critical
Publication of JP7479438B2 publication Critical patent/JP7479438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/88Dummy elements, i.e. elements having non-functional features
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/86Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/861Repairing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/8791Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)

Description

本明細書は、透明表示装置に関するものである。
近年、使用者が表示装置を透過して反対側に位置する物体またはイメージを見ることができる透明表示装置に対する研究が活発に行われている。透明表示装置は、画像が表示される表示領域と非表示領域を含み、表示領域は、外部光を透過させることができる透過領域と非透過領域を含むことができる。透明表示装置は、透過領域を介して表示領域において高い光透過率を有することができる。
一方、非透過領域には、回路素子よび発光素子を具備した複数のサブ画素を配置することができる。複数のサブ画素は、回路素子に不良が発生し得、これにより暗点化または輝点化が起こり得る。透明表示装置は、透過領域に具備されることで、一般表示装置と比較して発光領域の面積が小さいので、暗点化または輝点化が発生した不良サブ画素を使用者が容易に視認することができる。
本発明は、開口率および透過率を損失なしに不良サブ画素をリペアすることができる透明表示装置を提供することを技術的課題とする。
本発明の一実施例に係る透明表示装置は、透過領域及び非透過領域を具備した基板、非透過領域に具備され、第1電極、発光層及び第2電極を含む複数のサブ画素、非透過領域で第1方向に延長され、基準電圧が印加されるリファレンスライン、およびリファレンスラインと連結して複数のサブ画素のそれぞれに基準電圧を伝達する複数のリファレンス連結ラインとを含む。複数のリファレンス連結ラインのそれぞれは、複数のサブ画素間に配置された第1レーザーカッティング領域を含む。
本発明の他の実施例に係る透明表示装置は、透過領域及び非透過領域を具備した基板、非透過領域で第1方向に隣接して配置された第1サブ画素及び第2サブ画素、非透過領域で第1方向に延長され、第1データ電圧が印加される第1データライン、非透過領域で第1方向に延長され、第2データ電圧が印加される第2データライン、第1データラインと連結して第1サブ画素に第1データ電圧を伝達する第1データ連結ライン、および第2データラインと連結して第2サブ画素に第2データ電圧を伝達する第2データ連結ラインを含む。第1データ連結ラインおよび第2データ連結ラインのそれぞれは、第1サブ画素および第2サブ画素の間に配置されたレーザーカッティング領域を含む。
本発明は、リファレンスラインと複数のサブ画素を連結するリファレンス連結ラインに、不良回路素子が発生したとき、リペア工程を通じてレーザーでカッティングされる第1レーザーカッティング領域を具備することができる。ここで、本発明は、第1レーザーカッティング領域が第1電極と重畳しないので、第1電極を損傷することなくリファレンス連結ラインをレーザーでカッティングすることができる。さらに、本発明は、第1レーザーカッティング領域がブラックマトリクスと重畳するように配置されるので、開口率および透過率の損失なしにリファレンス連結ラインをレーザーでカッティングすることができる。
また、本発明は、データラインと複数のサブ画素を連結するデータ連結ラインに、不良回路素子発生時、リペア工程を通じてレーザーでカッティングする第2レーザーカッティング領域を具備することができる。ここで、本発明は、第2レーザーカッティング領域が第1電極と重畳しないので、第1電極を損傷することなくデータ連結ラインをレーザーでカッティングすることができる。
また、本発明は、第2レーザーカッティング領域が、ブラックマトリクスと重畳するように配置されるので、開口率および透過率の損失なしにデータ連結ラインをレーザーでカッティングすることができる。さらに、本発明は、複数のサブ画素のそれぞれに連結したデータ連結ラインを一直線に形成されたブラックマトリクスと重畳する領域に平行に配置することができる。本発明は、隣接する少なくとも2つ以上のデータ連結ラインをレーザーでカッティングするとき、一直線にカッティングすることができ、カッティングが容易であり、リペア時間を短縮することができる。これにより、本発明は、透明表示パネルの生産性を向上させることができる。
また、本発明は、リファレンス連結ラインだけでなく、データ連結ラインをレーザーでカッティングすることにより、不良回路素子を含む少なくとも1つのサブ画素に対する暗点化リペアを保障することができる。
本発明で得られる効果は、以上で言及した効果に限定されず、言及していない他の効果は、以下の記載から本発明が属する技術分野において通常の知識を有する者に明確に理解され得るであろう。
本発明の一実施例による表示装置を示す斜視図である。 図1のA領域に具備された画素の一実施例を概略的に示す図である。 図2のB領域に具備された複数のサブ画素及び複数の信号ラインの第1実施例を説明するための図である。 図3のサブ画素の一例を示す回路図である。 図3のI-I’の一例を示す断面図である。 図3のサブ画素に不良が発生した場合、リファレンス連結ラインをレーザーでカッティングした例を示す図である。 図2のB領域に具備された複数のサブ画素及び複数の信号ラインの第2実施例を説明するための図である。 図7のII-II’の一例を示す断面図である。 図7のサブ画素で不良が発生した場合、レーザーカッティング領域を説明するための回路図である。 図7のサブ画素に不良が発生した場合、データ連結ラインをレーザーでカッティングした例を示す図である。 図2のB領域に具備された複数のサブ画素及び複数の信号ラインの第3実施例を説明するための図である。 図11のIII-III’の一例を示す断面図である。 図11のサブ画素で不良が発生した場合、レーザーカッティング領域を説明するための回路図である。 図11のサブ画素に不良が発生した場合、トランジスタ連結ラインをレーザーでカッティングした例を示す図である。
本明細書の利点および特徴、ならびにそれらを達成する方法は、添付の図と共に詳細に後述される実施例を参照することによって明らかになるであろう。しかしながら、本明細書は、以下に開示される実施例に限定されるものではなく、互いに異なる様々な形態で具現されるものであり、単に本実施例は本明細書の開示を完全にするものであり、本明細書が属する技術分野における通常の知識を有する者に、発明の範囲を完全に知らせるために提供されるものであり、本明細書は特許請求の範囲によって定義されるだけである。
本明細書の実施例を説明するための図に開示された形状、大きさ、比率、角度、数などは例示的なものであり、本明細書が示された事項に限定されない。明細書全体にわたって、同じ参照番号は同じ構成要素を指す。なお、本明細書の説明において、関連する公知技術の具体的な説明が、本明細書の要旨を不必要に曖昧にし得ると判断される場合、その詳細な説明は省略する。本明細書で言及した「含む」、「有する」、「からなる」などが使用される場合、「~のみ」が使用されない限り、他の部分が追加され得る。構成要素を単数で表現した場合に、特に明示的な記載事項がない限り、複数を含む場合を含む。
構成要素を解釈する際には、別途明示的な記載がなくても誤差範囲を含むものと解釈する。
位置関係の説明である場合、例えば、「~上」、「~上部に」、「~下部に」、「~横に」などで2つの部分の位置関係が説明される場合、「すぐ」あるいは、「直接」が使用されていない限り、2つの部分の間に1つ以上の他の部分が配置され得る。
時間関係の説明である場合、例えば、「~後に」、「~に続き」、「~の後に」、「~前に」などで時間的先後関係が説明される場合、「すぐ」または「直接」が使用されていない限り、連続的でない場合も含まれ得る。
第1、第2などは様々な構成要素を説明するために使用されるが、これらの構成要素はこれらの用語によって限定されない。これらの用語は、単一の構成要素を他の構成要素と区別するために使用されることを意味する。したがって、以下で言及される第1構成要素は、本発明の技術的思想内で第2構成要素であり得る。
「少なくとも1つ」という用語は、1つ以上の関連項目から提示可能なすべての組み合わせを含むことを理解しなければならない。例えば、「第1項目、第2項目および第3項目の中の少なくとも1つ」の意味は、第1項目、第2項目または第3項目のそれぞれ、ならびに第1項目、第2項目および第3項目の中の2つ以上で提示できる全ての項目の組み合わせを意味することができる。
本明細書のいくつかの実施例のそれぞれの特徴は、部分的または全体的に互いに結合または組み合わせ可能であり、技術的に様々な連動および駆動が可能であり、各実施例は互いに独立して実施可能であり、関連して一緒に実施することもできる。
以下では、本発明による透明表示装置の好ましい例を添付の図を参照して詳細に説明する。各図の構成要素に参照符号を追加する際に、同一の構成要素については、異なる図面に表示されていても、できる限り同一の符号を有することがある。なお、本発明の説明において、関連する公知の構成または機能の具体的な説明が、本発明の要旨を曖昧にし得ると判断される場合には、その詳細な説明は省略することがある。
以下、添付の図を参照して、本発明の好ましい実施例を詳細に説明する。
図1は、本発明の一実施例による表示装置を示す斜視図である。以下において、X軸はスキャンラインと平行な方向を示し、Y軸はデータラインと平行な方向を示し、Z軸は透明表示装置100の高さ方向を示す。
本発明の一実施例による透明表示装置100は、有機発光表示装置(Organic Light Emitting Display)で具現された例を中心に説明したが、液晶表示装置(Liquid Crystal Display)、プラズマ表示装置(PDP:Plasma Display Panel)、量子ドット発光表示装置(QLED:Quantum Dot Light Emitting Display)、または電気泳動表示装置(Electrophoresis display)としても具現することができる。
図1を参照すると、本発明の一実施例による透明表示装置100は、透明表示パネル110を含む。本発明の一実施例による透明表示パネル110は、画素が形成されて画像を表示する表示領域(DA)と、画像を表示しない非表示領域(NDA)とに区分することができる。
表示領域(DA)には、第1信号ライン(SL1)、第2信号ライン(SL2)、及び画素を具備することができ、非表示領域(NDA)には、パッドが配置されたパッド領域(PA)及び少なくとも一つのゲート駆動部205を具備することができる。
第1信号ライン(SL1)は、第1方向(Y軸方向)に延長することができ、表示領域(DA)において、第2信号ライン(SL2)と交差することができる。第2信号ライン(SL2)は、表示領域(DA)において、第2方向(X軸方向)に延長することができ、画素は、第1信号ライン(SL1)が具備された領域または第1信号ライン(SL1)と第2信号ライン(SL2)が交差する領域に具備され、所定の光を放出して画像を表示する。
ゲート駆動部205は、スキャンラインに連結してスキャン信号を供給する。このようなゲート駆動部205は、透明表示パネル110の表示領域(DA)の一側または両側の外側の非表示領域(NDA)に、GIP(gate driver in panel)方式またはTAB(tape automated bonding)方式で形成することができる。
図2は、図1のA領域に具備された画素の一実施例を概略的に示す図であり、図3は、図2のB領域に具備された複数のサブ画素及び複数の信号ラインの第1実施例を説明するための図であり、図4は、図3のサブ画素の一例を示す回路図であり、図5は、図3のI-I’の一例を示す断面図である。図6は、図3のサブ画素に不良が発生した場合、リファレンス連結ラインをレーザーでカッティングした例を示す図である。
図2~図6を参照すると、表示領域(DA)は、図2に示すように、透過領域(TA)と非透過領域(NTA)を含む。透過領域(TA)は、外部から入射する光の大部分を通過させる領域であり、非透過領域(NTA)は、外部から入射する光の大部分を透過させない領域である。一例として、透過領域(TA)は、光透過率がα%、例えば90%より大きい領域であり、非透過領域(NTA)は、光透過率がβ%、例えば50%より小さい領域であり得る。ここで、αはβより大きい値である。透明表示パネル110は、透過領域(TA)によって、透明表示パネル110の背面に位置する事物または背景を見ることができる。
非透過領域(NTA)には、第1非透過領域(NTA1)、第2非透過領域(NTA2)、及び画素(P)を具備することができる。
第1非透過領域(NTA1)は、図3に示すように表示領域(DA)において第1方向(Y軸方向)に延長され、発光領域(EA1、EA2、EA3、EA4)と少なくとも一部が重畳するように配置することができる。透明表示パネル110には、複数の第1非透過領域(NTA1)が具備され、隣接する2つの第1非透過領域(NTA1)の間に透過領域(TA)を具備することができる。このような第1非透過領域(NTA1)には、第1方向(Y軸方向)に延長された第1信号ライン(SL1)を互いに離隔して配置することができる。
第1信号ライン(SL1)は、一例として、リファレンスライン(REFL)、データライン(DL1、DL2、DL3、DL4)を含むことができる。第1信号ライン(SL1)は、画素電源ライン(VDDL)または共通電源ライン(VSSL)をさらに含むことができる。
画素電源ライン(VDDL)は、表示領域(DA)に具備されたサブ画素(SP1、SP2、SP3、SP4)のそれぞれの駆動トランジスタ(DTR)に第1電源を供給することができる。
共通電源ライン(VSSL)は、表示領域(DA)に具備されたサブ画素(SP1、SP2、SP3、SP4)のカソード電極に第2電源を供給することができる。ここで、第2電源は、サブ画素(SP1、SP2、SP3、SP4)に共通に供給する共通電源であり得る。
リファレンスライン(REFL)は、表示領域(DA)に具備されたサブ画素(SP1、SP2、SP3、SP4)のそれぞれの駆動トランジスタ(DTR)に初期化電圧(または基準電圧)を供給することができる。このようなリファレンスライン(REFL)は、複数のデータライン(DL1、DL2、DL3、DL4)の間に配置することができる。一例としては、リファレンスライン(REFL)は、複数のデータライン(DL1、DL2、DL3、DL4)の中央に配置することができる。
リファレンスライン(REFL)は、リファレンス連結ライン(RCL)を介して複数のサブ画素(SP1、SP2、SP3、SP4)と連結することができる。具体的には、リファレンスライン(REFL)は、リファレンス連結ライン(RCL)を介して複数のサブ画素(SP1、SP2、SP3、SP4)の回路素子と連結し、各サブ画素(SP1、SP2、SP3、SP4)に初期化電圧(または基準電圧)を供給することができる。
このようなリファレンスライン(REFL)は、第1非透過領域(NTA1)の端の近くに配置されると、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれの回路素子までの連結長さの間の偏差が大きくなり得る。本発明の一実施例による透明表示パネル110は、リファレンスライン(REFL)を第1非透過領域(NTA1)の中央領域に配置することにより、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれの回路素子までの連結長さの間の偏差を最小限に抑えることができる。これにより、リファレンスライン(REFL)は、複数のサブ画素(SP1、SP2、SP3、SP4)の各回路素子に均等に信号を供給することができる。
データライン(DL1、DL2、DL3、DL4)の各々は、サブ画素(SP1、SP2、SP3、SP4)にデータ電圧を供給することができる。一例として、第1データライン(DL1)は、第1サブ画素(SP1)の第1駆動トランジスタに第1データ電圧を供給し、第2データライン(DL2)は、第2サブ画素(SP2)の第2駆動トランジスタに第2データ電圧を供給し、第3データライン(DL3)は、第3サブ画素(SP3)の第3駆動トランジスタに第3データ電圧を供給し、第4データライン(DL4)は、第4サブ画素(SP4)の第4駆動トランジスタに第4データ電圧を供給することができる。
本発明の一実施例による透明表示パネル110は、隣接する透過領域(TA)の間に画素(P)が具備され、画素(P)は、発光素子が配置されて光を発光する発光領域(EA1、EA2、EA3、EA4)を含むことができる。透明表示パネル110は、非透過領域(NTA)の面積が小さいため、回路素子が発光領域(EA1、EA2、EA3、EA4)と重畳するように配置することができる。すなわち、発光領域(EA1、EA2、EA3、EA4)は、回路素子が配置された回路領域(CA1、CA2、CA3、CA4)を含むことができる。
一例として、回路領域は、第1サブ画素(SP1)に連結した回路素子が配置された第1回路領域(CA1)、第2サブ画素(SP2)に連結した回路素子が配置された第2回路領域(CA2)、第3サブ画素(SP3)に連結した回路素子が配置された第3回路領域(CA3)、および第4サブ画素(SP4)に連結した回路素子が配置された第4回路領域(CA4)を含むことができる。
第2非透過領域(NTA2)は、図3に示すように表示領域(DA)において第2方向(X軸方向)に延長され、発光領域(EA1、EA2、EA3、EA4)と少なくとも一部が重畳するように配置することができる。透明表示パネル110には、第2非透過領域(NTA2)が複数具備され、隣接する2つの第2非透過領域(NTA2)の間に透過領域(TA)を具備することができる。
第2信号ライン(SL2)は、第2方向(X軸方向)に延長され、一例として、スキャンライン(SCANL)を含むことができる。スキャンライン(SCANL)は、画素(P)のサブ画素(SP1、SP2、SP3、SP4)にスキャン信号を供給することができる。
画素(P)は、第1非透過領域(NTA1)または第1非透過領域(NTA1)と第2非透過領域(NTA2)が交差する交差領域に具備され、光を放出して画像を表示する。発光領域(EA)は、画素(P)で光を発光する領域に該当することができる。
各画素(P)は、図2に示すように、第1サブ画素(SP1)、第2サブ画素(SP2)、第3サブ画素(SP3)、及び第4サブ画素(SP4)を含むことができる。第1サブ画素(SP1)は、第1色光を放出する第1発光領域(EA1)を含み、第2サブ画素(SP2)は、第2色光を放出する第2発光領域(EA2)を含み、第3サブ画素(SP3)は、第3色光を放出する第3発光領域(EA3)を含み、第4サブ画素(SP4)は、第4色光を発光する第4発光領域(EA4)を含むことができる。
一例として、第1~第4発光領域(EA1、EA2、EA3、EA4)は、すべて互いに異なる色の光を放出することができる。例えば、第1発光領域(EA1)は、白色光を放出することができ、第2発光領域(EA2)は、緑色光を放出することができ、第3発光領域(EA3)は、赤色光を放出することができ、第4発光領域(EA4)は、青色光を放出することができる。しかし、必ずしもこれに限定されない。また、各サブ画素(SP1、SP2、SP3、SP4)の配列順序は、様々に変更することができる。
一方、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれに具備された発光領域(EA1、EA2、EA3、EA4)は、複数に分割された発光領域を含むことができる。具体的には、第1サブ画素(SP1)に具備された第1発光領域(EA1)は、2つに分割された第1分割発光領域(EA11)および第2分割発光領域(EA12)を含むことができる。第2サブ画素(SP2)に具備された第2発光領域(EA2)は、2つに分割された第1分割発光領域(EA21)および第2分割発光領域(EA22)を含むことができる。第3サブ画素(SP3)に具備された第3発光領域(EA3)は、2つに分割された第1分割発光領域(EA31)および第2分割発光領域(EA32)を含むことができる。第4サブ画素(SP4)に具備された第4発光領域(EA4)は、2つに分割された第1分割発光領域(EA41)および第2分割発光領域(EA42)を含むことができる。
第1サブ画素(SP1)、第2サブ画素(SP2)、第3サブ画素(SP3)及び第4サブ画素(SP4)のそれぞれには、図4に示すように第1スイッチングトランジスタ(TR1)、第2スイッチングトランジスタ(TR2)、駆動トランジスタ(DTR)、キャパシタ(Cst)を含む回路素子、及び発光素子(OLED)を具備することができる。
第1スイッチングトランジスタ(TR1)は、データライン(DL)から供給されるデータ電圧(Vdata)を駆動トランジスタ(DTR)に供給する役割をする。具体的には、第1スイッチングトランジスタ(TR1)は、データライン(DL)から供給されるデータ電圧(Vdata)をキャパシタ(Cst)に充電することができる。このために、第1スイッチングトランジスタ(TR1)は、スキャンライン(SCANL)にゲート電極が連結し、データライン(DL)に第1電極が連結することができる。また、第1スイッチングトランジスタ(TR1)は、キャパシタ(Cst)の一端、駆動トランジスタ(DTR)のゲート電極に第2電極を連結することができる。
第1スイッチングトランジスタ(TR1)は、スキャンライン(SCANL)を介して印加されるスキャン信号(Scan)に対応して、ターンオンすることができる。第1スイッチングトランジスタ(TR1)がターンオンすると、データライン(DL)を介して印加されたデータ電圧(Vdata)をキャパシタ(Cst)の一端に伝達することができる。
第2スイッチングトランジスタ(TR2)は、リファレンスライン(REFL)から供給される基準電圧(Ref)を駆動トランジスタ(DTR)に供給する役割をする。具体的には、第2スイッチングトランジスタ(TR2)は、スキャンライン(SCANL)にゲート電極が連結し、リファレンスライン(REFL)に第1電極を連結することができる。また、第2スイッチングトランジスタ(TR2)は、駆動トランジスタ(DTR)のソース電極およびキャパシタ(Cst)の他端に、第2電極を連結することができる。
第2スイッチングトランジスタ(TR2)は、スキャンライン(SCANL)を介して印加されるスキャン信号(Scan)に対応して、ターンオンすることができる。第2スイッチングトランジスタ(TR2)がターンオンすると、リファレンスライン(REFL)を介して印加された基準電圧(Ref)を、キャパシタ(Cst)の他端に伝達することができる。また、駆動トランジスタ(DTR)のソース電極にも基準電圧(Ref)を印加することができる。
キャパシタ(Cst)は、駆動トランジスタ(DTR)に供給されるデータ電圧(Vdata)を、1フレームの間維持する役割をする。具体的には、キャパシタ(Cst)は、駆動トランジスタ(DTR)のゲート電極に第1電極を連結し、駆動トランジスタ(DTR)のソース電極に第2電極を連結することができる。キャパシタ(Cst)は、第1スイッチングトランジスタ(TR1)を介して伝達されたデータ電圧(Vdata)に対応する電圧を貯蔵し、貯蔵した電圧で駆動トランジスタ(DTR)をターンオンさせることができる。
駆動トランジスタ(DTR)は、画素電源ライン(VDDL)から供給される第1電源(EVDD)からデータ電流を生成して、サブ画素(SP1、SP2、SP3、SP4)のアノード電極に供給する役割をする。具体的には、駆動トランジスタ(DTR)は、キャパシタ(Cst)の一端にゲート電極を連結し、画素電源ライン(VDDL)にドレイン電極を連結することができる。また、駆動トランジスタ(DTR)は、発光素子(OLED)のアノード電極にソース電極を連結することができる。
駆動トランジスタ(DTR)は、キャパシタ(Cst)に充電されたデータ電圧によってターンオンすることができる。駆動トランジスタ(DTR)がターンオンすると、画素電源ライン(VDDL)を介して印加された第1電源(EVDD)を、発光素子(OLED)のアノード電極に伝達することができる。
発光素子OLDEは、駆動トランジスタ(DTR)のソース電極にアノード電極を連結し、共通電源ライン(VSSL)にカソード電極を連結することができる。発光素子(OLED)は、駆動トランジスタ(DTR)によって発生した駆動電流に対応して光を発光することができる。
以下では、図5を参照して、回路素子および発光素子(OLED)の構成についてより具体的に説明することにする。
図5を参照すると、第1基板111上には、遮光層(LS)を具備することができる。遮光層(LS)は、駆動トランジスタ(DTR)が形成された領域に、アクティブ層(ACT1)に入射する外部光を遮断する役割をすることができる。遮光層(LS)は、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)及び銅(Cu)の中のいずれか1つ、又はこれらの合金からなる単一層または多重層で形成することができる。
本発明の一実施例による透明表示パネル110は、遮光層(LS)と同じ層に画素電源ライン(VDDL)、共通電源ライン(VSSL)、リファレンスライン(REFL)、リファレンス連結ライン(RCL)、データライン(DL)およびスキャンライン(SCANL)の中の少なくとも一部を形成することができる。一例として、リファレンスライン(REFL)およびリファレンス連結ライン(RCL)は、遮光層(LS)と同じ層に同じ物質で形成することができるが、必ずしもこれに限定されない。
遮光層(LS)上には、バッファ膜(BF)を具備することができる。バッファ膜(BF)は、透湿に弱い第1基板111を通じて浸透する水分からトランジスタ(DTR)を保護するためのものであり、無機膜、例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、または、それらの多層膜で形成することができる。
バッファ膜(BF)上には、トランジスタ(DTR、TR2)のアクティブ層(ACT1、ACT2)を具備することができる。アクティブ層(ACT1、ACT2)は、シリコン系半導体物質または酸化物系半導体物質で形成することができる。
トランジスタ(DTR、TR2)のアクティブ層(ACT1、ACT2)上には、ゲート絶縁膜(GI)を具備することができる。ゲート絶縁膜(GI)は、無機膜、例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、またはそれらの多層膜で形成することができる。
ゲート絶縁膜(GI)上には、トランジスタ(DTR、TR2)のゲート電極(GE1、GE2)を具備することができる。ゲート電極(GE1、GE2)は、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)、銅(Cu)の中のいずれか1つ、または、それらの合金からなる単一層または多重層で形成することができる。
本発明の一実施例による透明表示パネル110は、トランジスタ(DTR、TR2)のゲート電極(GE1、GE2)と同じ層に、画素電源ライン(VDDL)、共通電源ライン(VSSL)、リファレンスライン(REFL)、リファレンス連結ライン(RCL)、データライン(DL)、およびスキャンライン(SCANL)の中の少なくとも一部を形成することができる。一例として、スキャンライン(SCANL)は、トランジスタ(DTR、TR2)のゲート電極(GE1、GE2)と同じ層に同じ物質で形成することができるが、必ずしもこれに限定されない。
トランジスタ(DTR、TR2)のゲート電極(GE1、GE2)上には、層間絶縁膜(ILD)を具備することができる。層間絶縁膜(ILD)は、無機膜、例えばシリコン酸化膜(SiOx)、シリコン窒化膜(SiNx)、またはそれらの多層膜で形成することができる。
層間絶縁膜(ILD)上には、トランジスタ(DTR、TR2)のソース電極(SE1、SE2)及びドレイン電極(DE1、DE2)を具備することができる。ソース電極(SE1、SE2)及びドレイン電極(DE1、DE2)は、ゲート絶縁膜(GI)と層間絶縁膜(ILD)を貫通する第1コンタクトホール(CH1)を介して、アクティブ層(ACT1、ACT2)に連結することができる。ソース電極(SE1、SE2)およびドレイン電極(DE1、DE2)は、モリブデン(Mo)、アルミニウム(Al)、クロム(Cr)、金(Au)、チタン(Ti)、ニッケル(Ni)、ネオジム(Nd)銅(Cu)の中のいずれか1つ、またはそれらの合金からなる単一層または多重層から形成することができる。
本発明の一実施例による透明表示パネル110は、トランジスタ(DTR、TR2)のソース電極(SE1、SE2)及びドレイン電極(DE1、DE2)と同じ層に、画素電源ライン(VDDL)、共通電源ライン(VSSL)、リファレンスライン(REFL)、リファレンス連結ライン(RCL)、データライン(DL)、及びスキャンライン(SCANL)の中の少なくとも一部を形成することができる。一例として、画素電源ライン(VDDL)、共通電源ライン(VSSL)及びデータライン(DL)は、トランジスタ(DTR、TR2)のソース電極(SE1、SE2)及びドレイン電極(DE1、DE2)と同じ層に同じ物質で形成することができるが、必ずしもこれに限定されない。
トランジスタ(DTR、TR2)のソース電極(SE1、SE2)及びドレイン電極(DE1、DE2)上には、トランジスタ(DTR、TR2)を保護するためのパッシベーション膜(PAS)を具備することができる。パッシベーション膜(PAS)上には、駆動トランジスタ(DTR、TR2)による段差を平坦にするための平坦化膜(PLN)を具備することができる。平坦化膜(PLN)は、アクリル樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド樹脂、ポリイミド樹脂などの有機膜で形成することができる。
平坦化膜(PLN)上には、第1電極120、発光層130、第2電極140からなる発光素子(OLED)とバンク125を具備することができる。
第1電極120は、平坦化膜(PLN)上に具備され、駆動トランジスタ(DTR)と連結することができる。具体的には、第1電極120は、平坦化膜(PLN)及びパッシベーション膜(PAS)を貫通するコンタクトホール(未図示)を介して、駆動トランジスタ(DTR)のソース電極(SE1)又はドレイン電極(DE1)に接続することができる。これにより、第1電極120は、駆動トランジスタ(DTR)と電気的に連結することができる。
このような第1電極120は、サブ画素(SP1、SP2、SP3、SP4)別に具備され、透過領域(TA)には具備しなくてもよい。第1電極120は、アルミニウムとチタンの積層構造(Ti/Al/Ti)、アルミニウムとITOの積層構造(ITO/Al/ITO)、Ag合金、Ag合金とITOの積層構造(ITO/Ag合金/ITO)、MoTi合金、およびMoTi合金とITOの積層構造(ITO/MoTi合金/ITO)などの反射率の高い金属材料で形成することができる。Ag合金は、銀(Ag)、パラジウム(Pd)、および銅(Cu)などの合金であり得る。MoTi合金は、モリブデン(Mo)およびチタン(Ti)の合金であり得る。このような第1電極120は、発光素子のアノード電極であり得る。
一方、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれに具備された第1電極120は、複数個からなり得る。一例として、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれに具備された第1電極120は、第1分割電極121及び第2分割電極122を含むことができる。第1分割電極121は、第1分割発光領域(EA11、EA21、EA31、EA41)に配置され、第2分割電極122は、第2分割発光領域(EA12、EA22、EA32、EA42)に配置することができる。第1分割電極121と第2分割電極122は、同じ層に互いに離隔して配置することができる。
バンク125は、平坦化膜(PLN)上に具備することができる。また、バンク125は、第1電極120間に具備することができる。バンク125は、第1電極120のそれぞれの端を覆い、第1電極120のそれぞれの一部が露出するように形成することができる。これにより、バンク125は、第1電極120のそれぞれの端部に電流が集中して発光効率が低下するという問題が発生するのを防止することができる。
バンク125は、サブ画素(SP1、SP2、SP3、SP4)の各々の発光領域(EA1、EA2、EA3、EA4)を定義することができる。サブ画素(SP1、SP2、SP3、SP4)の各々の発光領域(EA1、EA2、EA3、EA4)は、第1電極120、有機発光層130、及び第2電極140が順に積層され、第1電極120からの正孔と第2電極140からの電子が、有機発光層130で互いに結合して発光する領域を表す。この場合、バンク125が形成された領域は、光を発光しないので非発光領域となり、バンク125が形成されずに第1電極120が露出した領域が、発光領域(EA1、EA2、EA3、EA4)になることができる。
バンク125は、アクリル樹脂、エポキシ樹脂、フェノール樹脂、ポリアミド樹脂、ポリイミド樹脂などの有機膜で形成することができる。
有機発光層130は、アノード電極120上に具備することができる。有機発光層130は、正孔輸送層、発光層、及び電子輸送層を含むことができる。この場合、第1電極120と第2電極140に電圧が印加されると、正孔と電子がそれぞれ正孔輸送層と電子輸送層を介して発光層に移動するようになり、発光層で互いに結合して発光する。
一実施例では、有機発光層130は、サブ画素(SP1、SP2、SP3、SP4)に共通に形成される共通層であり得る。ここで、発光層は白色光を放出する白色発光層であり得る。
他の実施例では、有機発光層130は、発光層をサブ画素(SP1、SP2、SP3、SP4)別に形成することができる。一例として、第1サブ画素(SP1)には、白色光を放出する白色発光層を形成し、第2サブ画素(SP2)には、緑色光を放出する緑色発光層を形成し、第3サブ画素(SP3)には、赤色光を放出する赤色発光層を形成し、第4サブ画素(SP4)には、青色光を放出する青色発光層を形成することができる。この場合、有機発光層130の発光層は、透過領域(TA)に形成されない。
第2電極140は、有機発光層130及びバンク125上に具備することができる。第2電極140は、発光領域(EA)を含む非透過領域(NTA)だけでなく、透過領域(TA)にも具備することができるが、必ずしもこれに限定されない。第2電極140は、発光領域(EA1、EA2、EA3、EA4)を含む非透過領域(NTA)にのみ具備され、透過率向上のために透過領域(TA)に具備しなくてもよい。
このような第2電極140は、サブ画素(SP1、SP2、SP3、SP4)に共通に形成されて同じ電圧を印加する共通層であり得る。第2電極140は、光を透過させることができるITO、IZOなどの透明な金属物質(TCO、Transparent Conductive Material)、またはマグネシウム(Mg)、銀(Ag)、またはマグネシウム(Mg)と銀(Ag)の合金のような半透過金属物質(SE1mi-transmissive Conductive Material)で形成することができる。第2電極140が半透過金属物質で形成される場合、マイクロキャビティ(miro cavity)によって出光効率が高くなることができる。このような第2電極140は、発光素子のカソード電極であり得る。
発光素子上には、封止膜150を具備することができる。封止膜150は、第2電極140上で第2電極140を覆うように形成することができる。封止膜150は、有機発光層130と第2電極140に酸素や水分が浸透するのを防止する役割をする。このために、封止膜150は、少なくとも1つの無機膜と少なくとも1つの有機膜を含むことができる。
一方、図5には示していないが、第2電極140と封止膜150の間にキャッピング層(Capping Layer)をさらに形成することもできる。
封止膜150上には、カラーフィルタ(CF)を具備することができる。カラーフィルタ(CF)は、第1基板111と対向する第2基板112の一面に具備することができる。このような場合、封止膜150を具備した第1基板111とカラーフィルタ(CF)を具備した第2基板112は、別途の接着層(未図示)によって合着することができる。ここで、接着層(未図示)は、透明な接着レジン層(optically clear resin layer,OCR)または透明な接着レジンフィルム(optically clear adhesive film,OCA)であり得る。
カラーフィルタ(CF)は、サブ画素(SP1、SP2、SP3、SP4)別にパターン形成することができる。具体的には、カラーフィルタ(CF)は、第1カラーフィルタ、第2カラーフィルタ、第3カラーフィルタ、および第4カラーフィルタを含むことができる。第1カラーフィルタは、第1サブ画素(SP1)の発光領域(EA1)に対応するように配置することができ、白色光を透過させる白色カラーフィルタであり得る。白色カラーフィルタは、白色光を透過する透明な有機物質からなり得る。第2カラーフィルタは、第2サブ画素(SP2)の発光領域(EA2)に対応するように配置することができ、緑色光を透過させる緑色カラーフィルタであり得る。第3カラーフィルタは、第3サブ画素(SP3)の発光領域(EA3)に対応するように配置することができ、赤色光を透過させる赤色カラーフィルタであり得る。第4カラーフィルタは、第4サブ画素(SP4)の発光領域(EA4)に対応するように配置することができ、青色光を透過させる青色カラーフィルタであり得る。
カラーフィルタ(CF)間およびカラーフィルタ(CF)と透過領域(TA)の間にブラックマトリクス(BM)を具備することができる。ブラックマトリクス(BM)は、サブ画素(SP1、SP2、SP3、SP4)の間に具備され、隣接するサブ画素(SP1、SP2、SP3、SP4)間に混色が発生することを防止でき、外部から入射する光がサブ画素(SP1、SP2、SP3、SP4)の間に具備された複数の信号ライン、例えばスキャンライン(SCANL)、データライン(DL)、画素電源ライン(VDDL)、共通電源ライン(VSSL)、リファレンスライン(REFL)、リファレンス連結ライン(RCL)などで反射することを防止することができる。
また、ブラックマトリクス(BM)は、透過領域(TA)と複数のサブ画素(SP1、SP2、SP3、SP4)の間に具備され、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれで発光した光が、透過領域(TA)に進行するのを防止することができる。このようなブラックマトリクス(BM)は、光を吸収する物質、例えば可視光波長帯の光をすべて吸収するブラック染料(black dye)を含むことができる。
本発明の一実施例による透明表示パネル110は、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれに具備された回路素子の一部に不良が発生することがある。例えば、透明表示パネル110は、駆動トランジスタ(DTR)に不良が発生することがある。透明表示パネル110は、不良が発生した駆動トランジスタ(DTR)に連結した発光素子が発光しないか、または高輝度で発光することができ、これにより、不良サブ画素を使用者が視認することができる。
本発明の一実施例に係る透明表示パネル110は、回路素子の一部に不良が発生した場合、リファレンスライン(REFL)と不良が発生した回路素子を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。
具体的には、本発明の一実施例による透明表示パネル110は、リファレンスライン(REFL)に連結し、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれに基準電圧(Ref)を伝達する複数のリファレンス連結ライン(RCL)を含むことができる。複数のリファレンス連結ライン(RCL)は、第1サブ画素(SP1)に基準電圧(Ref)を伝達する第1リファレンス連結ライン(RCL1)、第2サブ画素(SP2)に基準電圧(Ref)を伝達する第2リファレンス連結ライン(RCL2)、第3サブ画素(SP3)に基準電圧(Ref)を伝達する第3リファレンス連結ライン(RCL3)、及び第4サブ画素(SP4)に基準電圧(Ref)を伝達する第4リファレンス連結ライン(RCL4)を含むことができる。
第1リファレンス連結ライン(RCL1)は、一端がリファレンスライン(REFL)に連結することができる。第1リファレンス連結ライン(RCL1)は、リファレンスライン(REFL)の一側で分岐し、第1サブ画素(SP1)の第1回路領域(CA1)に延長することができる。一方、第1リファレンス連結ライン(RCL1)は、他端が第1サブ画素(SP1)の第2スイッチングトランジスタ(TR2)と少なくとも一部が重畳し、第2コンタクトホール(CH2)を介して第2スイッチングトランジスタ(TR2)のソース電極(SE2)と連結することができる。これにより、第1リファレンス連結ライン(RCL1)は、リファレンスライン(REFL)から印加された基準電圧(Ref)を第1サブ画素(SP1)の第2スイッチングトランジスタ(TR2)に伝達することができる。
第2リファレンス連結ライン(RCL2)は、一端がリファレンスライン(REFL)に連結することができる。第2リファレンス連結ライン(RCL2)は、リファレンスライン(REFL)の一側で分岐し、第2サブ画素(SP2)の第2回路領域(CA2)に延長することができる。一方、第2リファレンス連結ライン(RCL2)は、他端が第2サブ画素(SP2)の第2スイッチングトランジスタ(TR2)と少なくとも一部が重畳し、第2コンタクトホール(CH2)を介して第2スイッチングトランジスタ(TR2)のソース電極(SE2)と連結することができる。したがって、第2リファレンス連結ライン(RCL2)は、リファレンスライン(REFL)から印加された基準電圧(Ref)を第2サブ画素(SP2)の第2スイッチングトランジスタ(TR2)に伝達することができる。
第3リファレンス連結ライン(RCL3)は、一端がリファレンスライン(REFL)に連結することができる。第3リファレンス連結ライン(RCL3)は、リファレンスライン(REFL)の他側で分岐し、第3サブ画素(SP3)の第3回路領域(CA3)に延長することができる。一方、第3リファレンス連結ライン(RCL3)は、他端が第3サブ画素(SP3)の第2スイッチングトランジスタ(TR2)と少なくとも一部が重畳し、第2コンタクトホール(CH2)を介して第2スイッチングトランジスタ(TR2)のソース電極(SE2)と連結することができる。これにより、第3リファレンス連結ライン(RCL3)は、リファレンスライン(REFL)から印加された基準電圧(Ref)を第3サブ画素(SP3)の第2スイッチングトランジスタ(TR2)に伝達することができる。
第4リファレンス連結ライン(RCL4)は、一端がリファレンスライン(REFL)に連結することができる。第4リファレンス連結ライン(RCL4)は、リファレンスライン(REFL)の他側で分岐し、第4サブ画素(SP4)の第4回路領域(CA4)に延長することができる。一方、第4リファレンス連結ライン(RCL4)は、他端が第4サブ画素(SP4)の第2スイッチングトランジスタ(TR2)と少なくとも一部が重畳し、第2コンタクトホール(CH2)を介して第2スイッチングトランジスタ(TR2)のソース電極(SE2)と連結することができる。これにより、第4リファレンス連結ライン(RCL4)は、リファレンスライン(REFL)から印加された基準電圧(Ref)を第4サブ画素(SP4)の第2スイッチングトランジスタ(TR2)に伝達することができる。
第1、第2、第3、および第4リファレンス連結ライン(RCL1、RCL2、RCL3、RCL4)の各々は、複数のサブ画素(SP1、SP2、SP3、SP4)の間に具備された第1レーザーカッティング領域(LCA1)を含むことができる。一実施例において、第1レーザーカッティング領域(LCA1)は、第2方向(X軸方向)に隣接して配置されたサブ画素(SP1、SP2、SP3、SP4)の間に配置することができる。第1、第2、第3、および第4リファレンス連結ライン(RCL1、RCL2、RCL3、RCL4)のそれぞれは、第2方向(X軸方向)に隣接して配置された第1及び第3サブ画素(SP1、SP3)間または第2方向(X軸方向)に隣接して配置された第2および第4サブ画素(SP2、SP4)間に、第1レーザーカッティング領域(LCA1)を配置することができる。例えば、第1及び第3リファレンス連結ライン(RCL1、RCL3)のそれぞれの第1レーザーカッティング領域(LCA1)は、第2方向(X軸方向)に隣接して配置された第1及び第3サブ画素(SP1、SP3)の間に配置することができる。
本発明の一実施例による透明表示パネル110は、回路素子の一部に不良が発生した場合、第1レーザーカッティング領域(LCA1)に配置されたリファレンス連結ライン(RCL)を、図6に示すようにレーザーでカッティングすることにより、リファレンスライン(REFL)と不良が発生した回路素子とを電気的に分離することができる。第1レーザーカッティング領域(LCA1)に具備されたリファレンス連結ライン(RCL)がレーザーでカッティングされると、図4に示すように、第2スイッチングトランジスタ(TR2)は、リファレンスライン(REFL)と電気的に分離されるので、リファレンスライン(REFL)から基準電圧(Ref)が印加されなくなる。これにより、駆動トランジスタ(DTR)は、第2スイッチングトランジスタ(TR2)から基準電圧(Ref)が供給されないので動作せず、その結果、発光素子(OLED)は、発光できなくなる。すなわち、不良回路素子を含む少なくとも1つのサブ画素(SP1、SP2、SP3、SP4)は、リペアによって暗点化することができる。
上述したように、本発明の一実施例による透明表示パネル110は、第1レーザーカッティング領域(LCA1)を、複数のサブ画素(SP1、SP2、SP3、SP4)の間に配置することができる。すなわち、本発明の一実施例による透明表示パネル110は、第1レーザーカッティング領域(LCA1)が、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれに具備された第1電極120と重畳しなくてよい。本発明の一実施例による透明表示パネル110は、第1レーザーカッティング領域(LCA1)が、第1電極120と重畳しないので、第1電極120を損傷することなくリファレンス連結ライン(RCL)をレーザーでカッティングすることができる。
また、本発明の一実施例による透明表示パネル110は、第1レーザーカッティング領域(LCA1)が、ブラックマトリクス(BM)と重畳することができる。これにより、本発明の一実施例による透明表示パネル110は、開口率を損なうことなく、リファレンス連結ライン(RCL)をレーザーでカッティングすることができる。
図7は、図2のB領域に具備した複数のサブ画素及び複数の信号ラインの第2実施例を説明するための図であり、図8は、図7のII-II’の一例を示す断面図である。図9は、図7のサブ画素で不良が発生した場合のレーザーカッティング領域を説明するための回路図であり、図10は、図7のサブ画素に不良が発生した場合にデータ連結ラインをレーザーでカッティングした例を示す図である。
図7~図10に示す透明表示パネル110は、図3~図6に示した透明表示パネル110と比較して、データ連結ライン(DCL)を複数のサブ画素(SP1、SP2、SP3、SP4)の間に具備する点で違いがある。以下では、図3~図6に示した透明表示パネル110との相違点を重点的に説明し、データ連結ライン(DCL)を除く具体的な説明は省略することにする。
図7~図10を参照すると、本発明の他の実施例による透明表示パネル110は、回路素子の中の一部に不良が発生した場合、リファレンスライン(REFL)と不良が発生した回路素子を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。リファレンスライン(REFL)と不良が発生した回路素子を電気的に分離することは、図3~図6に示したものと実質的に同じであるので、具体的な説明を省略することにする。
また、本発明の他の実施例に係る透明表示パネル110は、回路素子の中の一部に不良が発生した場合、データライン(DL)と不良が発生した回路素子とを電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。
具体的には、本発明の一実施例による透明表示パネル110は、データライン(DL)に連結し、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれにデータ電圧(Vdata)を伝達する複数のデータ連結ライン(DCL)を含むことができる。複数のデータ連結ライン(DCL)は、第1サブ画素(SP1)に第1データ電圧(Vdata)を伝達する第1データ連結ライン(DCL1)、第2サブ画素(SP2)に第2データ電圧(Vdata)を伝達する第2データ連結ライン(DCL2)、第3サブ画素(SP3)に第3データ電圧(Vdata)を伝達する第3データ連結ライン(DCL3)、及び第4サブ画素(SP4)に第4データ電圧(Vdata)を伝達する第4データ連結ライン(DCL4)を含むことができる。
第1データ連結ライン(DCL1)は、一端が第1サブ画素(SP1)と第1方向(Y軸方向)に隣接して配置された第2サブ画素(SP2)と重畳することができる。第1データ連結ライン(DCL1)は、第2サブ画素(SP2)と重畳する領域に配置された第1データライン(DL1)の一側に連結し、第1サブ画素(SP1)の第1回路領域(CA1)に延長することができる。一方、第1データ連結ライン(DCL1)は、他端が第1サブ画素(SP1)の第1スイッチングトランジスタ(TR1)と少なくとも一部が重畳し、第3コンタクトホール(CH3)を介して第1スイッチングトランジスタ(TR1)のソース電極(SE3)と連結することができる。これにより、第1データ連結ライン(DCL1)は、第1データライン(DL1)から印加された第1データ電圧(Vdata)を第1サブ画素(SP1)の第1スイッチングトランジスタ(TR1)に伝達することができる。
第2データ連結ライン(DCL2)は、一端が第2サブ画素(SP2)と第1方向(Y軸方向)に隣接して配置された第1サブ画素(SP1)と重畳することができる。第2データ連結ライン(DCL2)は、第1サブ画素(SP1)と重畳する領域に配置された第2データライン(DL2)の一側に連結し、第2サブ画素(SP2)の第2回路領域(CA2)に延長することができる。一方、第2データ連結ライン(DCL2)は、他端が第2サブ画素(SP2)の第1スイッチングトランジスタ(TR1)と少なくとも一部が重畳し、第3コンタクトホール(CH3)を介して第1スイッチングトランジスタ(TR1)のソース電極(SE3)と連結することができる。これにより、第2データ連結ライン(DCL2)は、第2データライン(DL2)から印加された第2データ電圧(Vdata)を第2サブ画素(SP2)の第1スイッチングトランジスタ(TR1)に伝達することができる。
第3データ連結ライン(DCL3)は、一端が第3サブ画素(SP3)と第1方向(Y軸方向)に隣接して配置された第4サブ画素(SP4)と重畳することができる。第3データ連結ライン(DCL3)は、第4サブ画素(SP4)と重畳する領域に配置された第3データライン(DL3)の一側に連結し、第3サブ画素(SP3)の第3回路領域(CA3)に延長することができる。一方、第3データ連結ライン(DCL3)は、他端が第3サブ画素(SP3)の第1スイッチングトランジスタ(TR1)と少なくとも一部が重畳し、第3コンタクトホール(CH3)を介して第1スイッチングトランジスタ(TR1)のソース電極(SE3)と連結することができる。これにより、第3データ連結ライン(DCL3)は、第3データライン(DL3)から印加された第3データ電圧(Vdata)を第3サブ画素(SP3)の第1スイッチングトランジスタ(TR1)に伝達することができる。
第4データ連結ライン(DCL4)は、一端が第4サブ画素(SP4)と第1方向(Y軸方向)に隣接して配置された第3サブ画素(SP3)と重畳することができる。第4データ連結ライン(DCL4)は、第3サブ画素(SP3)と重畳する領域に配置された第4データライン(DL4)の一側に連結し、第4サブ画素(SP4)の第4回路領域(CA4)に延長することができる。一方、第4データ連結ライン(DCL4)は、他端が第4サブ画素(SP4)の第1スイッチングトランジスタ(TR1)と少なくとも一部が重畳し、第3コンタクトホール(CH3)を介して第1スイッチングトランジスタ(TR1)のソース電極(SE3)と連結することができる。これにより、第4データ連結ライン(DCL4)は、第4データライン(DL4)から印加された第4データ電圧(Vdata)を第4サブ画素(SP4)の第1スイッチングトランジスタ(TR1)に伝達することができる。
第1、第2、第3、および第4データ連結ライン(DCL1、DCL2、DCL3、DCL4)の各々は、複数のサブ画素(SP1、SP2、SP3、SP4)の間に具備された第2レーザーカッティング領域(LCA2)を含むことができる。一実施例において、第2レーザーカッティング領域(LCA2)は、第1方向(Y軸方向)に隣接して配置されたサブ画素(SP1、SP2、SP3、SP4)の間に配置することができる。第1、第2、第3、および第4データ連結ライン(DCL1、DCL2、DCL3、DCL4)の各々は、第1方向(Y軸方向)に隣接して配置された第1及び第2サブ画素(SP1、SP2)間または第1方向(Y軸方向)に隣接して配置された第3および第4サブ画素(SP3、SP4)間に第2レーザーカッティング領域(LCA2)を配置することができる。例えば、第1及び第2データ連結ライン(DCL1、DCL2)のそれぞれの第2レーザーカッティング領域(LCA2)は、第1方向(Y軸方向)に隣接して配置された第1及び第2サブ画素(SP1、SP2)間に配置することができる。他の例として、第3及び第4データ連結ライン(DCL3、DCL4)のそれぞれの第2レーザーカッティング領域(LCA2)は、第1方向(Y軸方向)に隣接して配置された第3及び第4サブ画素(SP3、SP4)間に配置することができる。
第1、第2、第3、および第4データ連結ライン(DCL1、DCL2、DCL3、DCL4)のそれぞれは、第2レーザーカッティング領域(LCA2)で第1方向(Y軸方向)に延長することができる。そして、第1、第2、第3、および第4データ連結ライン(DCL1、DCL2、DCL3、DCL4)は、第2レーザーカッティング領域(LCA2)に平行に配置することができる。
本発明の一実施例による透明表示パネル110は、回路素子の一部に不良が発生した場合、図8に示すように、第2レーザーカッティング領域(LCA2)のデータ連結ライン(DCL)をレーザーでカッティングすることにより、データライン(DL)と不良が発生した回路素子を電気的に分離することができる。第2レーザーカッティング領域(LCA2)に具備されたデータ連結ライン(DCL)をレーザーでカッティングすると、図9に示すように、第1スイッチングトランジスタ(TR1)は、データライン(DL)と電気的に分離されるので、データライン(DL)からデータ電圧(Vdata)が印加されなくなる。キャパシタ(Cst)には、データ電圧(Vdata)が充電されず、駆動トランジスタ(DTR)はターンオンされないことがあり得る。これにより、画素電源ライン(VDDL)から印加された第1電源(EVDD)が発光素子(OLED)のアノード電極に伝達されないため、発光素子(OLED)は発光することができない。すなわち、不良回路素子を含む少なくとも1つのサブ画素(SP1、SP2、SP3、SP4)をリペアによって暗点化することができる。
上述したように、本発明の他の実施例による透明表示パネル110は、リファレンス連結ライン(RCL)だけでなくデータ連結ライン(DCL)をレーザーでカッティングすることにより、不良回路素子を含む少なくとも1つのサブ画素(SP1、SP2、SP3、SP4)に対する暗点化リペアを保証することができる。
本発明の他の実施例による透明表示パネル110は、第2レーザーカッティング領域(LCA2)が複数のサブ画素(SP1、SP2、SP3、SP4)の間に配置され得る。すなわち、本発明の他の実施例による透明表示パネル110は、第2レーザーカッティング領域(LCA2)が、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれに具備された第1電極120と重畳しないことがあり得る。本発明の他の実施例による透明表示パネル110は、第2レーザーカッティング領域(LCA2)が、第1電極120と重畳しないため、第1電極120の損傷なしにデータ連結ライン(DCL)をレーザーでカッティングすることができる。
また、本発明の他の実施例による透明表示パネル110は、第2レーザーカッティング領域(LCA2)が、ブラックマトリクス(BM)と重畳することができる。これにより、本発明の他の実施例による透明表示パネル110は、開口率を損なうことなくデータ連結ライン(DCL)をレーザーでカッティングすることができる。
さらに、本発明の他の実施例による透明表示パネル110は、発光領域(EA)の大きさが類似したサブ画素を、第2方向(X軸方向)に隣接して配置することができる。例えば、第2方向(X軸方向)に隣接して配置された第1サブ画素(SP1)及び第3サブ画素(SP3)は、第2サブ画素(SP2)及び第4サブ画素(SP4)よりも発光領域(EA)の大きさが大きくてもよい。4つのサブ画素(SP1、SP2、SP3、SP4)のうち、発光領域(EA)の大きさが大きい2つのサブ画素(SP1、SP3)を第2方向(X軸方向)に隣接して配置することができる。そして、4つのサブ画素(SP1、SP2、SP3、SP4)のうち、発光領域(EA)の大きさが小さい2つのサブ画素(SP2、SP4)を第2方向(X軸方向)に隣接して配置することができる。
上述したようにサブ画素(SP1、SP2、SP3、SP4)を配置する場合、スキャンライン(SCANL)は、図7に示すように非対称であり得る。具体的には、スキャンライン(SCANL)は、第1ライン(L1)、第2ライン(L2)、及び第3ライン(L3)を含むことができる。第1ライン(L1)は、第1透過領域(TA)を横切ることができる。すなわち、第1ライン(L1)は、第1方向(Y軸方向)に隣接して配置することができる。第2ライン(L2)は、第1ライン(L1)から分岐して第1サブ画素(SP1)及び第3サブ画素(SP3)と重畳するように配置することができる。第3ライン(L3)は、第1ライン(L1)から分岐して第2サブ画素(SP2)及び第4サブ画素(SP4)と重畳するように配置することができる。ここで、第2ライン(L2)と第3ライン(L3)は、第1ライン(L1)を基準にして非対称であり得る。
また、上述したようにサブ画素(SP1、SP2、SP3、SP4)を配置する場合、第1サブ画素(SP1)と第2サブ画素(SP2)の間に配置されたブラックマトリクス、及び第3サブ画素(SP3)と第4サブ画素(SP4)の間に配置されたブラックマトリクスは、一直線を成すことができる。したがって、本発明の他の実施例による透明表示パネル110は、データ連結ライン(DCL1、DCL2、DCL3、DCL4)の第2レーザーカッティング領域(LCA2)が、一直線をなすブラックマトリクスと重畳することができる。隣接する少なくとも2つ以上のデータ連結ライン(DCL1、DCL2、DCL3、DCL4)をレーザーでカッティングするとき、一直線にカッティングすることができるので、本発明の他の実施例による透明表示パネル110は、カッティングが容易であり、リペア時間を短縮することができる。
図11は、図2のB領域に具備された複数のサブ画素及び複数の信号ラインの第3実施例を説明するための図であり、図12は、図11のIII-III'の一例を示す断面図である。図13は、図11のサブ画素で不良が発生した場合のレーザーカッティング領域を説明するための回路図であり、図14は、図11のサブ画素に不良が発生した場合のトランジスタ連結ラインをレーザーでカッティングした例を示す図である。
図11~図14に示す透明表示パネル110は、図3~図6に示した透明表示パネル110および図7~図10に示した透明表示パネル110と比較して、トランジスタ連結ライン(TCL)が具備される点で違いがある。以下では、図3~図6に示した透明表示パネル110および図7~図10に示した透明表示パネル110の相違点を重点的に説明し、トランジスタ連結ライン(TCL)を除く具体的な説明は省略することにする。
図11~図14を参照すると、本発明のまた他の実施例による透明表示パネル110は、回路素子の一部に不良が発生した場合、リファレンスライン(REFL)と不良が発生した回路素子を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。リファレンスライン(REFL)と不良が発生した回路素子とを電気的に分離することは、図3~図6に示したものと実質的に同じであるので、具体的な説明を省略する。
また、本発明のまた他の実施例に係る透明表示パネル110は、回路素子の一部に不良が発生した場合、データライン(DL)と不良が発生した回路素子を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。データライン(DL)と不良が発生した回路素子を電気的に分離することは、図7~図10に示したものと実質的に同じであるので、具体的な説明を省略する。
また、本発明のまた他の実施例による透明表示パネル110は、回路素子の一部に不良が発生した場合、駆動トランジスタ(DTR)と不良が発光素子(OLED)を電気的に分離することにより、不良が発生したサブ画素をリペアすることができる。
具体的には、本発明のまた他の実施例による透明表示パネル110は、第1電極120と駆動トランジスタ(DTR)を連結するためのトランジスタ連結ライン(TCL)を含むことができる。本発明のまた他の実施例による透明表示パネル110は、第1電極120が第1分割電極121及び第2分割電極122からなり、第1分割電極121及び第2分割電極122は、アノード連結電極(ACE)を介して連結することができる。
アノード連結電極(ACE)は、図11に示すように、第1アノード連結電極(ACE1)、第2アノード連結電極(ACE2)、及び第3アノード連結電極(ACE3)を含むことができる。第1アノード連結電極(ACE1)は、第1分割電極121から透過領域(TA)方向に所定の長さだけ延長することができる。第2アノード連結電極(ACE2)は、第2分割電極122から透過領域(TA)方向に所定の長さだけ延長することができる。第3アノード連結電極(ACE3)は、第1アノード連結電極(ACE1)の一端および第2アノード連結電極(ACE2)の一端を連結することができる。このような第1アノード連結電極(ACE1)、第2アノード連結電極(ACE2)及び第3アノード連結電極(ACE3)は、第1分割電極121及び第2分割電極122と同じ層で一体に形成することができる。これにより、第1分割電極121は、アノード連結電極(ACE)を介して、第2分割電極122と電気的に連結することができる。
第1分割電極121及び第2分割電極122は、アノード連結電極(ACE)及びトランジスタ連結ライン(TCL)を介して、駆動トランジスタ(DTR)と電気的に連結することができる。トランジスタ連結ライン(TCL)は、一端が駆動トランジスタ(DTR)と重畳し、他端がアノード連結電極(ACE)と重畳することができる。トランジスタ連結ライン(TCL)は、一端で駆動トランジスタ(DTR)のソース電極(SE1)またはドレイン電極(DE1)と第6コンタクトホール(CH6)を介して連結することができる。図12には、トランジスタ連結ライン(TCL)と駆動トランジスタ(DTR)のソース電極(SE1)が、第6コンタクトホール(CH6)を介して連結することが示されているが、必ずしもこれに限定されない。トランジスタ連結ライン(TCL)は、駆動トランジスタ(DTR)のソース電極(SE1)から延長することもできる。
トランジスタ連結ライン(TCL)は、透過領域(TA)方向に所定の長さだけ延長され、他端でアノード連結電極(ACE)、特に第3アノード連結電極(ACE3)と第4コンタクトホール(CH4)を介して連結することができる。トランジスタ連結ライン(TCL)は、別途の連結パターン(CP)を介して、第3アノード連結電極(ACE3)と連結することができる。トランジスタ連結ライン(TCL)は、遮光層(LS)と同じ層に配置することができ、連結パターン(CP)は、トランジスタ連結ライン(TCL)と第3アノード連結電極(ACE3)の間に配置することができる。連結パターン(CP)は、第5コンタクトホール(CH5)を介してトランジスタ連結ライン(TCL)に接続し、第3アノード連結電極(ACE3)は、第4コンタクトホール(CH4)を介して連結パターン(CP)に接続することができる。図12では、トランジスタ連結ライン(TCL)が、連結パターン(CP)を介して第3アノード連結電極(ACE3)に連結することを示しているが、必ずしもこれに限定されない。他の実施例において、トランジスタ連結ライン(TCL)は、第3アノード連結電極(ACE3)に直接に連結することができる。
トランジスタ連結ライン(TCL)は、透過領域(TA)と複数のサブ画素(SP1、SP2、SP3、SP4)の間に、第3レーザーカッティング領域(LCA3)を含むことができる。本発明の他の実施例による透明表示パネル110は、回路素子の中の一部に不良が発生した場合、図14に示すように、第3レーザーカッティング領域(LCA3)のトランジスタ連結ライン(TCL)をレーザーでカッティングすることにより、不良が発生した回路素子と発光素子(OLED)を電気的に分離することができる。第3レーザーカッティング領域(LCA3)に具備されたトランジスタ連結ライン(TCL)がレーザーでカッティングされると、図13に示すように駆動トランジスタ(DTR)を発光素子(OLED)と電気的に分離することができる。これにより、画素電源ライン(VDDL)から印加された第1電源(EVDD)が、発光素子(OLED)のアノード電極に伝達されないため、発光素子(OLED)は、発光することができない。すなわち、不良回路素子を含む少なくとも1つのサブ画素(SP1、SP2、SP3、SP4)をリペアによって暗点化することができる。
上述したように、本発明のまた他の実施例による透明表示パネル110は、リファレンス連結ライン(RCL)、データ連結ライン(DCL)だけでなく、トランジスタ連結ライン(TCL)をレーザーでカッティングすることにより、不良回路素子を含む少なくとも1つのサブ画素(SP1、SP2、SP3、SP4)に対する暗点化リペアを保証することができる。
本発明の他の実施例による透明表示パネル110は、第3レーザーカッティング領域(LCA3)を、透過領域(TA)と複数のサブ画素(SP1、SP2、SP3、SP4)の間に配置することができる。すなわち、本発明のまた他の実施例による透明表示パネル110は、第3レーザーカッティング領域(LCA3)が、複数のサブ画素(SP1、SP2、SP3、SP4)のそれぞれに具備された第1電極120およびアノード連結電極(ACE)と重畳しないことがあり得る。本発明の他の実施例による透明表示パネル110は、第3レーザーカッティング領域(LCA3)が、第1電極120及びアノード連結電極(ACE)と重畳しないことにより、第1電極120およびアノード連結電極(ACE)を損傷することなく、トランジスタ連結ライン(TCL)をレーザーでカッティングすることができる。
また、本発明のまた他の実施例による透明表示パネル110は、第3レーザーカッティング領域(LCA3)が、ブラックマトリクス(BM)と重畳することができる。これによって、本発明のまた他の実施例による透明表示パネル110は、開口率の損失なしにトランジスタ連結ライン(TCL)をレーザーでカッティングすることができる。
以上、添付の図を参照して本発明の実施例をさらに詳細に説明したが、本発明は必ずしもこのような実施例に限定されるものではなく、本発明の技術思想から逸脱しない範囲内で多様に変形して実施することができる。したがって、本発明に開示された実施例は、本発明の技術思想を限定するためのものではなく、説明するためのものであり、このような実施例によって、本発明の技術思想の範囲が限定されるものではない。したがって、上記で記述した実施例は、すべての点で例示的なものであり、限定的なものではないと理解されなければならない。本発明の保護範囲は、特許請求の範囲によって解釈されなければならず、それと同等の範囲内にある全ての技術思想は、本発明の権利範囲に含まれるものと解釈されなければならない。
100:透明表示装置
110:透明表示パネル
111:第1基板
112:第2基板
120:第1電極
125:バンク
130:有機発光層
140:第2電極
150:封止膜
CF:カラーフィルタ
BM:ブラックマトリクス
VDDL:画素電源ライン
VSSL:共通電源ライン
REFL:リファレンスライン
RCL:リファレンス連結ライン
DL:データライン
DCL:データ連結ライン
TCL:トランジスタ連結ライン
SCANL:スキャンライン

Claims (17)

  1. 透過領域および非透過領域を具備する基板、
    前記非透過領域に具備され、第1電極、発光層および第2電極を含む複数のサブ画素、
    前記非透過領域から第1方向に延長され、基準電圧が印加されるリファレンスライン
    前記リファレンスラインに連結し、前記複数のサブ画素のそれぞれに前記基準電圧を伝達する複数のリファレンス連結ライン
    前記非透過領域から、前記第1方向に延長してデータ電圧が印加される複数のデータライン、および
    前記複数のデータラインの各々に連結し、前記複数のサブ画素の各々にデータ電圧を伝達する複数のデータ連結ラインを含み、
    前記複数のリファレンス連結ラインのそれぞれは、レーザーカッティング用に設けられ、前記複数のサブ画素間に配置された第1領域を含
    前記複数のデータ連結ラインのそれぞれの一端が前記第1方向に互いに隣接して配置された2つのサブ画素のうちの一方と重畳し、他端が前記2つのサブ画素の他方と重畳する、透明表示装置。
  2. 前記第1領域が、前記複数のサブ画素のそれぞれに具備された第1電極と重畳しない、請求項1に記載の透明表示装置。
  3. 前記第1領域が、第2方向に、互いに隣接して配置された2つのサブ画素間に配置されている、請求項1に記載の透明表示装置。
  4. 前記第2電極上に具備され、前記複数のサブ画素のそれぞれに対応するように配置された複数のカラーフィルタ、および
    前記複数のカラーフィルタの間に具備されたブラックマトリクスを含み、
    前記第1領域が、前記ブラックマトリクスと重畳する、請求項1に記載の透明表示装置。
  5. 記複数のデータ連結ラインのそれぞれが、レーザーカッティング用に設けられ、前記複数のサブ画素間に配置された第2領域を含む、請求項1に記載の透明表示装置。
  6. 前記第2領域が、前記第1方向に互いに隣接して配置された2つのサブ画素の間に配置されている、請求項5に記載の透明表示装置。
  7. 前記複数のデータ連結ラインのそれぞれが、前記第2領域から前記第1方向に延長される、請求項5に記載の透明表示装置。
  8. 前記第1電極が、第1分割電極、第2分割電極、および前記第1分割電極と前記第2分割電極を連結するアノード連結電極を含み、
    前記アノード連結電極は、前記第1分割電極から前記透過領域に向かって突出した第1アノード連結電極、前記第2分割電極から前記透過領域に向かって突出した第2アノード連結電極、及び前記第1アノード連結電極と前記第2アノード連結電極を連結する第3アノード連結電極を含む、請求項1に記載の透明表示装置。
  9. 前記アノード連結電極を駆動トランジスタに連結するトランジスタ連結ラインをさらに具備し、
    前記トランジスタ連結ラインが、レーザーカッティング用に設けられ、前記透過領域と前記複数のサブ画素の間に配置された第3領域を含む、請求項に記載の透明表示装置。
  10. 透過領域および非透過領域を有する基板、
    前記非透過領域で第1方向に互いに隣接して配置された第1サブ画素および第2サブ画素、
    前記非透過領域から前記第1方向に延長され、第1データ電圧が印加される第1データライン、
    前記非透過領域から前記第1方向に延長され、第2データ電圧が印加される第2データライン、
    前記第1データラインと連結されて前記第1サブ画素に前記第1データ電圧を伝達する第1データ連結ライン、および
    前記第2データラインと連結されて前記第2サブ画素に前記第2データ電圧を伝達する第2データ連結ラインを含み、
    前記第1データ連結ラインおよび前記第2データ連結ラインのそれぞれが、レーザーカッティング用に設けられ、前記第1サブ画素前記第2サブ画素の間に配置された領域を含
    前記第1データ連結ラインが一端で、前記第2サブ画素と重畳した前記第1データラインの一側に連結され、前記第1サブ画素に向かって延長され、
    前記第2データ連結ラインが一端で、前記第1サブ画素と重畳した前記第2データラインの一側に連結され、前記第2サブ画素に向かって延長される、透明表示装置。
  11. 前記第1サブ画素隣接して第2方向に配置された第3サブ画素、
    前記第2サブ画素隣接して前記第2方向に配置された第4サブ画素、
    前記非透過領域から前記第1方向に延長され、第3データ電圧が印加される第3データライン、
    前記非透過領域から前記第1方向に延長され、第4データ電圧が印加される第4データライン、
    前記第3データラインに連結され、前記第3サブ画素に前記第3データ電圧を伝達する第3データ連結ライン、および
    前記第4データラインに連結され、前記第4サブ画素に前記第4データ電圧を伝達する第4データ連結ラインをさらに含み、
    前記第3データ連結ラインおよび前記第4データ連結ラインのそれぞれが、レーザーカッティング用に設けられ、前記第3サブ画素前記第4サブ画素の間に配置された領域を含む、請求項10に記載の透明表示装置。
  12. 前記第1サブ画素が、前記第2サブ画素よりも大きな発光領域を含み、前記第3サブ画素は、前記第4サブ画素よりも大きな発光領域を含む、請求項11に記載の透明表示装置。
  13. 前記第1~第4サブ画素間に具備されたブラックマトリクスをさらに含み、
    前記第1サブ画素前記第2サブ画素の間に具備されたブラックマトリクスが、前記第3サブ画素及び前記第4サブ画素に具備されたブラックマトリクスと一直線をなす、請求項11に記載の透明表示装置。
  14. 前記第1、第2、第3および第4データ連結ラインのそれぞれの前記領域が、前記ブラックマトリクスと重畳する、請求項13に記載の透明表示装置。
  15. 前記第1、第2、第3および第4データ連結ラインが、前記ブラックマトリクスと重畳する領域に平行に配置される、請求項13に記載の透明表示装置。
  16. 前記非透過領域から前記第2方向に延長されるスキャンラインをさらに具備し、
    前記スキャンラインが、前記第1方向に互いに隣接して配置された透過領域間に配置された第1ライン、前記第1ラインから分岐して前記第1サブ画素及び前記第3サブ画素と重畳するように配置された第2ライン、および、前記第1ラインから分岐して前記第2サブ画素および前記第4サブ画素と重畳するように配置された第3ラインを含む、請求項11に記載の透明表示装置。
  17. 前記第2ラインと前記第3ラインが、前記第1ラインを基準に非対称である、請求項16に記載の透明表示装置。
JP2022186253A 2021-12-22 2022-11-22 透明表示装置 Active JP7479438B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210184768A KR20230095366A (ko) 2021-12-22 2021-12-22 투명 표시 장치
KR10-2021-0184768 2021-12-22

Publications (2)

Publication Number Publication Date
JP2023093340A JP2023093340A (ja) 2023-07-04
JP7479438B2 true JP7479438B2 (ja) 2024-05-08

Family

ID=84360753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022186253A Active JP7479438B2 (ja) 2021-12-22 2022-11-22 透明表示装置

Country Status (5)

Country Link
US (1) US20230200195A1 (ja)
EP (1) EP4203657A1 (ja)
JP (1) JP7479438B2 (ja)
KR (1) KR20230095366A (ja)
CN (1) CN116347944A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330469A (ja) 2005-05-27 2006-12-07 Fujifilm Holdings Corp 有機エレクトロルミネッセンス表示装置
JP2017120408A (ja) 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 表示装置
JP2018072823A (ja) 2016-10-25 2018-05-10 エルジー ディスプレイ カンパニー リミテッド 高開口率を有する超高解像度平板表示装置
US20210083221A1 (en) 2019-09-17 2021-03-18 Lg Display Co., Ltd. Organic light emitting diode display device
WO2021227040A1 (zh) 2020-05-15 2021-11-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101916100B1 (ko) * 2011-08-29 2018-11-08 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조 방법
KR102397400B1 (ko) * 2015-04-28 2022-05-13 엘지디스플레이 주식회사 투명표시장치 및 투명표시패널
KR20210057522A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 디스플레이 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006330469A (ja) 2005-05-27 2006-12-07 Fujifilm Holdings Corp 有機エレクトロルミネッセンス表示装置
JP2017120408A (ja) 2015-12-31 2017-07-06 エルジー ディスプレイ カンパニー リミテッド 表示装置
JP2018072823A (ja) 2016-10-25 2018-05-10 エルジー ディスプレイ カンパニー リミテッド 高開口率を有する超高解像度平板表示装置
US20210083221A1 (en) 2019-09-17 2021-03-18 Lg Display Co., Ltd. Organic light emitting diode display device
WO2021227040A1 (zh) 2020-05-15 2021-11-18 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
TW202326654A (zh) 2023-07-01
JP2023093340A (ja) 2023-07-04
KR20230095366A (ko) 2023-06-29
CN116347944A (zh) 2023-06-27
US20230200195A1 (en) 2023-06-22
EP4203657A1 (en) 2023-06-28

Similar Documents

Publication Publication Date Title
US20210399081A1 (en) Transparent display device
US20240008334A1 (en) Transparent display device
US20220199746A1 (en) Transparent display device
KR20210057522A (ko) 디스플레이 장치
JP7479438B2 (ja) 透明表示装置
TWI838974B (zh) 透明顯示裝置
KR20220012680A (ko) 투명 표시 장치
KR20220096492A (ko) 표시 장치
KR20220096188A (ko) 표시 장치
TWI786953B (zh) 透明顯示裝置
JP7301119B2 (ja) 透明表示装置
US20220199728A1 (en) Transparent display device
US20220208916A1 (en) Display device
US20220190095A1 (en) Transparent display device
US20230207734A1 (en) Light Emitting Display Device
KR20220091348A (ko) 투명 표시 장치
KR20220097210A (ko) 표시 장치
KR20220094808A (ko) 표시 장치
KR20220085419A (ko) 투명 표시 장치
KR20230108763A (ko) 표시 장치
KR20230085674A (ko) 표시 장치
KR20220071595A (ko) 투명 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240423

R150 Certificate of patent or registration of utility model

Ref document number: 7479438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150