JP2017116545A - 電流センサを作成する方法および電流センサ - Google Patents

電流センサを作成する方法および電流センサ Download PDF

Info

Publication number
JP2017116545A
JP2017116545A JP2016246185A JP2016246185A JP2017116545A JP 2017116545 A JP2017116545 A JP 2017116545A JP 2016246185 A JP2016246185 A JP 2016246185A JP 2016246185 A JP2016246185 A JP 2016246185A JP 2017116545 A JP2017116545 A JP 2017116545A
Authority
JP
Japan
Prior art keywords
current
semiconductor chip
sensor
magnetic field
hall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016246185A
Other languages
English (en)
Inventor
アッカーマン，マシュー
Ackermann Mathieu
ボウリー，ブルーノ
Boury Bruno
クーロット，ローレント
Coulot Laurent
ラクズ，ロバート
Racz Robert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Melexis Technologies SA
Original Assignee
Melexis Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Melexis Technologies SA filed Critical Melexis Technologies SA
Publication of JP2017116545A publication Critical patent/JP2017116545A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Abstract

【課題】求められる要件を満足させる電流センサを得るための電流センサ作製方法を提供する。【解決手段】２つのセクションを含む電流導体部７を有するリードフレームを設け、２つのセクションは、測定される電流が互いに対して斜めにまたは対向して配向される方向に２つのセクションにおいて流れるように成形し、リードフレームを変形させて前記電流導体部７を低下させ、アイソレータ２を電流導体部７に取り付け、少なくとも０．２ｍｍの厚さを有し、かつ、４つのホールセンサおよび磁場集中器１６で構成される２つの磁場センサを含む半導体チップ３をアイソレータ２に取り付け、ワイヤーボンド１７によって半導体チップ３およびセンサ端子リード６を接続し、半導体チップ３、およびリードフレームの部品をプラスチック製ハウジング４にパッケージし、リードフレームのフレームを電流端子リード５およびセンサ端子リード６から切り離す。【選択図】図５

Description

本発明は、ＩＣハウジング（ＩＣ＝集積回路）に実装された電流センサを作成する方法であって、電流導体が該ハウジングに通じる方法、および、この方法によって製作される電流センサに関する。
電流導体は多くの構成および異形において使用可能である。電流によって生成される磁場を検出する電流センサは従来のＩＣハウジングに実装され、ここで、測定される電流が流れる電流導体が該ハウジングに導かれる。該電流センサは、例えば、特許文献１、特許文献２、特許文献３、および特許文献４から既知である。かかる電流センサは、電気端子を取り付けかつ製作するために使用されるリードフレームの一部として配置される電流導体、および、リードフレームに取り付けられる半導体チップであって、少なくとも１つの磁場センサ、および、動作させ、かつ出力信号を処理するために必要とされる電子機器を含む、半導体チップを包含する。
現在の電流センサは、特に、高感度、温度変化および応力への耐性、電流導体と電子機器との間の典型的には２〜４ｋＶの高絶縁耐力、そして最後に低製作費といった多くの要件を満足させる必要がある。
米国特許第７１２９６９１号明細書 国際公開第２００５／０２６７４９号 国際公開第２００６／１３０３９３号 米国特許出願公開第２０１０／１５６３９４号明細書 米国特許第５９４２８９５号明細書
本発明は、述べられた要件をこれまでに類のない程度まで満足させる電流センサを開発する目的に基づく。
本発明によると、電流センサは、以下のステップ：
電流端子リード、センサ端子リード、および、電流端子リードに一体的に連結された電流導体部によって構成されるリードフレームを設けるステップであって、該電流導体部は２つのセクションを含み、該２つのセクションは、測定される電流が互いに対して斜めにまたは対向して配向される方向に流れるように成形される、設けるステップと、
リードフレームを変形させて、電流導体部を、センサ端子リードに対して低下させた位置にするステップと、次いで、
アイソレータを電流導体部に取り付けるステップと、
少なくとも０．２ｍｍの厚さを有する半導体チップを設けるステップであって、該半導体チップは、
４つのホールセンサであって、それぞれのホールセンサは半導体チップの活性表面で組み込まれ、かつ、ホール出力信号をもたらす、ホールセンサ、
半導体チップの活性表面上に配置される磁場集中器、および
電流導体部を流れる電流に比例する電流センサ出力信号をもたらすためにホールセンサを動作させるようにかつホールセンサのホール出力信号を処理するように活性表面に組み込まれる電子回路であって、ホールセンサのうちの２つおよび磁場集中器のうちの１つまたは複数は第１の磁場センサを形成し、ホールセンサのうちの他の２つおよび磁場集中器のうちの１つまたは複数は第２の磁場センサを形成する電子回路、を含む、設けるステップと、
半導体チップをアイソレータに取り付けることで、活性表面に対向する半導体チップの裏面がアイソレータに面するようにするステップと、次いで、
ワイヤーボンドによって半導体チップおよびセンサ端子リードを接続するステップと、その後、
リードフレームを鋳型の空洞に置くステップと、次いで、
半導体チップ、およびリードフレームの関連部品をプラスチック材料で成型することによって、半導体チップ、およびリードフレームの指定された関連部品をプラスチック製ハウジングにパッケージするステップと、次いで、
リードフレームのフレームを電流端子リードおよびセンサ端子リードから切り離すステップと、を含む方法によって作成される。
方法は、磁場集中器の頂部におよび半導体チップの頂部にそれぞれ応力バッファを施すことをさらに含むことができる。好ましくは、リードフレームは均一の厚さを有する。半導体チップの活性表面上に配置される磁場集中器は電気めっきすることによって作成されてよい。アイソレータは、半導体チップの縁部にわたって突出してよく、セラミックまたはガラスプレートを含みことが好ましい。
従って、この方法で作成される電流センサは、
プラスチック製ハウジングと、
当該ハウジングから突出する電流端子リードおよびセンサ端子リードと、
測定される電流が流れることができ、電流端子リードに一体的に連結されかつハウジングにパッケージされる電流導体部であって、
電流導体部は２つのセクションで形成され、当該２つのセクションは、測定される電流が互いに対して斜めにまたは対向して配向される方向に２つのセクションにおいて流れることができるように配置され、
電流導体はセンサ端子リードに対して低下させた位置にあり、
アイソレータは電流導体に取り付けられ、
半導体チップはアイソレータに取り付けられ、少なくとも０．２ｍｍの厚さを有し、
４つのホールセンサであって、それぞれのホールセンサは半導体チップの活性表面で組み込まれ、かつ、ホール出力信号をもたらす、ホールセンサ、
半導体チップの活性表面上に配置される磁場集中器、および
電流導体部を流れる電流に比例する電流センサ出力信号をもたらすためにホールセンサを動作させるようにかつホールセンサのホール出力信号を処理するように活性表面に組み込まれる電子回路であって、ホールセンサのうちの２つおよび磁場集中器のうちの１つまたは複数は第１の磁場センサを形成し、ホールセンサのうちの他の２つおよび磁場集中器のうちの１つまたは複数は第２の磁場センサを形成する電子回路、を含む、電流導体部と、
半導体チップおよびセンサ端子リードを接続するワイヤーボンドであって、活性表面に対向する半導体チップの裏面はアイソレータに面する、ワイヤーボンドと、を備える。
電流センサは、磁場集中器の頂部におよび半導体チップの頂部にそれぞれ施された応力バッファをさらに含むことができる。好ましくは、電流端子リード、センサ端子リード、および電流導体部は均一の厚さを有する。半導体チップの活性表面上に配置される磁場集中器は電気めっきされるのが好ましい。アイソレータは、半導体チップの縁部にわたって突出してよく、セラミックまたはガラスプレートを含みことができる。
本発明による電流センサは、最も安価で定着した材料、および、最も簡易で定着した半導体処理技術を厳密に組み合わせる概念に基づく。電流センサの概念形成は：
−例えば、ＳＯＩＣ−８またはＳＯＩＣ−１６などの標準プラスチック製ハウジング、または他の同等のハウジングであって、単一の簡易なリードフレームの使用を可能にし、局所的に薄いリードフレームにいずれのエッチングプロセスも必要とせず、該リードフレームは電流導体およびセンサ端子を設ける、標準プラスチック製ハウジングと、
−１つまたは複数のホール効果デバイスを備えるホールセンサと、
−ホールセンサの場所において電流導体を流れる電流によって生じる磁場を増幅しかつ集中させる磁場集中器と、
−外部磁場の影響を排除するための二重差動式センサ測定配置構成と、
−応力への高い耐性を実現するために少なくとも０．２ミリメートルの半導体チップの最小の厚さを維持することと、
−電流導体と半導体チップとの間を隔離する働きをするテープまたはセラミックプレートを容易に組み込むためのリードフレームの簡易な機械的変形と、
−半導体チップをリードフレームのセンサ端子に接続するためのワイヤーボンディング技術と、を活用する。好ましくは、磁場集中器は、ホールセンサに対して磁場集中器の配置精度をさらに改善する電気めっきによって作成される。
この明細書の一部に取り入れられかつそれを構成する添付の図面は、本発明の１つまたは複数の実施形態を示し、詳細な説明と共に本発明の原理および実装形態を説明する役割を果たす。本図は一定の尺度で描かれてはいない。
本発明による電流センサを作成するプロセスを示す、リードフレームの第１の実施形態の上面図である。 本発明による電流センサを作成するプロセスを示す、変形のステップの後のリードフレームの断面図である。 本発明による電流センサを作成するプロセスを示す、磁場集中器と共に半導体チップを有するリードフレームの上面図である。 本発明による電流センサを作成するプロセスを示す、リードフレームおよび半導体チップをプラスチック製ハウジングにパッケージ後の電流センサの断面図である。 本発明による電流センサを作成するプロセスを示す、完成した電流センサの断面図である。 リードフレームの他の実施形態の上面図である。 リードフレームの他の実施形態の上面図である。 半導体チップ上に設けられるさまざまな数および形状の磁場集中器を示す図である。 半導体チップ上に設けられるさまざまな数および形状の磁場集中器を示す図である。 半導体チップ上に設けられるさまざまな数および形状の磁場集中器を示す図である。 半導体チップ上に設けられるさまざまな数および形状の磁場集中器を示す図である。 リードフレームおよび磁場集中器のさらに他の実施形態を示す図である。 リードフレームおよび磁場集中器のさらに他の実施形態を示す図である。
基本的に、本発明の電流センサは、リードフレーム１から切り離された部品、アイソレータ２、半導体チップ３、および標準プラスチック製ハウジング４から構成される。本発明による電流センサを作成する方法は、以下のステップ１〜９およびオプションのステップ１０を含む。方法は、以下において図１〜図５によって示され、Ｘ、Ｙ、およびＺはデカルト座標系の軸を示す。
１．均一の厚さを有し、かつ、電流端子リード５、センサ端子リード６、および電流端子リード５に一体的に連結される電流導体部７で構成されるリードフレーム１を設けることであって、電流導体部７は、電流が、実質的に、互いに対して斜めに、場合によってさらには対向して配向される方向に２つのセクション８および９において流れるように成形される２つのセクション８および９を含む、設けること。
図１は、かかるリードフレーム１の第１の実施形態の上面図を示す。電流端子リード５およびセンサ端子リード６は、従来通り、リードフレーム１のフレーム１０に接続される。「対向して配向される方向」という用語は「逆平行の方向」としても既知である。図１は、半導体チップ３の位置、および、完成した電流センサのプラスチック製ハウジング４の輪郭をさらに示す。
２．リードフレーム１を変形させて、電流導体部７を、センサ端子リード６に対して、好ましくは電流端子リード５に対しても低下させた位置にすること。
図２は、図１の線Ｉ−Ｉによる、変形させたリードフレーム１の断面図を示す。リードフレーム１の電流導体部７に後に取り付けられることになるアイソレータ２、および、アイソレータ２に後に取り付けられることになる半導体チップ３は、例示の目的のためにさらに示される。電流導体部７は第１の平面１１にあり、電流導体リード５およびセンサ端子リード６は第２の平面１２にある。２つの平面１１および１２は、互いに平行であり、所定の高度差ΔＨによって分離される。高度差ΔＨは例えば、アイソレータ２および半導体チップ３の厚さを組み合わせたものにほぼ等しいものであってよい。
３．アイソレータ２を電流導体部７に取り付けること。
４．半導体チップ３を設けることであって、該半導体チップ３は、活性表面１４および活性表面１４に対向する裏面１５を有し、少なくとも０．２ｍｍの厚さを有し、
２つの磁場センサであって、それぞれの磁場センサは２つのホールセンサ１３および１つまたは複数の磁場集中器１６を備え、それぞれのホールセンサ１３は半導体チップ３の活性表面１４に組み込まれ、かつ、ホール出力信号をもたらし、磁場集中器１６は半導体チップ３の活性表面１４上に配置され、磁場集中器１６は、電流導体部７のセクション８を流れる電流によって生じる磁場を第１の磁場センサのホールセンサ１３．１および１３．２に集中させ、かつ、電流導体部７のセクション９を流れる電流によって生じる磁場を第２の磁場センサのホールセンサ１３．３および１３．４に集中させる、２つの磁場センサと、
活性表面１４に組み込まれ、かつ、電流導体部７を流れる電流に比例する電流センサ出力信号をもたらすためにホールセンサ１３を動作させるようにかつホールセンサ１３のホール出力信号を処理するように構成される電子回路と、を含む、設けること。
参照符号１３は全般的にホールセンサ全てに言及し、参照符号１３．１〜１３．４は個々のホールセンサを示す。参照符号１６は全般的に磁場集中器全てに言及し、参照符号１６．１〜１６．４および１６．２３は個々の磁場集中器を示す。「活性表面」という用語は、表面に組み込まれるトランジスタ、ダイオード、抵抗器、およびホールセンサなどのような電子的要素全てを有する半導体チップのその表面を意味し、「裏面」という用語は、電子的要素がない活性表面の反対側にある表面を意味する。磁場集中器１６は活性表面から電気的に絶縁される。磁場集中器１６は電気めっきされた磁場集中器であるのが好ましい。
５．半導体チップ３をアイソレータ２に取り付けることで、半導体チップ３の裏面１５がアイソレータ２に面するようにすること。
６．ワイヤーボンド１７によって半導体チップ３およびセンサ端子リード６を接続すること。
７．オプションとして、磁場集中器１６および半導体チップ３それぞれを覆う応力バッファ１８を施すこと。
図３は、ステップ５の後の、リードフレーム１、およびリードフレーム１に取り付けられる半導体チップ３の上面図を示す。図４は、ステップ６の後の、リードフレーム１、アイソレータ２、および半導体チップ３の断面図を示す。まだ存在してないが、ハウジング４の位置はまた、これらの図に示される。
８．リードフレーム１を鋳型の空洞に置くこと。
９．半導体チップ３、およびリードフレーム１の関連部品をプラスチック材料で成型することによって、半導体チップ３、およびリードフレーム１の指定された関連部品をプラスチック製ハウジングにパッケージすること。
１０．リードフレーム１のフレーム１０を電流導体リード５およびセンサ端子リード６から切り離すこと。電流導体を近接する電流導体に接続するハウジング４から突出するいずれの部品もまた切除される。
１１．オプションとして、電流導体リード５およびセンサ端子リード６を湾曲させること。
ステップ７はワイヤーボンド１７の作成前または作成後に行うことができる。ステップ８〜１１は、標準的な定着した低費用のプロセスである。プラスチック製ハウジングは多種多様に利用可能である。典型的な標準プラスチック製ハウジングはＳＯＩＣ−８またはＳＯＩＣ−１６、および同様のハウジングを含む。
本発明は、最も簡易でひいては最も安価のリードフレーム技術を活用する。電流端子リード５、電流導体部７、およびセンサ端子リード６を有するリードフレーム１は、均一の厚さを有する金属板から打ち抜かれる。特殊なハウジングに必要とされるように、リードフレームのある部分を他の部分より薄くするためのエッチングステップは施されない。従って、リードフレーム１は均一の厚さを有する。
リードフレーム１の変形はほとんど費用がかからずになされる簡易な機械的ステップである。リードフレーム１の変形は４つの組み合わせられた目的を満足させるものであり、すなわち、０．２ｍｍ以上という比較的厚さのある半導体チップ３の使用を可能にし、どちらかと言えば厚さのあるアイソレータ２の使用を可能にし、ワイヤーボンドを可能にし、ＳＯＩＣ−８またはＳＯＩＣ−１６のような標準プラスチック製ハウジング、または同様のハウジングの使用を可能にする。
ステップ１および２は単一のステップにも組み合わせ可能であり、この場合、リードフレーム１は、金属板から打ち抜かれることおよび変形させることが同時に行われる。
図１および図６は、ＳＯＩＣ−８のハウジングに成型されるセンサについてのリードフレーム１の種々のレイアウトを示す。図１に示される実施形態では、３つのスリットを使用して電流導体部７のセクション８および９を画定しかつ主として境界が付けられる。図６に示される実施形態では、電流導体部７のセクション８および９を画定しかつ主として境界を付けるために使用される１つのスリットおよび２つの切り込みがある。測定される電流は２つの左電流端子リード５に進入し、電流導体部７を流れ、２つの右電流端子リード５で離れ、またはその逆が行われる。矢印は、電流導体を流れる電流の局所方向を示す。例示の目的のために、図１ではセクション８および９における矢印はより太く描かれる。見られるように、実質的に互いに対して斜めにまたはさらには対向して配向される方向に電流が２つのセクション８および９において流れるように、２つのセクション８および９は設計される。図７は、同要件を満たす、ＳＯＩＣ−１６のハウジングに成型されるセンサについてのリードフレーム１のレイアウトを示す。セクション８および９はオーム抵抗を低減する比較的大きい幅を有することができる。磁場集中器１６が、セクション８および９を取り囲むある空間においてセクション８および９を流れる電流によって生じる「磁力線」を収集するため、ひいては、セクション８および９の比較的大きい幅によって引き起こされた磁場の強度の損失を補償する。
アイソレータ２は、典型的には２〜４ｋＶの最小絶縁耐力を有する電気絶縁をもたらす。アイソレータ２は、例えば、ＵＬ６０９５０−１規格において定められるように、単一の絶縁体、二重の絶縁体、または強化された絶縁体の要件を実現するために、１つ、２つまたはそれ以上の絶縁層を含むことができる。アイソレータ２は、ポリイミド膜、ＰＴＦＥ（ポリテトラフルオロエチレン）、ガラスもしくはセラミックプレート、または任意の他の適した隔離材料、およびそれらの組み合わせも含むことができる。適するセラミック材料はＡｌ２Ｏ３である。アイソレータ２はまた、非導電性接着材の単一層であってよく、または、非導電性接着材の層を含んでよい。ポリイミド層、またはポリイミド膜もしくはフォイルは通常、１〜３ｋＶの絶縁耐力を実現するのに十分である。しかしながら、存続期間にわたってより大きい絶縁耐力を実現するために、アイソレータ２としてセラミックまたはガラスのプレートを使用することは、特に、ハウジング４のプラスチック材料の気泡において生じる場合がある部分放電（すなわち、コロナ放電）を防止する。アイソレータ２の横寸法は、アイソレータ２が半導体チップ３の縁部上で突出するように半導体チップ３の横寸法より大きい、例えば０．４ｍｍ大きいのが好ましい。アイソレータ２は、セラミックまたはガラスのプレート、および、セラミックまたはガラスプレート、および半導体チップ３を分離する応力バッファも含むことができる。応力バッファはポリイミドなどの層であってよい。
半導体チップ３の０．２ミリメートルという最小の厚さは、電流センサが機械的応力への耐性を持つようにする、または少なくとも正しくはその影響を受けないようにするための必要条件であるためどちらかと言えば重要性が高い。さらにまた、このことは、ウェーハの研磨の程度はチップを薄くするよりも小さいという費用節減の利点があり、また、ウェーハテープから半導体チップを得るステップが薄いチップよりも容易であるため、取り付けプロセスが容易になるという利点もある。プラスチック製ハウジング４に余裕がある場合、半導体チップ３は、０．２ｍｍ、すなわち０．３８ｍｍ、またはさらにはウェーハの標準の厚さである０．４８ｍｍより薄いのが好ましい。
磁場集中器１６は、ホールセンサ１３の場所で、セクション８を流れる電流によって、および、セクション９を流れる電流によって生じる磁場を増幅しかつ集中させることで、電流センサの感度全体を増大させる。磁場集中器１６を作成するための電気めっき技術の使用によって、強磁性フォイルを応用するよりも製造が容易になり、ホールセンサ１３に対して集中器１６の長さ、幅、厚さ、および表面粗さを良好に制御することで位置合わせがより精確になる。
それぞれのホールセンサはホール要素群（ホール効果デバイスとしても既知）であってよい。ホール要素は、半導体チップ３の活性表面１４に対して垂直にわたる磁場の成分の影響を受ける。
ワイヤーボンディング技術は半導体チップを端子リードと接続するための標準的な非常に幅広く使用される技術である。さらに、該技術は、簡易かつ堅固な技術であるが、集積電流センサの分野では、ホールセンサ１３が電流導体部７からはその裏面１５よりも遠く離れている半導体チップ３の表面１４上に位置するため感度を低下させるという欠点を伴うことに起因して、通常は（フリップチップ技術の次の）第２の選択肢に過ぎない。磁場の強度の損失を補償するために。磁場集中器１６が必要とされる。しかしながら、磁場集中器１６を使用することは、高額な費用を伴うだけでなく、さらには、示差測定概念も活用するために電流導体部７が２つのセクション８および９で成形されなければならないことを必然的に伴う。示差測定概念は、電流センサの出力信号に対する均質の擾乱磁場の影響を完全に排除することを可能にする４つのホールセンサ１３を使用することにある。本発明の二重差動式センサ測定配置構成は、２つの磁場センサを使用し、この場合、それぞれの磁場センサは、２つの差動的に連結されるホールセンサ１３を有し、それによって、それぞれの磁場センサは磁場のＸ成分のみの影響を受け、また、２つの磁場センサは電流センサが外部磁場の影響を受けないようにするために差動的に連結される。
最低費用を招く可能性のあるＩＣ処理技術を使用することに加えて、本発明は、電流導体部７の形状および磁場集中器１６の機能を組み合わることで、電流センサの高感度と低オーム抵抗との間の最適なバランスを実現して、電流センサを流れる電流によって生じる熱を最小限に抑える。このことは、以下の節でより詳細に概説される。
半導体チップ３は、４つのホールセンサ１３．１〜１３．４、ならびに、４つの磁場集中器１６．１〜１６．４、または３つの磁場集中器１６．１、１６．２３および１６．４、または２つの磁場集中器１６．１２および１６．３４を包含する。かかる実施形態は、図１において示されるリードフレームレイアウトについて図３および図８において、図６に示されるリードフレームレイアウトについて図９および図１０において、図７に示されるリードフレームレイアウトについて図１１において、ならびに、さらに別のリードフレームレイアウトについて図１２および図１３において示される。図１２および図１３に示されるリードフレームのレイアウトでは、電流は、電流導体部７の２つのセクション８および９において実質的に反対方向に流れる。
磁場集中器１６．１および１６．２ならびに磁場集中器１６．３および１６．４、さらには磁場集中器１６．１および１６．２３ならびに磁場集中器１６．２３および１６．４はある距離ごとに分離される。実際には、この距離は典型的には、数十ミクロメートル程度で、例えば約４０ミクロメートルであるが、それ未満またはそれ以上でも可能である。しかしながら、図面において、この距離は例示の目的のためにかなり大きく示される。
ホールセンサ１３．１および１３．２は第１の接続線にあり、ホールセンサ１３．３および１３．４は第２の接続線にある。第１の接続線および第２の接続線は、互いに一致するか平行にわたる。これらの接続線の方向はここではＸ方向である。４つの磁場集中器を有する実施形態では、磁場集中器１６．１および１６．２は、２つのホールセンサ１３．１および１３．２の場所におけるセクション８を流れる電流によって生じる磁場を集中させるために電流導体部７のセクション８より上に置かれる。磁場集中器１６．３および１６．４は、ホールセンサ１３．３および１３．４の場所におけるセクション９を流れる電流によって生じる磁場を集中させるために電流導体部７のセクション９より上に置かれる。磁場は、同じ磁場センサに属する２つのホールセンサ１３の場所において対向する方向に向いている。磁場集中器１６．１および１６．２ならびにホールセンサ１３．１および１３．２は第１の磁場センサを形成し、磁場集中器１６．３および１６．４ならびにホールセンサ１３．３および１３．４は第２の磁場センサを形成する。ホールセンサ１３は、半導体チップ３の活性表面１４に対して垂直にわたる磁場の成分を単独で測定することになるが、２つのホールセンサ１３および磁場集中器１６の組み合わせは、ここではＸ成分である、半導体チップ３の活性表面１４に平行にわたる磁場の成分を測定する。これは、例えば、特許文献５に見られるように、磁場が磁場集中器１６の縁部近くで９０度転回されるためであり、同じ磁場センサに属するホールセンサ１３を接続する接続線がＸ方向に延在するためである。
中間の２つの磁場集中器１６．２および１６．３は、単一の磁場集中器１６．２３に組み合わせられてよく、それによって、３つの磁場集中器を有する実施形態がもたらされる。この実施形態では、磁場集中器１６．１および１６．２３ならびにホールセンサ１３．１および１３．２は第１の磁場センサを形成し、磁場集中器１６．２３および１６．４ならびにホールセンサ１３．３および１３．４は第２の磁場センサを形成する。
全ての実施形態では、電子回路は、第１の共通出力信号を生じさせるためにホールセンサ１３．１および１３．２のホール出力信号を動作させかつ処理するように、および、第２の共通出力信号を生じさせるためにホールセンサ１３．３および１３．４のホール出力信号を動作させかつ処理するように構成される。第１の共通出力信号はＸ方向に向いている磁場成分の影響を受け、ＹおよびＺ方向に向いている磁場成分の影響を受けない。第２の共通出力信号はＸ方向に向いている磁場成分の影響を受け、ＹおよびＺ方向に向いている磁場成分の影響を受けない。ホールセンサ１３が同一の感度を有し、かつ、磁場集中器１６が理想的な場所にあると仮定すると、２つの共通出力信号は等しい強度を有する。しかしながら、それら信号の標示は対向している。電子回路は、電流センサ信号を送出するために第１の共通出力信号と第２の共通出力信号との間の差異を構築するようにさらに構成される。電流センサ信号は、以下の説明から理解できるように、電流導体部７を流れる電流に比例し、かつ、電流センサの実施形態のどこかに存在する場合がある任意の磁場源によってもたらされる擾乱磁場の影響を受けない。
電流導体部７の第１のセクション８を流れる電流は、セクション８における各地点において特定の強度を有しかつ特定の方向に向いているベクトルとして説明できる第１の電流密度分布として説明できる。電流導体部７の第２のセクション９を流れる電流は、セクション９における各地点において特定の強度を有しかつ特定の方向に向いているベクトルとして説明できる第２の電流密度分布として説明できる。第１の電流密度分布のベクトルは、Ｘ方向に向いているＸ成分および正のＹ方向に向いているＹ成分を有するのに対し、第２の電流密度分布のベクトルは、Ｘ方向に向いているＸ成分および負のＹ方向に向いているＹ成分を有する（またはその逆の場合もある）。
第１の電流密度分布のＹ成分は、磁場集中器１６．１および１６．２または１６．１および１６．２３それぞれによって収集され、かつ、ホールセンサ１３．１および１３．２の場所で集中させるＸ方向に向いている磁場をもたらす。第２の電流密度分布のＹ成分は、磁場集中器１６．３および１６．４または１６．２３および１６．４それぞれによって収集され、かつ、ホールセンサ１３．３および１３．４の場所で集中させる負のＸ方向に向いている磁場をもたらす。
電流導体部７、磁場集中器１６およびホールセンサ１３の提示された設計によって、電流導体部７を流れる電流のＹ成分のみが電流センサ信号に寄与する。２つのセクション８および９における電流密度分布のＹ成分が、第１の磁場センサの場所における正のＸ方向に向いている磁場、および、第２の磁場センサの場所における負のＸ方向に向いている磁場をもたらすため、擾乱磁場は常に同じ方向に向いているが、いずれの擾乱磁場の（均質部分）の影響も完全に排除される。
オプションとして磁場集中器１６の頂部にかつ半導体チップ３の頂部に施される応力バッファ１８は、比較的軟質の材料、例えば、ポリイミドの層などで作られる。この応力バッファ１８は、半導体チップ３に対してプラスチック製ハウジング４によってかけられる機械的応力を低減する助けとなる。
本発明による電流センサは、特に、高感度、電流導体の低オーム抵抗、外部磁場への耐性、温度によって引き起こされる機械的応力への耐性、電流導体と電子機器との間の典型的には２〜４ｋＶの高絶縁耐力、および、可能な限り低い製作費といった多くの要件を満足させる。環境の温度が大きく変化することによって引き起こされて、リード、特に長いリードは、熱膨張および熱移動を被る。フリップチップ配置構成を使用する時、これによって、チップとリードとの間のはんだ接合に作用する応力がもたらされることになり、さらにははんだ接合を破損させる場合がある。使用されるワイヤーボンディング技術は電流センサをかかる破壊から保護する。

Claims (12)

  1. 電流センサを作成する方法であって、
    電流端子リード（５）、センサ端子リード（６）、および、前記電流端子リード（５）に一体的に連結された電流導体部（７）によって構成されるリードフレーム（１）を設けるステップであって、前記電流導体部（７）は２つのセクション（８、９）を含み、該２つのセクションは、測定される電流が互いに対して斜めにまたは対向して配向される方向に前記２つのセクション（８、９）において流れるように成形される、設けるステップと、
    前記リードフレーム（１）を変形させて、前記電流導体部（７）を、前記センサ端子リード（６）に対して低下させた位置にするステップと、次いで、
    アイソレータ（２）を前記電流導体部（７）に取り付けるステップと、
    少なくとも０．２ｍｍの厚さを有する半導体チップ（３）を設けるステップであって、該半導体チップ（３）は、
    ４つのホールセンサ（１３）であって、それぞれのホールセンサ（１３）は前記半導体チップ（３）の活性表面（１４）で組み込まれ、かつ、ホール出力信号をもたらす、ホールセンサ（１３）、
    前記半導体チップ（３）の前記活性表面（１４）上に配置される磁場集中器（１６）、および
    前記電流導体部（７）を流れる前記電流に比例する電流センサ出力信号をもたらすために前記ホールセンサ（１３）を動作させるようにかつ前記ホールセンサ（１３）のホール出力信号を処理するように前記活性表面（１４）に組み込まれる電子回路であって、前記ホールセンサ（１３）のうちの２つおよび前記磁場集中器（１６）のうちの１つまたは複数は第１の磁場センサを形成し、前記ホールセンサ（１３）のうちの他の２つおよび前記磁場集中器（１６）のうちの１つまたは複数は第２の磁場センサを形成する電子回路、を含む、設けるステップと、
    前記半導体チップ（３）を前記アイソレータ（２）に取り付けることで、前記活性表面（１４）に対向する前記半導体チップ（３）の裏面（１５）が前記アイソレータ（２）に面するようにするステップと、次いで、
    ワイヤーボンド（１７）によって前記半導体チップ（３）および前記センサ端子リード（６）を接続するステップと、その後、
    前記リードフレーム（１）を鋳型の空洞に置くステップと、次いで、
    前記半導体チップ（３）、および前記リードフレーム（１）の関連部品をプラスチック材料で成型することによって、前記半導体チップ（３）、および前記リードフレーム（１）の指定された関連部品をプラスチック製ハウジング（４）にパッケージするステップと、次いで、
    前記リードフレーム（１）のフレーム（１０）を前記電流端子リード（５）および前記センサ端子リード（６）から切り離すステップと、を含む、方法。
  2. 前記磁場集中器（１６）の頂部におよび前記半導体チップ（３）の頂部にそれぞれ応力バッファ（１８）を施すことをさらに含む、請求項１に記載の方法。
  3. 前記リードフレーム（１）は均一の厚さを有する、請求項１または２に記載の方法。
  4. 前記半導体チップ（３）の前記活性表面（１４）上に配置される前記磁場集中器（１６）は電気めっきすることによって作成される、請求項１〜３のうちいずれか一項に記載の方法。
  5. 前記アイソレータ（２）は前記半導体チップ（３）の縁部にわたって突出する、請求項１〜４のうちいずれか一項に記載の方法。
  6. 前記アイソレータ（２）は前記半導体チップ（３）の前記縁部にわたって突出し、セラミックまたはガラスプレートを含む、請求項１〜４のうちいずれか一項に記載の方法。
  7. プラスチック製ハウジング（４）と、
    前記ハウジング（４）から突出する電流端子リード（５）およびセンサ端子リード（６）と、
    測定される電流が流れることができ、前記電流端子リード（５）に一体的に連結されかつ前記ハウジングにパッケージされる電流導体部（７）であって、
    前記電流導体部（７）は２つのセクション（８、９）で形成され、該２つのセクション（８、９）は、測定される電流が互いに対して斜めにまたは対向して配向される方向に前記２つのセクション（８、９）において流れることができるように配置され、
    前記電流導体（７）は前記センサ端子リード（６）に対して低下させた位置にあり、
    アイソレータ（２）は前記電流導体（７）に取り付けられ、
    半導体チップ（３）は、前記アイソレータ（２）に取り付けられ、少なくとも０．２ｍｍの厚さを有し、および、
    ４つのホールセンサ（１３）であって、それぞれのホールセンサ（１３）は前記半導体チップ（３）の活性表面（１４）で組み込まれ、かつ、ホール出力信号をもたらす、ホールセンサ（１３）、
    前記半導体チップ（３）の前記活性表面（１４）上に配置される磁場集中器１６）、および
    前記電流導体部（７）を流れる前記電流に比例する電流センサ出力信号をもたらすために前記ホールセンサ（１３）を動作させるようにかつ前記ホールセンサ（１３）のホール出力信号を処理するように前記活性表面（１４）に組み込まれる電子回路であって、前記ホールセンサ（１３）のうちの２つおよび前記磁場集中器（１６）のうちの１つまたは複数は第１の磁場センサを形成し、前記ホールセンサ（１３）のうちの他の２つおよび前記磁場集中器（１６）のうちの１つまたは複数は第２の磁場センサを形成する電子回路を含む、電流導体部（７）と、
    前記半導体チップ（３）および前記センサ端子リード（６）を接続するワイヤーボンド（１７）であって、前記活性表面（１４）に対向する前記半導体チップ（３）の裏面（１５）は前記アイソレータ（２）に面する、ワイヤーボンド（１７）と、を備える、電流センサ。
  8. 前記磁場集中器（１６）の頂部におよび前記半導体チップ（３）の頂部にそれぞれ施される応力バッファ（１８）をさらに含む、請求項７に記載の電流センサ。
  9. 前記電流端子リード（５）、前記センサ端子リード（６）、および前記電流導体部（７）は均一の厚さを有する、請求項７または８に記載の電流センサ。
  10. 前記半導体チップ（３）の前記活性表面（１４）上に配置される前記磁場集中器（１６）は電気めっきされる、請求項７〜９のうちいずれか一項に記載の電流センサ。
  11. 前記アイソレータ（２）は前記半導体チップ（３）の縁部にわたって突出する、請求項７〜１０のうちいずれか一項に記載の電流センサ。
  12. 前記アイソレータ（２）は前記半導体チップ（３）の前記縁部にわたって突出し、セラミックまたはガラスプレートを含む、請求項７〜１０のうちいずれか一項に記載の電流センサ。
JP2016246185A 2015-12-23 2016-12-20 電流センサを作成する方法および電流センサ Pending JP2017116545A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/757,866 2015-12-23
US14/757,866 US9810721B2 (en) 2015-12-23 2015-12-23 Method of making a current sensor and current sensor

Publications (1)

Publication Number Publication Date
JP2017116545A true JP2017116545A (ja) 2017-06-29

Family

ID=57737572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016246185A Pending JP2017116545A (ja) 2015-12-23 2016-12-20 電流センサを作成する方法および電流センサ

Country Status (4)

Country Link
US (1) US9810721B2 (ja)
EP (1) EP3185019B1 (ja)
JP (1) JP2017116545A (ja)
CN (2) CN111244265B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022030140A1 (ja) * 2020-08-03 2022-02-10 株式会社村田製作所 電流センサ

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3090120B1 (fr) * 2018-12-12 2021-12-10 Melexis Tech Capteur de courant à conducteur de courant intégré
JP2020095029A (ja) 2018-12-12 2020-06-18 メレキシス テクノロジーズ エス エーＭｅｌｅｘｉｓ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＳＡ 電流センサ
FR3090121B1 (fr) * 2018-12-12 2022-01-28 Melexis Tech Capteur de courant à conducteur de courant intégré
US11029343B2 (en) * 2019-01-30 2021-06-08 Koninklijke Fabriek Inventum B.V. System and method for ground fault detection using hall effect sensors
DE102019124396B4 (de) * 2019-09-11 2021-05-20 Infineon Technologies Ag Stromsensor und verfahren zum erfassen einer stärke eines elektrischen stroms
DE102019009240A1 (de) 2019-09-11 2022-03-31 Infineon Technologies Ag Stromsensor und verfahren zum erfassen einer stärke eines elektrischen stroms
US11422167B2 (en) * 2020-07-17 2022-08-23 Texas Instruments Incorporated Integrated current sensor with magnetic flux concentrators
CN114442010A (zh) * 2020-10-31 2022-05-06 迈来芯电子科技有限公司 电流传感器系统
US11864471B2 (en) * 2021-10-29 2024-01-02 Texas Instruments Incorporated Semiconductor device with passivated magnetic concentrator
CN115902345A (zh) * 2022-10-18 2023-04-04 苏州纳芯微电子股份有限公司 电流检测模块、用电设备及电流检测方法
CN115956291A (zh) * 2022-10-20 2023-04-11 英诺赛科（珠海）科技有限公司 Iii族氮化物基半导体封装结构及其制造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180074A (ja) * 1984-09-28 1986-04-23 Toshiba Corp 電流検出用端子付き磁気センサ
JP2001165963A (ja) * 1999-12-09 2001-06-22 Sanken Electric Co Ltd ホール素子を備えた電流検出装置
JP2003004773A (ja) * 2001-06-15 2003-01-08 Sanken Electric Co Ltd ホ−ル素子を備えた電流検出装置
WO2003038452A1 (fr) * 2001-11-01 2003-05-08 Asahi Kasei Emd Corporation Capteur de courant et procede de fabrication associe
JP2007121283A (ja) * 2005-10-08 2007-05-17 Sentron Ag 電流測定値用組立体群
JP2011075576A (ja) * 2005-05-27 2011-04-14 Allegro Microsyst Inc 電流センサ
JP2012229950A (ja) * 2011-04-25 2012-11-22 Asahi Kasei Electronics Co Ltd 電流センサおよび電流センサの製造方法
JP2013142623A (ja) * 2012-01-11 2013-07-22 Toyota Industries Corp 電流センサ
JP2013205387A (ja) * 2012-03-29 2013-10-07 Melexis Technologies Nv 電流センサ
JP2014055791A (ja) * 2012-09-11 2014-03-27 Alps Green Devices Co Ltd 電流センサ
US20140253103A1 (en) * 2013-03-08 2014-09-11 Melexis Technologies Nv Current sensor
JP2014219386A (ja) * 2013-05-07 2014-11-20 マレクシス テクノロジーズエヌヴィー 電流測定装置
JP2015152363A (ja) * 2014-02-12 2015-08-24 旭化成エレクトロニクス株式会社 電流センサ

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59609089D1 (de) 1995-10-30 2002-05-23 Sentron Ag Zug Magnetfeldsensor und Strom- oder Energiesensor
JP2003262650A (ja) 2002-03-08 2003-09-19 Asahi Kasei Corp 電流センサ
JP2003302428A (ja) 2002-04-09 2003-10-24 Asahi Kasei Corp 基板実装型電流センサ及び電流測定方法
JP2003329749A (ja) 2002-05-13 2003-11-19 Asahi Kasei Corp 磁気センサ及び電流センサ
US6781359B2 (en) 2002-09-20 2004-08-24 Allegro Microsystems, Inc. Integrated current sensor
US7259545B2 (en) 2003-02-11 2007-08-21 Allegro Microsystems, Inc. Integrated sensor
US20060219436A1 (en) 2003-08-26 2006-10-05 Taylor William P Current sensor
US7476816B2 (en) 2003-08-26 2009-01-13 Allegro Microsystems, Inc. Current sensor
US6995315B2 (en) 2003-08-26 2006-02-07 Allegro Microsystems, Inc. Current sensor
US7075287B1 (en) 2003-08-26 2006-07-11 Allegro Microsystems, Inc. Current sensor
US7166807B2 (en) 2003-08-26 2007-01-23 Allegro Microsystems, Inc. Current sensor
US7709754B2 (en) 2003-08-26 2010-05-04 Allegro Microsystems, Inc. Current sensor
US7476953B2 (en) 2005-02-04 2009-01-13 Allegro Microsystems, Inc. Integrated sensor having a magnetic flux concentrator
EP1746426B1 (de) 2005-07-22 2019-03-06 Melexis Technologies NV Stromsensor
EP1811311B1 (de) 2006-01-19 2016-08-31 Melexis Technologies NV Vorrichtung zur Strommessung
JP4805344B2 (ja) 2006-04-13 2011-11-02 旭化成エレクトロニクス株式会社 磁気センサ及びその製造方法
US20070279053A1 (en) 2006-05-12 2007-12-06 Taylor William P Integrated current sensor
US7816905B2 (en) 2008-06-02 2010-10-19 Allegro Microsystems, Inc. Arrangements for a current sensing circuit and integrated current sensor
US8093670B2 (en) 2008-07-24 2012-01-10 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
US8486755B2 (en) 2008-12-05 2013-07-16 Allegro Microsystems, Llc Magnetic field sensors and methods for fabricating the magnetic field sensors
US9222992B2 (en) 2008-12-18 2015-12-29 Infineon Technologies Ag Magnetic field current sensors
US20110133732A1 (en) 2009-12-03 2011-06-09 Allegro Microsystems, Inc. Methods and apparatus for enhanced frequency response of magnetic sensors
US8760149B2 (en) * 2010-04-08 2014-06-24 Infineon Technologies Ag Magnetic field current sensors
US8442787B2 (en) * 2010-04-30 2013-05-14 Infineon Technologies Ag Apparatus, sensor circuit, and method for operating an apparatus or a sensor circuit
CH703903B1 (de) 2010-10-01 2014-04-30 Melexis Tessenderlo Nv Stromsensor.
US8339134B2 (en) 2010-10-08 2012-12-25 Allegro Microsystems, Inc. Apparatus and method for reducing a transient signal in a magnetic field sensor
US8604777B2 (en) 2011-07-13 2013-12-10 Allegro Microsystems, Llc Current sensor with calibration for a current divider configuration
DE102011107703B4 (de) * 2011-07-13 2015-11-26 Micronas Gmbh Integrierter Stromsensor
US8907437B2 (en) 2011-07-22 2014-12-09 Allegro Microsystems, Llc Reinforced isolation for current sensor with magnetic field transducer
JP6180074B2 (ja) * 2011-08-30 2017-08-16 日本信号株式会社 プレーナ型電磁アクチュエータ
KR101950710B1 (ko) 2012-04-04 2019-02-21 알레그로 마이크로시스템스, 엘엘씨 누전 차단기와 같은 응용을 위한 고정밀 차동 전류 센서
US8907669B2 (en) 2012-07-24 2014-12-09 Allegro Microsystems, Llc Circuits and techniques for adjusting a sensitivity of a closed-loop current sensor
US9383425B2 (en) 2012-12-28 2016-07-05 Allegro Microsystems, Llc Methods and apparatus for a current sensor having fault detection and self test functionality

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180074A (ja) * 1984-09-28 1986-04-23 Toshiba Corp 電流検出用端子付き磁気センサ
JP2001165963A (ja) * 1999-12-09 2001-06-22 Sanken Electric Co Ltd ホール素子を備えた電流検出装置
JP2003004773A (ja) * 2001-06-15 2003-01-08 Sanken Electric Co Ltd ホ−ル素子を備えた電流検出装置
WO2003038452A1 (fr) * 2001-11-01 2003-05-08 Asahi Kasei Emd Corporation Capteur de courant et procede de fabrication associe
JP2011075576A (ja) * 2005-05-27 2011-04-14 Allegro Microsyst Inc 電流センサ
JP2007121283A (ja) * 2005-10-08 2007-05-17 Sentron Ag 電流測定値用組立体群
JP2012229950A (ja) * 2011-04-25 2012-11-22 Asahi Kasei Electronics Co Ltd 電流センサおよび電流センサの製造方法
JP2013142623A (ja) * 2012-01-11 2013-07-22 Toyota Industries Corp 電流センサ
JP2013205387A (ja) * 2012-03-29 2013-10-07 Melexis Technologies Nv 電流センサ
JP2014055791A (ja) * 2012-09-11 2014-03-27 Alps Green Devices Co Ltd 電流センサ
US20140253103A1 (en) * 2013-03-08 2014-09-11 Melexis Technologies Nv Current sensor
JP2014219386A (ja) * 2013-05-07 2014-11-20 マレクシス テクノロジーズエヌヴィー 電流測定装置
JP2015152363A (ja) * 2014-02-12 2015-08-24 旭化成エレクトロニクス株式会社 電流センサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022030140A1 (ja) * 2020-08-03 2022-02-10 株式会社村田製作所 電流センサ

Also Published As

Publication number Publication date
CN106910730A (zh) 2017-06-30
CN106910730B (zh) 2021-11-19
EP3185019A1 (en) 2017-06-28
CN111244265B (zh) 2023-10-31
US9810721B2 (en) 2017-11-07
CN111244265A (zh) 2020-06-05
US20170184636A1 (en) 2017-06-29
EP3185019B1 (en) 2019-09-11

Similar Documents

Publication Publication Date Title
JP2017116545A (ja) 電流センサを作成する方法および電流センサ
US6356068B1 (en) Current monitor system and a method for manufacturing it
CN108155157B (zh) 包括引线框的集成电路封装体
JPH05297094A (ja) 磁場センサと磁束集束部材を有する装置及びその装置の組み込み方法
JP2009520195A (ja) 磁界センサ配置および磁界非接触測定方法
US10429453B2 (en) Magnetic sensor and method of manufacturing the same
US10168391B2 (en) Multi-functional interconnect module and carrier with multi-functional interconnect module attached thereto
US11609248B2 (en) Current transducer with integrated primary conductor
US9196554B2 (en) Electronic component, arrangement and method
US9564578B2 (en) Semiconductor package with integrated magnetic field sensor
US9231118B2 (en) Chip package with isolated pin, isolated pad or isolated chip carrier and method of making the same
JP2018096978A (ja) 電流センサ及び電流センサを作製する方法
US6781358B2 (en) Hall-effect current detector
JP2014048072A (ja) 圧力センサモジュール
US9305876B2 (en) Device including a semiconductor chip and wires
JP6234263B2 (ja) 電流センサ
US10989742B2 (en) Magnetic current sensor
JP2003302428A (ja) 基板実装型電流センサ及び電流測定方法
JP2021190556A (ja) 半導体装置の実装構造
JP2621986B2 (ja) 磁気センサー
US20230094395A1 (en) Magnetic sensor
US20240110950A1 (en) Current sensor
US11035910B2 (en) Magnetic substance detection sensor
US11971432B2 (en) Current sensor
JP2024062378A (ja) 電流センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20191218

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20191224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210603

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210824