JP2017112346A - ガラス配線基板及び半導体装置 - Google Patents

ガラス配線基板及び半導体装置 Download PDF

Info

Publication number
JP2017112346A
JP2017112346A JP2016087278A JP2016087278A JP2017112346A JP 2017112346 A JP2017112346 A JP 2017112346A JP 2016087278 A JP2016087278 A JP 2016087278A JP 2016087278 A JP2016087278 A JP 2016087278A JP 2017112346 A JP2017112346 A JP 2017112346A
Authority
JP
Japan
Prior art keywords
glass
spacer
wiring board
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016087278A
Other languages
English (en)
Other versions
JP6786860B2 (ja
Inventor
徹勇起 土田
Tetsuyuki Tsuchida
徹勇起 土田
総夫 ▲高▼城
総夫 ▲高▼城
Fusao Takagi
典子 狩野
Noriko Kano
典子 狩野
将士 澤田石
Masashi Sawadaishi
将士 澤田石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of JP2017112346A publication Critical patent/JP2017112346A/ja
Application granted granted Critical
Publication of JP6786860B2 publication Critical patent/JP6786860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

【課題】簡易な製造工程で、はんだ層を積層した際にガラス基材にクラックが発生するのを抑制できるガラス配線基板及びこのガラス配線基板を備える半導体装置を提供することを目的とする。【解決手段】実施形態に係るガラス配線基板1は、平板状に形成されたガラス基材10と、ガラス基材10の一方の主面に突起状に設けられたスペーサー30と、スペーサー30の端面31に積層される半田層70と、を備える。【選択図】 図2

Description

本発明は、クラック防止構造を備えたガラス配線基板、及び、このガラス配線基板を備える半導体装置に関する。
昨今の電子機器の高機能化及び小型化に伴って、半導体装置を構成する配線基板の高密度化の要求が高まっている。配線基板の材料としては、一般的にガラスエポキシ樹脂に代表される有機材料が用いられているが、近年、ガラス材料を用いた配線基板が注目されている。
ガラス材料を用いた配線基板(以下、ガラス配線基板という。)は、超微細配線の形成が可能である。また、ガラス配線基板は、シリコンチップとの熱膨張係数(CTE)のマッチング技術により、高密度な実装が可能になる。さらに、ガラス配線基板は、高速伝送に優れている。以上のことから、ガラス配線基板は、高性能製品に実装される半導体装置の配線基板の一つとして注目されている。
特開2006‐351935号公報
しかしながら、ガラス配線基板は、半田を積層したときに、ガラス基材と半田の間に材料の違いによる熱膨張差を原因とする応力が発生し、ガラス基材にクラックが発生することがある。
例えば、クラックの発生を低減する方法として、インターポーザを用いて、ガラス配線基板と半田の間の応力集中を低減する技術が知られている(例えば、特許文献1参照)。しかしながら、上記技術では、十分な熱容量を有する量の半田を柱状に形成するため、半田量の削減をすることが困難である。
そこで、本発明は、簡易な製造工程で、ガラス基材に使用される半田量を低減することができるとともに、半田層を積層した際にガラス基材にクラックが発生するのを抑制できるガラス配線基板、及び半導体装置を提供することを目的とする。
本実施形態に係るガラス配線基板は、平板状に形成されたガラス基材と、前記ガラス基材の一方の主面に突起状に設けられたスペーサーと、前記スペーサーの端面に積層される半田層と、を備える。
また、本実施形態に係る半導体装置は、平板状に形成されたガラス基材、前記ガラス基材の一方の主面に突起状に設けられたスペーサー、及び、前記スペーサーの端面に積層される半田層を備えるガラス配線基板と、前記スペーサーの前記端面上に前記半田層を介して接続され、前記ガラス配線基板に重ねられる配線基板と、を有する。
本発明によれば、簡易な製造工程で、ガラス基材に使用される半田量を低減することが可能であり、半田層を積層した際にガラス基材にクラックが発生するのを抑制できる上記のガラス配線基板、及び半導体装置を提供することができる。
図1は、第1の実施形態に係るガラス配線基板の一部を示す平面図である。 図2は、図1のガラス配線基板をF2−F2で切断した状態を示す断面図である。 図3は、第1の実施形態に係るガラス配線基板の変形例を示す断面図である。 図4は、第1の実施形態に係るガラス配線基板の製造工程の第1段階を示す断面図である。 図5は、図4の次の工程段階を示す断面図である。 図6は、図5の次の工程段階を示す断面図である。 図7は、図6の次の工程段階を示す断面図である。 図8は、図7の次の工程段階を示す断面図である。 図9は、図8の次の工程段階を示す断面図である。 図10は、図9の次の工程段階を示す断面図である。 図11は、図10の次の工程段階を示す断面図である。 図12は、図11の次の工程段階を示す断面図である。 図13は、配線基板の第2の実施形態を示す断面図である。 図14は、第2の実施形態に係るガラス配線基板の変形例を示す断面図である。 図15は、第3の実施形態に係るガラス配線基板の一部を示す平面図である。 図16は、図15のガラス配線基板をF16−F16で切断した状態を示す断面図である。 図17は、第3の実施形態に係るガラス配線基板の製造工程の第1段階を示す断面図である。 図18は、図17の次の工程段階を示す断面図である。 図19は、図18の次の工程段階を示す断面図である。 図20は、図19の次の工程段階を示す断面図である。 図21は、図20の次の工程段階を示す断面図である。 図22は、第3の実施形態に係る配線基板の変形例を示す断面図である。
以下、第1の実施形態に係るガラス配線基板1について図1及び図2を用いて詳細に説明する。
図1は、第1の実施形態に係るガラス配線基板1の一部を拡大して示す平面図である。図2は、図1のガラス配線基板をF2−F2で切断した状態を示す断面図である。なお、図2においては、ガラス配線基板1に、ガラス配線基板1とは別の配線基板40を積層した状態示している。図2中、配線基板40は、破線で示している。このように、ガラス配線基板1と上述の配線基板40を重ねて配置し、ガラス配線基板1及び配線基板40が一体に組み合わされたものを半導体装置という。
なお、以下の説明において、同一要素又は同一機能を有する各部分には、同一符号を用いて、重複する説明は省略する。
図1及び図2に示すように、ガラス配線基板1は、ガラス基材10と、スペーサー30と、半田層70と、樹脂層50と、光透過部90と、を備えている。
ガラス基材10は、平板状を有する。ガラス基材10は、一方の主面11に、スペーサー30、半田層70及び樹脂層50が設けられる。ガラス基材10は、光透過性を有する。ガラス基材10は、透明のガラス材料で形成される。ガラス材料の成分またはガラス材料に含有される各成分の配合比率並びにガラス材料の製造方法は特に限定されない。例えば、ガラス材料としては、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、感光性ガラスなどが挙げられるが、ケイ酸塩を主成分とするいずれのガラス材料を用いてもよい。さらに、その他のいわゆるガラス材料を用いても良い。
また、ガラス基材10(ガラス材料)の製造方法としては、フロート法、ダウンドロー法、フュージョン法、アップドロー法、ロールアウト法などが挙げられるが、いずれの方法によって作製されたガラス材料を用いてもよい。ガラス材料の線膨張係数は、例えば−1ppm/K以上15.0ppm/K以下、又は、0.5ppm/K以上8.0ppm/K以下である。また、JISB0601:2013に基づいたガラス基材10の主面11における最大高さ粗さRzは、例えば0.01μm以上5μm以下とし、より好ましくは、0.1μm以上3μm以下である。これは、主面11の凹凸に起因したガラス基材10上に設けられた導体層の断線及び短絡等を抑制できると共に、ガラス基材10上に微細配線を形成することが可能な粗さである。
また、ガラス基材10には反射防止膜またはIRカットフィルター等の機能膜が形成されていてもよい。また、ガラス基材10には強度付与、帯電防止付与、着色、テクスチャー制御などの機能が付与されても良い。これら機能膜の例として、強度付与にはハードコート膜、帯電防止付与には帯電防止膜、着色には光学フィルター膜、テクスチャー制御にはアンチグレア、光散乱膜などが挙げられるが、この限りではない。これら機能膜の形成方法としては、蒸着、スパッタ法、ウエット方式などの表面処理技術が用いられる。
反射防止膜としては、例えば、屈折率が異なる複数の誘電体材料を積層して形成されたものが知られている。誘電体材料を用いた反射防止膜は、使用する波長帯等に応じて、誘電体材料の組み合わせやこれらの屈折率、各誘電体層の層数や積層順序等が異なる。例えば、2種類の誘電体材料を用いる反射防止膜としては、高屈折率材料からなる誘電体層と低屈折率材料からなる誘電体層を交互に積層して形成される反射防止膜が知られている。
一般的に反射防止膜の材料としては、有機材料などが挙げられるが、無機材料を用いることもできる。反射防止膜は任意の反射率・透過率波長特性を実現できるものとし、要求される反射率・透過率が満たされるものであれば、総厚に関しては限定されるものではない。ここで、総厚とは、ガラス基材10に設けられる反射防止膜の厚さの和であり、例えば、一の反射防止膜が設けられる場合には、当該反射防止膜の厚さであり、二の反射防止膜が設けられる場合には、これら反射防止膜の厚さの和である。
高屈折率材料からなる誘電体層には、例えば、五酸化タンタル(Ta)や五酸化ニオブ(Nb)、酸化チタン(TiO)、酸化クロム(Cr)、酸化ジルコニウム(ZrO)、硫化亜鉛(ZnS)等の無機材料を用いることができる。
低屈折率材料からなる誘電体層には、例えば、酸化アルミニウム(Al)、二酸化ケイ素(SiO)、不定比性の酸化ケイ素(SiO2−X,0≦X<1)、フッ化マグネシウム(MgF)等の低屈折率の無機材料を用いることができる。
スペーサー30は、ガラス基材10上に設けられる導体層である。スペーサー30は、いわゆるポスト、または、ピラーと呼称されるものである。
スペーサー30は、図1および図2に示すように、ガラス基材10の主面11に設けられた、例えば、円柱状の突起部である。換言すると、スペーサー30は、例えば、円柱状に構成され、軸方向が主面11の面方向に対して直交する方向で主面11上に配置される。ガラス基材10に設けられたスペーサー30は、図2に示すように、その先端にガラス基材10及び配線基板40と平行な端面31を有する。
ガラス基材10の主面11上にはスペーサー30が少なくとも1つ設けられる。スペーサー30の材料としては、金属材料、樹脂材料、セラミック材料等を用いることができる。第1の実施形態においては、スペーサー30の材料に、加工性または導電性等を考慮して金属材料を用いた。金属材料としては、例えば、銅(Cu)を用いることができる。スペーサー30の径、高さまたは形状は、特に限定されない。スペーサー30は、ガラス配線基板1の種類、図2に破線で示すように重ねて配置される配線基板40の大きさ、質量、及び、ガラス基材10の上におけるスペース等を考慮して、適宜設計される。
なお、第1の実施形態において、ガラス配線基板1に重ねて配置される配線基板40としては、例えば、半導体基板の表面に設けられるトランジスタまたはダイオード等を有する集積回路(IC又はLSI)、シリコン基板(Si基板)、窒化ガリウム基板(GaN基板)、固体撮像素子等を含む。
スペーサー30の直径と高さの割合(直径÷高さ)は10以下であることが望ましい。これにより、スペーサーとして用いられる半田量を少なくすることができる。
なお、スペーサー30の端面31上には、半田層70を積層する前段階の処理として、図示しない表面処理層を設けることもできる。これにより、端面31と半田層70との密着性が上昇する。
表面処理層は、例えば、0.001μmから3μmの厚みを有する単層もしくは複合層よりなる。単層の表面処理層としては、Au、Pd、Sn、Cuのいずれかを、複合層の表面処理層としては、始めに端面31にNiを積層し、次にAuを積層する(Ni/Au)か、または、始めに端面31にPdを積層し、次にAuを積層する(Pd/Au)か、または、始めに端面31にNiを積層し、次にPd、そして、Auを積層する(Ni/Pd/Au)構成を適用することができる。
半田層70は、図2に示すように、別の部品と接続するための外部接続部材として機能する。半田層70は、スペーサー30の端面31に設けられる。半田層70は、配線基板40と接着する。換言すると、半田層70は、スペーサー30の端面31に配線基板40を固定する。配線基板40は、例えば、半導体基板の表面に設けられるトランジスタまたは集積回路(IC又はLSI)等の半導体素子である。なお、半導体基板には、例えば、シリコン基板(Si基板)、窒化ガリウム基板(GaN基板)、又は炭化ケイ素基板(SiC基板)等の無機物を主成分とした基板や、CMOSセンサーまたはCCDセンサーなどの固体撮像素子、有機材料をコアにした半導体パッケージ基板または有機化合物よりなる層間絶縁材料で積層したコアレス基板が用いられる。本実施形態においては、配線基板40は、半導体素子が複数設けられるが、図2においては、固体撮像素子としてのCMOSセンサーである光学デバイス40aが設けられる構成を用いて説明する。
半田層70の形状は、柱状でも半球状でもよい。半田層70は、半田の融点以上でリフローされると半球状をなし、融点以下でリフローされた場合には、図2に示すような層状を構成する。
半田層70は、少なくともSnを含んでなる金属層である。半田層70に用いられる半田は、例えば、Sn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Ag−Cu、又はSn−Bi等から適宜選択される。また、半田層70に用いられる半田の各元素比率は限定されない。また、半田には、異種金属や無機物が含有されていてもよい。
樹脂層50は、図2に示すように、ガラス基材10の主面11側において、当該主面11のスペーサー30と後述する光透過部90とを除いた部分に積層される。図2に示すように、樹脂層50は、ガラス基材10からの高さが、スペーサー30のガラス基材10からの高さよりも低く構成される。
樹脂層50の材料としては、例えば、エポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー等の樹脂材料及びこれらの複合材料を含む。樹脂材料には、感光性材料、非感光性材料のいずれを用いても良いが、製造性の観点から感光性の樹脂材料を用いるのがよく、具体的には、感光性ソルダーレジスト、感光性ポリイミド、感光性ポリベンゾイミダゾールなどを用いるのがより好ましい。
光透過部90は、図1及び図2に示すように、樹脂層50、スペーサー30等が積層されていない領域である。言い換えれば、光透過部90は、ガラス配線基板1において、ガラス基材10の主面11が露出した部分である。例えば、図1に示すように、光透過部90は、樹脂層50の一部に設けられた円形状の開口である。
図2に示すように、光透過部90は、例えば、ガラス配線基板1に設けられる配線基板40の光学デバイス40aと対向する位置に設けられる。光透過部90は、例えば、図2に示すように、ガラス配線基板1に、例えば、配線基板40として、CMOSセンサーなどの光学デバイス40aを搭載する場合の光取り込み口となる。
続いて、第1の実施形態に係るガラス配線基板1の変形例であるガラス配線基板1Aについて、図3を用いて説明する。ガラス配線基板1Aは、スペーサー30とガラス基材10との間にスペーサー30と直径の異なる円柱状のランド層20を設ける構成、及び、スペーサー30がシード層35を有する構成が、ガラス配線基板1と異なる構成である。
ガラス配線基板1Aは、ガラス基材10と、ランド層20と、スペーサー30、半田層70、樹脂層50及び光透過部90を有する。
図2に示したガラス配線基板1は、スペーサー30が、ガラス基材10の主面11に当接した状態で設けられている。これに対し、図3に示すガラス配線基板1Aは、スペーサー30がランド層20の図示上側に接触した状態で設けられる。換言すると、スペーサー30は、ランド層20を介してガラス基材10の主面11に設けられる。
また、図3に示すように、スペーサー30の断面積は、ランド層20の断面積よりも狭くなっている。ここで、スペーサー30の断面積及びランド層20の断面積は、ガラス基材10の主面11の面方向に沿った断面の面積である。換言すると、スペーサー30の直径は、ランド層20の直径よりも小さく構成される。
ランド層20は、シード層23と金属層21とを含む。また、スペーサー30は、シード層35と金属層33とを含む。なお、シード層23は、ガラス基材10と金属層21との接着性を高めるために設けられる。同様にシード層35は、ランド層20とスペーサー30の金属層33との接着性を高めるために設けられる。
シード層23またはシード層35の材料としては、例えば、Cu、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cuなどを単体もしくは複数組み合わせたものを適用することができる。なお、シード層35は、その上に積層されるランド層20に用いられる材料との関係を考慮して適宜選択される。
金属層21及び金属層33は、材料としてNi、Cu、Snなどから選択される金属層であるが、導電率を考慮するとCuを用いるのが最も好ましい。
また、ガラス配線基板1Aは、ガラス基材10の主面11上にランド層20およびスペーサー30を少なくとも1つ備える。なお、ランド層20とスペーサー30の径及び高さは、ガラス配線基板1A上において1つに限定されない。例えば、複数の階層構造に配線基板40を立体的に重ねる場合には、ガラス配線基板1Aは、種々の高さまたは径を有するスペーサー30が適宜配置される。
次に、図4〜図12を参照しながら、第1の実施形態に係るガラス配線基板1およびガラス配線基板1Aの製造方法を説明する。なお、以下では、説明を簡略化するため、図12に示すように、ガラス配線基板1およびガラス配線基板1Aの両方を1つのガラス配線基板において組み合わせたガラス配線基板1Bを用いて、それぞれの製造方法を説明する。また、ガラス配線基板1Bにおいては、ガラス配線基板1のスペーサー30は、シード層35を介してガラス基材10に設ける構成を説明する。
まず、図4に示すように、ガラス基材10の主面11側の全面にシード層23を積層する。シード層23は、例えば、スパッタ法、CVD法または無電解めっき法によって形成される。第1の実施形態では、電気特性、製造の容易性の観点およびコスト面を考慮して、シード層23は、TiとCuを順次積層したTi/Cuのスパッタ被膜を用いた。
なお、第1の実施形態において、ガラス基材10は、ガラス(OA−10G(日本電気硝子株式会社製)、0.5mm厚)を使用した。また、ガラス基材10の線膨張係数は、約4ppm/Kのものを用いた。
次に、図5に示すように、シード層23の上に樹脂層52を形成する。さらに、この樹脂層52の一部に開口部51を形成する。樹脂層52は、例えば、印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等により形成される。第1の実施形態では、フォトリソグラフィー法を用いて樹脂層52を形成した。樹脂層52は、コスト面、電気特性および製造容易性の観点から、感光性樹脂の1つである感光性ドライフィルムレジストとした。また、樹脂層52の厚みは25μmとした。
開口部51は、図5に示すように、樹脂層52の一部を削ることにより形成される。具体的には、開口部51は、レーザーの照射またはフォトリソグラフィー法により樹脂層52の一部を除去することによって形成される。第1の実施形態では、開口部51の径は、φ560μmとなるようにパターニングを行った。なお、開口部51は、ランド層20が最終的に形成される部分である。
次に、図6に示すように、開口部51内に金属層21を積層する。金属層21を形成する方法としては、ウエット処理に代表されるめっき法または真空プロセスに代表されるスパッタ法がある。第1の実施形態において、金属層21は、タクトタイム、コスト面、電気特性及び製造の容易性の観点から電解めっき法を用いて成膜した。また、めっき法は、無電解めっき法または電解めっき法のいずれの方法を用いることができる。なお、例えば、図示しない表面処理層が無電解Ni(ニッケル)めっき皮膜である場合、Niめっき皮膜中にはリンやホウ素などの無機物が含まれていることもある。また、表面処理層がPd(パラジウム)皮膜である場合、Pd皮膜中には、上記無機物以外のW(タングステン)などが含まれていてもよく、例えば、Au/無電解Pd−P/無電解Ni−P皮膜などを形成することができる。または、プレソルダー処理が施されていてもよく、OSP(Organic Solderability Preservative)等の有機皮膜処理が施されてもよい。第1の実施形態では、金属層21の金属種としてCuを用いた。具体的には、開口部51内に、電解銅めっきによる金属層21を積層した。金属層21の厚みは、5μmとなるように調整した。
次に、図7に示すように、樹脂層52を除去する。また、金属層21が形成されていない部分のシード層23も除去する。樹脂層52は、例えばレーザーの照射、又はフォトリソグラフィー法により除去することができる。第1の実施形態では、フォトリソグラフィー法を用いて樹脂層52を除去した。シード層23は、例えばウエットエッチング、またはドライエッチングによって除去することができる。かくして、ガラス基材10の主面11上に、電解銅めっきの金属層21とTi/Cuのシード層23とで構成されるランド層20を得ることができる。
因みに、第1の実施形態のガラス配線基板1Bにおける配線パターンは、例えば、セミアディティブ法によって形成される。
なお、セミアディティブ法とは、簡単に説明すると、Cu層等により形成されたシード層に、所望のパターンを有するレジスト材を積層する工程と、シード層における露出した部分を電解めっき法等により厚膜化する工程と、レジスト材を除去し、薄いシード層をエッチングする工程とを経て配線パターンを得る方法である。
次に、図8に示すように、ランド層20が設けられた状態において、ガラス基材10に開口部53と開口部55と開口部57を有する樹脂層50を形成する。樹脂層50は、例えば、印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の方法で形成することができる。樹脂層50は、製造容易性の観点からスピンコート法、真空ラミネート法または真空プレス法により形成される。
具体的には、樹脂層50は、ガラス基材10の主面11から端面503までの高さが熱硬化後で10μmとなるように感光性ポリイミド層をスピンコート法によって形成される。その後、樹脂層50には、φ500μmの開口部53と、φ300μmの開口部55と、φ200μmの開口部57と、がそれぞれ形成される。なお、開口部53、開口部55、および開口部57の形成には、例えば、フォトリソグラフィー法が用いられる。
次に、図9に示すように、樹脂層50の表面501、ランド層20の端面201及びガラス基材10の主面11上にシード層35を形成する。シード層35は、例えば、スパッタ法、CVD法または無電解めっき法によって形成される。第1の実施形態では、シード層35は、コスト、電気特性、及び製造容易性の観点から、Ti/Cuを用いて形成された。
次に、図10に示されるようにシード層35の図示上側に樹脂層54を形成するとともに、この樹脂層54に開口部53、開口部55を設ける。具体的には、樹脂層54は、感光性ドライフィルムレジストをその高さが100μmとなるようにシード層35の上に積層することにより形成される。その後、開口部53および開口部55がそれぞれフォトリソグラフィー法により形成される。このときの開口部53の径はφ510μmとし、開口部55の径は、φ310μmとした。
樹脂層54の形成方法としては、例えば、印刷法、真空プレス法、真空ラミネート法、ロールラミネート法、スピンコート法、ダイコート法、カーテンコート法、ローラーコート法、又はフォトリソグラフィー法等の方法を用いることができる。第1の実施形態では、製造容易性の観点からスピンコート法、真空ラミネート法または真空プレス法を用いた。
次に、図11に示すように、樹脂層54の開口部53及び開口部55に、金属層33を設ける。金属層33の形成方法としては、印刷法、無電解めっき法、電解めっき法を用いることができる。第1の実施形態では、コスト、電気特性、及び製造容易性を考慮し電解めっき法を用いた。金属層33の形成する方法は、ウエット処理に代表されるめっき法や、真空プロセスに代表されるスパッタ法が知られている。第1の実施形態においては、タクトタイムを考慮すると、めっき法を用いた。
具体的には、電解めっき法により開口部53に金属層33を積層した。同様に、電解めっき法により開口部55に金属層33を積層した。金属層33の高さは、30μmとした。
なお、めっき法は、無電解めっき、電解めっきのいずれの方法も用いることができる。図示しない表面処理層が無電解Niめっき皮膜である場合、Niめっき皮膜中にはリンやホウ素などの無機物が含まれていてもよい。また、各表面処理層がPd皮膜である場合、Pd皮膜中には、上記無機物以外のWなどが含まれていてもよい。例えば、図示しない表面処理層としては、Au/無電解Pd−P/無電解Ni−P皮膜などを成膜することができる。または、各表面処理層は、プレソルダー処理、または、OSP(Organic Solderability Preservative)等の有機皮膜処理が施されてもよい。
金属層33の端面31には、半田層70が設けられる。半田層70の形成方法としては、スクリーン印刷法、半田ボール振込み搭載法、電解めっき法等を用いることができる。第1の実施形態においては、半田積層量の低減と製造容易性の観点から電解めっき法を用いて、半田層70を形成した。また、半田層70は、電解Sn−Agめっきにより形成された。
次に、図12に示すように、樹脂層54を除去する。続いて、シード層35を樹脂層50から除去する。樹脂層54は、レーザーの照射、又はフォトリソグラフィー法等により除去することができる。第1の実施形態では、例えば、フォトリソグラフィー法を用いて樹脂層54を除去した。シード層35は、ウエットエッチング、またはドライエッチングにより除去することができる。
以上説明した図4〜図12の製造工程を経ることによって、ガラス配線基板1Bは、シード層35及び金属層33を含むスペーサー30を得ることができる。この結果、図12に示すように、スペーサー30、ランド層20、光透過部90、樹脂層50およびガラス基材10と、を備えたガラス配線基板1cを得ることができる。
このように、ガラス配線基板1、ガラス配線基板1Aまたはガラス配線基板1Bは、半田層70とガラス基材10との間にスペーサー30を備えている。すなわち、スペーサー30は、半田とガラス基材10との間の応力を緩衝する部材である。また、スペーサー30は、半田の熱を吸収する吸熱体として機能する。また、スペーサー30は、ガラス配線基板1と重ねて配置される配線基板40との距離を一定に規定することができる。さらに、スペーサー30を導電材料で形成することにより、電極として用いることもできる。
このため、半田層70の半田が過冷却により急激に凝集した場合においても、スペーサー30が緩衝するためガラス基材10にクラックが生じることはない。
また、ガラス配線基板1およびガラス配線基板1Aにおいては、配線基板40を多層構造に重ねる場合において、スペーサー30の高さを変えることで、重ねられる配線基板40とガラス配線基板1との間隔を調節することができる。すなわち、従来のように、半田層70を厚くすることにより、ガラス配線基板1と配線基板40との間隔を調節する必要がない。このため、半田層70の半田の使用量は、スペーサー30に配線基板40を固定できる量であればよい。結果、ガラス配線基板1及びガラス配線基板1Aの半田の使用量を低減することができる。また、一箇所に使用される半田量が減ることにより、スペーサー30に積層された半田は急激に吸熱される。これにより、急激な分子の結晶化が生じるため過冷却の発生も低減することができる。
また、スペーサー30は、樹脂層50よりも高く設けられている。このため、重ねて設けられる配線基板40が樹脂層50に当たることがない。また、半田はスペーサー30の端面31に積層されるため、配線基板40の重みにより半田が変形してもスペーサー30よりも配線基板40が低く設置されることがない。このため、製品ごとのロット差を無くすことができる。
また、第1の実施形態においては、スペーサー30に積層される半田の量は少なくてすむため、過冷却が発生しにくい。このため、スペーサー30は、ガラス配線基板1に重ねられる配線基板40にガラス基材を用いる場合において、配線基板40側のクラックも防ぐことができる。
[第2の実施形態]
続いて、第2の実施形態に係るガラス配線基板1Cおよびその変形例であるガラス配線基板1Dについて図13および図14を用いて説明する。なお、第2の実施形態の説明において、第1の実施形態と同様に機能する部材については、同じ符号を付し、その詳細な説明については省略する。
第1の実施形態のガラス配線基板1と第2の実施形態のガラス配線基板1Cとの相違点は、ガラス基材10の主面11に偏光フィルム14が設けられている点である。偏光フィルム14は、例えば、反射防止膜またはIRカットフィルター等である。第2の実施形態のガラス配線基板1Cおよびその変形例であるガラス配線基板1Dにおいて、偏光フィルム14は、ガラス基材10の両面に設けられているが、偏光フィルム14の種類や機能により主面11側のみに設けてもよい。
これら反射防止膜またはIRカットフィルター等の機能膜は、偏光フィルムである必要はなく、多層蒸着膜や液状の材料によるコーティング膜であってもよい。また、機能膜は、他の機能として、例えば、強度付与、帯電防止付与、着色、テクスチャー制御などの機能が付与されても良い。これら機能膜の例として、強度付与を目的とした膜としては、例えば、ハードコート膜が知られている。また、帯電防止付与を目的とした膜としては、例えば、帯電防止膜が知られている。また、着色を目的とした膜としては、光学フィルター膜が知られている。テクスチャー制御を目的とした膜としては、アンチグレア、光散乱膜などが知られている。なお、機能膜は、上記に列挙した限りではない。これらの機能膜の形成方法としては、蒸着、スパッタ法、または、ウエット方式などの表面処理技術が用いることができる。
反射防止膜としては、例えば、屈折率が異なる複数の誘電体材料を積層して形成されたものが知られている。誘電体多層膜を用いた反射防止膜は、使用する波長帯等に応じて、誘電体材料の組み合わせやこれらの屈折率、各誘電体層の層数や積層順序等が異なる。例えば、2種類の誘電体材料を用いる場合には、高屈折率材料からなる誘電体層と低屈折率材料からなる誘電体層が交互に積層される。
反射防止膜の材質は、有機材料が良く知られているが、無機材料を用いることもできる。反射防止膜は、任意の反射率・透過率波長特性を実現できるものとし、要求される反射率・透過率が満たされるものであれば、総厚に関しては限定されるものではない。
このような構造を有するガラス配線基板1Cおよびガラス配線基板1Dは、スペーサー30の上に別の配線基板40が重ねられるときの、半田からの熱、または、半田の熱によるスペーサー30の歪みにより発生する応力からガラス基材10を保護することができる。
また、ガラス配線基板1Cおよびガラス配線基板1Dは、機能膜を有することにより、ガラス基材10に係る外力からガラス基材10を保護し、ガラス基材10の破損を抑制することができる。
[第3の実施形態]
以下、本発明に係る第3の実施形態に係るガラス配線基板1Eについて図15及び図16を用いて説明する。
図15は、第3の実施形態に係るガラス配線基板1Eの一部を示す平面概略図である。図16は、ガラス配線基板1EをF16−F16の構成を示す断面図である。なお、第3の実施形態に係るガラス配線基板1Eの構成のうち、第1の実施形態に係るガラス配線基板1と同様に機能する部材については、同じ符号を付し、その詳細な説明については省略する。
図15及び図16に示すように、ガラス配線基板1Eは、ガラス基材10と、スペーサー30Aと、シード層35と、半田層70と、樹脂層50と、光透過部90と、を備えている。
スペーサー30Aは、ガラス基材10上に設けられる導体層である。スペーサー30Aは、いわゆるポスト、または、ピラーと呼称されるものである。
スペーサー30Aは、図15および図16に示すように、ガラス基材10の主面11に突起状に設けられるとともに、その一部が樹脂層50に当接して設けられる。スペーサー30Aは、端面31側の外周面の少なくとも一部に、樹脂層50と当接する突起部32を有する。例えば、スペーサー30Aは、端面31側が大径となる異なる二つの外径を有する円柱状に構成される。
ガラス基材10の主面11上にはスペーサー30Aが少なくとも1つ設けられる。スペーサー30Aの材料としては、第1の実施形態のスペーサー30と同じ材料が用いられる。なお、本実施形態においては、スペーサー30Aは、シード層35を挟んでガラス基材10に設けられる。なお、スペーサー30Aは、ガラス基材10の主面11に直接設ける構成であってもよい。
次に、図16乃至図21を参照しながら、第3の実施形態に係るガラス配線基板1Eの製造方法を説明する。
まず、図17に示すように、ガラス基材10の上に樹脂層50を形成する。続いて、樹脂層50の一部を除去し、円柱状の開口部55及び光透過部90の形状の開口部57を形成する。開口部55の内径は、スペーサー30Aの小径側の外径と同一径に形成する。
開口部55及び開口部57は、レーザーの照射またはフォトリソグラフィー法により形成する。本実施形態では、例えば、開口部55の内径がφ350μmとなるようにパターニングを行った。
次に、図18に示すように、樹脂層50の表面及びガラス基材10の主面11上にシード層35を形成する。シード層35は、例えば、スパッタ法、CVD法または無電解めっき法によって形成する。本実施形態では、シード層35は、Ti/Cuを用いて形成した。
次に、図19に示されるように、シード層35の上に樹脂層54を形成する。樹脂層54の樹脂材料としては、例えば、感光性ドライフィルムレジストを用いた。樹脂層54は、例えば、シード層35の上にその高さが100μmとなるように形成した。ガラス基材10の開口部55が構成された部分の樹脂層54を除去することにより、開口部55上に円柱状の開口部59を形成する。
開口部59の内径は、開口部55の内径よりも大径であって、且つ、スペーサー30Aの大径側の外径と同一径に形成する。本実施形態では、例えば、開口部59の内径は、φ500μmとなるようにパターニングを行った。開口部55及び開口部59は、スペーサー30Aの形状と同一形状の空間を構成する。
次に、図20に示すように、樹脂層54の開口部55及び開口部59に、金属層33を設ける。金属層33は、開口部55の全部を埋めるとともに、開口部59の一部を埋める高さに形成される。ここで、金属層33は、スペーサー30Aの高さと同じ高さに形成される。
金属層33の形成方法としては、印刷法、無電解めっき法、電解めっき法を用いることができる。本実施形態では、金属層33は、開口部55及び開口部59に電解めっき法により形成する。
金属層33を開口部51の内周面に設けられたシード層35の内側に形成することで、スペーサー30Aの小径側の外周面及び突起部32の小径側の主面にシード層35が一体に設けられる。本実施形態においては、ガラス基材10および樹脂層50と金属層33の間にはシード層35を設けることで、各層との接着性を高めることが可能となる。
次に、図21に示すように、スペーサー30Aの端面31Aに半田層70を設ける。半田層70の形成方法としては、スクリーン印刷法、半田ボール振込み搭載法、電解めっき法などを用いることができる。本実施形態においては、半田層70は、電解めっき法による電解Sn−Agめっきにより形成する。
次に、図16に示すように、ガラス基材10上に形成されている樹脂層54を除去する。樹脂層54の除去方法としては、レーザーの照射、またはフォトリソグラフィー法などを用いることができる。本実施形態では、例えば、フォトリソグラフィー法を用いて樹脂層54を除去する。続いて、ガラス基材10上に形成されているシード層35を樹脂層50から除去する。シード層35の除去方法としては、ウエットエッチング、またはドライエッチングを用いることができる。
以上説明した図16乃至図21の製造工程を経ることによって、ガラス基材10の主面11上にスペーサー30A、樹脂層50及び半田層70を有するガラス配線基板1Eを得ることができる。
このような構造を有するガラス配線基板1Eは、上述の第1の実施形態のガラス配線基板1と同様に、スペーサー30Aを有することで、ガラス基材10にクラックが生じることを防止できる。
また、ガラス配線基板1Eのスペーサー30Aは、スペーサー30Aの突起部32の端面31とは相対する主面が樹脂層50に当接する構成である。このため、スペーサー30Aは、ガラス基材10及び樹脂層50に支持されることから、配線基板40からスペーサー30Aに印加される荷重はガラス基材10及び樹脂層50で受けることになる。即ち、スペーサー30Aからガラス基材10及び樹脂層50に印加された配線基板40の荷重により生じる応力は、ガラス基材10及び樹脂層50に分散されることから、ガラス基材10に印加される応力を低減することが可能となる。結果、ガラス配線基板1Eは、ガラス基材10のクラックを抑制することができる。
また、第3の実施形態に係るガラス配線基板1Eの変形例として、例えば、図22にガラス配線基板1Fを示す。ガラス配線基板1Fは、ガラス配線基板1Eの構成に加えて、樹脂層50の主面50a上に、金属層33及びシード層35を有するスペーサー30Bを設ける構成である。
スペーサー30Bは、スペーサー30と同様に円柱状に構成され、スペーサー30、30Aと同じ材料により構成される。
このようなガラス配線基板1Fは、スペーサー30A及びスペーサー30Bを備えることにより配線基板40の上方にさらに他の配線基板40Aを配置することが可能となる。これにより、ガラス配線基板1Fは、複数の配線基板40、40Aを高密度にガラス基材10の上に設けることができる。
なお、本発明は上述の実施形態及び変形例に限定されるものではない。例えば、ガラス配線基板1のスペーサー30は、ガラス基材10の主面11に直接的に設置されているが、ガラス配線基板1A、1Bと同じようにシード層35を設けて配置することも可能である。すなわち、ガラス基材10と半田層70との間に所定の間隔を設けることができればよい。また、スペーサー30は、導電性材料に限られない。すなわち、種々の樹脂材料やセラミック材料を用いて形成することも可能である。
また、上述した例では、ガラス配線基板1、1Aのスペーサー30、30Aは、円柱状の構成を説明したがこれに限定されず、四角柱状やガラス基材10の主面11の面方向に沿って一方向に延びる壁状であってもよい。
また、ガラス配線基板1Fに示したスペーサー30Bは、例示的に、異なる2つの外径を有する円柱状に構成され、スペーサー30Bの大径部により突起部32を形成する構成を説明したがこれに限定されない。スペーサー30Bの突起部32は、樹脂層50と当接することで、スペーサー30Bからガラス基材10に印加される荷重(応力)を分散可能であれば、適宜設定できる。このため、スペーサー30Bは、異なる幅を有する四角柱状に構成されていてもよい。また、スペーサー30Bは、複数の板状の突起部32がスペーサー30Bの端面31側の外周面に設けられる構成であってもよい。なお、この他、本発明の要旨を逸脱しない範囲で種々変形実施可能であるのは勿論である。
1…ガラス配線基板、1A…ガラス配線基板、1B…ガラス配線基板、1C…ガラス配線基板、1D…ガラス配線基板、1E…ガラス配線基板、1F…ガラス配線基板、10…ガラス基材、11…主面、14…偏光フィルム、20…ランド層、21…金属層、23…シード層、30…スペーサー、30A…スペーサー、30B…スペーサー、31…端面、31A…端面、32…突起部、33…金属層、35…シード層、40…配線基板、50…樹脂層、51…開口部、52…樹脂層、53…開口部、54…樹脂層、55…開口部、57…開口部、70…半田層、90…光透過部、201…端面、501…表面、503…端面。

Claims (9)

  1. 平板状に形成されたガラス基材と、
    前記ガラス基材の一方の主面に突起状に設けられたスペーサーと、
    前記スペーサーの端面に積層される半田層と、
    を備えることを特徴とするガラス配線基板。
  2. 前記スペーサーは、前記主面からの高さが、前記ガラス基材に積層される他の部材よりも高く形成されていることを特徴とする請求項1に記載のガラス配線基板。
  3. 前記スペーサーは、前記ガラス基材にシード層を介して設けられていることを特徴とする請求項1に記載のガラス配線基板。
  4. 前記スペーサーは、導電性材料で構成され、前記ガラス基材に設けられたランド層と接触して設けられることを特徴とする請求項1に記載のガラス配線基板。
  5. 前記他の部材は、前記ガラス基材上に設けられた樹脂層であることを特徴とする請求項2に記載のガラス配線基板。
  6. 前記ガラス基材の少なくとも一方の前記主面に機能膜が設けられ、前記機能膜の上に前記スペーサー及び前記樹脂層が形成されていることを特徴とする請求項5に記載のガラス配線基板。
  7. 前記スペーサーは、前記端面上に前記半田層を介して前記ガラス配線基板に重ねられる配線基板が接続され、
    前記樹脂層は、前記配線基板に設けられる光学デバイスと対向する位置に、前記ガラス基材を露出する開口部を有していることを特徴とする請求項5に記載のガラス配線基板。
  8. 前記スペーサーは、前記スペーサーの外周面に前記樹脂層の主面と当接する突起部を有することを特徴とする請求項5に記載のガラス配線基板。
  9. 平板状に形成されたガラス基材、前記ガラス基材の一方の主面に突起状に設けられたスペーサー、及び、前記スペーサーの端面に積層される半田層を備えるガラス配線基板と、
    前記スペーサーの前記端面上に前記半田層を介して接続され、前記ガラス配線基板に重ねられる配線基板と、
    を有することを特徴とする半導体装置。
JP2016087278A 2015-12-14 2016-04-25 ガラス配線基板及び半導体装置 Active JP6786860B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015243430 2015-12-14
JP2015243430 2015-12-14

Publications (2)

Publication Number Publication Date
JP2017112346A true JP2017112346A (ja) 2017-06-22
JP6786860B2 JP6786860B2 (ja) 2020-11-18

Family

ID=59081037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016087278A Active JP6786860B2 (ja) 2015-12-14 2016-04-25 ガラス配線基板及び半導体装置

Country Status (1)

Country Link
JP (1) JP6786860B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273392A (ja) * 1987-05-01 1988-11-10 Seiko Epson Corp 基板の実装構造
JPH0451169U (ja) * 1990-09-03 1992-04-30
JPH04188891A (ja) * 1990-11-22 1992-07-07 Victor Co Of Japan Ltd 端子接続方法
JPH10104424A (ja) * 1996-09-27 1998-04-24 Hitachi Ltd 偏光板および液晶表示装置
JP2004031498A (ja) * 2002-06-24 2004-01-29 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2007173583A (ja) * 2005-12-22 2007-07-05 Olympus Corp 積層実装構造体
JP2008130601A (ja) * 2006-11-16 2008-06-05 Mitsubishi Electric Corp 基板間接続構造の製造方法、基板間接続構造およびパッケージ
JP2009070882A (ja) * 2007-09-11 2009-04-02 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
US20100288525A1 (en) * 2009-05-12 2010-11-18 Alcatel-Lucent Usa, Incorporated Electronic package and method of manufacture
CN102598288A (zh) * 2009-09-24 2012-07-18 Msg里松格莱斯股份公司 用于制造带有承载衬底上的结构元件的布置的方法和布置以及用于制造半成品的方法和半成品
WO2013190925A1 (ja) * 2012-06-22 2013-12-27 株式会社村田製作所 電子部品モジュール

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63273392A (ja) * 1987-05-01 1988-11-10 Seiko Epson Corp 基板の実装構造
JPH0451169U (ja) * 1990-09-03 1992-04-30
JPH04188891A (ja) * 1990-11-22 1992-07-07 Victor Co Of Japan Ltd 端子接続方法
JPH10104424A (ja) * 1996-09-27 1998-04-24 Hitachi Ltd 偏光板および液晶表示装置
JP2004031498A (ja) * 2002-06-24 2004-01-29 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2007173583A (ja) * 2005-12-22 2007-07-05 Olympus Corp 積層実装構造体
US20070164444A1 (en) * 2005-12-22 2007-07-19 Olympus Corporation Stacked mounting structure
JP2008130601A (ja) * 2006-11-16 2008-06-05 Mitsubishi Electric Corp 基板間接続構造の製造方法、基板間接続構造およびパッケージ
JP2009070882A (ja) * 2007-09-11 2009-04-02 Kyushu Institute Of Technology 半導体チップパッケージ及びその製造方法
US20100288525A1 (en) * 2009-05-12 2010-11-18 Alcatel-Lucent Usa, Incorporated Electronic package and method of manufacture
CN102598288A (zh) * 2009-09-24 2012-07-18 Msg里松格莱斯股份公司 用于制造带有承载衬底上的结构元件的布置的方法和布置以及用于制造半成品的方法和半成品
JP2013506275A (ja) * 2009-09-24 2013-02-21 エムエスゲー リトグラス アクチエンゲゼルシャフト キャリア基板上の部品を伴う配列の製造方法、配列および半製品の製造方法、並びに、半製品
WO2013190925A1 (ja) * 2012-06-22 2013-12-27 株式会社村田製作所 電子部品モジュール

Also Published As

Publication number Publication date
JP6786860B2 (ja) 2020-11-18

Similar Documents

Publication Publication Date Title
US11412615B2 (en) Electronic component and method of producing electronic component
JP7083600B2 (ja) キャパシタ内蔵ガラス回路基板及びその製造方法
US10923439B2 (en) Core substrate, multi-layer wiring substrate, semiconductor package, semiconductor module, copper-clad substrate, and method for manufacturing core substrate
JP6665838B2 (ja) インダクタ部品
JP7444210B2 (ja) キャパシタ内蔵ガラス回路基板
US11516911B2 (en) Glass circuit board and stress relief layer
JP2018107256A (ja) ガラス配線板、半導体パッケージ基板、半導体装置、及び半導体装置の製造方法
JP2019102572A (ja) ガラスコア、多層配線基板、及びガラスコアの製造方法
JP2019114723A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
WO2016117122A1 (ja) 配線板の製造方法、および配線板
JP6786860B2 (ja) ガラス配線基板及び半導体装置
JP2019197791A (ja) キャパシタ内蔵ガラス基板、及びキャパシタ内蔵回路基板
US20180192510A1 (en) Wiring substrate and method for manufacturing the same
JP6946745B2 (ja) ガラス回路基板及びその製造方法
US20220199508A1 (en) Electronic device and manufacturing method thereof
JP7009958B2 (ja) キャパシタ内蔵ガラス基板の製造方法
JP2019016653A (ja) 導電基板、電子部品搭載基板および導電基板の製造方法
JP2006173333A (ja) 多層配線基板構造
JP2023046275A (ja) 配線基板ユニットおよび配線基板ユニットの製造方法
KR20240063896A (ko) 지지체가 부착된 기판 및 반도체 장치
JP2018170439A (ja) 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法
JP2018148067A (ja) 配線基板および固体撮像素子
JP2018125485A (ja) 配線基板及び配線基板の製造方法、並びに配線基板を含む電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6786860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250