JP2017111351A - 光回路の作製方法 - Google Patents

光回路の作製方法 Download PDF

Info

Publication number
JP2017111351A
JP2017111351A JP2015246762A JP2015246762A JP2017111351A JP 2017111351 A JP2017111351 A JP 2017111351A JP 2015246762 A JP2015246762 A JP 2015246762A JP 2015246762 A JP2015246762 A JP 2015246762A JP 2017111351 A JP2017111351 A JP 2017111351A
Authority
JP
Japan
Prior art keywords
layer
optical circuit
optical
laminated
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015246762A
Other languages
English (en)
Other versions
JP6543183B2 (ja
Inventor
淳 阿部
Atsushi Abe
淳 阿部
雅之 伊東
Masayuki Ito
雅之 伊東
幹隆 井藤
Mikitaka Itou
幹隆 井藤
俊海 小湊
Toshimi Kominato
俊海 小湊
淳 森
Atsushi Mori
淳 森
優生 倉田
Masao Kurata
優生 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2015246762A priority Critical patent/JP6543183B2/ja
Publication of JP2017111351A publication Critical patent/JP2017111351A/ja
Application granted granted Critical
Publication of JP6543183B2 publication Critical patent/JP6543183B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Integrated Circuits (AREA)

Abstract

【課題】複数の導波路間のガラス転移温度条件の制約を緩和することができる積層光回路の作製方法を提供する。
【解決手段】積層光回路81の作製方法は、基板11、21上に、基板11、21側から、下部のクラッド層12、22、コア15、25および上部のクラッド層16、26が積層された単層光回路10、20を作製する工程と、2つの単層光回路10、20の上部のクラッド層16、26の表面同士が対向するように、各単層光回路10、20を接合する工程と、接合された単層光回路10、20の一方の基板21を取り除く工程とを含む。
【選択図】図3

Description

本発明は、複数の光導波路を備えた積層型光回路の作製方法に関する。
石英系光回路を構成する光導波路は、石英ガラス基板、またはシリコン基板上に、石英系ガラスを主たる材料として用いて作製される。この光導波路は、伝播損失が低く、信頼性・安定性が高く、加工性が良く、石英系光ファイバとの整合性が良く、低損失で高い信頼性を有した形態で標準的な通信用石英系光ファイバと接続される等の特徴を有している。
上記光導波路で構成されたY分岐パワースプリッター、マッハ・ツェンダ干渉計(MZI: Mach-Zehnder Interferometer)、MZIを利用した光スイッチ、およびアレイ導波路型波長合分波器(AWG:Arrayed Waveguide Grating)などの光回路(PLC:Planar Lightwave Circuits)の開発が進められている。これらの光回路は、構築が進められつつある波長分割多重(WDM)光伝送システムを基盤としたフォトニックネットワークシステムの重要なキーデバイスとなっている(非特許文献1、2、3参照)。
石英系光導波路は、主として以下のように作製される。まず、石英基板またはシリコン基板上に、基板側から、下層クラッド層、コア層を形成する。次に、フォトリソグラフィー技術、及び反応性イオンエッチング技術により、所望のコアパターンを加工した後に、コア層上に上部クラッド層を形成する。このようにして、光の伝播するコア、およびクラッド構造を備える光導波路が形成される。この光導波路において所望のパターンを形成することにより、Y分岐パワースプリッター、MZI、AWGを含む様々な光回路を作製することができる。(非特許文献3、4)。
上記のような光回路デバイスは、フォトニックネットワークの高度化に向けた進展と共に、小型化、高集積化、高機能化、高性能化および低コスト化といった要求に応えるため、様々な研究開発が進められている。その一例は、1チップ上で複数機能を実現するために、複数素子の集積を図る1チップ集積化に向けた開発である。この1チップ複合集積化により、ファイバ接続点が削減できることに加え、複数のチップをファイバで接続する場合と比べてファイバとの接続損失が低減できる。また、ファイバ実装ボード上におけるファイバの取り回しスペースが小さくなり、この点において、実装ボード上のデバイスの小型化が実現できる。従来のデバイスとして、AWGと、光強度を調整する可変光減衰器(VOA)と、信号光の一部を分岐するタップと、光強度をモニターするためのフォトディテクター(PD)とを1チップに集積した複合集積光回路などが知られている(非特許文献3,5)。
さらに、複数のAWG、SWおよびVOAなどを集積したROADM(Reconfigurable optical add drop multiplexer)に対応した集積光回路も知られている。
今後、実装ボード上における光回路の占有面積(フットプリント)を小さくして更なる集積化を図るために、積層された光導波路層を2層以上有する多層型光回路を実現する技術の重要度は高い。この多層型光回路は、多層コアを備えることになるが、この多層コアの機能を利用する新たな光デバイスの研究開発も進められている。一例としては、光回路と、LCOS(Liquid Crystal on Silicon)や、MEMS(micro electro mechanical system)を用いた、波長選択スイッチ(Wavelength Selective Switch:WSS)などの機能を実現した光デバイスなどがあげられる。特許文献1および特許文献2に示されるWSS光デバイスは、積層光回路を用いることにより、より小型に作製することが可能となる。
図1は、従来の多層型光回路の作製方法を示してある(非特許文献6)。先ず、基板111上に、基板側から、下層クラッド層112と、ガラス膜113とを生成する(図1(a))。ガラス膜113の屈折率は、クラッド層112よりも屈折率の高い。ガラス膜113は、火炎堆積(FHD)法、スパッタリング法、CVD法などにより形成する。
次に、フォトリソグラフィーおよび反応性イオンエッチング(RIE)技術を用いて、ガラス膜113を所望のパターンに加工し、第1のコア114を生成する(図1(b))。その後、下層クラッド層112および第1のコア114の露出部分上に、上層クラッド層115を形成し(図1(c))、上層クラッド層115を平坦化する(図1(d))。この平坦化処理は、研磨または熱処理により行うことができる。このようにして、第1の導波路層が作製される。
なお、上層クラッド層115は、上述した下層クラッド層112と同様に、火炎堆積(FHD)法、スパッタリング法またはCVD法などによりガラス層を形成することにより生成することができる。
次に、上層クラッド層115上に、ガラス膜116を生膜する(図1(e))。そして、図1(b)で示したものと同様に、フォトリソグラフィーおよび反応性イオンエッチング(RIE)技術を用いて、ガラス膜116を所望のパターンに加工し、第2のコア層117を生成する(図1(f))。その後、上層クラッド層115および第2のコア117の露出部分上に、上層クラッド層118を形成する(図1(g))。このようにして、第2の導波路層が作製される。
上記第2の導波路層以降の第nの導波路層(n=3,4,・・・)を備える積層光回路は,図1(d)〜図1(g)を繰り返すことにより、作製することができる。
特開2010−117564号公報 特開2009−168840号公報
Y. Hibino, IEEE CIRCUITS & DEVICES, Nov., 2000, pp. 21-27. A. Himeno, et al., J. Sel. Top. Q.E., vol. 4, 1998, pp. 913-924. M. Abe, J. Cer. Soc. J., 2008, pp. 1063-1070. M. Kawachi, Opt. Quantum Electron., 22, 1990, pp. 391-416. I. Ogawa, et al., Proc. LEOS2005, TuL1, pp. 268-269. Senichi Suzuki, et al., Integrated-Optic Ring Resonators with Two Stacked Layers of Silica Waveguide on Si, Photon. Tech. Lett., 1992, pp. 1256.
上述した従来の積層光回路の作製方法では、ガラス膜の作製時またはそれ以降の熱処理時に、積層されるガラス膜が安定するようにする必要がある。このため、下層のガラス膜のガラス転移温度または軟化点温度が上層のガラス膜より高くなるように、ガラスの付加成分を調整するようにするのが一般的である。下層のガラス膜のガラス転移温度(転移点)または軟化温度(軟化点)が、上層のガラス層より低い場合には、下層のガラス膜は、上層のガラス膜の形成時またはパターン化時における熱処理により軟化するので、下層の土台が揺らぐこととなる。その結果、上層のパターンが歪んだり、その歪みが下層の光回路に影響したりし、積層光回路全体の光学特性が劣化し得る。
通常は、光回路の積層数が増えるほど、下層のガラス膜のガラス転移温度または軟化点温度を上層のガラス膜より高くする必要があるので、それらの温度調整が難しくなる。仮に温度調整が適切に行われなかった場合、積層光回路の光学特性が損なわれる場合がある。また、上層の導波路作製時、フォトリソグラフィー、露光工程において、下層の導波路によって散乱光や迷光を生じることとなり、導波路作製の誤差精度が低くなり、結果として、光回路全体の光学特性が劣化し得る。これは、導波路の層数が増えるほど顕著に生じる。
また、光回路チップの一部のみを積層して導波路とする場合、上述した従来の光回路の作製方法では、導波路を一層ずつ積層することになるので、非効率的である。
本発明は、このような状況下において鑑みてなされたものであり、フォトリソグラフィー、パターン化露光工程の困難さを回避し、複数の導波路層間のガラス転移温度条件の制約を緩和することができる積層光回路の作製方法を提供することを目的とする。
上記の課題を解決するため、本発明は、基板上に、基板側から、下部のクラッド層、コアおよび上部のクラッド層が積層された単層光回路を作製する工程と、前記作製された2つの単層光回路の前記上部のクラッド層の表面同士が対向するように、各単層光回路を接合する工程と、前記接合された単層光回路の一方の基板を取り除く工程とを含む。
ここで、本発明は、前記基板が取り除かれて露出したクラッド層上に、前記作製された別の単層光回路の前記上部クラッド層の表面が接合するように、当該単層光回路を接合する工程をさらに含むようにしてもよい。
前記接合する工程では、クラッド層の表面同士が対向するように、2つの単層光回路の位置決めを行う工程を含むようにしてもよい。
前記接合する工程では、接合面のクラッド層を研磨する工程を含むようにしてもよい。
本発明によれば、複数の導波路間のガラス転移温度条件の制約を緩和することができる。又、フォトリソグラフィー、パターン化露光工程の困難さを回避することができる。
従来の積層型光回路の作製方法を説明するための図である。 実施形態の積層型光回路を作製するために積層される単層光回路の作製方法の一例を説明するための図である。 複数の単層光回路を積層するようにした積層型光回路の作製方法の一例を説明するための図である。 ホットプレス装置の構成例を示す概略図である。 3層積層型光回路の構成例を示す図である。 図5の3層積層型光回路としてのアレイ導波路格子波長合分波器において、第2の光回路における透過スペクトル特性の一例を示す図である。 アレイ導波路格子波長合分波器の透過光学特性の一例を示す図である。
以下、本発明の一実施形態における積層型光回路について説明する。積層型光回路は、1つの導波路層を有する単層光回路10が積層されたものである。先ず、この単層光回路10の作製方法について、図1を参照して説明する。
[単層光回路の作製方法]
図2は、単層光回路10の作製方法を説明するための図である。
図2に示すように、基板11上に、基板側から、下層クラッド層11と、ガラス層13とを生成する(図2(a))。基板11は、例えばSi基板である。ガラス層13の屈折率は、下層クラッド層12よりも屈折率の高い。
この実施形態では、下層クラッド層11は、熱酸化膜層に、火炎堆積(FHD)法を用いて生成し、その下層クラッド層11上に、スパッタリングによりSiO2-Ta2O5ガラス層13を堆積する。
次に、加工マスク層14を形成した(図2(b))後、フォトリソグラフィー技術を用いて、加工マスク層14の露光処理およびパターン化処理を行う(図2(c))。その後、反応性イオンエッチング(RIE)により、ガラス層13を所望のパターンに加工し、コア15を生成する(図2(d))。
残留した加工マスク層14は除去し(図2(e))、下層クラッド層12およびコア15の露出部分上に、上層クラッド層16を形成し、上層クラッド層16でコア15を埋め込む(図2(f))。
このようにして、1つの導波路層(クラッド層12,16およびコア15)を備える単層光回路10が作製される。なお、図2において、クラッド層12,16に対するコアの比屈折率差(Δ)は、2.5%とする。また、クラッド層12の厚みは20μmであり、コア15のサイズは3.5μm×4.0μm(幅×高さ)である。
次に、本実施形態の積層型光回路51の作製方法について、図2〜図4を参照して説明する。図3は、積層型光回路51の作製方法の一例を説明するための図である。図4は、ホットプレス装置5のホットプレスチャンバー50内の様子を説明するための図である。
この積層型光回路51は、2つの単層光回路10,20を接合することによって得られる。単層光回路20の作製方法は、図2(a)〜図2(f)に示したものと同一である。すなわち、単層光回路20は、単層光回路10と同様に、基板21上に、下層クラッド層22と、コア25と、上層クラッド層26とを備える。ここで、単層光回路20では、下層クラッド層22の厚みは5μmとし、上層クラッド層26の厚みは10μmとする。
先ず、2つの単層光回路10,20を準備する(図3(a))。次に、対応する上層クラッド層同士が対向して接合するように、2つの単層光回路10,20の接合位置を調整して(図3(b))、2つの単層光回路10,20を接合する(図3(c))。このとき、各上層クラッド層は研磨されており、平坦な面上で単層光回路10,20を接合することができる。
そして、ドライエッチングにより基板21を取り除く(図3(d))。このようにして、2つの導波路層を備える積層型光回路81が作製される。
上述した図3の作製方法は、ホットプレス装置5によって実現される。
図4に示すホットプレス装置5において、ホットプレスチャンバー50内には、ヒーター51と、第1の光回路ホルダー52と、第2の光回路ホルダー53と、第1のIR(Infrared Camera)カメラ54と、第2のIR(Infrared Camera)カメラ55と、マイクロスコープ56と、スコープホルダー57とを備える。
図4の例では、第1の光回路ホルダー52には、単層光回路10が保持され、第2の光回路ホルダー53には、単層光回路20が保持される。IRカメラ54,55は、対応する光回路ホルダー内に設けられており、単層光回路10,20を撮像する。
光回路ホルダー53は、図4に示す上下方向R1に沿って、単層光回路20を可動させることができるように構成されている。
マイクロスコープ56は、2つの単層光回路10,20の間に取り付けられる。スコープホルダー57は、2つの単層光回路10,20の接合位置を調整するため、図4に示す左右方向R2に沿って可動するように構成されている。
図3(b)において、2つの単層光回路10,20の接合位置は、IRカメラ54,55およびマイクロスコープ56で確認される。このとき、上記接合位置の調整が必要な場合は、光回路ホルダー53または/およびスコープホルダー57によって単層光回路20が各方向R1,R2に沿って移動する。これにより、単層光回路10,20の適切な位置決めが実施できる。位置調整後、マイクロスコープ56は、光回路上部の空間領域から離れた位置へ移動する。
図3(c)において、2つの単層光回路10,20は、次のようにして接合される。位置調整後,光回路をそのまま上面同士を接触させ,上部光回路ホルダー53と下部光回路ホルダー52で挟み、基板間にわずかに圧力(約3N)を印加した後,ホットプレスチャンバー50内を真空にする。ホットプレスのヒーター51により加熱し、900℃迄昇温した後、さらに約100Nまで加圧し、その後、加圧したまま、室温まで徐々に冷却することにより、第1の光回路10と第2の光回路20の上面同士を接着する。
以上では、図3および図4を参照して、2つの単層光回路10,20を接合する場合について説明したが、積層する単層光回路の数は、3つ以上とすることもできる。
例えば、図5は、3つの単層光回路10,20,30を接合した場合の3層積層型光回路(積層光回路)82の構成例を示す図であって、(a)は3層積層型光回路82の断面図、(b)は3層積層型光回路82としてのAWG(Arrayed Waveguide Grating)波長合分波器の斜視図、を示す。
単層光回路30の構成は、単層光回路20と同一である。すなわち、単層光回路30は、基板31上に、下層クラッド層32と、コア35と、上層クラッド層36とを備える。下層クラッド層32の厚みは5μmとし、上層クラッド層36の厚みは10μmとする。
図5(a)の積層光回路82の例では、図3(d)に示した積層光回路82のクラッド層22の上に、単層光回路30の上層クラッド層36が接合され(図3(c)のクラッド層16,26同士の接合と同様)、さらに単層光回路30の基板31が取り除いてある(図3(d)の基板21の除去と同様)。
図6は、積層光回路82としてのAWG波長合分波器において、第2の導波路層における透過スペクトル特性を示してある。第2の導波路層は、図5のクラッド層22,26およびコア25を備える層を意味する。
図6に示した透過スペクトル特性によると、良好な分波特性が得られていることがわかる。なお、第2の導波路層以外の第1の導波路層(図5のクラッド層12,16およびコア15)および第3の導波路層(図5のクラッド層32,36およびコア35)についても同様に良好な分波特性を得ることができた。
一般に、AWG波長合分波器は、そのアレイ導波路部分またはスラブ導波路部分で生じる歪、作製誤差があると、透過スペクトル特性を著しく損ねる。しかし、上述のとおり、本実施形態の積層光回路82の透過スペクトル特性は良好であることから、導波路が良好に作製されている。
以上説明したように、本実施形態の積層光回路81の作製方法は、基板11上に、基板側から、下部のクラッド層12、コア15および上部のクラッド層16が積層された単層光回路10を作製する工程と、作製された2つの単層光回路10,20の上部のクラッド層16,26の表面同士が対向するように、各単層光回路10,20を接合する工程と、接合された単層光回路の一方の基板21を取り除く工程とを含む。ここで、各単層光回路10,20の作製方法は同じになるので、コアとなるガラス膜のガラス転移温度または軟化点温度は、各層に関し、すべて同じ温度にすることができる。この点で、上層のガラス膜より下層のガラス膜の方が高くなるように、ガラスの付加成分を調整するようにしていた従来の場合(図1)に比べて、複数の導波路層間のガラス転移温度条件の制約を緩和することができる。
また、1乃至複数層に積層された光回路の上で、成膜、フォトリソグラフィー、露光、加工といった工程による導波路作製を行うことなく、高精度な積層型光回路を作製することができる。
なお、本実施形態の具体的な構成は、変更することもできる。
2つの単層光回路の接合方法は、改変することができる。例えば、図3(c)において、研磨した2つの単層光回路10,20のクラッド層16,26上面を清浄にした後、接着剤によって、単層光回路10,20を接合するようにしてもよい。接着材としては、例えば、硬化収縮率が3%以下の熱硬化型接着剤が考えられる。この接着材の硬化は、250℃まで昇温するようにして実現さる。この場合、上層クラッド層26の厚みは、好ましくは、15μmである。
このようにしても、上記実施形態の積層光回路81と同様の積層光回路82を作製することができる。
図7は、かかる積層光回路82としてのAWG波長合分波器において、第2の導波路層における透過スペクトル特性を示してある。
図7から、本実施形態の積層光回路82の透過スペクトル特性も良好であることから、導波路が良好に作製されていることがわかる。
以上、実施形態および変形例について詳述してきたが、実施形態の中で個別に述べた変形例等は実施形態の積層光回路81,82と組み合わせて実施することができる。また、上述した材料、圧力、温度および層の厚さは本実施形態に限られるものではなく、本実施形態の要旨を逸脱しない範囲の設計変更は自由にできる。例えば、コアとなるガラス材料が、SiO2-GeO2ガラス,SiO2-TiO2ガラス,SiOxガラス,SiON等のいずれであっても作製可能である。
又、上部クラッド層の平坦化工程において、面精度の平均が概ね1nm以下の水準まで平坦化し、上部クラッド層の接合面に、原子やイオンを照射し、接合面を活性化すると、常温でも光回路と光回路を接合することが可能である。
11,21,31 基板
12,22,32 下層クラッド層
15,25,35 コア
16,26,36 上層クラッド層
81,82 積層光回路

Claims (6)

  1. 基板上に、基板側から、下部のクラッド層、コアおよび上部のクラッド層が積層された単層光回路を作製する工程と、
    前記作製された2つの単層光回路の前記上部のクラッド層の表面同士が対向するように、各単層光回路を接合する工程と、
    前記接合された単層光回路の一方の基板を取り除く工程と
    を含むことを特徴とする積層光回路の作製方法。
  2. 前記基板が取り除かれて露出したクラッド層上に、前記作製された別の単層光回路の前記上部クラッド層の表面が接合するように、当該単層光回路を接合する工程をさらに含む、請求項1に記載の積層光回路の作製方法。
  3. 前記接合する工程では、クラッド層の表面同士が対向するように、2つの単層光回路の位置決めを行う工程を含むことを特徴とする請求項1に記載の積層光回路の作製方法。
  4. 前記接合する工程では、接合面のクラッド層を研磨する工程を含むことを特徴とする請求項1ないし3のいずれか1項に記載の積層光回路の作製方法。
  5. 前記接合する工程では、接合対象の単層光回路の上部のクラッド層上面に接着材を塗布し、前記接着材を介して単層光回路同士を接着して固着することを特徴とする請求項1ないし4に記載の積層光回路の作製方法。
  6. 前記接合する工程では、前記単層光回路に押圧し、昇温することを特徴とする請求項1ないし4に記載の積層光回路の作製方法。
JP2015246762A 2015-12-17 2015-12-17 光回路の作製方法 Active JP6543183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015246762A JP6543183B2 (ja) 2015-12-17 2015-12-17 光回路の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015246762A JP6543183B2 (ja) 2015-12-17 2015-12-17 光回路の作製方法

Publications (2)

Publication Number Publication Date
JP2017111351A true JP2017111351A (ja) 2017-06-22
JP6543183B2 JP6543183B2 (ja) 2019-07-10

Family

ID=59080668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015246762A Active JP6543183B2 (ja) 2015-12-17 2015-12-17 光回路の作製方法

Country Status (1)

Country Link
JP (1) JP6543183B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001154049A (ja) * 1999-11-24 2001-06-08 Toppan Printing Co Ltd 光配線層の製造方法並びに光・電気配線基板の製造方法
JP2001194501A (ja) * 2000-01-13 2001-07-19 Susumu Noda 半導体装置の製造方法及び製造装置
US20030123792A1 (en) * 2001-12-21 2003-07-03 Ngk Insulators, Ltd. Two-dimensional optical element array, two dimensional waveguide apparatus and methods for manufacturing the same
JP2005017816A (ja) * 2003-06-27 2005-01-20 Fuji Xerox Co Ltd 積層型高分子光導波路及びその製造方法
JP2007293244A (ja) * 2006-03-31 2007-11-08 Hitachi Chem Co Ltd 多層光導波路
JP2009109920A (ja) * 2007-10-31 2009-05-21 Nippon Telegr & Teleph Corp <Ntt> 平面型光導波路用樹脂シート、それを用いた平面型光導波路、およびその製造方法
JP2011253012A (ja) * 2010-06-01 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> 積層コアを有する光導波回路の作製方法およびこの光導波回路を含む光信号処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001154049A (ja) * 1999-11-24 2001-06-08 Toppan Printing Co Ltd 光配線層の製造方法並びに光・電気配線基板の製造方法
JP2001194501A (ja) * 2000-01-13 2001-07-19 Susumu Noda 半導体装置の製造方法及び製造装置
US20030123792A1 (en) * 2001-12-21 2003-07-03 Ngk Insulators, Ltd. Two-dimensional optical element array, two dimensional waveguide apparatus and methods for manufacturing the same
JP2005017816A (ja) * 2003-06-27 2005-01-20 Fuji Xerox Co Ltd 積層型高分子光導波路及びその製造方法
JP2007293244A (ja) * 2006-03-31 2007-11-08 Hitachi Chem Co Ltd 多層光導波路
JP2009109920A (ja) * 2007-10-31 2009-05-21 Nippon Telegr & Teleph Corp <Ntt> 平面型光導波路用樹脂シート、それを用いた平面型光導波路、およびその製造方法
JP2011253012A (ja) * 2010-06-01 2011-12-15 Nippon Telegr & Teleph Corp <Ntt> 積層コアを有する光導波回路の作製方法およびこの光導波回路を含む光信号処理装置

Also Published As

Publication number Publication date
JP6543183B2 (ja) 2019-07-10

Similar Documents

Publication Publication Date Title
JP6154465B2 (ja) 能動及び受動構造を備えたフォトニック回路を製造する方法
KR20140027917A (ko) 광도파로 및 그 제조방법
US6385362B1 (en) Hybrid integrated optical add-drop multiplexer
US10935722B1 (en) CMOS compatible material platform for photonic integrated circuits
US20130156369A1 (en) RING RESONATORS HAVING Si AND/OR SiN WAVEGUIDES
JP2011253012A (ja) 積層コアを有する光導波回路の作製方法およびこの光導波回路を含む光信号処理装置
JP4719417B2 (ja) 光集積回路用の機械的なビーム操縦
JP6543183B2 (ja) 光回路の作製方法
JP3796183B2 (ja) 石英系光導波路部品
JP4643924B2 (ja) 格子変調型フォトニック結晶波長フィルタ及びこれを用いたアレイ型波長合分波器並びにこれらの製造方法
JP3963255B2 (ja) 光導波路
JP2014134593A (ja) 光導波路デバイスおよびその製造方法
KR20010022120A (ko) 광소자 제조방법 및 그 광소자
JP5244085B2 (ja) 平面光波回路及び平面光波回路の製造方法
JP2005266005A (ja) フォトニック結晶を備えた光回路およびその製造方法
JP3941613B2 (ja) 光導波回路および光導波回路モジュール
JP3224087B2 (ja) 光導波路の製造方法
JP2006133798A (ja) 石英系光導波路部品
Choi et al. Design and fabrication of a novel 1310 nm/1550 nm directional coupler wavelength demultiplexer
Zhu et al. Back-end integration of multilayer photonics on silicon
KR20120055297A (ko) 분기형 광도파로 및 그 제조방법
JP6131285B2 (ja) 光導波路素子
Wosinski Silica-on-silicon technology for photonic integrated devices
JP2014170050A (ja) 多層光導波路構造およびその製造方法
JP2004077624A (ja) 光導波路の位置合わせ方法および光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190614

R150 Certificate of patent or registration of utility model

Ref document number: 6543183

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150