JP2017111351A - 光回路の作製方法 - Google Patents
光回路の作製方法 Download PDFInfo
- Publication number
- JP2017111351A JP2017111351A JP2015246762A JP2015246762A JP2017111351A JP 2017111351 A JP2017111351 A JP 2017111351A JP 2015246762 A JP2015246762 A JP 2015246762A JP 2015246762 A JP2015246762 A JP 2015246762A JP 2017111351 A JP2017111351 A JP 2017111351A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical circuit
- optical
- laminated
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
【解決手段】積層光回路81の作製方法は、基板11、21上に、基板11、21側から、下部のクラッド層12、22、コア15、25および上部のクラッド層16、26が積層された単層光回路10、20を作製する工程と、2つの単層光回路10、20の上部のクラッド層16、26の表面同士が対向するように、各単層光回路10、20を接合する工程と、接合された単層光回路10、20の一方の基板21を取り除く工程とを含む。
【選択図】図3
Description
図2は、単層光回路10の作製方法を説明するための図である。
12,22,32 下層クラッド層
15,25,35 コア
16,26,36 上層クラッド層
81,82 積層光回路
Claims (6)
- 基板上に、基板側から、下部のクラッド層、コアおよび上部のクラッド層が積層された単層光回路を作製する工程と、
前記作製された2つの単層光回路の前記上部のクラッド層の表面同士が対向するように、各単層光回路を接合する工程と、
前記接合された単層光回路の一方の基板を取り除く工程と
を含むことを特徴とする積層光回路の作製方法。 - 前記基板が取り除かれて露出したクラッド層上に、前記作製された別の単層光回路の前記上部クラッド層の表面が接合するように、当該単層光回路を接合する工程をさらに含む、請求項1に記載の積層光回路の作製方法。
- 前記接合する工程では、クラッド層の表面同士が対向するように、2つの単層光回路の位置決めを行う工程を含むことを特徴とする請求項1に記載の積層光回路の作製方法。
- 前記接合する工程では、接合面のクラッド層を研磨する工程を含むことを特徴とする請求項1ないし3のいずれか1項に記載の積層光回路の作製方法。
- 前記接合する工程では、接合対象の単層光回路の上部のクラッド層上面に接着材を塗布し、前記接着材を介して単層光回路同士を接着して固着することを特徴とする請求項1ないし4に記載の積層光回路の作製方法。
- 前記接合する工程では、前記単層光回路に押圧し、昇温することを特徴とする請求項1ないし4に記載の積層光回路の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015246762A JP6543183B2 (ja) | 2015-12-17 | 2015-12-17 | 光回路の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015246762A JP6543183B2 (ja) | 2015-12-17 | 2015-12-17 | 光回路の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017111351A true JP2017111351A (ja) | 2017-06-22 |
JP6543183B2 JP6543183B2 (ja) | 2019-07-10 |
Family
ID=59080668
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015246762A Active JP6543183B2 (ja) | 2015-12-17 | 2015-12-17 | 光回路の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6543183B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001154049A (ja) * | 1999-11-24 | 2001-06-08 | Toppan Printing Co Ltd | 光配線層の製造方法並びに光・電気配線基板の製造方法 |
JP2001194501A (ja) * | 2000-01-13 | 2001-07-19 | Susumu Noda | 半導体装置の製造方法及び製造装置 |
US20030123792A1 (en) * | 2001-12-21 | 2003-07-03 | Ngk Insulators, Ltd. | Two-dimensional optical element array, two dimensional waveguide apparatus and methods for manufacturing the same |
JP2005017816A (ja) * | 2003-06-27 | 2005-01-20 | Fuji Xerox Co Ltd | 積層型高分子光導波路及びその製造方法 |
JP2007293244A (ja) * | 2006-03-31 | 2007-11-08 | Hitachi Chem Co Ltd | 多層光導波路 |
JP2009109920A (ja) * | 2007-10-31 | 2009-05-21 | Nippon Telegr & Teleph Corp <Ntt> | 平面型光導波路用樹脂シート、それを用いた平面型光導波路、およびその製造方法 |
JP2011253012A (ja) * | 2010-06-01 | 2011-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 積層コアを有する光導波回路の作製方法およびこの光導波回路を含む光信号処理装置 |
-
2015
- 2015-12-17 JP JP2015246762A patent/JP6543183B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001154049A (ja) * | 1999-11-24 | 2001-06-08 | Toppan Printing Co Ltd | 光配線層の製造方法並びに光・電気配線基板の製造方法 |
JP2001194501A (ja) * | 2000-01-13 | 2001-07-19 | Susumu Noda | 半導体装置の製造方法及び製造装置 |
US20030123792A1 (en) * | 2001-12-21 | 2003-07-03 | Ngk Insulators, Ltd. | Two-dimensional optical element array, two dimensional waveguide apparatus and methods for manufacturing the same |
JP2005017816A (ja) * | 2003-06-27 | 2005-01-20 | Fuji Xerox Co Ltd | 積層型高分子光導波路及びその製造方法 |
JP2007293244A (ja) * | 2006-03-31 | 2007-11-08 | Hitachi Chem Co Ltd | 多層光導波路 |
JP2009109920A (ja) * | 2007-10-31 | 2009-05-21 | Nippon Telegr & Teleph Corp <Ntt> | 平面型光導波路用樹脂シート、それを用いた平面型光導波路、およびその製造方法 |
JP2011253012A (ja) * | 2010-06-01 | 2011-12-15 | Nippon Telegr & Teleph Corp <Ntt> | 積層コアを有する光導波回路の作製方法およびこの光導波回路を含む光信号処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6543183B2 (ja) | 2019-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6154465B2 (ja) | 能動及び受動構造を備えたフォトニック回路を製造する方法 | |
KR20140027917A (ko) | 광도파로 및 그 제조방법 | |
US6385362B1 (en) | Hybrid integrated optical add-drop multiplexer | |
US10935722B1 (en) | CMOS compatible material platform for photonic integrated circuits | |
US20130156369A1 (en) | RING RESONATORS HAVING Si AND/OR SiN WAVEGUIDES | |
JP2011253012A (ja) | 積層コアを有する光導波回路の作製方法およびこの光導波回路を含む光信号処理装置 | |
JP4719417B2 (ja) | 光集積回路用の機械的なビーム操縦 | |
JP6543183B2 (ja) | 光回路の作製方法 | |
JP3796183B2 (ja) | 石英系光導波路部品 | |
JP4643924B2 (ja) | 格子変調型フォトニック結晶波長フィルタ及びこれを用いたアレイ型波長合分波器並びにこれらの製造方法 | |
JP3963255B2 (ja) | 光導波路 | |
JP2014134593A (ja) | 光導波路デバイスおよびその製造方法 | |
KR20010022120A (ko) | 광소자 제조방법 및 그 광소자 | |
JP5244085B2 (ja) | 平面光波回路及び平面光波回路の製造方法 | |
JP2005266005A (ja) | フォトニック結晶を備えた光回路およびその製造方法 | |
JP3941613B2 (ja) | 光導波回路および光導波回路モジュール | |
JP3224087B2 (ja) | 光導波路の製造方法 | |
JP2006133798A (ja) | 石英系光導波路部品 | |
Choi et al. | Design and fabrication of a novel 1310 nm/1550 nm directional coupler wavelength demultiplexer | |
Zhu et al. | Back-end integration of multilayer photonics on silicon | |
KR20120055297A (ko) | 분기형 광도파로 및 그 제조방법 | |
JP6131285B2 (ja) | 光導波路素子 | |
Wosinski | Silica-on-silicon technology for photonic integrated devices | |
JP2014170050A (ja) | 多層光導波路構造およびその製造方法 | |
JP2004077624A (ja) | 光導波路の位置合わせ方法および光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6543183 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |