JP2017078982A - 基準電圧発生回路 - Google Patents

Abstract

【課題】十分広い温度範囲において平滑な温度特性を得ることができる基準電圧発生回路を提供する。【解決手段】温度特性が異なる複数個を組み合わせて形成した各基準電圧源Ｉは、ピーク電圧となる温度が異なる固有の温度特性を有する所定の基準電圧Ｖｒｅｆを生成する基準電圧生成部Ａ、基準電圧Ｖｒｅｆとフィードバック電圧ＦＢとを比較して出力トランジスタＣを制御する増幅回路Ｂ、出力端子ＯＵＴに基準出力電圧ＶＲＥＦを生成する出力トランジスタＣ、出力電圧が基準出力電圧ＶＲＥＦになるように調整可能するとともにフィードバック電圧ＦＢを生成する電圧調整部Ｄを有して各基準出力電圧ＶＲＥＦのうちの最大の最大基準出力電圧ＶＲＥＦＭＡＸが出力端子ＯＵＴを介して出力されるようにした。【選択図】 図１

Description

本発明は基準電圧発生回路に関し、特に広い温度範囲において使用される半導体製品を駆動する電圧源に適用して有用なものである。

近年、半導体製品に要求される使用温度範囲（例えば、−５０℃〜１５０℃）は拡大の傾向にあり、常温時を２５℃として基準出力電圧を調整している従来技術に係る基準電圧発生回路では、広範な温度範囲で所定の基準出力電圧を高精度かつ安定的に得ることができないという問題を生起している。特に、電源用半導体製品の基準出力電圧には広範な温度範囲において平坦な温度特性が求められるのに対し、レギュレータ、スイッチング電源等は、発熱等でＩＣ内の温度が高温になる。この結果、従来技術に係る基準電圧発生回路では負荷安定度が悪化するという問題を生起している。

なお、特許文献１〜特許文献３には平坦な温度特性となるように工夫した基準電圧発生回路が提案されている。

特開２０１３−１６１２５８号公報 特開２０１４−１８６７１４号公報 特開２００８−２９３４０９号公報

ところで、上記特許文献１は、最低動作電圧が小さく、小電力を出力するとともに、フラットな温度特性を任意に得ることを目的とするものであるが、基本的に一個の基準電圧源により所定範囲のフラットな温度特性を得るようにしたものであるため、例えば−５０℃〜１５０℃程度の広い温度範囲の温度特性をフラットにする用途に供するには十分ではない。

特許文献２は、製造工程にバラツキがあっても平坦な温度特性を得ることができるように工夫したものである。ところが、特許文献２に開示する基準電圧発生回路は、単位基準電圧発生回路を複数個並列に形成し、その後複数の単位基準電圧発生回路中、最も温度特性が平坦なものを選択するというものであるため、残りの単位基準電圧発生回路は廃棄せざるを得ず、歩留まりの悪化を招来するばかりでなく、温度特性に関しては本質的に一個の基準電圧源で形成した場合と変わるところはなく、広範囲の温度特性の十分な平滑化を実現し得るものではない。

特許文献３は、プロセス変動、温度変動および電源電圧変動による基準電圧のバラツキを低減させるように工夫したものである。しかしながら、特許文献３も特許文献１と同様に、一個の基準電圧源により所定範囲のフラットな温度特性を得るようにしたものであるため、広い温度範囲の温度特性をフラットにする用途に供するには十分ではない。

本発明は、上記従来技術に鑑み、十分広い温度範囲において平滑な温度特性を得ることができる基準電圧発生回路を提供することを目的とする。

上記目的を達成する本発明の第１の態様は、
環境温度に対する出力電圧特性を表す温度特性が異なる複数の基準電圧源を組み合わせて形成した基準電圧発生回路であって、
前記各基準電圧源は、基準電圧生成部と、増幅回路、出力トランジスタ、電圧調整部および出力端子をそれぞれ有しており、
さらに前記基準電圧生成部は、ピーク電圧となる温度が異なる固有の温度特性を有する所定の基準電圧を生成し、
前記増幅回路は、前記基準電圧と前記電圧調整部からフィードバックされるフィードバック電圧とを比較して両者が一致するように前記出力トランジスタを制御し、
前記出力トランジスタは、前記出力端子に接続されて前記出力端子に生成される出力電圧を制御し、
前記電圧調整部は、前記出力端子に接続され、前記出力電圧が所定の基準出力電圧になるように調整可能に形成されるとともに、当該電圧調整部で検出される電圧を前記フィードバック電圧とし、
前記出力端子は、纏めて一本の共通出力端子に接続され、各基準出力電圧のうちの最大電圧である最大基準出力電圧が前記共通出力端子に得られるように構成したものであることを特徴とする基準電圧発生回路にある。

本態様によれば、各基準電圧生成部で生成される基準電圧に基づき電圧調整部における調整により出力端子に、ピーク電圧を与える温度が異なる固有の温度特性を有する所定の基準出力電圧を生成させることができる。さらに、各基準出力電圧のうち最大の最大基準出力電圧を共通出力端子を介して出力させることができる。ここで、最大基準出力電圧は、単独の基準電圧源では両端部が低下する傾向を示す各温度特性の両端部の領域の低下電圧を、別の基準電圧源のより大きな基準出力電圧で代替した特性となる。この結果、当該基準電圧発生回路の最終的な最大基準出力電圧の温度特性を、各基準電圧生成部の各温度特性の温度範囲を重畳した広い温度範囲で平坦な特性を有するものとすることができる。

本発明の第２の態様は、
第１の態様に記載する基準電圧発生回路において、
前記基準電圧生成部は、定電流生成部と定電圧生成部とを有しており、
前記定電流生成部は、飽和結線された第１のＭＯＳトランジスタとゲートとソースが接続されたディプレッション型の第２のＭＯＳトランジスタとを直列に接続して形成し、
前記定電圧生成部は、前記第１のＭＯＳトランジスタとミラー接続した第３のＭＯＳトランジスタと、前記増幅回路を兼用する第４のＭＯＳトランジスタとを直列に接続して前記第４のＭＯＳトランジスタのゲート・ソース間電圧で前記基準電圧を生成する一方、
前記出力トランジスタは、前記定電圧生成部に対してソースフォロアとなるよう前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとの間からゲートに接続された第５のＭＯＳトランジスタで形成し、
前記電圧調整部は、前記第４のＭＯＳトランジスタのゲートに前記フィードバック電圧を供給するように構成したことを特徴とする基準電圧発生回路にある。

本態様によれば、各基準電圧発生回路の定電流生成部で生成した定電流に基づき定電圧生成部で第４のＭＯＳトランジスタのゲート・ソース間電圧として規定される電圧で所定の基準電圧を得る。ここで、電圧調整部からは、出力端子を所定の基準出力電圧になるように調整した状態で検出される所定の電圧がフィードバック電圧として、第４のＭＯＳトランジスタに供給され、ソースフォロアとなっている出力トランジスタの出力を制御する。この結果、各出力端子には、各定電圧生成部で生成した、基準電圧に基づき固有の温度特性を有する所定の基準出力電圧が安定的に生成される。

本発明の第３の態様は、
第２の態様に記載する基準電圧発生回路において、
前記定電流生成部は、その第１のＭＯＳトランジスタを、前記定電圧生成部の第３のＭＯＳトランジスタにそれぞれ共通にミラー接続することにより各定電圧生成部に共通に形成したものであることを特徴とする基準電圧発生回路にある。

本態様によれば、定電流生成部を複数の定電圧生成部で共用することができる。この結果、定電流生成部における部品点数や、消費電流の削減を図り得ばかりでなく、定電流生成部の特性を容易に揃えることもできる。

本発明の第４の態様は、
第２または第３の態様に記載する基準電圧発生回路において、
前記電圧調整部は、一端が前記出力トランジスタおよび前記出力端子にそれぞれ接続されるとともに、複数の抵抗素子を直列に接続して構成するとともに、前記出力端子にそれぞれ基準出力電圧が生成されるように調整した状態で前記抵抗素子の分割比で規定される前記フィードバック電圧を第４のＭＯＳトランジスタのゲートにそれぞれ供給するように構成することにより各定電圧生成部および各出力トラジスタに共通に形成したものであることを特徴とする基準電圧発生回路にある。

本態様によれば、電圧調整部を複数の基準電圧源で共用することができる。この結果、電圧調整部における部品点数や、消費電流の削減を図り得ばかりでなく、電圧調整部の特性を容易に揃えることもできる。

本発明の第５の態様は、
第２〜第４の態様のいずれか一つに記載する基準電圧発生回路において、
前記出力トランジスタと直列にスイッチング素子を接続して出力トランジスタを選択的に動作させるように構成したことを特徴とする基準電圧発生回路にある。

本態様によれば、スイッチング素子のＯＮ／ＯＦＦにより動作させる出力トランジスタを選択することができる。この結果、電圧調整部における所定の基準出力電圧の調整を各定電圧生成部ごとに個別かつ容易に調整することができる。

本発明によれば、当該基準電圧発生回路の共通出力端子から得る最大基準出力電圧の温度特性を、各基準電圧生成部の各温度特性の温度範囲を重畳した広い温度範囲で平坦な特性を有するものとすることができる。

本発明に係る基準電圧発生回路を示すブロック図である。 本発明の第１の実施形態に係る基準電圧発生回路を示す回路図である。 図２に示す基準電圧発生回路の温度特性を示す特性図である。 本発明の第２の実施形態に係る基準電圧回路を示す回路図である。 本発明の第３の実施形態に係る基準電圧発生回路を示す回路図である。 図５に示す基準電圧発生回路の温度特性を示す特性図である。

図１は本発明の基準電圧発生回路を示すブロック図である。同図に示すように、本発明に係る基準電圧発生回路は、環境温度に対する出力電圧特性を表す温度特性がそれぞれ異なる複数の基準電圧源Ｉ−１,Ｉ−２,・・・,Ｉ−Ｎ（Ｎは自然数）を組み合わせて形成したものである。

各基準電圧源Ｉ−１,Ｉ−２,・・・,Ｉ−Ｎは、基準電圧生成部Ａ−１,Ａ−２,・・・,Ａ−Ｎ、増幅回路Ｂ−１,Ｂ−２,・・・,Ｂ−Ｎ、出力トランジスタＣ−１,Ｃ−２,・・・,Ｃ−Ｎ、電圧調整部Ｄ−１,Ｄ−２,・・・,Ｄ−Ｎおよび出力端子ＯＵＴ−１，ＯＵＴ−２，・・・，ＯＵＴ−Ｎをそれぞれ有している。

ここで、基準電圧生成部Ａ−１,Ａ−２,・・・,Ａ−Ｎは、ピークとなる温度が固有の温度特性を有する所定の基準電圧Ｖｒｅｆ−１, Ｖｒｅｆ−２,・・・, Ｖｒｅｆ−Ｎを生成する。基準電圧Ｖｒｅｆ−１, Ｖｒｅｆ−２,・・・, Ｖｒｅｆ−Ｎは増幅回路Ｂ−１,Ｂ−２,・・・,Ｂ−Ｎの一方の入力となる。増幅回路Ｂ−１,Ｂ−２,・・・,Ｂ−Ｎの他方の入力には、電圧調整部Ｄ−１,Ｄ−２,・・・,Ｄ−Ｎから所定のフィードバック電圧ＦＢ−１,ＦＢ−２,・・・,ＦＢ−Ｎが供給される。電圧調整部Ｄ−１,Ｄ−２,・・・,Ｄ−Ｎは、出力トランジスタＣ−１,Ｃ−２,・・・,Ｃ−Ｎを介して制御される出力端子ＯＵＴ−１，ＯＵＴ−２，・・・，ＯＵＴ−Ｎの電圧が所定の基準出力電圧ＶＲＥＦ−１, ＶＲＥＦ−２,・・・, ＶＲＥＦ−Ｎになるように調整するとともに、基準出力電圧ＶＲＥＦ−１, ＶＲＥＦ−２,・・・, ＶＲＥＦ−Ｎを与えるフィードバック電圧ＦＢ−１,ＦＢ−２,・・・,ＦＢ−Ｎを増幅回路Ｂ−１,Ｂ−２,・・・,Ｂ−Ｎにフィードバックする。この結果、増幅回路Ｂ−１,Ｂ−２,・・・,Ｂ−Ｎの出力で出力トランジスタＣ−１,Ｃ−２,・・・,Ｃ−Ｎが制御され、出力端子ＯＵＴ−１，ＯＵＴ−２，・・・，ＯＵＴ−Ｎが所定の基準出力電圧ＶＲＥＦ−１, ＶＲＥＦ−２,・・・, ＶＲＥＦ−Ｎに保持される。Ｎ個の出力端子ＯＵＴ−１，ＯＵＴ−２，・・・，ＯＵＴ−Ｎは、並列に接続されて一本の共通出力端子ＯＵＴ_ＣＯＭに纏められている。したがって、共通出力端子ＯＵＴ_ＣＯＭには基準出力電圧ＶＲＥＦ−１, ＶＲＥＦ−２,・・・, ＶＲＥＦ−Ｎのうちの最大電圧である最大基準出力電圧ＶＲＥＦ_ＭＡＸが出力される。

このように本発明においては、基準電圧源Ｉ−１,Ｉ−２,・・・,Ｉ−ＮをＮ個、並列に接続して基準電圧回路を形成しており、各基準電圧源Ｉ−１、・・・Ｉ−Ｎの各基準電圧生成部Ａ−１,Ａ−２,・・・,Ａ−Ｎで生成される基準電圧Ｖｒｅｆ−１, Ｖｒｅｆ−２,・・・, Ｖｒｅｆ−Ｎが異なっていても、電圧調整部Ｄ−１,Ｄ−２,・・・,Ｄ−Ｎでの調整により、所定の基準で合わせ込んだ基準出力電圧ＶＲＥＦ−１, ＶＲＥＦ−２,・・・, ＶＲＥＦ−Ｎが出力トランジスタＣ−１,Ｃ−２,・・・,Ｃ−Ｎを介して出力端子ＯＵＴ−１，ＯＵＴ−２，・・・，ＯＵＴ−Ｎに生成される。ここで、基準出力電圧ＶＲＥＦ−１, ＶＲＥＦ−２,・・・, ＶＲＥＦ−Ｎは、基準電圧Ｖｒｅｆ−１, Ｖｒｅｆ−２,・・・, Ｖｒｅｆ−Ｎの温度特性を反映した固有の温度特性を有している。そこで、基準出力電圧ＶＲＥＦ−１, ＶＲＥＦ−２,・・・, ＶＲＥＦ−Ｎの中から温度分布に沿って最大の基準出力電圧ＶＲＥＦ−１, ＶＲＥＦ−２,・・・, ＶＲＥＦ−Ｎを選択することで得られる最大基準出力電圧ＶＲＥＦ_ＭＡＸは、広い温度範囲で平坦な温度特性を有するものとなる。

次に、上記基準電圧発生回路のさらに具体的な構成の実施形態を説明する。図２は本発明の第１の実施形態に係る基準電圧発生回路を示す回路図である。同図に示すように、本形態は、図１に示す基準電圧生成部Ａが２段の場合である。さらに詳言すると、定電流生成部１と定電圧生成部２−１とで一つの基準電圧生成部Ａ−１（図１参照；以下同じ）を形成するとともに、定電流生成部１と定電圧生成部２−２とで他の基準電圧生成部Ａ−２（図１参照；以下同じ）を形成している。すなわち、本形態では、定電圧生成部１は、２個の基準電圧生成部Ａ−１，Ａ−２で共用している。このように共用することで、定電流生成部１を構成する素子の部品点数や、消費電流の削減を図り得るばかりでなく、定電流生成部１の特性を容易に揃えることもできる。ただ、このように構成とすることは必須ではない。

さらに、定電流生成部１は、飽和結線された第１のＭＯＳトランジスタＴＲ１とゲートとソースが接続されたディプレッション型の第２のＭＯＳトランジスタＴＲ２とを直列に接続して形成してある。定電圧生成部２−１は、第１のＭＯＳトランジスタＴＲ１とミラー接続した第３のＭＯＳトランジスタＴＲ３−１と、増幅回路Ｂ（図１参照；以下同じ）を兼用する第４のＭＯＳトランジスタＴＲ４−１とを直列に接続して第４のＭＯＳトランジスタＴＲ４−１のゲート・ソース間電圧ＶＧＳ−１で基準電圧Ｖｒｅｆ―１を生成する。同様に、定電圧生成部２−２は、第１のＭＯＳトランジスタＴＲ１とミラー接続した第３のＭＯＳトランジスタＴＲ３−２と、増幅回路Ｂ（図１参照）を兼用する第４のＭＯＳトランジスタＴＲ４−２とを直列に接続して第４のＭＯＳトランジスタＴＲ４−２のゲート・ソース間電圧ＶＧＳ−２で基準電圧Ｖｒｅｆ−２を生成する。

ここで、基準電圧Ｖｒｅｆ−１、Ｖｒｅｆ−２はピーク電圧となる温度が異なる固有の温度特性を有している。本形態では基準電圧Ｖｒｅｆ−１のピーク電圧が基準電圧Ｖｒｅｆ−２のピーク電圧よりも低い温度でピークとなる温度特性を持つように設定してある。かかる設定は第４のＭＯＳトランジスタＴＲ４−１，４−２のＷ／Ｌ（Ｗ＝ＭＯＳトランジスタのチャンネル幅、Ｌ＝チャンネルの長さ）を選択することで任意に設定することができる。

基準電圧源Ｉ−１（図１参照；以下同じ）の出力トランジスタとなる第５のＭＯＳトランジスタＴＲ５−１は、第３のトランジスタＴＲ３−１と第４のトランジスタＴＲ４−１との間に、そのゲートが接続されるとともに、定電圧生成部２−１にソースフォロアとなるようにそのソースが出力端子ＯＵＴ−１に接続されている。同様に、他の基準電圧源Ｉ−２（図１参照；以下同じ）の出力トランジスタとなるＭＯＳトランジスタＴＲ５−２は、第３のトランジスタＴＲ３−２と第４のＭＯＳトランジスタＴＲ４−２との間に、そのゲートが接続されるとともに、定電圧生成部２−２にソースフォロアとなるようにそのソースが出力端子ＯＵＴ−２に接続されている。ここで、各基準電圧源Ｉの出力端子ＯＵＴ−１，ＯＵＴ−２は並列に接続され、共通出力端子ＯＵＴ_ＣＯＭとして一本に纏められている。この結果、共通出力端子ＯＵＴ_ＣＯＭには基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２のうち最大の最大基準出力電圧ＶＲＥＦ_ＭＡＸが生成される。

複数段の基準電圧源Ｉを並列に接続した場合、出力トランジスタＣにより出力される複数種類の基準出力電圧ＶＲＥＦは、所定の基準で合わせ込んでおく必要がある。すなわち、本形態は基準電圧源Ｉが２段の場合であるので、２種類の基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２を生成する。そこで、ＭＯＳトランジスタ５−１により出力される基準出力電圧ＶＲＥＦ−１を低温時に最大値となる特性に設定しておき、ＭＯＳトランジスタＴＲ５−２により出力される基準電圧ＶＲＥＦ−２を高温時に最大値となる特性に設定する。すなわち第４のＭＯＳトランジスタＴＲ４−１，ＴＲ４−２のＷ／Ｌを適宜設定するとともに、所定の温度（本形態では２５℃）でそれぞれの温度特性曲線を交差させるように基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２が同じ値になるように調整する必要がある。電圧調整部Ｄは、かかる調整を行うためのものである。

そこで、電圧調整部Ｄは、一端が出力端子ＯＵＴ−１，ＯＵＴ−２にそれぞれ接続されるとともに他端が接地されており、出力トランジスタであるＭＯＳトランジスタＴＲ５−１，ＴＲ５−２の出力電圧がそれぞれ所定の基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２になるように調整可能に形成されている。そして、電圧調整部Ｄで検出される電圧をフィードバック電圧ＦＢ−１,ＦＢ−２として第４のＭＯＳトランジスタＴＲ４−１、ＴＲ４−２にフィードバックしている。

さらに、本形態における電圧調整部Ｄは、複数（本形態では３個）の抵抗素子Ｒ１，Ｒ２，Ｒ３を直列に接続して構成するとともに、基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２がそれぞれ生成されるように調整した状態で抵抗素子Ｒ１，Ｒ２，Ｒ３の分割比で規定されるフィードバック電圧ＦＢ−１，ＦＢ−２を第４のＭＯＳトランジスタＴＲ４−１、ＴＲ４−２のゲートにそれぞれ供給するように構成してある。すなわち、本形態では、電圧調整部Ｄは、２個の基準電圧源Ｉで共用している。このように共用することで、電圧調整部Ｄでの消費電流の削減を図り得ばかりでなく、電圧調整部Ｄの特性を容易に揃えることもできる。ただ、このように構成とすることは必須ではない。なお、本形態のように電圧調整部Ｄを一個で形成した場合における抵抗素子Ｒ１，Ｒ２，Ｒ３の分割比の決定方法に関しては後に詳述する。

かかる本形態によれば、各定電圧生成部２−１，２−２で生成される基準電圧Ｖｒｅｆ−１，Ｖｒｅｆ−２に基づき電圧調整部Ｄにおける調整により出力端子ＯＵＴ−１, ＯＵＴ−２に、ピーク電圧を与える温度が異なる固有の温度特性を有する２種類の基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２を生成させ、さらに各基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２のうち最大の最大基準出力電圧ＶＲＥＦ_ＭＡＸを共通出力端子ＯＵＴ_ＣＯＭに選択的に出力させることができる。すなわち、本形態は２段の基準電圧源Ｉ−１，Ｉ−２を有するので、図３の温度特性に示すように、ピーク電圧を与える温度が異なる２種類の温度特性を重畳した温度特性を有するものとなる。

この結果、本形態では、単独の基準電圧源Ｉでは、図３に点線で示すように、端部が低下する傾向を示す２種類の基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２のうち大きい方を選択することができる。このため、図３中に太線で示す最大基準出力電圧ＶＲＥＦ_ＭＡＸは、単独の基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２の温度特性の両端部の領域の低下電圧を、別のより大きな基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２で代替した特性となる。この結果、共通出力端子ＯＵＴ_ＣＯＭを介して得られる最終的な出力電圧である最大基準出力電圧ＶＲＥＦ_ＭＡＸの温度特性を、各基準電圧生成部Ｉの各基準電圧ＶＲＥＦ−１，ＶＲＥＦ−２の温度範囲を重畳した広い温度範囲で平坦な特性を有するものとすることができる。

図４は、本発明の第２の実施の形態に係る基準電圧回路を示す回路図である。同図に示すように、本形態に係る基準電圧回路では、出力トランジスタであるＭＯＳトランジスタＴＲ５−１，ＴＲ５−２に直列にスイッチング素子であるＭＯＳトランジスタＴＲ６−１，ＴＲ６−２を接続しており、ＭＯＳトランジスタＴＲ６−１，ＴＲ６−２のＯＮ／ＯＦＦ状態を組み合わせることにより抵抗素子Ｒ１〜Ｒ３の抵抗値の調整による基準電圧Ｖｒｅｆ−１，Ｖｒｅｆ−２の調整を容易かつ合理的に実施し得るように工夫したものである。なお、本形態は、スイッチング素子としてのＭＯＳトランジスタＴＲ６−１，ＴＲ６−２を追加した点を除き、他は図２に示す基準電圧回路とまったく同一である。そこで、同一部分には同一番号を付し、重複する説明は省略する。

上述の如き本形態によれば、スイッチング素子であるＭＯＳトランジスタＴＲ６−１，ＴＲ６−２のＯＮ／ＯＦＦ状態の組み合わせにより動作させる出力トランジスタであるＭＯＳトランジスタＴＲ５−１，ＴＲ５−２を選択することができる。この結果、電圧調整部Ｄにおける抵抗素子Ｒ１〜Ｒ３の分割比に基づく基準出力電圧ＶＲＥＦ−１，ＶＲＥＦ−２の調整を各定電圧生成部２−１，２−２ごとに個別かつ容易に実施することができる。具体的には、次の手順の調整作業を実行する。ここで、基準出力電圧ＶＲＦ−１の調整の場合にはＭＯＳトランジスタＴＲ６−１をＯＮ、ＭＯＳトランジスタＴＲ６−２をＯＦＦの状態としておく。また、基準出力電圧ＶＲＦ−２の調整の場合にはＭＯＳトランジスタＴＲ６−１をＯＦＦ、ＭＯＳトランジスタＴＲ６−２をＯＮの状態としておく。

ここで、計算手順をまた、簡素化するため調整前の抵抗素子Ｒ１，Ｒ２の抵抗値は十分小さいものとする。例えば、フューズにより短絡されている状態として考える。

＜手順１＞
Ｒ１＋Ｒ２＝｛Ｒ３×（目標値−初期値２）／初期値２｝となるように抵抗値を調整する。これは、例えば抵抗素子Ｒ１〜Ｒ３のトリミング処理により良好に行うことができる。ここで、目標値は、例えば２５℃でのＶＲＥＦ−２の電圧であり、初期値２は調整前のＶＲＥＦ２の計測値である。

＜手順２＞
Ｒ２＝［｛（Ｒ１＋Ｒ２＋Ｒ３）×初期値１／目標値｝−Ｒ３］となるように抵抗値を調整する。これは、例えば抵抗素子Ｒ１〜Ｒ３のトリミング処理により良好に行うことができる。ここで、初期値１は調整前のＶＲＥＦ−１の計測値である。

＜手順３＞
Ｒ１＝｛（Ｒ１＋Ｒ２）−Ｒ２｝となるように抵抗値を調整する。これも、手順１，２と同様のトリミング処理により行う。

図５は本発明の第３の実施の形態に係る基準電圧発生回路を示す回路図である。同図に示すように、本形態に係る基準電圧発生回路は３段の基準電圧源Ｉ−１，Ｉ−２，Ｉ−３（図１参照）を有している。そこで、図２に示す基準電圧発生回路に定電圧生成部２−３を追加するとともに、この定電圧生成部２−３に対応する出力トランジスタであるＭＯＳトランジスタＴＲ５−３を追加した。また、フィードバック電圧ＦＢ−３および基準出力電圧ＶＲＥＦ−３を生成するため、電圧調整部Ｄに抵抗素子Ｒ４を追加した。

本形態における定電圧生成部２−３は、第１のＭＯＳトランジスタＴＲ１とミラー接続した第３のＭＯＳトランジスタＴＲ３−３と、増幅回路Ｂ（図１参照）を兼用する第４のＭＯＳトランジスタＴＲ４−３とを直列に接続して第４のＭＯＳトランジスタＴＲ４−３のゲート・ソース間電圧ＶＧＳ−３で基準電圧Ｖｒｅｆ−３を生成する。ここで、出力トランジスタとなるＭＯＳトランジスタＴＲ５−３は、そのゲートが第３のＭＯＳトランジスタＴＲ３−３と第４のＭＯＳトランジスタＴＲ４−３の間に接続されており、定電圧生成部２−３に対しソースフォロアとなって出力端子ＯＵＴ−３に所定の基準出力電圧ＶＲＥＦ３を生成する。基準出力電圧ＶＲＥＦ３も電圧調整部Ｄでの調整により所定の基準に合わせ込むとともに、所定の温度でピークとなる固有の温度特性を有するように生成される。

なお、図２、図４および図５に図示はしないが、実際には、定電流生成部１および定電圧生成部２−１〜２−３にはカスコード回路が組み合わされており、各カスコード回路により電源電圧の変動を抑制する構造となっている。

上述の本形態においては、ピークとなる温度が異なる固有の温度特性を有する３種類の基準出力電圧ＶＲＥＦ−１〜ＶＲＥＦ−３が出力端子ＯＵＴ−１〜ＯＵＴ−３に生成される。この結果、共通出力端子ＯＵＴ_ＣＯＭには、基準出力電圧ＶＲＥＦ−１〜ＶＲＥＦ−３の最大電圧を温度分布に沿って選択した最大基準出力電圧ＶＲＥＦ_ＭＡＸが生成される。この最大基準出力電圧ＶＲＥＦ_ＭＡＸは図６中に太線で示す特性となる。同図を参照すれば明らかな通り、最大基準出力電圧ＶＲＥＦ_ＭＡＸの温度特性は、基準出力電圧ＶＲＥＦ−１と基準出力電圧ＶＲＥＦ−３の温度特性の低下部分を基準出力電圧ＶＲＥＦ−２の温度特性で補完した形の特性となる。したがって、図２に示す２段の基準電圧源Ｉ−１，Ｉ−２の場合よりもさらに平滑な温度特性を得ることができる。

本発明は安定的な基準の定電圧を必要とする半導体装置等を製造する産業分野において有効に利用することができる。

Ｉ−１〜Ｉ−Ｎ 基準電圧源
Ａ−１〜Ａ−Ｎ 基準電圧生成部
Ｂ−１〜Ｂ−Ｎ 増幅回路
Ｃ−１〜Ｃ−Ｎ 出力トランジスタ
Ｄ−１〜Ｄ−Ｎ 電圧調整部
ＯＵＴ−１〜ＯＵＴ−Ｎ 出力端子
ＯＵＴ_ＣＯＭ 共通出力端子
Ｖｒｅｆ−１〜Ｖｒｅｆ−３ 基準電圧
ＶＲＥＦ−１〜ＶＲＥＦ−３ 基準電圧
ＦＢ−１〜ＦＢ−３ フィードバック電圧
ＶＧＳ−１〜ＶＧＳ−３ ゲート・ソース間電圧
ＶＲＥＦ_ＭＡＸ 最大基準出力電圧
１ 定電流生成部
２−１〜２−３ 定電圧生成部
ＴＲ１,ＴＲ２,ＴＲ３−１〜ＴＲ４−３ 第１〜第４のトランジスタ
ＴＲ５−１、ＴＲ５−２ ＭＯＳトランジスタ（出力トランジスタ）
ＴＲ６，ＴＲ１０ ＭＯＳトランジスタ（スイッチング素子）
Ｒ１〜Ｒ４ 抵抗素子

上記目的を達成する本発明の第１の態様は、
環境温度に対する出力電圧特性を表す温度特性が異なる複数の基準電圧源を組み合わせて形成した基準電圧発生回路であって、
前記各基準電圧源は、基準電圧生成部と、出力トランジスタ、電圧調整部および出力端子をそれぞれ有しており、
さらに前記基準電圧生成部は、ピーク電圧となる温度が異なる固有の温度特性を有する所定の基準電圧を生成し、
前記出力トランジスタは、前記出力端子に接続されて前記出力端子に生成される出力電圧を制御し、
前記電圧調整部は、前記出力端子に接続され、前記出力電圧が所定の基準出力電圧になるように調整可能に形成されるとともに、当該電圧調整部で検出される電圧をフィードバック電圧とし、
前記出力端子は、纏めて一本の共通出力端子に接続され、各基準出力電圧のうちの最大電圧である最大基準出力電圧が前記共通出力端子に得られるように構成し、
さらに前記基準電圧生成部は、定電流生成部と定電圧生成部とを有しており、
前記定電流生成部は、飽和結線された第１のＭＯＳトランジスタとゲートとソースが接続されたディプレッション型の第２のＭＯＳトランジスタとを直列に接続して形成し、
前記定電圧生成部は、前記第１のＭＯＳトランジスタとミラー接続した第３のＭＯＳトランジスタと、第４のＭＯＳトランジスタとを直列に接続して形成する一方、
前記出力トランジスタは、前記定電圧生成部に対してソースフォロアとなるよう前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとの間からゲートに接続された第５のＭＯＳトランジスタで形成し、
前記電圧調整部は、前記第４のＭＯＳトランジスタのゲートに前記フィードバック電圧を供給するように形成したことを特徴とする基準電圧発生回路にある。

さらに、本態様によれば、各基準電圧発生回路の定電流生成部で生成した定電流に基づき定電圧生成部で第４のＭＯＳトランジスタのゲート・ソース間電圧として規定される電圧で所定の基準電圧を得る。ここで、電圧調整部からは、出力端子を所定の基準出力電圧になるように調整した状態で検出される所定の電圧がフィードバック電圧として、第４のＭＯＳトランジスタに供給され、ソースフォロアとなっている出力トランジスタの出力を制御する。この結果、各出力端子には、各定電圧生成部で生成した、基準電圧に基づき固有の温度特性を有する所定の基準出力電圧が安定的に生成される。

本発明の第２の態様は、
第１の態様に記載する基準電圧発生回路において、
前記定電流生成部は、その第１のＭＯＳトランジスタを、前記定電圧生成部の第３のＭＯＳトランジスタにそれぞれ共通にミラー接続することにより各定電圧生成部に共通に形成したものであることを特徴とする基準電圧発生回路にある。

本発明の第３の態様は、
第１または第２の態様に記載する基準電圧発生回路において、
前記電圧調整部は、一端が前記出力トランジスタおよび前記出力端子にそれぞれ接続されるとともに、複数の抵抗素子を直列に接続して構成するとともに、前記出力端子にそれぞれ基準出力電圧が生成されるように調整した状態で前記抵抗素子の分割比で規定される前記フィードバック電圧を第４のＭＯＳトランジスタのゲートにそれぞれ供給するように構成することにより各定電圧生成部および各出力トラジスタに共通に形成したものであることを特徴とする基準電圧発生回路にある。

本発明の第４の態様は、
第１〜第３の態様のいずれか一つに記載する基準電圧発生回路において、
前記出力トランジスタと直列にスイッチング素子を接続して出力トランジスタを選択的に動作させるように構成したことを特徴とする基準電圧発生回路にある。

Claims (5)

1. 環境温度に対する出力電圧特性を表す温度特性が異なる複数の基準電圧源を組み合わせて形成した基準電圧発生回路であって、
   前記各基準電圧源は、基準電圧生成部と、増幅回路、出力トランジスタ、電圧調整部および出力端子をそれぞれ有しており、
   さらに前記基準電圧生成部は、ピーク電圧となる温度が異なる固有の温度特性を有する所定の基準電圧を生成し、
   前記増幅回路は、前記基準電圧と前記電圧調整部からフィードバックされるフィードバック電圧とを比較して両者が一致するように前記出力トランジスタを制御し、
   前記出力トランジスタは、前記出力端子に接続されて前記出力端子に生成される出力電圧を制御し、
   前記電圧調整部は、前記出力端子に接続され、前記出力電圧が所定の基準出力電圧になるように調整可能に形成されるとともに、当該電圧調整部で検出される電圧を前記フィードバック電圧とし、
   前記出力端子は、纏めて一本の共通出力端子に接続され、各基準出力電圧のうちの最大電圧である最大基準出力電圧が前記共通出力端子に得られるように構成したものであることを特徴とする基準電圧発生回路。
2. 請求項１に記載する基準電圧発生回路において、
   前記基準電圧生成部は、定電流生成部と定電圧生成部とを有しており、
   前記定電流生成部は、飽和結線された第１のＭＯＳトランジスタとゲートとソースが接続されたディプレッション型の第２のＭＯＳトランジスタとを直列に接続して形成し、
   前記定電圧生成部は、前記第１のＭＯＳトランジスタとミラー接続した第３のＭＯＳトランジスタと、前記増幅回路を兼用する第４のＭＯＳトランジスタとを直列に接続して前記第４のＭＯＳトランジスタのゲート・ソース間電圧で前記基準電圧を生成する一方、
   前記出力トランジスタは、前記定電圧生成部に対してソースフォロアとなるよう前記第３のＭＯＳトランジスタと前記第４のＭＯＳトランジスタとの間からゲートに接続された第５のＭＯＳトランジスタで形成し、
   前記電圧調整部は、前記第４のＭＯＳトランジスタのゲートに前記フィードバック電圧を供給するように構成したことを特徴とする基準電圧発生回路。
3. 請求項２に記載する基準電圧発生回路において、
   前記定電流生成部は、その第１のＭＯＳトランジスタを、前記定電圧生成部の第３のＭＯＳトランジスタにそれぞれ共通にミラー接続することにより各定電圧生成部に共通に形成したものであることを特徴とする基準電圧発生回路。
4. 請求項２または請求項３に記載する基準電圧発生回路において、
   前記電圧調整部は、一端が前記出力トランジスタおよび前記出力端子にそれぞれ接続されるとともに、複数の抵抗素子を直列に接続して構成するとともに、前記出力端子にそれぞれ基準出力電圧が生成されるように調整した状態で前記抵抗素子の分割比で規定される前記フィードバック電圧を第４のＭＯＳトランジスタのゲートにそれぞれ供給するように構成することにより各定電圧生成部および各出力トラジスタに共通に形成したものであることを特徴とする基準電圧発生回路。
5. 請求項２〜請求項４のいずれか一つに記載する基準電圧発生回路において、
   前記出力トランジスタと直列にスイッチング素子を接続して出力トランジスタを選択的に動作させるように構成したことを特徴とする基準電圧発生回路。

Images