CN109308090B - 稳压电路和方法 - Google Patents

稳压电路和方法 Download PDF

Info

Publication number
CN109308090B
CN109308090B CN201710615534.9A CN201710615534A CN109308090B CN 109308090 B CN109308090 B CN 109308090B CN 201710615534 A CN201710615534 A CN 201710615534A CN 109308090 B CN109308090 B CN 109308090B
Authority
CN
China
Prior art keywords
resistive device
electrode
type mos
tube
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710615534.9A
Other languages
English (en)
Other versions
CN109308090A (zh
Inventor
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710615534.9A priority Critical patent/CN109308090B/zh
Priority to US16/044,949 priority patent/US11068009B2/en
Publication of CN109308090A publication Critical patent/CN109308090A/zh
Application granted granted Critical
Publication of CN109308090B publication Critical patent/CN109308090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种稳压电路和方法，涉及半导体技术领域。该稳压电路包括：镜像电流源，具有两个电流输出端；耗尽型MOS管，具有与镜像电流源的一个电流输出端连接的漏极，接地的栅极和源极；增强型MOS管，具有与镜像电流源的另一个电流输出端连接的漏极和接地的源极；第一电阻性器件，具有与耗尽型MOS管的漏极连接的第一端和与增强型MOS管的栅极连接的第二端；第二电阻性器件，具有与第一电阻性器件连接的第一端和接地的第二端。该稳压电路和方法能够降低系统功耗。

Description

稳压电路和方法
技术领域
本申请涉及半导体技术领域，特别涉及一种稳压电路和方法。
背景技术
随着可穿戴设备与物联网技术的发展，超低功耗的电路模块，例如纳瓦级别的电压基准、运算放大器等，越来越受到重视。其中LDR(Low Dropout Regulator，低压差稳压器)在各种低功耗系统中都有广泛的应用。LDR可为系统级芯片中各子模块提供精准、低噪声的供电，是系统级芯片的最基本电源模块之一。但是，如何降低自身功耗是LDR面临的主要挑战。现有技术大都通过降低反馈控制电路的功耗来降低整个LDR系统的功耗。
发明内容
本申请的发明人发现上述现有技术中存在如下问题：LDR的系统功耗为电压基准电路和反馈控制电路的功耗之和，因此仅降低后者的功耗无法有效降低系统功耗。针对上述问题中的至少一个问题，本发明人提出了解决方案。
本申请的一个目的是提供一种稳压电路的技术方案，能够有效地降低系统功耗。
根据本申请的第一方面，提供了一种稳压电路，包括：镜像电流源，具有两个电流输出端；耗尽型MOS管(metal-oxide-semiconductor，金属-氧化物-半导体场效应晶体管)，具有与所述镜像电流源的一个电流输出端连接的漏极，接地的栅极和源极；增强型MOS管，具有与所述镜像电流源的另一个电流输出端连接的漏极和接地的源极；第一电阻性器件，具有与所述耗尽型MOS管的漏极连接的第一端和与所述增强型MOS管的栅极连接的第二端；第二电阻性器件，具有与所述第一电阻性器件连接的第一端和接地的第二端。
可选地，该稳压电路还包括：放大电路，具有与电源连接的第一端，与所述耗尽型MOS管的漏极连接的第二端和与所述第一电阻性器件的第一端连接的第三端。
可选地，该稳压电路还包括：调整管，具有所述电源连接的漏极，与所述耗尽型MOS管的漏极连接的栅极和与所述第一电阻性器件的第一端连接的源极；电容性器件，具有分别与所述调整管的栅极和源极连接的两端。
可选地，所述镜像电流源包括：两个MOS管，所述两个MOS管的栅极彼此连接，所述两个MOS管的漏极均连接电源，其中一个所述MOS管的源极和栅极连接。
根据本申请的另一个方面，提供一种用于稳压电路的方法，包括：将镜像电流源的两个电流输出端分别连接到一个耗尽型MOS管的漏极和一个增强型MOS管的漏极；将所述耗尽型MOS管的栅极和源极接地；将所述增强型MOS管源极接地；将第一电阻性器件的第一端与所述耗尽型MOS管的漏极连接，将所述第一电阻性器件的第二端与所述增强型MOS管的栅极连接；将第二电阻性器件的第一端与所述第一电阻性器件连接，将所述第二电阻性器件的第二端接地。
可选地，该方法还包括：将放大电路的第一端与电源连接，将所述放大电路的第二端连与所述耗尽型MOS管的漏极连接，将所述放大电路的第三端与所述第一电阻性器件的第一端连接。
可选地，该方法，还包括：将调整管的漏极与所述电源连接，将所述调整管的栅极与所述耗尽型MOS管的漏极连接，将所述调整管的源极与所述第一电阻性器件的第一端连接；将电容性器件的两端分别与所述调整管的栅极和源极连接。
可选地，将两个MOS管的栅极彼此连接，将所述两个MOS管的漏极与电源连接，将其中一个所述MOS管的源极和栅极连接，从而构成所述镜像电流源。
本申请的一个优点在于，利用增强型MOS和耗尽型MOS的导通电压符号相反，且随着温度变化二者的导通电压变化的绝对值相同的特点，使得温度对电压的影响互相抵消，得到了很好的温度稳定性。从而能够在不需要单独设置基准电压电路的情况下实现稳压功能，降低了系统功耗。
附图说明
构成说明书的一部分的附图描述了本申请的实施例，并且连同说明书一起用于解释本申请的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本申请，其中：
图1示出本申请的稳压电路的一个实施例的结构图。
图2示出本申请的稳压电路的另一个实施例的结构图。
图3示出本申请的用于稳压电路的方法的一个实施例的结构图。
具体实施方式
现在将参照附图来详细描述本申请的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本申请的范围。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本申请及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
图1示出本申请的稳压电路的一个实施例的结构图。
如图1所示，该稳压电路包括：镜像电流源10、耗尽型MOS管11、增强型MOS管12、电阻性器件13和电阻性器件14。
其中，镜像电流源10输出的两路镜像电流分别流经耗尽型MOS管11和增强型MOS管12；耗尽型MOS管11的漏极与镜像电流源10的一个电流输出端连接，栅极和源极接地，耗尽型MOS管11可以采用先进工艺制造原生(Native)MOS管来实现，不需要消耗额外的掩模；增强型MOS管12的漏极与镜像电流源10的另一个电流输出端连接，源极接地；电阻性器件13的第一端与耗尽型MOS管11的漏极连接，第二端与增强型MOS管12的栅极连接，从而可以为增强型MOS管12提供电压；电阻性器件14的第一端与电阻性器件13连接，第二端接地，从而起到分压的作用。
在一个实施例中，如图1所示，镜像电流源10由增强型MOS管101和增强型MOS管102构成。其中，增强型MOS管101和增强型MOS管102的栅极彼此链接，各自的漏极均连接电源，且增强型MOS管101的源极和栅极连接，从而使得镜像电流源10的两路输出电流的大小和方向均完全相同。
上述实施例中，本申请的稳压电路利用耗尽型MOS管和增强型MOS管的导通电压符号相反的特性，获得了很好的电压温度稳定性，无需电压基准电路即可达到稳压的目的，从而降低了系统功耗。
图2示出本申请的稳压电路的另一个实施例的结构图。
如图2所示，该稳压电路还包括：放大电路20。
其中，放大电路20的第一端与电源连接，第二端与耗尽型MOS管11的漏极连接，第三端与电阻性器件13的第一端连接。
在一个实施例中，放大电路20包括：电容性器件201和调整管202。其中，调整管202的漏极与电源连接，栅极与耗尽型MOS管11的漏极连接，源极与电阻性器件13的第一端连接，调整管202在稳压电路中相当于可调电阻；电容性器件201的两端分别与调整管202的栅极和源极连接。
另外，如图2所示，可以在电阻性器件13的第一端和地之间连接电容21和电阻性器件22，从而达到测试稳压电路的输出电压VOUT的目的。
上述实施例中，本申请的稳压电路将两路方向、大小均相同的电流分别流经耗尽型MOS管和增强型MOS管，获得了很好的电压温度稳定性，相当于在反馈控制电路中内嵌了基准电压电路的功能，从而降低了系统功耗。
图3示出本申请的用于稳压电路的方法的一个实施例的结构图。
如图3所示，该方法包括：步骤301，将镜像电流源的两个电流输出端分别连接到一个耗尽型MOS管的漏极和一个增强型MOS管的漏极。
在一个实施例中，将两个MOS管的栅极彼此连接，将两个MOS管的漏极与电源连接，将其中一个MOS管的源极和栅极连接，从而构成镜像电流源。
步骤302，将耗尽型MOS管的栅极和源极接地。
步骤303，将增强型MOS管源极接地。
步骤304，将第一电阻性器件的第一端与耗尽型MOS管的漏极连接，将第一电阻性器件的第二端与增强型MOS管的栅极连接。
步骤305，将第二电阻性器件的第一端与第一电阻性器件连接，将第二电阻性器件的第二端接地。
在一个实施例中，该方法还包括：将放大电路的第一端与电源连接，将放大电路的第二端连与耗尽型MOS管的漏极连接，将放大电路的第三端与第一电阻性器件的第一端连接。
在另一个实施例中，该方法还包括：将调整管的漏极与电源连接，将调整管的栅极与耗尽型MOS管的漏极连接，将调整管的源极与第一电阻性器件的第一端连接；将电容性器件的两端分别与调整管的栅极和源极连接。
上述实施例中，利用耗尽型MOS管和增强型MOS管的导通电压符号相反的特性，获得了很好的电压温度稳定性，无需电压基准电路即可达到稳压的目的，从而降低了系统功耗。
至此，已经详细描述了根据本申请的稳压电路和方法。为了避免遮蔽本申请的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
可能以许多方式来实现本申请的方法和系统。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本申请的方法和系统。用于所述方法的步骤的上述顺序仅是为了进行说明，本申请的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本申请实施为记录在记录介质中的程序，这些程序包括用于实现根据本申请的方法的机器可读指令。因而，本申请还覆盖存储用于执行根据本申请的方法的程序的记录介质。
虽然已经通过示例对本申请的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本申请的范围。本领域的技术人员应该理解，可在不脱离本申请的范围和精神的情况下，对以上实施例进行修改。本申请的范围由所附权利要求来限定。

Claims (8)

1.一种稳压电路，包括：
镜像电流源，具有两个电流输出端；
耗尽型金属-氧化物-半导体场效应MOS晶体管，具有与所述镜像电流源的一个电流输出端连接的漏极，接地的栅极和源极；
增强型MOS管，具有与所述镜像电流源的另一个电流输出端连接的漏极和接地的源极；
第一电阻性器件，具有与所述耗尽型MOS管的漏极连接的第一端和与所述增强型MOS管的栅极连接的第二端；
第二电阻性器件，具有与所述第一电阻性器件连接的第一端和接地的第二端；
还包括：
在所述第一电阻性器件的第一端和地之间连接的第一电容性器件和第三电阻性器件。
2.根据权利要求1所述的稳压电路，还包括：
放大电路，具有与电源连接的第一端，与所述耗尽型MOS管的漏极连接的第二端和与所述第一电阻性器件的第一端连接的第三端。
3.根据权利要求1所述的稳压电路，还包括：
调整管，具有电源连接的漏极，与所述耗尽型MOS管的漏极连接的栅极和与所述第一电阻性器件的第一端连接的源极；
第二电容性器件，具有分别与所述调整管的栅极和源极连接的两端。
4.根据权利要求1所述的稳压电路，其中，所述镜像电流源包括：
两个MOS管，所述两个MOS管的栅极彼此连接，所述两个MOS管的漏极均连接电源，其中一个所述MOS管的源极和栅极连接。
5.一种用于稳压电路的方法，包括：
将镜像电流源的两个电流输出端分别连接到一个耗尽型金属-氧化物-半导体场效应MOS晶体管的漏极和一个增强型MOS管的漏极；
将所述耗尽型MOS管的栅极和源极接地；
将所述增强型MOS管源极接地；
将第一电阻性器件的第一端与所述耗尽型MOS管的漏极连接，将所述第一电阻性器件的第二端与所述增强型MOS管的栅极连接；
将第二电阻性器件的第一端与所述第一电阻性器件连接，将所述第二电阻性器件的第二端接地；
还包括：
将第一电容性器件和第三电阻性器件连接在所述第一电阻性器件的第一端和地之间连接。
6.根据权利要求5所述的方法，还包括：
将放大电路的第一端与电源连接，将所述放大电路的第二端与所述耗尽型MOS管的漏极连接，将所述放大电路的第三端与所述第一电阻性器件的第一端连接。
7.根据权利要求5所述的方法，还包括：
将调整管的漏极与电源连接，将所述调整管的栅极与所述耗尽型MOS管的漏极连接，将所述调整管的源极与所述第一电阻性器件的第一端连接；
将第二电容性器件的两端分别与所述调整管的栅极和源极连接。
8.根据权利要求5所述的方法，其中，
将两个MOS管的栅极彼此连接，将所述两个MOS管的漏极与电源连接，将其中一个所述MOS管的源极和栅极连接，从而构成所述镜像电流源。
CN201710615534.9A 2017-07-26 2017-07-26 稳压电路和方法 Active CN109308090B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710615534.9A CN109308090B (zh) 2017-07-26 2017-07-26 稳压电路和方法
US16/044,949 US11068009B2 (en) 2017-07-26 2018-07-25 Regulator circuit and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710615534.9A CN109308090B (zh) 2017-07-26 2017-07-26 稳压电路和方法

Publications (2)

Publication Number Publication Date
CN109308090A CN109308090A (zh) 2019-02-05
CN109308090B true CN109308090B (zh) 2020-10-16

Family

ID=65037874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710615534.9A Active CN109308090B (zh) 2017-07-26 2017-07-26 稳压电路和方法

Country Status (2)

Country Link
US (1) US11068009B2 (zh)
CN (1) CN109308090B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113541482B (zh) * 2020-04-21 2022-10-14 圣邦微电子（北京）股份有限公司 线性调整器及电源装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945821A (en) * 1997-04-04 1999-08-31 Citizen Watch Co., Ltd. Reference voltage generating circuit
CN200983116Y (zh) * 2006-01-27 2007-11-28 Bcd半导体制造有限公司 金属氧化物半导体电压基准电路
CN102880215A (zh) * 2012-09-17 2013-01-16 电子科技大学 一种低功耗低温度系数电压基准源

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519958B2 (ja) * 1998-10-07 2004-04-19 株式会社リコー 基準電圧発生回路
JP4194237B2 (ja) * 1999-12-28 2008-12-10 株式会社リコー 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路
JP2003283258A (ja) * 2002-03-20 2003-10-03 Ricoh Co Ltd 低電圧動作の基準電圧源回路
US7113017B2 (en) * 2004-07-01 2006-09-26 Intersil Americas Inc. Floating gate analog voltage level shift circuit and method for producing a voltage reference that operates on a low supply voltage
JP4390620B2 (ja) * 2004-04-30 2009-12-24 Ｎｅｃエレクトロニクス株式会社 ボルテージレギュレータ回路
JP5306094B2 (ja) * 2009-07-24 2013-10-02 セイコーインスツル株式会社 基準電圧回路及び電子機器
US8487660B2 (en) * 2010-10-19 2013-07-16 Aptus Power Semiconductor Temperature-stable CMOS voltage reference circuits
CN103592989B (zh) 2012-08-16 2016-08-24 成都锐成芯微科技有限责任公司 低静态功耗快速瞬态响应的无输出电容ldo电路
CN104216455B (zh) * 2014-08-25 2016-05-11 国网山东省电力公司莱西市供电公司 用于4g通信芯片的低功耗基准电压源电路
US9594390B2 (en) * 2014-11-26 2017-03-14 Taiwan Semiconductor Manufacturing Company Limited Voltage reference circuit
JP6060239B1 (ja) * 2015-10-21 2017-01-11 トレックス・セミコンダクター株式会社 基準電圧発生回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945821A (en) * 1997-04-04 1999-08-31 Citizen Watch Co., Ltd. Reference voltage generating circuit
CN200983116Y (zh) * 2006-01-27 2007-11-28 Bcd半导体制造有限公司 金属氧化物半导体电压基准电路
CN102880215A (zh) * 2012-09-17 2013-01-16 电子科技大学 一种低功耗低温度系数电压基准源

Also Published As

Publication number Publication date
CN109308090A (zh) 2019-02-05
US20190033906A1 (en) 2019-01-31
US11068009B2 (en) 2021-07-20

Similar Documents

Publication Publication Date Title
CN108235744B (zh) 低压差线性稳压电路
US9983604B2 (en) Low drop-out regulator and display device including the same
TWI459173B (zh) 參考電壓產生電路及參考電壓產生方法
US9342087B2 (en) Voltage regulator circuit
US20130271100A1 (en) High power supply rejection linear low-dropout regulator for a wide range of capacitance loads
JP2007266715A (ja) カスコード回路および半導体装置
WO2019104467A1 (zh) 稳压器以及电源
US20130307502A1 (en) Reducing power consumption in a voltage regulator
US20160195883A1 (en) Power supply rejection for voltage regulators using a passive feed-forward network
CN111176358B (zh) 一种低功耗低压差线性稳压器
CN110928358B (zh) 低压差电压调节电路
US20150207497A1 (en) Low-offset bandgap circuit and offset-cancelling circuit therein
CN110945453B (zh) Ldo、mcu、指纹模组及终端设备
CN104750148A (zh) 一种低压差线性稳压器
CN111880596B (zh) 一种应用于超低静态电流ldo的动态偏置电路
CN103412602A (zh) 一种无电容型低压差线性稳压器
US9785163B2 (en) Regulator
CN110399003B (zh) 一种相对负电源轨和相对正电源轨产生电路
CN106227287B (zh) 具有保护电路的低压差线性稳压器
KR20150039696A (ko) 전압 레귤레이터
US8779853B2 (en) Amplifier with multiple zero-pole pairs
CN109308090B (zh) 稳压电路和方法
WO2018088373A1 (ja) バイアス回路及び増幅装置
US9231525B2 (en) Compensating a two stage amplifier
CN107688368B (zh) 缓冲级和控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant