JP2017069825A - 発振回路 - Google Patents

発振回路 Download PDF

Info

Publication number
JP2017069825A
JP2017069825A JP2015194570A JP2015194570A JP2017069825A JP 2017069825 A JP2017069825 A JP 2017069825A JP 2015194570 A JP2015194570 A JP 2015194570A JP 2015194570 A JP2015194570 A JP 2015194570A JP 2017069825 A JP2017069825 A JP 2017069825A
Authority
JP
Japan
Prior art keywords
current
pmos transistor
circuit
input
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015194570A
Other languages
English (en)
Other versions
JP6624873B2 (ja
Inventor
幸輔 ▲高▼田
幸輔 ▲高▼田
Kosuke Takada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2015194570A priority Critical patent/JP6624873B2/ja
Priority to TW105130083A priority patent/TWI680640B/zh
Priority to US15/272,695 priority patent/US9837960B2/en
Priority to KR1020160124884A priority patent/KR102468451B1/ko
Priority to CN201610868650.7A priority patent/CN106933296B/zh
Publication of JP2017069825A publication Critical patent/JP2017069825A/ja
Application granted granted Critical
Publication of JP6624873B2 publication Critical patent/JP6624873B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1234Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device and comprising means for varying the output amplitude of the generator
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1271Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the frequency being controlled by a control current, i.e. current controlled oscillators
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231Astable circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895Details of the current generators
    • H03L7/0896Details of the current generators the current generators being controlled by differential up-down pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Control Of Electrical Variables (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

【課題】V/I変換回路に何らかの異常が生じても周波数の最大値、最小値を制限することが出来る発振回路を提供する。
【解決手段】入力電流に基づいて発振する電流制御発振器104と、入力電流を第1の定電流Imaxと第2の定電流Iminのそれぞれと比較し、入力電流が第1の定電流に達すると、入力電流の経路上に備えられたトランジスタ121により入力電流の最大電流値を制限し、入力電流が第2の定電流まで低下すると、入力電流の経路と並列に備えられたトランジスタ122により、入力電流の経路に電流を加えて入力電流の最小電流を制限する電流制限回路106を備える。
【選択図】図1

Description

本発明は、発振回路に関し、より詳しくは、電流で発振周波数が制御される発振回路の異常な制御電流に対応する技術に関する。
図4に、従来の発振回路400の回路図を示す。
従来の発振回路400は、電源端子101と、接地端子102と、V/I変換回路103と、PMOSトランジスタ115及び118と、電流制御発振器104とを備えている。
V/I変換回路103は、第1の基準電圧源111と、誤差増幅回路112と、NMOSトランジスタ114と、抵抗113とを備えている。
図5に、電流制御発振器104の回路図を示す。
電流制御発振器104は、コンデンサ141と、第2の基準電圧源143と、比較器142と、NMOSトランジスタ144とを備えている。
図4及び5を参照して、従来の発振回路400の接続について説明する。誤差増幅器112は、非反転入力端子が第1の基準電圧源111の一端に接続される。第1の基準電圧源111は、他端が接地端子102に接続される。NMOSトランジスタ114は、ゲートが誤差増幅器112の出力に接続され、ソースが誤差増幅器112の反転入力端子と抵抗113の一端に接続される。抵抗113は、他端が接地端子102に接続される。PMOSトランジスタ115は、ソースが電源端子101に接続され、ゲートとドレインがNMOSトランジスタ114のドレインに接続される。PMOSトランジスタ118は、ソースが電源端子101に接続され、ゲートがPMOSトランジスタ115のゲートに接続され、ドレインが電流制御発振器104内部のコンデンサ141の一端とNMOSトランジスタ144のドレインと比較器142の非反転入力端子に接続される。比較器142の反転入力端子は、第2の基準電圧源143の一端に接続される。第2の基準電圧143は、他端が接地端子102に接続される。NMOSトランジスタ144は、ゲートが比較器142の出力に接続され、ソースが接地端子102に接続される。コンデンサ141は、他端が接地端子102に接続される。
従来の発振回路400の動作について説明する。
V/I変換回路103は、誤差増幅器112を含む負帰還ループによって、第1の基準電圧源111の電圧VREFとNMOSトランジスタ114のソース電圧が等しくなるように動作する。結果として、抵抗113に電圧VREFに等しい電圧が印加され、NMOSトランジスタ114のドレイン電流I1は定電流となる。PMOSトランジスタ115と118とは、カレントミラーを構成し、電流I1に比例した電流I2を電流制御発振器104に供給する。
図6に、電流制御発振器104の動作を説明するための波形図を示す。電流制御発振器104は、電流I2をコンデンサ141の充電電流とし、コンデンサ141の一端にスロープ状の電圧VRAMPを生成する。電圧VRAMPが第2の基準電圧源143の電圧VPKに達すると、比較器142の出力CMPOUTがHighとなり、NMOSトランジスタ144がオンしてコンデンサ141の電荷が放電される。比較器142には検出遅延が存在するため、ある遅延時間を持って出力CMPOUTがLowとなり、NMOSトランジスタ144がオフして再びコンデンサ141が充電される。上記動作の繰り返しによって、電圧VRAMPは、所定振幅、及び所定周波数を持つ鋸波となり、発振動作が継続する。
このような従来の発振回路において、発振周波数の上限値及び下限値を所望の値に制御することができるように誤差増幅回路112を構成することが特許文献1に示されている。
特開2001−44808号公報
しかしながら、特許文献1に示された発振回路では、基準電圧源111の電圧VREFを変化させることにより、NMOSトランジスタ114に流れる電流を変化させて発振周波数の上限値及び下限値を制御する構成であることから、V/I変換回路103自体に何らかの異常が生じた場合、NMOSトランジスタ114の電流が制御不能となり、所望の範囲外の周波数が出力されてしまうことがあった。
例えば、抵抗113がショート故障した場合、NMOSトランジスタ114に過大な電流が流れ、周波数が所望の範囲を超えてしまう。また、一方で抵抗113がオープン故障した場合は、NMOSトランジスタ114の電流が0Aとなり発振動作を停止してしまう。
本発明は、以上のような課題を解決するために考案されたものであり、V/I変換回路103に何らかの異常が生じても周波数の最大値、最小値を制限することが出来る発振回路を提供するものである。
従来の課題を解決するために、本発明の発振回路は、電源端子と電流入力端子の間の第1の電流経路に流れる第1の電流に基づいて第2の電流を生成する電流源回路と、前記第2の電流に基づいて発振する電流制御発振器とを備え、前記電流源回路は、前記第1の電流経路に設けられ、ゲートとドレインが接続された第1のPMOSトランジスタと、前記第1のPMOSトランジスタとカレントミラーを構成し、前記第2の電流を流す第2のPMOSトランジスタと、前記第1のPMOSトランジスタとカレントミラーを構成する第3のPMOSトランジスタと、前記第3のPMOSトランジスタのドレインに接続された定電流源と、前記第3のPMOSトランジスタのドレインの電圧によりゲートを制御され、前記第1の電流の電流値を制限する第4のPMOSトランジスタとを有することを特徴とする。
本発明の発振回路によれば、電流入力端子に入力される入力電流が大きくなりすぎた場合、または流れなくなった場合でも、定電流源の電流値と第1の電流との大小関係に応じて、第4のPMOSトランジスタにより第1の電流の最大値または最小値を制限することが可能となる。
本発明の第1の実施形態の発振回路を示す回路図である。 本発明の第1の実施形態の発振回路の動作を説明するための図である。 本発明の第2の実施形態の発振回路を示す回路図である。 従来の発振回路の回路図である。 電流制御発振器の一例を示す回路図である。 電流制御発振器の動作を説明するための波形図である。
図1は、本発明の第1の実施形態の発振回路100の回路図である。
本実施形態の発振回路100は、V/I変換回路103と、電流制御発振器104と、電流源回路105とを備えて構成されている。
V/I変換回路103及び電流制御発振器104の回路構成は、図4に示す従来の発振回路400におけるV/I変換回路103及び図5に示す電流制御発振器104と同様であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
なお、V/I変換回路103のNMOSトランジスタ114に流れる電流については、電流源回路105の電流入力端子Tinに入力される電流として、図1においては入力電流Iinとしている。
電流源回路105は、従来の発振回路400におけるPMOSトランジスタ115と118とで構成されたカレントミラーに、PMOSトランジスタ115に流れる電流I1の最大電流値と最小電流値を制限する電流制限回路106が追加された構成となっている。
電流制限回路106は、PMOSトランジスタ116、117、121、及び122と、定電流源119及び120とを備えている。定電流源119及び120の電流値は、それぞれImax及びIminである。
電流源回路105の接続について説明する。
PMOSトランジスタ115は、ソースが電源端子101に接続され、ゲートとドレインが接続されている。PMOSトランジスタ116は、ソースが電源端子101に接続され、ドレインが電流源119の一端とPMOSトランジスタ121のゲートに接続されている。PMOSトランジスタ117は、ソースが電源端子101に接続され、ドレインが電流源120の一端とPMOSトランジスタ122のゲートに接続されている。PMOSトランジスタ118は、ソースが電源端子101に接続され、ドレインが電流制御発振器104に接続されている。
PMOSトランジスタ115、116、117、及び118は、ゲートが共通接続されており、PMOSトランジスタ115と116、PMOSトランジスタ115と117、及びPMOSトランジスタ115と118は、それぞれカレントミラーを構成している。ここでは、以降の説明を簡単にするために、各カレントミラーのミラー比を1:1とする。
PMOSトランジスタ121は、ソースがPMOSトランジスタ115のドレインに接続されている。PMOSトランジスタ122は、ソースがNMOSトランジスタ114のドレインとPMOSトランジスタ121のドレインに接続され、ドレインが接地端子102に接続されている。電流源119は、他端が接地端子102に接続されている。電流源120は、他端が接地端子102に接続されている。
次に、本実施形態の発振回路100の動作を説明する。
図2は、本実施形態の発振回路の動作を説明するための図である。
図2において、横軸は抵抗113の抵抗値RTを示し、縦軸はPMOSトランジスタ115に流れる電流I1を示している。
まず、図2のAの領域について説明する。この領域においては、電流制限回路106は動作せず、V/I変換回路103で生成される電流Iinは、NMOSトランジスタ114のドレインを介して出力され、電流源回路105に入力電流として入力される。このとき、入力電流IinとPMOSトランジスタ115の電流I1とは等しい電流値となっている。PMOSトランジスタ115と118は上述のとおりカレントミラーを構成しているため、電流I1に比例した電流I2、本実施形態ではミラー比が1:1であるため電流I1と同じ電流値の電流I2が電流制御発振器104に供給され、電流制御発振器104は所定の周波数で発振する。
PMOSトランジスタ115と116はカレントミラーを構成するため、電流I1と同じ電流値の電流が電流源119に供給される。領域Aでは、PMOSトランジスタ116のドレイン電流が電流源119の電流を下回っており、PMOSトランジスタ121はゲート電圧がほぼ0Vであるため、オンしている。PMOSトランジスタ115と117はカレントミラーを構成するため、電流I1と同じ電流値の電流が電流源120に供給される。領域Aでは、PMOSトランジスタ117のドレイン電流が電流源120の電流を上回っており、PMOSトランジスタ122はゲート電圧がほぼ電源端子101の電圧に等しいため、オフしている。
次に、図2の領域Bについて説明する。抵抗113の抵抗値RTが減少すると電流Iin及び電流I1が増加する。これにより、電流I1をミラーするPMOSトランジスタ116の電流が増加する。このPMOSトランジスタ116の電流が電流源119の電流Imaxを上回ると、PMOSトランジスタ121のゲート電圧が増加し、電流I1は、電流源119の電流Imaxに制限される。その結果、電流I1をミラーするPMOSトランジスタ118の電流I2の最大電流が制限され、電流制御発振器104の最大周波数が制限される。なお、PMOSトランジスタ122は、領域Aと同様にオフしている。
最後に、図2の領域Cについて説明する。抵抗RTが増加すると電流Iin及び電流I1が減少する。これにより、電流I1をミラーするPMOSトランジスタ117の電流が減少する。このPMOSトランジスタ117の電流が電流源120Iminの電流を下回ると、PMOSトランジスタ122のゲート電圧が減少してドレイン電流が増加する。電流Iinの減少分を補うようにPMOSトランジスタ122のドレイン電流が増加し、結果として電流I1の最小電流が電流源120の電流Iminに制限される。その結果、電流I1をミラーするPMOSトランジスタ118の電流I2の最小電流が制限され、電流制御発振器104の最小周波数が制限される。なお、PMOSトランジスタ121は、領域Aと同様にオンしている。
上述の動作説明では、抵抗113の変化について述べたが、V/I変換回路103の他の要素が故障した場合も同様に電流I1及びI2が制限される。
以上説明したように、本実施形態の発振回路によれば、V/I変換回路に何らかの異常が生じた場合であっても、電流制御発振器104に供給される電流が制限され、周波数の最大値と最小値を制限することが出来る。
図3は、本発明の第2の実施形態の発振回路200を示す回路図である。
本実施形態の発振回路200は、第1の実施形態の発振回路100におけるV/I変換回路103に替えて、クロック入力端子201と、位相周波数比較回路(PFD)202と、チャージポンプ回路(CP)203と、コンデンサ204と、NMOSトランジスタ214と、抵抗213とを備えている。
電流制御発振器104と電流源回路105については、図1に示す発振回路100と同様であるため、同一の構成要素には同一の符号を付し、重複する説明は省略する。
位相周波数比較回路202は、入力にクロック入力端子201から入力されるクロック信号CLKと電流制御発振器104の出力を受ける。チャージポンプ回路203は、入力に位相周波数比較回路202の出力を受け、出力にコンデンサ204の一端とNMOSトランジスタ214のゲートが接続されている。コンデンサ204の他端は接地端子102に接続されている。NMOSトランジスタ214のドレインは電流源回路105の入力端子Tinに接続され、ソースは抵抗213を介して接地端子102に接続されている。
発振回路200は、発振回路100におけるV/I変換回路103を上記の構成要素を追加することによってPLL回路を構成する。電流源回路105の入力端子Tinには、コンデンサ204の電圧VCPをNMOSトランジスタ214と抵抗213でV/I変換することによって入力電流Iin2が入力される。
図1の発振回路100と同様に、入力電流Iin2によってPMOSトランジスタ115に流れる電流I1に比例した電流I2が電流制御発振器104に供給され、所望の周波数が得られる。ここで、クロック入力端子に所望の範囲を上回る周波数の信号が入力された場合、PLL動作によってコンデンサ204の電圧VCPが増加し、NMOSトランジスタ204の電流Iin2が増加するため、電流I1及び電流I2が増加する。電流I1が上限値に達すると電流制限回路106が動作し、図1の発振回路100と同様にして、電流I1が電流源119の電流Imaxに制限される。詳しい説明は省略するが、最小値も同様に制限が可能である。このようにPLL回路の構成であっても、電流制御発振器104に供給される電流が制限され、周波数の最大値と最小値を制限することが出来る。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。
例えば、上記実施形態においては、発振器として電流制御発振器104を用いた例を説明したが、リングオシレータ等、その他の発振器を用いてもよい。
また、上記実施形態において、電流制限回路106として、最大値及び最小値の両方を制限する構成を示したが、最大値を制限する構成、最小値を制限する構成のどちらか一方のみを採用しても構わない。
また、PMOSトランジスタ121は、入力端子Tin(NMOSトランジスタ114又は214のドレイン)から電源端子101の経路上であればどこに配置しても良く、図1及び図3に示す配置に限定されない。
さらに、PMOSトランジスタ122のドレインは、入力端子TinからPMOSトランジスタ115のドレインの経路上であればどこに接続しても良く、図1及び図3に示す配置に限定されない。
100,200 発振回路
103 V/I変換回路
104 電流制御発振器
105 電流源回路
106 電流制限回路
202 位相周波数比較回路
203 チャージポンプ

Claims (7)

  1. 電源端子と電流入力端子の間の第1の電流経路に流れる第1の電流に基づいて第2の電流を生成する電流源回路と、
    前記第2の電流に基づいて発振する電流制御発振器とを備え、
    前記電流源回路は、
    前記第1の電流経路に設けられ、ゲートとドレインが接続された第1のPMOSトランジスタと、
    前記第1のPMOSトランジスタとカレントミラーを構成し、前記第2の電流を流す第2のPMOSトランジスタと、
    前記第1のPMOSトランジスタとカレントミラーを構成する第3のPMOSトランジスタと、
    前記第3のPMOSトランジスタのドレインに接続された定電流源と、
    前記第3のPMOSトランジスタのドレインの電圧によりゲートを制御され、前記第1の電流の電流値を制限する第4のPMOSトランジスタとを有することを特徴とする発振回路。
  2. 前記第4のPMOSトランジスタは前記第1の電流経路に設けられ、前記第1の電流の最大電流値を制限することを特徴とする請求項1に記載の発振回路。
  3. 前記第4のPMOSトランジスタは前記電流入力端子と接地端子との間の第2の電流経路に設けられ、前記第1の電流の最小電流値を制限することを特徴とする請求項1に記載の発振回路。
  4. 前記第1のPMOSトランジスタとカレントミラーを構成する第5のPMOSトランジスタと、
    前記第5のPMOSトランジスタのドレインに接続された定電流源と、
    前記電流入力端子と接地端子との間の第2の電流経路に設けられた第6のトランジスタとをさらに備え、
    前記第6のトランジスタは前記第1の電流の最小電流値を制限することを特徴とする請求項2に記載の発振回路。
  5. 所定の電圧に基づき所定の電流を出力するV/I変換回路をさらに備え、
    V/I変換回路の出力が前記電流入力端子に接続されていることを特徴とする請求項1乃至4のいずれか一項に記載の発振回路。
  6. クロック信号と前記電流制御発振器の出力を受ける位相周波数比較回路と、
    前記位相周波数比較回路の出力を受けるチャージポンプ回路と、
    前記チャージポンプ回路の出力に接続されたコンデンサと、
    前記電流入力端子にドレインが接続され、前記チャージポンプ回路の出力をゲートに受けるNMOSトランジスタと、
    前記NMOSトランジスタのソースに接続された抵抗とをさらに備えることを特徴とする請求項1乃至4のいずれか一項に記載の発振回路。
  7. 入力電流に基づいて発振する電流制御発振器と、
    前記入力電流を第1の定電流と第2の定電流のそれぞれと比較し、前記入力電流が前記第1の定電流に達すると、前記入力電流の経路上に備えられたトランジスタにより前記入力電流の最大電流値を制限し、前記入力電流が前記第2の定電流まで低下すると、前記入力電流の経路と並列に備えられたトランジスタにより、前記入力電流の経路に電流を加えて前記入力電流の最小電流を制限する電流制限回路を備えたことを特徴とする発振回路。
JP2015194570A 2015-09-30 2015-09-30 発振回路 Active JP6624873B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015194570A JP6624873B2 (ja) 2015-09-30 2015-09-30 発振回路
TW105130083A TWI680640B (zh) 2015-09-30 2016-09-19 振盪電路
US15/272,695 US9837960B2 (en) 2015-09-30 2016-09-22 Oscillation circuit
KR1020160124884A KR102468451B1 (ko) 2015-09-30 2016-09-28 발진 회로
CN201610868650.7A CN106933296B (zh) 2015-09-30 2016-09-30 振荡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015194570A JP6624873B2 (ja) 2015-09-30 2015-09-30 発振回路

Publications (2)

Publication Number Publication Date
JP2017069825A true JP2017069825A (ja) 2017-04-06
JP6624873B2 JP6624873B2 (ja) 2019-12-25

Family

ID=58410037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015194570A Active JP6624873B2 (ja) 2015-09-30 2015-09-30 発振回路

Country Status (5)

Country Link
US (1) US9837960B2 (ja)
JP (1) JP6624873B2 (ja)
KR (1) KR102468451B1 (ja)
CN (1) CN106933296B (ja)
TW (1) TWI680640B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130106A (ko) 2020-04-20 2021-10-29 윈본드 일렉트로닉스 코포레이션 발진회로 및 반도체 집적회로

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724659B (zh) * 2019-11-29 2021-04-11 杰力科技股份有限公司 負載開關的控制電路
JP2023003199A (ja) * 2021-06-23 2023-01-11 キオクシア株式会社 半導体集積回路、半導体記憶装置、メモリシステム及び周波数発生方法
US11870448B2 (en) * 2021-09-21 2024-01-09 Texas Instruments Incorporated Adjustable phase locked loop

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831486A (en) * 1997-09-04 1998-11-03 Integrated Device Technology, Inc. Extended range current controlled oscillator
JP3874577B2 (ja) 1999-07-27 2007-01-31 新日本無線株式会社 電圧制御発振回路
US6329883B1 (en) * 2000-11-01 2001-12-11 Cirrus Logic, Inc. Method and system for controlling a tuning voltage of a phase-locked loop circuit to an optimal value
US6414863B1 (en) * 2001-08-30 2002-07-02 Texas Instruments Incorporated Frequency control circuit for unregulated inductorless DC/DC converters
JP4148357B2 (ja) 2002-12-16 2008-09-10 旭化成エレクトロニクス株式会社 発振器およびpll回路
CN100486115C (zh) * 2003-05-30 2009-05-06 因芬奈昂技术股份有限公司 自校准的恒定增益可调振荡器
US6897717B1 (en) * 2004-01-20 2005-05-24 Linear Technology Corporation Methods and circuits for more accurately mirroring current over a wide range of input current
JP2007052569A (ja) * 2005-08-17 2007-03-01 Rohm Co Ltd 定電流回路およびそれを用いたインバータならびに発振回路
TW200727591A (en) * 2006-01-06 2007-07-16 Realtek Semiconductor Corp Phase lock loop (PLL) for rapid lock-in
US8432169B2 (en) * 2007-09-20 2013-04-30 Panasonic Corporation Proximity sensor
US8604885B2 (en) * 2011-07-12 2013-12-10 Kunihiko Kouyama Differential ring oscillator-type voltage control oscillator
CN104679095A (zh) * 2015-02-15 2015-06-03 格科微电子(上海)有限公司 电流源及其阵列、读出电路及其控制方法、放大电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130106A (ko) 2020-04-20 2021-10-29 윈본드 일렉트로닉스 코포레이션 발진회로 및 반도체 집적회로
JP2021175007A (ja) * 2020-04-20 2021-11-01 ウィンボンド エレクトロニクス コーポレーション 発振回路
US11323067B2 (en) 2020-04-20 2022-05-03 Windbond Electronics Corp. Oscillator circuit and semiconductor integrated circuit

Also Published As

Publication number Publication date
KR20170038710A (ko) 2017-04-07
KR102468451B1 (ko) 2022-11-17
TWI680640B (zh) 2019-12-21
CN106933296A (zh) 2017-07-07
US20170093334A1 (en) 2017-03-30
CN106933296B (zh) 2020-05-19
TW201722064A (zh) 2017-06-16
US9837960B2 (en) 2017-12-05
JP6624873B2 (ja) 2019-12-25

Similar Documents

Publication Publication Date Title
US10530297B2 (en) Semiconductor device and control method of semiconductor device
JP2006345405A (ja) デューティ比可変回路およびこれを用いたad変換回路
KR102468451B1 (ko) 발진 회로
US9054637B1 (en) Amplitude limiting circuit for a crystal oscillator
JP2010207022A (ja) Dc−dcコンバータの制御回路、dc−dcコンバータ、dc−dcコンバータの制御方法
JP2006197247A (ja) パルス幅変調回路
JP2009211667A (ja) 定電圧回路
JP2010004526A (ja) デューティ補正回路
US9276565B2 (en) Duty ratio correction circuit and phase synchronization circuit
JP2010252094A (ja) Pll回路
JP2016025644A (ja) 発振回路及び位相同期回路
CN105071654A (zh) 一种电压转换电路
WO2020105182A1 (ja) 電圧制御発振器およびそれを用いたpll回路
KR20150106348A (ko) Dc/dc 컨버터
US10256726B2 (en) Voltage conversion apparatus including output unit, comparator, delay circuit, and control circuit
JP2012160927A (ja) 遅延制御回路、チャージポンプ回路、及びチャージポンプ回路における充放電電流制御方法
JP2019165394A (ja) 電圧制御発振器及び電圧制御発振器を備えた位相同期回路
JP2007233657A (ja) 増幅器とそれを用いた降圧レギュレータ及び演算増幅器
CN107017864B (zh) 触发器及振荡系统
JP2009135889A (ja) 信号形成回路
JP2009182584A (ja) Pll回路
WO2012053133A1 (ja) チョッパ増幅器、アクティブフィルタ、基準周波数生成回路
US20160254816A1 (en) Voltage controlled oscillator
US8917122B1 (en) Frequency dividers
TWI418137B (zh) 電壓控制振盪器

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191126

R150 Certificate of patent or registration of utility model

Ref document number: 6624873

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250