CN106933296A - 振荡电路 - Google Patents

振荡电路 Download PDF

Info

Publication number
CN106933296A
CN106933296A CN201610868650.7A CN201610868650A CN106933296A CN 106933296 A CN106933296 A CN 106933296A CN 201610868650 A CN201610868650 A CN 201610868650A CN 106933296 A CN106933296 A CN 106933296A
Authority
CN
China
Prior art keywords
current
transistors
input
electric current
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610868650.7A
Other languages
English (en)
Other versions
CN106933296B (zh
Inventor
高田幸辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN106933296A publication Critical patent/CN106933296A/zh
Application granted granted Critical
Publication of CN106933296B publication Critical patent/CN106933296B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1234—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device and comprising means for varying the output amplitude of the generator
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1271—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the frequency being controlled by a control current, i.e. current controlled oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Control Of Electrical Variables (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

课题在于提供即使在V/I转换电路中产生任何异常也能限制频率的最大值、最小值的振荡电路。解决方案在于具备：电流控制振荡器，基于输入电流进行振荡；以及电流限制电路，将输入电流与第1恒流和第2恒流的每一个进行比较，若输入电流达到第1恒流，则通过输入电流的路径上所具备的晶体管来限制输入电流的最大电流值，若输入电流下降到第2恒流，则通过与输入电流的路径并联地具备的晶体管，向输入电流的路径加入电流而限制输入电流的最小电流。

Description

振荡电路
技术领域
本发明关于振荡电路，更详细而言，关于与由电流控制振荡频率的振荡电路的异常控制电流对应的技术。
背景技术
图4中示出现有的振荡电路400的电路图。
现有的振荡电路400具备：电源端子101；接地端子102；V/I转换电路103；PMOS晶体管115及118；以及电流控制振荡器104。
V/I转换电路103具备：第1基准电压源111；误差放大器112；NMOS晶体管114；以及电阻113。
图5中示出电流控制振荡器104的电路图。
电流控制振荡器104具备：电容器141；第2基准电压源143；比较器142；以及NMOS晶体管144。
参照图4及图5，对现有的振荡电路400的连接进行说明。误差放大器112的非反相输入端子与第1基准电压源111的一端连接。第1基准电压源111的另一端与接地端子102连接。NMOS晶体管114的栅极与误差放大器112的输出连接，源极与误差放大器112的反相输入端子和电阻113的一端连接。电阻113的另一端与接地端子102连接。PMOS晶体管115的源极与电源端子101连接，栅极和漏极与NMOS晶体管114的漏极连接。PMOS晶体管118的源极与电源端子101连接，栅极与PMOS晶体管115的栅极连接，漏极与电流控制振荡器104内部的电容器141的一端和NMOS晶体管144的漏极和比较器142的非反相输入端子连接。比较器142的反相输入端子与第2基准电压源143的一端连接。第2基准电压143的另一端与接地端子102连接。NMOS晶体管144的栅极与比较器142的输出连接，源极与接地端子102连接。电容器141的另一端与接地端子102连接。
对现有的振荡电路400的动作进行说明。
V/I转换电路103利用包含误差放大器112的负反馈环，以第1基准电压源111的电压VREF与NMOS晶体管114的源极电压成为相等的方式进行动作。作为结果，对电阻113施加与电压VREF相等的电压，NMOS晶体管114的漏极电流I1成为恒流。PMOS晶体管115和118构成电流反射镜，向电流控制振荡器104供给与电流I1成比例的电流I2。
图6中示出用于说明电流控制振荡器104的动作的波形图。电流控制振荡器104将电流I2作为电容器141的充电电流，在电容器141的一端生成倾斜状的电压VRAMP。若电压VRAMP达到第2基准电压源143的电压VPK，则比较器142的输出CMPOUT变为高（High），NMOS晶体管144导通而释放电容器141的电荷。比较器142存在检测延迟，因此输出CMPOUT以某一延迟时间变为低（Low），NMOS晶体管144截止而电容器141再次充电。通过重复上述动作，电压VRAMP成为具有既定振幅及既定频率的锯齿波，继续振荡动作。
在专利文献1中示出了在这样的现有的振荡电路中，以能将振荡频率的上限值及下限值控制在期望的值的方式构成误差放大器112的情况。
【现有技术文献】
【专利文献】
【专利文献1】日本特开2001－44808号公报。
发明内容
【发明要解决的课题】
然而，专利文献1所示的振荡电路中，是通过改变基准电压源111的电压VREF，改变NMOS晶体管114中流过的电流而控制振荡频率的上限值及下限值的构成，因此在V/I转换电路103自身产生任何异常的情况下，变得不能控制NMOS晶体管114的电流，有时会输出期望的范围外的频率。
例如，在电阻113短路故障的情况下，在NMOS晶体管114中流过过大的电流，频率会超过期望的范围。另外，另一方面电阻113开路故障的情况下，NMOS晶体管114的电流成为0A，会停止振荡动作。
本发明为解决以上那样的课题而构思，提供即使在V/I转换电路103产生任何异常也能限制频率的最大值、最小值的振荡电路。
【用于解决课题的方案】
为了解决现有的课题，本发明的振荡电路，其特征在于具备：电流源电路，基于在电源端子与电流输入端子之间的第1电流路径流过的第1电流生成第2电流；以及电流控制振荡器，基于所述第2电流进行振荡，所述电流源电路具有：第1PMOS晶体管，设在所述第1电流路径，栅极和漏极连接；第2PMOS晶体管，与所述第1PMOS晶体管构成电流反射镜，流过所述第2电流；第3PMOS晶体管，与所述第1PMOS晶体管构成电流反射镜；恒流源，与所述第3PMOS晶体管的漏极连接；以及第4PMOS晶体管，栅极被所述第3PMOS晶体管的漏极的电压控制，该第4PMOS晶体管限制所述第1电流的电流值。
【发明效果】
依据本发明的振荡电路，即使在向电流输入端子输入的输入电流变得过大的情况下，或者不能流过的情况下，也能根据恒流源的电流值和第1电流的大小关系，利用第4PMOS晶体管来限制第1电流的最大值或最小值。
附图说明
【图1】是示出本发明的第1实施方式的振荡电路的电路图。
【图2】是用于说明本发明的第1实施方式的振荡电路的动作的图。
【图3】是示出本发明的第2实施方式的振荡电路的电路图。
【图4】是现有的振荡电路的电路图。
【图5】是示出电流控制振荡器的一个例子的电路图。
【图6】是用于说明电流控制振荡器的动作的波形图。
具体实施方式
图1是本发明的第1实施方式的振荡电路100的电路图。
本实施方式的振荡电路100具备V/I转换电路103、电流控制振荡器104和电流源电路105而构成。
V/I转换电路103及电流控制振荡器104的电路构成，与图4所示的现有的振荡电路400中的V/I转换电路103及图5所示的电流控制振荡器104同样，因此对同一构成要素标注同一标号，适当省略重复的说明。
此外，关于V/I转换电路103的NMOS晶体管114中流过的电流，作为输入电流源电路105的电流输入端子Tin的电流，在图1中设为输入电流Iin。
电流源电路105成为对现有的振荡电路400中的由PMOS晶体管115和118构成的电流反射镜追加了限制流过PMOS晶体管115的电流I1的最大电流值和最小电流值的电流限制电路106的结构。
电流限制电路106具备PMOS晶体管116、117、121及122、和恒流源119及120。恒流源119及120的电流值分别为Imax及Imin。
对电流源电路105的连接进行说明。
PMOS晶体管115的源极与电源端子101连接，栅极和漏极连接。PMOS晶体管116的源极与电源端子101连接，漏极与电流源119的一端和PMOS晶体管121的栅极连接。PMOS晶体管117的源极与电源端子101连接，漏极与电流源120的一端和PMOS晶体管122的栅极连接。PMOS晶体管118的源极与电源端子101连接，漏极与电流控制振荡器104连接。
PMOS晶体管115、116、117及118的栅极共同连接，PMOS晶体管115和116、PMOS晶体管115和117、及PMOS晶体管115和118分别构成电流反射镜。在此，为使以后的说明简单，将各电流反射镜的镜像比设为1：1。
PMOS晶体管121的源极与PMOS晶体管115的漏极连接。PMOS晶体管122的源极与NMOS晶体管114的漏极和PMOS晶体管121的漏极连接，漏极与接地端子102连接。电流源119的另一端与接地端子102连接。电流源120的另一端与接地端子102连接。
接着，说明本实施方式的振荡电路100的动作。
图2是用于说明本实施方式的振荡电路的动作的图。
在图2中，横轴表示电阻113的电阻值RT，纵轴表示PMOS晶体管115中流过的电流I1。
首先，关于图2的A区域进行说明。该区域中，电流限制电路106不动作，在V/I转换电路103生成的电流Iin经由NMOS晶体管114的漏极而输出，作为输入电流向电流源电路105输入。此时，输入电流Iin和PMOS晶体管115的电流I1成为相等的电流值。PMOS晶体管115和118如上所述构成电流反射镜，因此向电流控制振荡器104供给与电流I1成比例的电流I2，在本实施方式中镜像比为1：1因此供给电流值与电流I1相同的电流I2，电流控制振荡器104以既定频率进行振荡。
PMOS晶体管115和116构成电流反射镜，因此向电流源119供给电流值与电流I1相同的电流。区域A中，PMOS晶体管116的漏极电流低于电流源119的电流，PMOS晶体管121的栅极电压大致为0V，所以导通。PMOS晶体管115和117构成电流反射镜，因此向电流源120供给电流值与电流I1相同的电流。区域A中，PMOS晶体管117的漏极电流超过电流源120的电流，PMOS晶体管122的栅极电压大致与电源端子101的电压相等，所以截止。
接着，关于图2的区域B进行说明。若电阻113的电阻值RT减少则电流Iin及电流I1增加。由此，对电流I1进行镜像的PMOS晶体管116的电流增加。若该PMOS晶体管116的电流超过电流源119的电流Imax，则PMOS晶体管121的栅极电压增加，电流I1被限制为电流源119的电流Imax。其结果，对电流I1进行镜像的PMOS晶体管118的电流I2的最大电流受到限制，电流控制振荡器104的最大频率受到限制。此外，PMOS晶体管122与区域A同样地截止。
最后，关于图2的区域C进行说明。若电阻RT增加则电流Iin及电流I1减少。由此，对电流I1进行镜像的PMOS晶体管117的电流减少。若该PMOS晶体管117的电流低于电流源120的电流Imin，则PMOS晶体管122的栅极电压减少而漏极电流增加。PMOS晶体管122的漏极电流以补充电流Iin的减少分量的方式增加，作为结果，电流I1的最小电流被限制为电流源120的电流Imin。其结果，对电流I1进行镜像的PMOS晶体管118的电流I2的最小电流受到限制，电流控制振荡器104的最小频率受到限制。此外，PMOS晶体管121与区域A同样地导通。
在上述的动作说明中，虽然对电阻113的变化进行了描述，但V/I转换电路103的其他要素出现故障的情况下也同样地限制电流I1及I2。
如以上说明的那样，依据本实施方式的振荡电路，即使在V/I转换电路产生任何异常的情况下，向电流控制振荡器104供给的电流也受到限制，能够限制频率的最大值和最小值。
图3是示出本发明的第2实施方式的振荡电路200的电路图。
本实施方式的振荡电路200，取代第1实施方式的振荡电路100中的V/I转换电路103，具备时钟输入端子201、相位频率比较电路（PFD）202、电荷泵（charge pump）电路（CP）203、电容器204、NMOS晶体管214和电阻213。
关于电流控制振荡器104和电流源电路105，与图1所示的振荡电路100同样，因此对于同一构成要素标注同一标号，省略重复的说明。
相位频率比较电路202的输入接受从时钟输入端子201输入的时钟信号CLK和电流控制振荡器104的输出。电荷泵电路203的输入接受相位频率比较电路202的输出，输出连接有电容器204的一端和NMOS晶体管214的栅极。电容器204的另一端与接地端子102连接。NMOS晶体管214的漏极与电流源电路105的输入端子Tin连接，源极经由电阻213与接地端子102连接。
振荡电路200取代振荡电路100中的V/I转换电路103而追加上述构成要素，从而构成PLL电路。用NMOS晶体管214和电阻213对电容器204的电压VCP进行V/I转换，从而电流源电路105的输入端子Tin被输入输入电流Iin2。
与图1的振荡电路100同样，因输入电流Iin2而向电流控制振荡器104供给与PMOS晶体管115中流过的电流I1成比例的电流I2，能得到期望的频率。在此，在向时钟输入端子输入了超过期望的范围的频率的信号的情况下，因PLL动作而电容器204的电压VCP增加，NMOS晶体管204的电流Iin2增加，因此电流I1及电流I2增加。若电流I1达到上限值则电流限制电路106进行动作，与图1的振荡电路100同样地进行，电流I1被限制为电流源119的电流Imax。省略详细的说明，但是对最小值也能同样地进行限制。如此即使是PLL电路的结构，向电流控制振荡器104供给的电流也受到限制，能够限制频率的最大值和最小值。
以上，关于本发明的实施方式进行了说明，但本发明不限于上述实施方式，在不脱离本发明的主旨的范围内能进行各种各样的变更这一点无需赘述。
例如，在上述实施方式中，作为振荡器说明了使用电流控制振荡器104的例子，但是也可以使用环形振荡器等、其他的振荡器。
另外，在上述实施方式中，作为电流限制电路106，示出了限制最大值及最小值双方的结构，但是即使仅采用限制最大值的构成、限制最小值的构成的哪一方也无妨。
另外，只要是输入端子Tin（NMOS晶体管114或214的漏极）到电源端子101的路径上，则PMOS晶体管121配置在哪里都行，并不限于图1及图3所示的配置。
进而，只要是输入端子Tin到PMOS晶体管115的漏极的路径上，则PMOS晶体管122的漏极连接在哪里都行，并不限于图1及图3所示的配置。
【标号说明】
100、200 振荡电路
103 V/I转换电路
104 电流控制振荡器
105 电流源电路
106 电流限制电路
202 相位频率比较电路
203 电荷泵。

Claims (7)

1. 一种振荡电路，其特征在于，具备：
电流源电路，基于在电源端子与电流输入端子之间的第1电流路径流过的第1电流生成第2电流；以及
电流控制振荡器，基于所述第2电流进行振荡，
所述电流源电路，具有：
第1PMOS晶体管，设在所述第1电流路径，栅极和漏极连接；
第2PMOS晶体管，与所述第1PMOS晶体管构成电流反射镜，流过所述第2电流；
第3PMOS晶体管，与所述第1PMOS晶体管构成电流反射镜；
恒流源，与所述第3PMOS晶体管的漏极连接；以及
第4PMOS晶体管，栅极被所述第3PMOS晶体管的漏极的电压控制，该第4PMOS晶体管限制所述第1电流的电流值。
2.如权利要求1所述的振荡电路，其特征在于，
所述第4PMOS晶体管设在所述第1电流路径，限制所述第1电流的最大电流值。
3.如权利要求1所述的振荡电路，其特征在于，
所述第4PMOS晶体管设在所述电流输入端子与接地端子之间的第2电流路径，限制所述第1电流的最小电流值。
4.如权利要求2所述的振荡电路，其特征在于，还具备：
第5PMOS晶体管，与所述第1PMOS晶体管构成电流反射镜；
恒流源，与所述第5PMOS晶体管的漏极连接；以及
第6晶体管，设在所述电流输入端子与接地端子之间的第2电流路径，
所述第6晶体管限制所述第1电流的最小电流值。
5.如权利要求1至4的任一项所述的振荡电路，其特征在于，还具备：
V/I转换电路，基于既定电压输出既定电流，
V/I转换电路的输出与所述电流输入端子连接。
6.如权利要求1至4的任一项所述的振荡电路，其特征在于，还具备：
相位频率比较电路，接受时钟信号和所述电流控制振荡器的输出；
电荷泵电路，接受所述相位频率比较电路的输出；
电容器，与所述电荷泵电路的输出连接；
NMOS晶体管，漏极与所述电流输入端子连接，栅极接受所述电荷泵电路的输出；以及
电阻，与所述NMOS晶体管的源极连接。
7. 一种振荡电路，其特征在于，具备：
电流控制振荡器，基于输入电流进行振荡；以及
电流限制电路，将所述输入电流与第1恒流和第2恒流的每一个进行比较，若所述输入电流达到所述第1恒流，则通过所述输入电流的路径上所具备的晶体管来限制所述输入电流的最大电流值，若所述输入电流下降到所述第2恒流，则通过与所述输入电流的路径并联地具备的晶体管，向所述输入电流的路径加入电流而限制所述输入电流的最小电流。
CN201610868650.7A 2015-09-30 2016-09-30 振荡电路 Expired - Fee Related CN106933296B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-194570 2015-09-30
JP2015194570A JP6624873B2 (ja) 2015-09-30 2015-09-30 発振回路

Publications (2)

Publication Number Publication Date
CN106933296A true CN106933296A (zh) 2017-07-07
CN106933296B CN106933296B (zh) 2020-05-19

Family

ID=58410037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610868650.7A Expired - Fee Related CN106933296B (zh) 2015-09-30 2016-09-30 振荡电路

Country Status (5)

Country Link
US (1) US9837960B2 (zh)
JP (1) JP6624873B2 (zh)
KR (1) KR102468451B1 (zh)
CN (1) CN106933296B (zh)
TW (1) TWI680640B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI724659B (zh) * 2019-11-29 2021-04-11 杰力科技股份有限公司 負載開關的控制電路
JP6886544B1 (ja) * 2020-04-20 2021-06-16 ウィンボンド エレクトロニクス コーポレーション 発振回路
JP2023003199A (ja) * 2021-06-23 2023-01-11 キオクシア株式会社 半導体集積回路、半導体記憶装置、メモリシステム及び周波数発生方法
US11870448B2 (en) * 2021-09-21 2024-01-09 Texas Instruments Incorporated Adjustable phase locked loop

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897717B1 (en) * 2004-01-20 2005-05-24 Linear Technology Corporation Methods and circuits for more accurately mirroring current over a wide range of input current
CN104679095A (zh) * 2015-02-15 2015-06-03 格科微电子（上海）有限公司 电流源及其阵列、读出电路及其控制方法、放大电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831486A (en) * 1997-09-04 1998-11-03 Integrated Device Technology, Inc. Extended range current controlled oscillator
JP3874577B2 (ja) 1999-07-27 2007-01-31 新日本無線株式会社 電圧制御発振回路
US6329883B1 (en) * 2000-11-01 2001-12-11 Cirrus Logic, Inc. Method and system for controlling a tuning voltage of a phase-locked loop circuit to an optimal value
US6414863B1 (en) * 2001-08-30 2002-07-02 Texas Instruments Incorporated Frequency control circuit for unregulated inductorless DC/DC converters
JP4148357B2 (ja) * 2002-12-16 2008-09-10 旭化成エレクトロニクス株式会社 発振器およびｐｌｌ回路
CN100486115C (zh) * 2003-05-30 2009-05-06 因芬奈昂技术股份有限公司 自校准的恒定增益可调振荡器
JP2007052569A (ja) * 2005-08-17 2007-03-01 Rohm Co Ltd 定電流回路およびそれを用いたインバータならびに発振回路
TW200727591A (en) * 2006-01-06 2007-07-16 Realtek Semiconductor Corp Phase lock loop (PLL) for rapid lock-in
US8432169B2 (en) * 2007-09-20 2013-04-30 Panasonic Corporation Proximity sensor
US8604885B2 (en) * 2011-07-12 2013-12-10 Kunihiko Kouyama Differential ring oscillator-type voltage control oscillator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897717B1 (en) * 2004-01-20 2005-05-24 Linear Technology Corporation Methods and circuits for more accurately mirroring current over a wide range of input current
CN104679095A (zh) * 2015-02-15 2015-06-03 格科微电子（上海）有限公司 电流源及其阵列、读出电路及其控制方法、放大电路

Also Published As

Publication number Publication date
US9837960B2 (en) 2017-12-05
US20170093334A1 (en) 2017-03-30
TW201722064A (zh) 2017-06-16
CN106933296B (zh) 2020-05-19
JP2017069825A (ja) 2017-04-06
JP6624873B2 (ja) 2019-12-25
KR20170038710A (ko) 2017-04-07
TWI680640B (zh) 2019-12-21
KR102468451B1 (ko) 2022-11-17

Similar Documents

Publication Publication Date Title
US10666272B2 (en) COT control circuit and associated DC-DC converter
JP5634028B2 (ja) Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御方法
CN106329924B (zh) 一种提高负载瞬态响应性能的系统
CN106933296A (zh) 振荡电路
JP2013516836A5 (zh)
JP2012125107A (ja) スイッチングレギュレータの制御回路およびそれを利用したスイッチングレギュレータ、電子機器
CN107924208A (zh) 开关调节器电流感测电路和方法
KR100891610B1 (ko) 스위칭 레귤레이터 제어 회로 및 스위칭 레귤레이터
CN103683937B (zh) 电压转换电路
CN104936356A (zh) 线性恒流驱动电路
JP5904245B2 (ja) 電源制御回路および電源装置
CN105391419A (zh) 石英振荡电路及电子钟表
CN110224689A (zh) 起振电路
CN204835916U (zh) 一种电压转换电路
CN107317580B (zh) 一种高稳定性振荡器电路及其实现方法
CN113612446B (zh) 一种自适应幅度调整振荡电路
JP2007295561A (ja) フェーズロックループ用制御可能な電流源
CN105337496A (zh) 基于压控振荡器的脉冲频率调制电路
CN105048801B (zh) 一种电压转换电路
CN110572151B (zh) 一种锁相环电路
CN205179433U (zh) 恒流驱动电路
JP2010087562A (ja) 三角波生成装置
JP2010087561A (ja) 三角波生成装置
CN110071698A (zh) 功率放大器以及无线通信装置
JP2001339258A (ja) 電圧電流変換回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Chiba County, Japan

Applicant after: ABLIC Inc.

Address before: Chiba County, Japan

Applicant before: DynaFine Semiconductor Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200519

Termination date: 20210930