JP2017045942A - 高周波半導体装置 - Google Patents

高周波半導体装置 Download PDF

Info

Publication number
JP2017045942A
JP2017045942A JP2015169303A JP2015169303A JP2017045942A JP 2017045942 A JP2017045942 A JP 2017045942A JP 2015169303 A JP2015169303 A JP 2015169303A JP 2015169303 A JP2015169303 A JP 2015169303A JP 2017045942 A JP2017045942 A JP 2017045942A
Authority
JP
Japan
Prior art keywords
bent
gate
drain
straight
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015169303A
Other languages
English (en)
Other versions
JP6268132B2 (ja
Inventor
一考 高木
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015169303A priority Critical patent/JP6268132B2/ja
Priority to US15/238,857 priority patent/US9691865B2/en
Priority to EP16185107.6A priority patent/EP3136442A1/en
Publication of JP2017045942A publication Critical patent/JP2017045942A/ja
Application granted granted Critical
Publication of JP6268132B2 publication Critical patent/JP6268132B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】利得を保ちつつ、出力電力を増大可能な高周波半導体装置を提供する。【解決手段】高周波半導体装置１０は、化合物半導体からなる積層体６０と、ゲート電極２０と、ソース電極４０と、ドレイン電極３０と、を有する。ゲート電極４０は、積層体の表面にジグザグ状に延設された屈曲ゲート部２１と、第１の直線に沿って屈曲ゲート部の表面に延設された直線ゲート部２２と、を有する。ソース電極４０は、屈曲ゲート部２１から離間し積層体の表面に延設された屈曲ソース部４１と、第１の直線に平行に屈曲ソース部４１の表面に延設された直線ソース部４２と、を有する。ドレイン電極３０は、屈曲ゲート部２１から離間し積層体の表面に延設された屈曲ドレイン部３１と、第１の直線に沿って屈曲ドレイン部３１の表面に延設された直線ドレイン部３２と、を有する。【選択図】図１

Description

本発明の実施形態は、高周波半導体装置に関する。
高周波半導体装置として用いられる電界効果トランジスタの出力電力は、ゲート幅に比例して増大する。ゲート幅は、フィンガーゲート電極を長くすることにより大きくできる。
しかし、フィンガーゲート電極を長くすると、ゲート抵抗の増大や位相ずれの増大を生じる。このため、利得が低下し、ゲート幅に比例して出力電力が増大しなくなる。フィンガーゲート電極を単にジグザグ状に延設してもチップ長あたりのフィンガーゲート電極は長くなるが、ゲート抵抗の増大や位相ずれの増大を生じる。
特開平３−１９１５３３号公報
利得を保ちつつ、出力電力を増大可能な高周波半導体装置を提供する。
実施形態の高周波半導体装置は、化合物半導体からなる積層体と、ゲート電極と、ソース電極と、ドレイン電極と、を有する。前記ゲート電極は、前記積層体の表面にジグザグ状に延設され第１および第２の外縁を有する屈曲ゲート部と、第１の直線に沿って前記屈曲ゲート部の表面に延設された直線ゲート部と、を有する。前記ソース電極は、前記屈曲ゲート部の前記第１の外縁から法線方向に第１距離だけ離間した外縁を有し前記積層体の前記表面に延設された屈曲ソース部と、前記第１の直線に平行に前記屈曲ソース部の表面に延設された直線ソース部と、を有する。前記ドレイン電極は、前記屈曲ゲート部の前記第２の外縁から前記屈曲ソース部とは反対の側の法線方向に第２距離だけ離間した外縁を有し前記積層体の前記表面に延設された屈曲ドレイン部と、前記第１の直線に沿って前記屈曲ドレイン部の表面に延設された直線ドレイン部と、を有する。
図１（ａ）は第１の実施形態にかかる高周波半導体装置の模式斜視図、図１（ｂ）はその部分拡大模式斜視図、である。 図２（ａ）は第１の実施形態にかかる高周波半導体装置の屈曲ゲート部、屈曲ソース部、および屈曲ドレイン部の模式平面図、図２（ｂ）はその部分拡大模式平面図、図２（ｃ）はゲート電極、ソース電極、およびドレイン電極の模式平面図、である。 第１の実施形態の屈曲ゲート部の平面形状の一例を表す模式平面図である。 図４（ａ）は屈曲ゲート部の第１変形例の模式図、図４（ｂ）は屈曲ゲート部の第２変形例の模式図、である。 図５（ａ）は第２の実施形態にかかる高周波半導体装置の模式斜視図、図５（ｂ）はその部分拡大模式斜視図、である。 図６（ａ）は第２の実施形態にかかる高周波半導体装置の屈曲ゲート部、屈曲ソース部、および屈曲ドレイン部の模式平面図、図６（ｂ）はその部分拡大模式平面図、 ６（ｃ）はゲート電極、ソース電極、およびドレイン電極の模式平面図、である。 第２の実施形態の屈曲ゲート部の構成を説明する模式図である。 比較例にかかる屈曲ゲート部を説明する模式図である。
以下、図面を参照しつつ本発明の実施形態を説明する。
図１（ａ）は第１の実施形態にかかる高周波半導体装置の模式斜視図、図１（ｂ）はその部分拡大斜視図、である。
高周波半導体装置は、ＨＥＭＴ（High Electron Mobility Transistor)やＭＥＳＦＥＴ（Metal Semiconductor Field Effect transistor)を含む電界効果トランジスタなどとする。
高周波半導体装置１０は、積層体６０と、ゲート端子電極２５と、ソース端子電極４５と、ドレイン端子電極３５と、を有する。
積層体６０は、基板、および基板の上に設けられたチャネル層を含む。チャネル層の上に電子供給層をさらに設けるとＨＥＭＴとすることができる。電界効果トランジスタは、ＧａＮ系材料、ＡｌＧａＡｓ系材料などを用いることができる。
フィンガー状のゲート電極２０と接続されたゲート端子電極４５は、ボンディングワイヤ（図示せず））などにより入力回路に接続される。フィンガー状のドレイン電極３０と接続されたドレイン端子電極３５は、ボンディングワイヤ（図示せず）などにより出力回路に接続される。フィンガー状のソース電極４０は、貫通孔などを介して基板の裏面導体に接続されたソース端子電極４５に接続される。
図２（ａ）は第１の実施形態にかかる高周波半導体装置の屈曲ゲート部、屈曲ソース部、および屈曲ドレイン部の模式平面図、図２（ｂ）はその部分拡大模式平面図、図２（ｃ）はゲート電極、ソース電極、およびドレイン電極の模式平面図、である。
ゲート電極２０は、積層体６０の表面６０ａにジグザグ状に延設され第１の外縁２１ａおよび第２の外縁２１ｂを有する屈曲ゲート部２１と、第１の直線１５に沿って屈曲ゲート部２１の表面に延設された直線ゲート部２２と、を有する。
屈曲ゲート部２１は、図２（ａ）に表すように、積層体６０の表面６０ａに、たとえば、フォトレジストパターンを形成し、リフトオフ法などで形成する。直線ゲート部２２は、屈曲ゲート部２１の表面のみが露出するように多層のフォトレジストを形成し、リフトオフ法などを用いて形成する（図２（ｃ））。
ソース電極４０は、屈曲ゲート部２１の第１の外縁２１ａからその法線１７に沿って第１距離Ｓ１だけ離間した外縁４１ａを有し積層体６０の表面６０ａに延設された屈曲ソース部４１と、第１の直線１５に平行に屈曲ソース部４１の表面に延設された直線ソース部４２と、を有する。
屈曲ソース部４１は、図２（ａ）に表すように、積層体６０の表面６０ａに、たとえば、フォトレジストパターンを形成し、リフトオフ法などで形成する。直線ソース部４２は、屈曲ソース部４１の表面のみが露出するように多層のフォトレジストを形成し、リフトオフ法などを用いて形成する（図２（ｃ））。
ドレイン電極３０は、屈曲ゲート部２１の第２の外縁２１ｂから屈曲ソース部４１とは反対の側の法線１７に沿って第２距離Ｓ２だけ離間した外縁３１ａを有し積層体６０の表面６０ａに延設された屈曲ドレイン部３１と、第１の直線１５に沿って屈曲ドレイン部３１の表面に延設された直線ドレイン部３２と、を有する。
屈曲ドレイン部３１は、図２（ａ）に表すように、積層体６０の表面６０ａに、たとえば、フォトレジストパターンを形成し、リフトオフ法などで形成する。直線ドレイン部３２は、屈曲ドレイン部３１の表面のみが露出するように多層のフォトレジストを形成し、リフトオフ法などを用いて形成する（図２（ｃ））。
なお、直線ソース部４２の下面の高さを屈曲ゲート部２１の表面よりも高くすると、ジグザグ状の屈曲ゲート部２１と直線ソース部４２との接触を回避できるので好ましい。この場合、直線ソース部４２と、屈曲ソース部４１と、の間に、図１（ｂ）に表すように、導電スペーサ４３をリフト法などを用いて第１の直線１５に沿って形成するとよい。
ゲート電極２０がゲートバスライン２４により束ねられる場合、直線ソース部４２の下面はゲートバスライン２４の上面よりも高いことが好ましい。また、ソース電極４０とゲート電極２０とはブリッジ構造などにより空間配置することができる。
また、直線ドレイン部３２の下面の高さを屈曲ゲート部２１の表面よりも高くすると、ジグザグ形状の屈曲ゲート部２１と直線ドレイン部３２との接触を回避できるので好ましい。この場合、直線ドレイン部３２と、屈曲ドレイン部３１と、の間に、図１（ｂ）に表すように、リフトオフ法などを用いて導電スペーサ３３を形成するとよい。
図３は、屈曲ゲート部の平面形状の一例を表す模式平面図である。
屈曲ゲート部２１の幅の中心点を結ぶ線は、第１の直線１５に対してジグザグ状に４５°で交差する２つの直線領域Ｊ１、Ｊ２と、２つの直線領域の間に設けられた曲線領域Ｊ３、Ｊ４、Ｊ５、などを含む。直線領域Ｊ１、Ｊ２は、半径ｒの円にそれぞれ接するように配置される。２つの直線領域Ｊ１、Ｊ２は、９０°で交差するものとする。
本図において、曲線領域Ｊ３〜Ｊ５は、中心角が９０°の円弧としその円弧の長さはすべて（πｒ／２）とする。直線領域Ｊ１、Ｊ２の長さは等しくＤ１とする。
屈曲ゲート部２１の幅の中心点を結ぶ線の単位長さＬ１（＝Ｊ３／２＋Ｄ１＋Ｊ４／２）は、式（１）で表される。
Figure 2017045942
ゲート電極２０が直線のみであると、第１の直線１５に平行である長さＬ２は、式（２）で表される。
Figure 2017045942
ゲート幅比率をＬ１／Ｌ２と定義すると、式（３）で表される。
Figure 2017045942
式（３）において、半径ｒを０に近づけると、ゲート幅比率は２の平方根である１．４１４に近づく。
屈曲ゲート部２１の上部に直線ゲート部２２を設けると、屈曲ゲート部２１のゲート幅を１．３倍などと長くしても、ゲート電極２０の抵抗増大や位相ずれ増大が抑制される。このため、利得の低下が低減される。
同様に、屈曲ドレイン部３１や屈曲ソース部４１の長さを１．３倍などと長くしても、ドレイン電極３０やソース電極４０の抵抗増大や位相ずれ増大が抑制される。なお、曲線領域の形状は円弧（または円環）に限定されない。
図４（ａ）は屈曲ゲート部２１の第１変形例の模式図、図４（ｂ）は第２変形例の模式図、である。
図４（ａ）の第１変形例に表すように、円の中心を第１の直線１５上に配置してもよい。直線領域Ｊ１、Ｊ２は円の接線である。本図において、円弧状の曲線領域Ｊ３、Ｊ４、Ｊ５の中心角βは。９０°よりも小さい。この場合、ゲート幅比率は図３に表す第１の実施形態よりも小さくなる。
図４（ｂ）の第２変形例に表すように、屈曲ゲート部２１は、その形状を折れ線状とすることができる。但し、平面視においてゲート電極２０に屈曲部に角部（破線領域）があると、電界が集中する。このため、ドレイン・ゲート間耐圧が角部を含まない平面形状の場合のドレイン・ゲート間耐圧よりも低下する。もし、角部に丸みを持たせると、耐圧を高めることができるのでより好ましい。
図５（ａ）は第２の実施形態にかかる高周波半導体装置の模式斜視図、図５（ｂ）はその部分拡大模式斜視図、である。
また、図６（ａ）は第２の実施形態にかかる高周波半導体装置の屈曲ゲート部、屈曲ソース部、および屈曲ドレイン部の模式平面図、図６（ｂ）はその部分拡大模式平面図、図６（ｃ）はゲート電極、ソース電極、ドレイン電極の模式平面図、である。
また、図７は、屈曲ゲート部の構成を説明する模式図である。
第２の実施形態において、屈曲ゲート部２１は、円環で構成される。図７に表すように、屈曲ゲート部２１は、隣接する２つの円の接線が９０°で交差するように配列された円弧に沿って配置される。すなわち、図７に表すよう、屈曲ゲート部２１は、中心角が９０°である円環が、円の中心が互いに反対の側になるようにジグザグ状に配列される。
ゲート電極２０は、積層体６０の表面６０ａに延設され第１の外縁２１ａおよび第２の外縁２１ｂを有する屈曲ゲート部２１と、第１の直線１５に沿って屈曲ゲート部２１の表面に延設された直線ゲート部２２と、を有する。
ソース電極４０は、屈曲ゲート部２１の第１の外縁２１ａから法線１７の方向に第１距離Ｓ１だけ離間した外縁４１ａを有し積層体６０の表面６０ａに延設された屈曲ソース部４１と、第１の直線１５に平行に屈曲ソース部４１の表面に延設された直線ソース部４２と、を有する。
ドレイン電極３０は、屈曲ゲート部２１の第２の外縁２１ｂから法線１７の方向に第２距離Ｓ２だけ離間した外縁３１ａを有し積層体６０の表面６０ａに延設された屈曲ドレイン部３１と、第１の直線１５に沿って屈曲ドレイン部３１の表面に延設された直線ドレイン部３２と、を有する。
第２の実施形態において、ゲート幅は、直線状ゲート幅の約１．１倍とすることができ、出力電力を高めることができる。
図８は、比較例にかかる屈曲ゲート部を説明する模式図である。
互いに接する円を直線状に配列すると中心角が１８０°の円弧がジグザグ状に配列できる。しかしながら、ソース電極や、ドレイン電極を平行に配置することは困難である。このため、図６（ｂ）に表すような第１の直線に沿ってジグザグ状に屈曲ゲート部１２１を延設できない。
第１および第２の実施形態およびこれらに付随する変形例によれば、ゲート抵抗の増大やフィンガー電極の位相ずれ増大を抑制しつつ、ゲート幅を増大できる。このため、利得を高く保ちつつ、高い出力電力が可能な高周波半導体装置が提供される。これらの高周波半導体装置は、レーダー装置やマイクロ波通信機器に広く用いることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 高周波半導体装置、１５ 第１の直線、１７ 法線、２０ ゲート電極、２１ 屈曲ゲート部、２１ａ、２１ｂ 外縁、２２ 直線ゲート部、３０ ドレイン電極、３１ 屈曲ドレイン部、３１ａ 外縁、３２ 直線ドレイン部、４０ ソース電極、４１ 屈曲ソース部、４１ａ 外縁、４２ 直線ソース部、６０ 積層体、６０ａ 表面、Ｓ１ 第１距離、Ｓ２ 第２距離、Ｊ１、Ｊ２ 直線領域、Ｊ３、Ｊ４、Ｊ５ 曲線領域

Claims (5)

  1. 化合物半導体からなる積層体と、
    前記積層体の表面にジグザグ状に延設され第１および第２の外縁を有する屈曲ゲート部と、第１の直線に沿って前記屈曲ゲート部の表面に延設された直線ゲート部と、を有する、ゲート電極と、
    前記屈曲ゲート部の前記第１の外縁から法線方向に第１距離だけ離間した外縁を有し前記積層体の前記表面に延設された屈曲ソース部と、前記第１の直線に平行に前記屈曲ソース部の表面に延設された直線ソース部と、を有する、ソース電極と、
    前記屈曲ゲート部の前記第２の外縁から前記屈曲ソース部とは反対の側の法線方向に第２距離だけ離間した外縁を有し前記積層体の前記表面に延設された屈曲ドレイン部と、前記第１の直線に沿って前記屈曲ドレイン部の表面に延設された直線ドレイン部と、を有する、ドレイン電極と、
    を備えた高周波半導体装置。
  2. 前記屈曲ゲート部は、前記第１の直線に対してジグザグ状に交差する２つの直線領域と、前記２つの直線領域の間に設けられた曲線領域と、を含む請求項１記載の高周波半導体装置。
  3. 前記曲線領域は、円弧を含む請求項２記載の高周波半導体装置。
  4. 前記屈曲ゲート部は、ジグザグ状に延設された円弧を含む請求項１記載の高周波半導体装置。
  5. 前記円弧の中心角は、９０°である請求項３または４に記載の高周波半導体装置。
JP2015169303A 2015-08-28 2015-08-28 高周波半導体装置 Expired - Fee Related JP6268132B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015169303A JP6268132B2 (ja) 2015-08-28 2015-08-28 高周波半導体装置
US15/238,857 US9691865B2 (en) 2015-08-28 2016-08-17 High frequency semiconductor device
EP16185107.6A EP3136442A1 (en) 2015-08-28 2016-08-22 High frequency semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015169303A JP6268132B2 (ja) 2015-08-28 2015-08-28 高周波半導体装置

Publications (2)

Publication Number Publication Date
JP2017045942A true JP2017045942A (ja) 2017-03-02
JP6268132B2 JP6268132B2 (ja) 2018-01-24

Family

ID=57208050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015169303A Expired - Fee Related JP6268132B2 (ja) 2015-08-28 2015-08-28 高周波半導体装置

Country Status (3)

Country Link
US (1) US9691865B2 (ja)
EP (1) EP3136442A1 (ja)
JP (1) JP6268132B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10069002B2 (en) 2016-07-20 2018-09-04 Semiconductor Components Industries, Llc Bond-over-active circuity gallium nitride devices
KR102424875B1 (ko) * 2017-07-03 2022-07-26 삼성전자주식회사 반도체 소자
CN114188407B (zh) * 2022-02-17 2022-05-06 深圳市时代速信科技有限公司 一种半导体器件电极结构、制作方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60149174A (ja) * 1984-01-17 1985-08-06 Toshiba Corp 電界効果型半導体装置
JPH04171734A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011124282A (ja) * 2009-12-08 2011-06-23 Sharp Corp 電界効果トランジスタ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191533A (ja) 1989-12-21 1991-08-21 Sony Corp 電界効果トランジスタ
US6448587B1 (en) * 1997-11-28 2002-09-10 Hitachi, Ltd. Circuit incorporated IGBT and power conversion device using the same
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
JP2007243018A (ja) 2006-03-10 2007-09-20 Toshiba Corp 半導体装置のセル配置方法
JP2007274181A (ja) 2006-03-30 2007-10-18 Toshiba Corp 半導体装置
JP4965982B2 (ja) 2006-12-04 2012-07-04 株式会社東芝 電界効果トランジスタ
US8653565B1 (en) 2010-08-11 2014-02-18 Sarda Technologies, Inc. Mixed mode multiple switch integration of multiple compound semiconductor FET devices
JP5728258B2 (ja) * 2011-03-10 2015-06-03 株式会社東芝 半導体装置
JP2014175368A (ja) 2013-03-06 2014-09-22 Toshiba Corp 電界効果トランジスタおよび半導体装置
JP2015173161A (ja) 2014-03-11 2015-10-01 株式会社東芝 電界効果トランジスタ
EP2988334A3 (en) 2014-08-22 2016-03-30 Kabushiki Kaisha Toshiba Field effect transistor and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60149174A (ja) * 1984-01-17 1985-08-06 Toshiba Corp 電界効果型半導体装置
JPH04171734A (ja) * 1990-11-02 1992-06-18 Mitsubishi Electric Corp 半導体装置
JP2001028425A (ja) * 1999-07-15 2001-01-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2011124282A (ja) * 2009-12-08 2011-06-23 Sharp Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
EP3136442A1 (en) 2017-03-01
JP6268132B2 (ja) 2018-01-24
US9691865B2 (en) 2017-06-27
US20170062576A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
WO2016098390A1 (ja) 電界効果トランジスタ
JP5712516B2 (ja) 半導体装置
US9214523B2 (en) Field-effect transistor
US9159789B2 (en) Field effect transitor and semiconductor device using the same
JP6268132B2 (ja) 高周波半導体装置
JP2012023212A (ja) 半導体装置
US9236438B2 (en) Semiconductor device
JP2013098274A (ja) 半導体装置
EP4135504A3 (en) Thermoelectric element
US20180151675A1 (en) Field-effect transistor
JP6995971B2 (ja) 半導体デバイス及び半導体デバイスを製造する方法
US8987838B2 (en) Field-effect transistor
US20130168873A1 (en) Power semiconductor device and manufacturing method thereof
US9972710B2 (en) Field effect transistor
JP6414576B2 (ja) 電界効果トランジスタ
JP2015177112A (ja) 半導体装置
TWI462126B (zh) 螺旋電感結構
JP6287669B2 (ja) 電界効果トランジスタ
KR102456658B1 (ko) 열 특성의 향상을 위한 여분의 소스 핑거를 갖춘 질화 갈륨 기반 반도체 소자
JP5114839B2 (ja) 電界効果トランジスタ
JP5562921B2 (ja) 半導体装置
JP2016134600A (ja) 半導体装置
JP2015173161A (ja) 電界効果トランジスタ
JP2016072313A (ja) 電界効果トランジスタ
JP2016082056A (ja) パワーモジュール及びパワーユニット

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170907

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171124

R150 Certificate of patent or registration of utility model

Ref document number: 6268132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees