JP2017036940A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2017036940A5 JP2017036940A5 JP2015156780A JP2015156780A JP2017036940A5 JP 2017036940 A5 JP2017036940 A5 JP 2017036940A5 JP 2015156780 A JP2015156780 A JP 2015156780A JP 2015156780 A JP2015156780 A JP 2015156780A JP 2017036940 A5 JP2017036940 A5 JP 2017036940A5
- Authority
- JP
- Japan
- Prior art keywords
- recess
- hole
- substrate
- electronic device
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 238000004519 manufacturing process Methods 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 230000000149 penetrating Effects 0.000 claims 1
Claims (8)
- 第1基板と、
前記第1基板との間にキャビティーを設けて接合されている第2基板と、
前記キャビティー内に配置されている機能素子と、を備え、
前記第2基板は、前記キャビティー側の内面と、前記内面と反対側の外面とを貫通する孔部が設けられ、
前記孔部には、
前記外面から前記内面に向かうにしたがって、前記孔部の内壁面が前記孔部の内側に向かって傾斜している第1傾斜面、および前記第1傾斜面と接続されている第1底部を有している第1凹部と、
前記第1底部から前記内面に向かうにしたがって、前記孔部の内壁面が前記孔部の内側に向かって傾斜している第2傾斜面、および前記第2傾斜面と接続されている第2底部を有している第2凹部と、
前記第2底部と前記内面とを貫通している連通孔部と、が設けられていることを特徴とする電子デバイス。 - 前記第2基板は、(100)面に沿った前記外面を有するシリコン基板であり、
前記第1凹部および前記第2凹部は、平面視で、矩形状をなしていることを特徴とする請求項1に記載の電子デバイス。 - 少なくとも、前記第1傾斜面および前記第1底部と、前記第2傾斜面および前記第2底部とには、金属層が設けられていることを特徴とする請求項1または請求項2に記載の電子デバイス。
- 前記連通孔部は、平面視で、円形をなしていることを特徴とする請求項1ないし請求項3のいずれか一項に記載の電子デバイス。
- 少なくとも、前記第1凹部および前記第2凹部には、封止部材が設けられ、前記封止部材によって前記連通孔部が塞がれていることを特徴とする請求項1ないし請求項4のいずれか一項に記載の電子デバイス。
- 第1基板と、前記第1基板との間にキャビティーを設けて接合されている第2基板と、前記キャビティー内に配置されている機能素子と、を備え、
前記第2基板は、前記キャビティー側の内面と反対側の外面とを貫通している孔部が設けられ、前記孔部には第1底部を有している第1凹部と、前記第1底部に連通し、第2底部を有している第2凹部と、前記第2底部と前記内面とを貫通する連通孔部と、が設けられている、電子デバイスの製造方法であって、
前記第1基板として、(100)面を備えたシリコン基板を準備する工程と、
前記(100)面を前記外面として、前記シリコン基板を前記内面側からドライエッチングすることによって前記連通孔部を形成する工程と、
前記外面上に、前記外面と反対側に開口する有底の凹部と、前記凹部の底部に前記外面が露出するように開口する連通部とを備えたマスクを配設する工程と、
前記マスクを用い、前記シリコン基板を前記外面側からウェットエッチングすることによって前記第1凹部および前記第2凹部を形成し、前記第2凹部と前記貫通孔部とを連通させることによって前記孔部を形成する工程と、
を含むことを特徴とする電子デバイスの製造方法。 - 請求項1ないし請求項5のいずれか一項に記載の電子デバイスを備えていることを特徴とする電子機器。
- 請求項1ないし請求項5のいずれか一項に記載の電子デバイスを備えていることを特徴とする移動体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015156780A JP6575212B2 (ja) | 2015-08-07 | 2015-08-07 | 電子デバイス、電子デバイスの製造方法、電子機器、および移動体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015156780A JP6575212B2 (ja) | 2015-08-07 | 2015-08-07 | 電子デバイス、電子デバイスの製造方法、電子機器、および移動体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017036940A JP2017036940A (ja) | 2017-02-16 |
JP2017036940A5 true JP2017036940A5 (ja) | 2018-09-06 |
JP6575212B2 JP6575212B2 (ja) | 2019-09-18 |
Family
ID=58048627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015156780A Expired - Fee Related JP6575212B2 (ja) | 2015-08-07 | 2015-08-07 | 電子デバイス、電子デバイスの製造方法、電子機器、および移動体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6575212B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017215531A1 (de) * | 2017-09-05 | 2019-03-07 | Robert Bosch Gmbh | Verfahren zum Verschließen einer mikromechanischen Vorrichtung mittels Laser-Schmelzen und mikromechanische Vorrichtung mit einem Laser-Schmelz-Verschluss |
JP2021022620A (ja) * | 2019-07-25 | 2021-02-18 | セイコーエプソン株式会社 | 電子デバイス、電子デバイスの製造方法、電子機器、及び移動体 |
CN113436527B (zh) * | 2021-05-10 | 2023-02-03 | 深圳金之桥信息科技有限公司 | 一种多屏组合的电子显示屏 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5343477A (en) * | 1976-09-30 | 1978-04-19 | Nec Corp | Semiconductor device |
FR2763745B1 (fr) * | 1997-05-23 | 1999-08-27 | Sextant Avionique | Procede de fabrication d'un micro-capteur en silicium usine |
JP2009182924A (ja) * | 2008-02-01 | 2009-08-13 | Epson Toyocom Corp | 圧電デバイス及び圧電デバイスの製造方法 |
JP2013153038A (ja) * | 2012-01-25 | 2013-08-08 | Seiko Epson Corp | パッケージ、振動デバイス及び電子機器 |
JP2014017346A (ja) * | 2012-07-09 | 2014-01-30 | Seiko Epson Corp | 電子部品パッケージ及び光学デバイス |
JP6252737B2 (ja) * | 2013-09-05 | 2017-12-27 | セイコーエプソン株式会社 | 電子デバイス、電子デバイスの製造方法、電子機器及び移動体 |
-
2015
- 2015-08-07 JP JP2015156780A patent/JP6575212B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016209668A3 (en) | Structures and methods for reliable packages | |
JP2016006871A5 (ja) | ||
JP2012109297A5 (ja) | ||
JP2010267805A5 (ja) | ||
JP2009164481A5 (ja) | ||
JP2016207957A5 (ja) | ||
DE602008000830D1 (de) | Herstellungsverfahren einer Mikrofluid-Komponente, die mindestens einen mit Nanostrukturen gefüllten Mikrokanal umfasst | |
JP2015231053A5 (ja) | 原子セル、量子干渉装置、原子発振器、および電子機器 | |
JP2015015313A5 (ja) | ||
JP2016004833A5 (ja) | ||
JP2016102737A5 (ja) | ||
JP2016096292A5 (ja) | ||
JP2015220428A5 (ja) | ||
JP2017036940A5 (ja) | ||
JP2015216344A5 (ja) | ||
JP2014049558A5 (ja) | ||
JP2019067970A5 (ja) | ||
EP2835829A3 (en) | Integrated circuit device | |
JP2016040521A5 (ja) | ||
JP2015156471A5 (ja) | ||
EP2765603A3 (en) | Three-dimensional monolithic electronic-photonic integrated circuit | |
WO2015160808A3 (en) | Die package comprising die-to-wire connector and a wire-to-die connector configured to couple to a die package | |
JP2016099114A5 (ja) | ||
EP3316035A3 (en) | Imprint mold and manufacturing method of the same | |
JP2018206860A5 (ja) |