JP2017017290A - ウエーハの加工方法 - Google Patents

ウエーハの加工方法 Download PDF

Info

Publication number
JP2017017290A
JP2017017290A JP2015135531A JP2015135531A JP2017017290A JP 2017017290 A JP2017017290 A JP 2017017290A JP 2015135531 A JP2015135531 A JP 2015135531A JP 2015135531 A JP2015135531 A JP 2015135531A JP 2017017290 A JP2017017290 A JP 2017017290A
Authority
JP
Japan
Prior art keywords
wafer
modified layer
grinding
individual devices
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015135531A
Other languages
English (en)
Other versions
JP6560040B2 (ja
Inventor
中村　勝
Masaru Nakamura
勝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2015135531A priority Critical patent/JP6560040B2/ja
Priority to TW105117584A priority patent/TWI683359B/zh
Priority to SG10201604691WA priority patent/SG10201604691WA/en
Priority to KR1020160081353A priority patent/KR102429205B1/ko
Priority to US15/202,142 priority patent/US9583391B2/en
Priority to CN201610522458.2A priority patent/CN106340490B/zh
Publication of JP2017017290A publication Critical patent/JP2017017290A/ja
Application granted granted Critical
Publication of JP6560040B2 publication Critical patent/JP6560040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/784—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/0006—Working by laser beam, e.g. welding, cutting or boring taking account of the properties of the material involved
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • B23K2103/56—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26 semiconducting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】本発明の課題は、パルスレーザー光線による改質層とクラックの形成後、研削工程を実行し、個々のデバイスに分割する場合に、デバイスの品質低下を招くことがないウエーハの加工方法を提供することにある。【解決手段】上記課題を解決するため、本発明のウエーハの加工方法の改質層形成工程において設定されるパルスレーザー光線のパワーを、裏面研削工程にて設定される所定の研削条件にて研削することにより、仕上がり厚みに達する前にウエーハを個々のデバイスに分割可能で且つ個々のデバイスに分割された後、仕上がり厚みに達するまでの時間において個々のデバイス同士が擦れて損傷を生じることのない程度の時間となる改質層及びクラックを形成するパワーに設定する。【選択図】図２

Description

本発明は、表面に複数のストリートが格子状に形成されているとともに該複数のストリートによって区画された複数の領域にデバイスが形成されたウエーハを、ストリートに沿って分割するウエーハの分割方法に関する。
半導体デバイス製造工程においては、略円板形状である半導体ウエーハの表面に格子状に配列されたストリートと呼ばれる分割予定ラインによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等のデバイスを形成する。そして、ウエーハをストリートに沿って切断することによりデバイスが形成された領域を分割して個々のデバイスを製造している。
上述したウエーハのストリートに沿って分割する方法として、ウエーハに対して透過性を有する波長のレーザー光線を用い、分割すべき領域の内部に集光点を合わせてパルスレーザー光線を照射するレーザー加工方法も試みられている。
このレーザー加工方法を用いた分割方法の一例をより具体的に説明すると、デバイスが形成されたウエーハ表面に保護部材を配設し、ウエーハの裏面からウエーハに対して透過性を有する波長のレーザー光線を分割予定ラインに対応する内部に位置付けて照射し、分割予定ラインに沿って改質層を形成した後、ウエーハの表面に配設された保護部材側を保持手段に保持し、ウエーハの裏面を研削手段により研削して目標仕上がり厚みまで加工する。当該加工により改質層が除去されると共に、ウエーハが分割予定ラインに沿って個々のデバイスに分割される（例えば、特許文献１を参照）。当該分割工程によれば、改質層を形成する際に、クラックを形成し、その後、研削手段による研削を実行することで当該クラックを起点に個々のデバイスに分割されるので、別途外力を加える等の手段を講じる必要がなく効率よく分割することが可能となる。
特許第３７６２４０９号公報
前記改質層とクラックは、パルスレーザー光線の集光点をウエーハ基板の内部に合わせて照射することで多光子吸収が生じ易い条件を作り出し、ウエーハ基板内部を変質させることで形成される。
前記改質層形成過程でクラックが形成され、研削時に当該クラックが存在することにより、ウエーハ基板の裏面を研削する研削工程において個々のデバイスに確実に分割されることになるものの、裏面の研削時には、後述するように、被加工物であるウエーハを保持するチャックテーブルが回転しつつ、研削手段が備える研削ホイールが該ウエーハに接触しながら高速回転し、被加工物に対して該研削手段が下降することで、ウエーハに対して強い圧力と振動が付与される。そして、研削工程の途中でウエーハが個々のデバイスに分割された後、仕上がり厚みに達するまで研削工程が長時間継続された場合、分割されたデバイス同士が、上記圧力と振動を受けそれぞれが振動し、隣接するデバイス同士が接触、衝突し、デバイスの側部、及び角部に欠けが生じ製品品質に大きな影響を招くという問題が生じた。
当該問題に対処すべく、研削加工を実行するためにウエーハのデバイスが形成された表面に保護部材たる保護膜を配設する際に、当該保護膜を硬化させて仮に各デバイスが個々に分割されても振動しないよう強固に固定してしまうことが考えられる。しかし、当該保護膜はウエーハのデバイスが形成された表面側をチャックテーブル等の保持部材に保持する際に、表面側のデバイスを保護するため加工時の振動を吸収すべくある程度の緩衝材としての機能が要求されるものであり、事前に分割後の各デバイスが強固に固定されるような状態まで硬化させることは好ましくない。
よって、パルスレーザー光線による改質層とクラックの形成後、研削工程を実行し、個々のデバイスに分割する場合に、デバイスの品質低下を招くことがないウエーハの加工方法に解決すべき課題がある。
上記主たる技術課題を解決するために、本発明によれば、複数のデバイスが分割予定ラインによって区画された表面に形成されたウエーハを個々のデバイスに分割するウエーハの加工方法であって、ウエーハの表面に保護部材を配設する保護部材配設工程と、該保護部材が配設されたウエーハに対して透過性を有する波長のパルスレーザー光線の集光点を分割予定ラインの内部に位置付けると共に、該パルスレーザー光線を所定のパワーにて照射し、改質層と、該改質層から表裏面に向かって伸びるクラックとを形成する改質層形成工程と、該保護部材側をチャックテーブルに保持し、ウエーハの裏面を所定の研削条件にて研削ホイールで研削して個々のデバイスに分割するとともに、該改質層を除去し目標仕上がり厚みに達するまで研削する裏面研削工程と、を含み、該改質層形成工程において設定される上記パルスレーザー光線の該所定のパワーは、該裏面研削工程にて設定される該所定の研削条件にて研削することにより、目標仕上がり厚みに達する前に該ウエーハを個々のデバイスに分割可能で且つ個々のデバイスに分割された後、該目標仕上がり厚みに達するまでの時間において個々のデバイス同士が擦れて損傷が生じることのない時間となる改質層及びクラックを形成するパワーに設定される、ウエーハの加工方法が提供される。
本発明のウエーハ加工方法によれば、裏面研削工程において研削加工が開始された後、研削が進行する当面の間はウエーハが個々のデバイスに分割されることが防止され、仕上がり厚みに達する直前であって、個々のデバイスに分割された後、仕上がり厚みに達するまでの時間において個々のデバイス同士が擦れて損傷が生じることのない程度の時間となるタイミングで分割が生じせしめられ、その後速やかに仕上がり厚みに達する改質層及びクラックが形成される。
本発明に基づき構成されるウエーハ加工方法における保護部材配設工程の実行状態を示す概略斜視図。 本発明に基づき構成されるウエーハ加工方法における改質層形成工程の実行状態を示す概略斜視図。 図２に示す改質層形成工程において形成される改質層を示す断面図。 本発明に基づき構成されるウエーハ加工方法における裏面研削工程の一部を示す斜視図。 本発明に基づき構成されるウエーハ加工方法の裏面研削工程を実行する研削装置の概略斜視図。 本発明に基づき構成されるウエーハ加工方法の裏面研削工程において研削加工完了状態を示す概略斜視図。 図６に示す裏面研削工程終了後に実行される保護テープの剥離工程を示す概略斜視図。
以下に、本発明によるウエーハの加工方法の好適な実施例形態について、添付図面を参照して詳細に説明する。
（保護部材配設工程）
図１には、本発明によるウエーハの加工方法によって分割されるシリコンウエーハ２と、該シリコンウエーハ２の表面側２ａに形成されたデバイス２１を保護すべく保護部材としての、例えば塩化ビニールからなる保護テープ３を貼着し（図１（ａ）を参照）、被加工物としてのウエーハを形成する（図１（ｂ）を参照）工程が示されている。図１に示されるシリコンウエーハ２は、表面２ａに格子状に形成された複数のストリートによって複数の領域が区画され、この区画された領域にＩＣ、ＬＳＩ等の該デバイス２１が形成される。
（改質層形成工程）
上記したように、シリコンウエーハ２の表面２ａに保護テープ３を配設したならば、図２に示すようなレーザー加工装置における、レーザー加工用チャックテーブル３１上に、前記シリコンウエーハ２の保護テープ３側を位置付けて載置する。そして、当該シリコンウエーハ２に対して透過性を有する波長のレーザー光線をウエーハ２の裏面２ｂ側から分割予定ラインの内部に集光点を位置付けて照射し、チャックテーブル３１を矢印Ｘで示す方向に後述する所定の加工送り速度で加工送りし、改質層を形成する。
該分割予定ライン全長に渡り前記レーザー加工を終えたら、矢印Ｙで示す方向に相対的にレーザー光線を照射する集光器３０を順次加工送りして、パルスレーザー光線を照射しながら再度矢印Ｘ方向にチャックテーブルを移動させてシリコンウエーハ２上の矢印Ｙ方向に並んだ分割予定ラインの内部すべてに改質層を形成する。その後、チャックテーブル３１を９０度回転させて同様の手順を繰り返し、シリコンウエーハ２の矢印Ｘ方向、Ｙ方向に並ぶ分割予定ラインの内部すべてに改質層とクラックを生じさせる。なお、当該実施形態においては、一本の分割予定ラインに沿って高さ（深さ）方向に位置をずらした３本の改質層を形成するようにしているため、当該改質層形成工程は、各分割予定ラインにおいて３回集光点位置をずらしながら繰り返される。
前記改質層形成工程にて形成された改質層について、図３（ａ）、（ｂ）を用いてさらに説明する。図３（ａ）は、改質層が形成されたウエーハ２を分割予定ラインに沿って切断した断面の一部概略図を示したものである。シリコンウエーハ２はａ＝７００μｍの厚さで形成されており、デバイス２１が形成された下面を基準として１８０μｍで設定される範囲ｂから、後述する裏面研削工程における目標仕上がり厚さとして設定される下面から２点鎖線で示す高さまでの領域ｃ＝３０μｍを除いた領域に改質層が形成されるようになっている。図３（ｂ）は、図３（ａ）で示した改質層２２に直交する方向に沿って切断したＡ−Ａ断面の一部概略図であり、分割予定ライン２４に沿った内部に改質層２２が形成され、当該改質層２２の上下にクラック２３が形成される。
（裏面研削工程）
前記シリコンウエーハ２は、前記改質層形成工程により全分割予定ライン２４に沿って内部に改質層が形成された後、図４に示すように、該ウエーハ２の保護テープ３側を下側にして、すなわち裏面２ｂ側を上面にして研削装置の回転可能に構成されたチャックテーブル４０に載置される。該チャックテーブル４０の上面は、通気可能なポーラスセラミックからなる吸着チャック４１により構成され、図示しない吸引手段により吸引され、シリコンウエーハ２が強固に保持される。
チャックテーブル４０上にシリコンウエーハ２を保持したならば、図５に示すように、チャックテーブル４０を矢印４０ａの方向に示す方向に例えば３００ｒｐｍで回転しつつ、研削手段４３の研削ホイール４２を矢印４２ａの方向に例えば３５００ｒｐｍで回転させ、研削ホイール４２を１．０μｍ／ｓの速度で下降させながら研削ホイール４２の研削砥石により研削することにより、前述した目標仕上がり厚み（３０μｍ）に形成する。目標仕上がり厚みに達すると、改質層はすべて除去され、改質層形成工程により形成されたクラック２３に沿って各デバイス２１が分割された状態となったシリコンウエーハ２´を得て、裏面研削工程が終了する（図６を参照）。
以上で、シリコンウエーハ２の分割に係る加工工程が終了する。なお、当該ウエーハの加工終了後のシリコンウエーハ２´の裏面２ｂ側をフレームＦに保持されたテープＴに貼着し、一体化した後、適宜保護テープ３を剥離し（図７を参照）、個々のデバイス２１をテープＴからピックアップする。
ここで、本発明の発明者は、前記改質層形成工程の結果生じる改質層とクラックの大きさ、及びその後実行される裏面研削工程によって発生する個々のデバイスの不具合の発生について詳細に検討した結果、裏面研削工程により個々のデバイスが早いタイミングで分割されてしまうと、分割された後の研削時間が長くなり、当該分割後の裏面研削工程中に分割後の研削工程中に隣接するデバイス同士が衝突し擦れ合うことで製品品質に関わる損傷が発生することを見出した。そして、当該デバイスの分割が発現するタイミングは、改質層形成工程において形成された改質層及びクラックの大きさが影響し、当該改質層及びクラックの大きさは、パルスレーザー光線の１パルス当たりのパワーに支配されることを導き出した。以下にその詳細を説明する。
当該改質層形成工程において使用されるレーザー加工の加工条件は、以下のとおりである。
光源 ：ＬＤ励起ＱスイッチＮｄ：ＹＶＯ４レーザー
波長 ：１３４２ｎｍのパルスレーザー
繰り返し周波数 ：６０ｋＨｚ
集光点スポット ：φ１．０μｍ
加工送り速度 ：５００ｍｍ／秒
被加工物 ：シリコンウエーハ
厚み ：７００μｍ
改質層位置形成範囲 ：４５μｍ〜１８０μｍ（シリコンウエーハ２の下面位置を基準
とし、改質層は３層で形成）
裏面研削工程における研削条件は、上記したとおり、チャックテーブル４０を矢印４０ａの方向に示す方向に例えば３００ｒｐｍで回転しつつ、研削手段４３の研削ホイール４２を矢印４２ａの方向に例えば３５００ｒｐｍで回転させ、研削ホイール４２を１．０μｍ／ｓの速度で下降させた。
以下に、上記改質層形成工程、裏面研削工程を実行するに当たり、パルスレーザー光線のパワーのみを変更して、改質層形成工程による改質層２３と、クラック２４の発現状況、裏面研削工程によりデバイスの不具合発生状況との関連を検証した結果を示す。デバイスの可否条件は、研削工程により目標仕上がり厚みに達した状態で、ウエーハ２が個々のデバイス２２完全に分割され、且つ分割された各デバイスの側面及び角部が５μｍ以上の深さで欠けていないことをＯＫ条件とし、それ以外はＮＧとした。

［平均出力］ ［パワー］ ［改質層］ ［クラック］ ［デバイス可否］
０．１Ｗ ０．１６ ０ ０ ＮＧ （分割できず）
０．２Ｗ ０．３３ ０ ０ ＮＧ （分割できず）
０．３Ｗ ０．５ ５ ０ ＮＧ （分割できず）
０．４Ｗ ０．６７ １０ ５ ＯＫ
０．５Ｗ ０．８３ １５ ７ ＯＫ
０．６Ｗ １．０ ２０ ９ ＯＫ
０．７Ｗ １．１７ ３０ ２０ ＮＧ （欠けあり）
０．８Ｗ １．３３ ３５ ３０ ＮＧ （欠けあり）
０．９Ｗ １．５ ４０ ３５ ＮＧ （欠けあり）
１．０Ｗ １．６７ ４５ ４０ ＮＧ （欠けあり）
＊［パワー］は、パルスレーザー光線の１パルス当たりのパワーであり［１０−５Ｊ／１パルス］を単位とし、［改質層］及び［クラック］の長さは［μｍ］を単位とする。なお、［改質層］の長さは、１層当たりの深さ方向の高さを示す。
上記したように、パルスレーザー光線のパワーが０．３３［１０−５Ｊ／１パルス］以下の場合は、裏面研削工程を実行して目標仕上がり厚みまで研削しても、改質層とクラックが計測可能な範囲で生じておらず、分割が良好になされなかった。また、０．５［１０−５Ｊ／１パルス］では、改質層は形成されたものの、クラックが計測可能な範囲で形成されず、前記と同様に分割が良好になされなかった。また、改質層形成工程におけるパルスレーザー光線のパワーが１．１７［１０−５Ｊ／１パルス］よりも大きい場合は、改質層とクラックが必要以上に大きくなり、裏面研削工程の早い段階でクラックを起点として個々のデバイスに分割されたために、裏面研削工程における圧力と振動で個々のデバイスの側面、及び角部に許容できない欠けが生じた。
これに対し、パルスレーザー光線のパワーが０．６７〜１．０［１０−５Ｊ／１パルス］の範囲で改質層の形成を行った場合は、裏面研削工程において目標仕上がり厚みに達する直前まで個々のデバイスに分割されることが抑えられ、且つ改質層及びクラックの作用により個々のデバイスに確実に分割された後、目標仕上がり厚みに達するまでの時間において個々のデバイス同士が擦れて損傷を生じることのない程度の時間となることが判明した。当該検証結果から、改質層形成工程において使用されるパルスレーザー光線のパワーを調節することで、改質層及びクラックの長さを調整することが可能であり、当該改質層及びクラックの長さを調節することにより、裏面研削工程時における個々のデバイス層への分割時期を調節でき、当該分割時期を調節することで、シリコンウエーハ２を個々のデバイスに分割した後、目標仕上がり厚みに達するまでの時間を制御することが可能となることが理解される。
すなわち、シリコンウエーハに対するパルスレーザー光線による改質層とクラックの形成後、裏面研削工程を実行して個々のデバイスに分割し改質層を除去する場合に、裏面研削工程にて設定される該所定の研削条件にて研削することにより、目標仕上がり厚みに達する前に該ウエーハを個々のデバイスに分割可能で且つ個々のデバイスに分割された後、該目標仕上がり厚みに達するまでの時間において個々のデバイス同士が擦れて損傷が生じることのない時間となる改質層、クラックの大きさを想定し、改質層形成工程において照射されるレーザー光線に関し、当該改質層、クラックの大きさとなるパルスレーザー光線のパワーを設定することで、前記した本発明の課題を解決することが可能となる。
なお、前記したパルスレーザー光線のパワーによって変化する改質層、及びクラックの長さと、ウエーハが分割される時期、及び個々のデバイスに分割された後の仕上がり厚みに達するまでの時間との関係は、裏面研削工程における研削手段の研削条件（研削手段の回転速度及び下降速度、目標仕上がり厚み、シリコンウエーハの素材条件等）によって変化する。従って、研削条件が異なる裏面研削工程が実行される場合は、裏面研削工程で実行される研削条件により目標仕上がり厚みに達する前に該シリコンウエーハを個々のデバイスに分割可能で且つ個々のデバイスに分割された後、該目標仕上がり厚みに達するまでの時間において個々のデバイス同士が擦れて損傷が生じることのない改質層及びクラック長さを実験等により求めておき、改質層形成工程において照射されるパルスレーザー光線のパワーを、当該改質層、クラック長さになるように設定すればよい。
２：シリコンウエーハ
３：保護テープ
４：研削装置
２１：デバイス
２２：改質層
２３：クラック
２４：分割予定ライン
３１、４０：チャックテーブル
４２：研削ホイール
４３：研削手段

Claims (1)

  1. 複数のデバイスが分割予定ラインによって区画された表面に形成されたウエーハを個々のデバイスに分割するウエーハの加工方法であって、
    ウエーハの表面に保護部材を配設する保護部材配設工程と、
    該保護部材が配設されたウエーハに対して透過性を有する波長のパルスレーザー光線の集光点を分割予定ラインの内部に位置付けると共に、該パルスレーザー光線を所定のパワーにて照射し、改質層と、該改質層から表裏面に向かって伸びるクラックとを形成する改質層形成工程と、
    該保護部材側をチャックテーブルに保持し、ウエーハの裏面を所定の研削条件にて研削ホイールで研削して個々のデバイスに分割するとともに、該改質層を除去し目標仕上がり厚みに達するまで研削する裏面研削工程と、
    を含み、
    該改質層形成工程において設定される上記パルスレーザー光線の該所定のパワーは、該裏面研削工程にて設定される該所定の研削条件にて研削することにより、目標仕上がり厚みに達する前に該ウエーハを個々のデバイスに分割可能で且つ個々のデバイスに分割された後、該目標仕上がり厚みに達するまでの時間において個々のデバイス同士が擦れて損傷が生じることのない時間となる改質層及びクラックを形成するパワーに設定される、ウエーハの加工方法。
JP2015135531A 2015-07-06 2015-07-06 ウエーハの加工方法 Active JP6560040B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015135531A JP6560040B2 (ja) 2015-07-06 2015-07-06 ウエーハの加工方法
TW105117584A TWI683359B (zh) 2015-07-06 2016-06-03 晶圓的加工方法
SG10201604691WA SG10201604691WA (en) 2015-07-06 2016-06-09 Wafer processing method
KR1020160081353A KR102429205B1 (ko) 2015-07-06 2016-06-29 웨이퍼의 가공 방법
US15/202,142 US9583391B2 (en) 2015-07-06 2016-07-05 Wafer processing method
CN201610522458.2A CN106340490B (zh) 2015-07-06 2016-07-05 晶片的加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015135531A JP6560040B2 (ja) 2015-07-06 2015-07-06 ウエーハの加工方法

Publications (2)

Publication Number Publication Date
JP2017017290A true JP2017017290A (ja) 2017-01-19
JP6560040B2 JP6560040B2 (ja) 2019-08-14

Family

ID=57731458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015135531A Active JP6560040B2 (ja) 2015-07-06 2015-07-06 ウエーハの加工方法

Country Status (6)

Country Link
US (1) US9583391B2 (ja)
JP (1) JP6560040B2 (ja)
KR (1) KR102429205B1 (ja)
CN (1) CN106340490B (ja)
SG (1) SG10201604691WA (ja)
TW (1) TWI683359B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054353A1 (ja) * 2019-09-18 2021-03-25 浜松ホトニクス株式会社 検査装置及び検査方法
JP2021048236A (ja) * 2019-09-18 2021-03-25 浜松ホトニクス株式会社 検査装置及び検査方法
US12023761B2 (en) 2019-09-18 2024-07-02 Hamamatsu Photonics K.K. Inspection device and inspection method

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6478821B2 (ja) * 2015-06-05 2019-03-06 株式会社ディスコ ウエーハの生成方法
JP2017107921A (ja) * 2015-12-07 2017-06-15 株式会社ディスコ ウエーハの加工方法
JP6649308B2 (ja) * 2017-03-22 2020-02-19 キオクシア株式会社 半導体装置およびその製造方法
JP7007052B2 (ja) * 2017-09-19 2022-01-24 株式会社ディスコ ウェーハの加工方法
DE102018202254A1 (de) 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers
JP7081993B2 (ja) * 2018-06-19 2022-06-07 株式会社ディスコ 被加工物の加工方法
JP7118804B2 (ja) 2018-08-17 2022-08-16 キオクシア株式会社 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050226A (ja) * 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3252806B1 (en) * 2002-03-12 2019-10-09 Hamamatsu Photonics K.K. Substrate dividing method
JP5443104B2 (ja) * 2009-09-14 2014-03-19 株式会社ディスコ ウエーハの加工方法
JP2012104778A (ja) 2010-11-15 2012-05-31 Disco Abrasive Syst Ltd 光デバイスウエーハの分割方法
JP5939769B2 (ja) 2011-11-11 2016-06-22 株式会社ディスコ 板状物の加工方法
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
JP2014209523A (ja) 2013-04-16 2014-11-06 株式会社ディスコ ウェーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015050226A (ja) * 2013-08-30 2015-03-16 株式会社ディスコ ウェーハの加工方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021054353A1 (ja) * 2019-09-18 2021-03-25 浜松ホトニクス株式会社 検査装置及び検査方法
JP2021048235A (ja) * 2019-09-18 2021-03-25 浜松ホトニクス株式会社 検査装置及び検査方法
JP2021048236A (ja) * 2019-09-18 2021-03-25 浜松ホトニクス株式会社 検査装置及び検査方法
WO2021054372A1 (ja) * 2019-09-18 2021-03-25 浜松ホトニクス株式会社 検査装置及び検査方法
JP7305495B2 (ja) 2019-09-18 2023-07-10 浜松ホトニクス株式会社 検査装置及び検査方法
JP7391583B2 (ja) 2019-09-18 2023-12-05 浜松ホトニクス株式会社 検査装置及び検査方法
US12023761B2 (en) 2019-09-18 2024-07-02 Hamamatsu Photonics K.K. Inspection device and inspection method

Also Published As

Publication number Publication date
KR102429205B1 (ko) 2022-08-03
US9583391B2 (en) 2017-02-28
TW201705255A (zh) 2017-02-01
KR20170005760A (ko) 2017-01-16
TWI683359B (zh) 2020-01-21
CN106340490A (zh) 2017-01-18
US20170011965A1 (en) 2017-01-12
SG10201604691WA (en) 2017-02-27
CN106340490B (zh) 2020-06-19
JP6560040B2 (ja) 2019-08-14

Similar Documents

Publication Publication Date Title
JP6560040B2 (ja) ウエーハの加工方法
JP6486240B2 (ja) ウエーハの加工方法
JP6775880B2 (ja) ウェーハの加工方法
JP6008541B2 (ja) ウェーハの加工方法
TWI697946B (zh) 晶圓的加工方法
JP6523882B2 (ja) ウエーハの加工方法
TW201721729A (zh) 晶圓之加工方法
TW201546890A (zh) 積層基板之加工方法
JP2016042526A (ja) ウェーハの加工方法
JP6576211B2 (ja) ウエーハの加工方法
JP6696842B2 (ja) ウェーハの加工方法
CN111571043B (zh) 晶片的加工方法
JP6890890B2 (ja) ウェーハの加工方法
CN107030404B (zh) 晶片的加工方法
JP6710465B2 (ja) ウェーハの加工方法
JP2015107491A (ja) レーザー加工方法
JP6791585B2 (ja) ウェーハの加工方法
JP6847530B2 (ja) ウェーハの加工方法
JP2018098352A (ja) ウェーハの加工方法
JP6710464B2 (ja) ウェーハの加工方法
JP6435140B2 (ja) ウエーハの分割方法
JP2022137807A (ja) ウェーハの製造方法、チップの製造方法、ウェーハ及びレーザービームの位置合わせ方法
JP2018067587A (ja) ウェーハの加工方法
JP2017069286A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190718

R150 Certificate of patent or registration of utility model

Ref document number: 6560040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250