JP2016516374A - Ａｂ級増幅器の出力段 - Google Patents

Ａｂ級増幅器の出力段 Download PDF

Info

Publication number
JP2016516374A
JP2016516374A JP2016506996A JP2016506996A JP2016516374A JP 2016516374 A JP2016516374 A JP 2016516374A JP 2016506996 A JP2016506996 A JP 2016506996A JP 2016506996 A JP2016506996 A JP 2016506996A JP 2016516374 A JP2016516374 A JP 2016516374A
Authority
JP
Japan
Prior art keywords
current
output
input
transistor
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016506996A
Other languages
English (en)
Other versions
JP2016516374A5 (ja
JP6470736B2 (ja
Inventor
マーティン・ウィルソン
Original Assignee
スナップトラック・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by スナップトラック・インコーポレーテッド filed Critical スナップトラック・インコーポレーテッド
Publication of JP2016516374A publication Critical patent/JP2016516374A/ja
Publication of JP2016516374A5 publication Critical patent/JP2016516374A5/ja
Application granted granted Critical
Publication of JP6470736B2 publication Critical patent/JP6470736B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/252—Multiple switches coupled in the input circuit of an amplifier are controlled by a circuit, e.g. feedback circuitry being controlling the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本発明は、入力電流を受け取り、増幅された出力電流を生成するための、出力電流を提供するように接続された第1の出力トランジスタおよび第2の出力トランジスタを有するAB級増幅器に関し、入力電流がしきい値よりも小さい場合、第1の出力トランジスタが有効となり、第2の出力トランジスタが無効となり、入力電流がしきい値を超える場合、第2の出力トランジスタが有効となる。

Description

本発明は、AB級増幅器に関し、限定はされないが特に、AB級増幅器を組み込むエンベロープ追従電源に関する。
エンベロープ追従アプリケーションは、高周波数において広範囲の出力電流を出力する能力を有する誤差増幅器を必要とする場合がある。エンベロープ追従の例示的な実装形態は、必要な信号エネルギーの大部分を提供するために供給が切り替えられるエンベロープ追従電源、および信号エネルギーの残りを提供する、不要なスイッチングアーティファクトを除去するための誤差増幅器である。そのような増幅器は、高効率を有し、線形であり、高帯域幅の信号を処理することができる必要がある。
典型的には、そのような実装形態の誤差増幅器は、AB級増幅器であり、高いピーク対平均電流スイングを処理することが必要とされる。しかしながら、従来のAB級増幅器は、大きいピーク対平均電流スイングを処理するために正しくサイズ決定される場合、典型的には、大きい零入力電流を必要とする。
エンベロープ追従電源内のAB級誤差増幅器に関する典型的な従来技術の手法は、各々がそれぞれ波形の正および負の偏差を処理する2つのトランジスタを提供することである。典型的なAB級増幅器は、入力段および出力段を有する。典型的には、入力段は、A級で実行される。したがって、既存のAB級構成は、典型的には、入力における分割を含む、出力段に供給する単出力部を有する入力段から構成される。この構成は、典型的には多くの高帯域幅の増幅器において観測される、高い固定の電力散逸を表す。電流増幅の使用によって、最大帯域幅をトランジスタから抽出することができる。
従来技術の例示的なAB級増幅器の出力段は、図1に示され、第1の段10および第2の段12を含む。AB級増幅器の入力段への単一のライン供給部は、参照番号3によって示された、電流Iinputを有する入力供給電流源によって表される。
第1の段10は、単入力Iinputを有し、正の偏差に関して単入力電流Iinputからの入力信号を処理するトランジスタM1およびM100の第1の対を含む。トランジスタM100およびM1は、トランジスタM100がダイオード接続された、カレントミラー構成で接続される。参照番号5によって示されたバイアス電流Ibias+は、トランジスタM100およびM1をオンに切り替えたままにするために、正の供給レールVDDからトランジスタM100に提供される。入力供給電流Iinputは、トランジスタM1に接続される。
加えて、第1の段10は、負の偏差に関して単入力電流Iinputからの入力信号を処理するトランジスタM2およびM200の第2の対を含む。トランジスタM200およびM2は、トランジスタM200がダイオード接続された、カレントミラー構成で接続される。参照番号7によって示されたバイアス電流Ibias-は、トランジスタM200およびM2をオンに切り替えたままにするために、負の供給レールVSSからトランジスタM200に提供される。入力供給電流Iinputは、トランジスタM2に接続される。
参照番号9によって示されたDC定電圧Vrefは、第1の段10のトランジスタM100およびM200の共通接続部に印加される。DC定電圧Vrefは、トランジスタM1およびM2がオンに切り替わる電圧を決定する。DC定電圧源Vrefは、負の供給レールVssと、トランジスタM100およびM200の共通接続部との間に接続される。
第1の段10のトランジスタM1およびM2は、入力供給部Iinputによって供給された入力信号を分割する。トランジスタM1は、ライン11上に入力信号の正の部分Iinput+を提供し、トランジスタM2は、ライン13上に入力信号の負の部分Iinput-を提供する。
したがって、第1の段10は、1つの入力Iinputと2つの出力Iinput+およびIinput-とを有する。
第2の段12は、トランジスタM3およびM4によって提供されるハイサイド(すなわち、正)のカレントミラー構成14を含む。ハイサイド(すなわち、正)のカレントミラー構成14は、信号の正の部分Iinput+を受け取る。ハイサイド(すなわち、正)のカレントミラー構成14は、正の出力電流Ioutput+として示された電流を上側供給部VDDから出力電流部Ioutに提供する。
第2の段12は、トランジスタM5およびM6によって提供されるローサイドの(すなわち、負の)カレントミラー構成16も含む。ローサイドの(すなわち、負の)カレントミラー構成16は、入力信号の負の部分Iinput-を受け取る。ローサイドの(すなわち、負の)カレントミラー構成16は、負の出力電流Ioutput-として示された電流を出力電流部Ioutから下側供給部VSSに戻す。
正の出力電流Ioutput+および負の出力電流Ioutput-は、ライン15上に出力電流Ioutを形成するために結合される。
交差点におけるゲインの損失を防止するために、トランジスタM4とM5の両方は、交差領域において同時に導通する。両方のトランジスタを導通させることによって、低電流における個々のトランジスタM4またはM5のゲインの損失をオフセットすることが可能である。
しかしながら、第2の段12は、エンベロープ追従構成(エンベロープ追従電源など)における誤差増幅器の一部分として使用されるとき、大きい範囲の電流を処理しなければならないが、不都合なことに、必要とされる電流の分布の大部分は、ちょうど交差領域が位置し電流が比較的小さい場所における出力波形の中心の周りに発生する。したがって、この構成は、大電流を処理するためにサイズ決定されるが、大部分の時間において、この構成は、小電流を処理する。
トランジスタが必要とされる最大電流を出力するために正しくサイズ決定される場合、交差領域を通してゲインを維持するAB級基準値を満足するために、大きい零入力バイアス電流が必要とされる。大きい零入力バイアス電流は、典型的には、特にバックオフ出力電力において、エンベロープ追従を使用することによってゲイン効率を大きくオフセットする。この大きい零入力電流は、動作の大部分が交差領域における比較的小さい電流のためであっても、大電流に関する動作要件を満足するために必要とされる。
生じる別の問題は、Gm/Cファクタに関する。Gm/Cファクタは、出力トランジスタM4およびM5の高周波数応答を決定する。線形性の改善および低出力インピーダンスのために、Gm/Cファクタが高くなることが望ましい。しかしながら、Gm/Cファクタは、電流とともに変化する。この変化は、高いGm/Cファクタが最も必要とされる動作点において、すなわち交差領域の低電流において、低いGm/Cファクタで動作するトランジスタにつながる。高電流では、gm/Cファクタは最大であるが、(交差領域の外側の)この動作領域にはまれにしかアクセスされないので、これらの電流における線形性の改善および低出力インピーダンスから得られる利益はない。
さらに、高電流における高いGm/Cファクタは、問題を起こす可能性があるが、その理由は、フィードバックのループゲインが高周波数での不安定性のリスクを増大させるからである。
図2は、このタイプのAB級出力段を動作させる場合のゲインの例示的な効果を示す。この目的は、ハイサイドの出力トランジスタ(M4)のゲインの増加によって補償されるローサイドの出力トランジスタ(M5)のGmのロールオフを得ることである。固定電流IQは、ゲインが重なる点、したがって各々が6dB下がる点に位置する。典型的なCMOS出力段の場合、このIQは、全出力電流の20%もの量になる場合がある。
参照番号201は、ハイサイド(正の偏差)の広い電流範囲の出力段における電流に対するゲインのプロット点を示す。参照番号202は、ローサイド(負の偏差)の出力段におけるゲインのプロット点を示す。参照番号204は、組み合わされたゲインのプロット点を示す。参照番号206は、プロット点のx軸上の零電流を示し、参照番号208は、プロット点のx軸上の零入力電流を示し、参照番号210は、プロット点のx軸上の最大電流を示す。
本発明は、有利にも、広い動作範囲と、低い零入力電流による最小の交差歪みとを有するAB級増幅器を提供する。
本発明によれば、入力電流を受け取り、増幅された出力電流を生成するための、出力電流を提供するために接続された第1の出力トランジスタおよび第2の出力トランジスタを有するAB級増幅器が提供され、入力電流がしきい値よりも小さい場合、第1の出力トランジスタが有効となり、第2の出力トランジスタが無効となり、入力電流がしきい値を超える場合、第2の出力トランジスタが有効となる。
オフセット電圧を用いてカスケードから駆動される2つの出力段が提供されるのが好ましい。第1の小さい出力段は、出力スイングの大部分にわたって動作する。この段のゲインが比較的高い電流において降下し始めるとき、第2の比較的大きい段は、この第2の段のゲインが上昇しながら引き継ぎ始める。誤差信号の統計量により、第2の比較的大きい段は、まれに電流を配送するように求められる。これは、2つのゲイン経路間の転送によってもたらされる任意の非線形性が必要な信号を著しくは劣化させないことを意味する。
最大帯域幅および線形性のためには、出力段は、電流駆動であるのが好ましい。したがって、出力段は、上部および下部にカレントミラーを設けられるのが好ましい。
この出力段は、増幅器鎖の比較的早い段階で他のカレントミラーから給電され得る。
カスケード段は、ミラーの入力側に配置され得る。このカスケード段の機能は、前の段から電流を受け取り、前の段におけるヘッドルーム電圧を固定することである。カスケード段が2つに分割され、トランジスタのゲートがオフセットされる場合、低電流で、ほぼすべての電流が、最高ゲート電圧を有するトランジスタを通過する。しかしながら、出力電流が上昇するとき、比較的低いゲート電圧を有するトランジスタが、導通し始める。ここで、この電流が分割されるので、ゲインは降下する。これは、比較的高い電流におけるゲインをオフセットし、出力段の動作範囲にわたるゲインの変化を制限する。
比較的低い電流出力段と並列に存在する比較的大きく高い電流出力段に電流を提供するために、電流の分割が使用される。
好ましくは、本発明は、入力電流を受け取り、増幅された出力電流を生成するための、出力電流を提供するように接続された第1の出力トランジスタおよび第2の出力トランジスタを有するAB級増幅器を含む、AB級増幅器を制御する方法も提供し、入力電流がしきい値よりも小さい場合、第1の出力トランジスタが有効となり、第2の出力トランジスタが無効となり、入力電流がしきい値を超える場合、第2の出力トランジスタが有効となる。
ここで、以下の図を参照しながら、本発明について説明する。
AB級出力段の従来技術の例を示す図である。 図1の従来技術の構成のゲインのプロット点を示す図である。 本発明によるAB級出力段に対する改善の例示的な実施形態を示す図である。 本発明による、改善されたAB級出力段のゲインのプロット点を示す図である。 ゲインのプロット点を示す図である。 例示的な例による、図3の構成に対する改善を示す図である。
以下の説明において、例示的な実施形態および実装形態を参照しながら、本発明について説明する。本発明は、本発明を理解するために提供される、示された任意の構成の具体的な詳細に限定されない。
概して、入力電流を受け取り、増幅された出力電流を生成するためのAB級増幅器が提供される。AB級増幅器は、出力電流を提供するように接続された第1および第2の出力トランジスタを有する。説明する構成によれば、入力電流がしきい値よりも小さい場合、第1の出力トランジスタは有効となり、第2の出力トランジスタは無効となる。入力電流がしきい値を超える場合、第2の出力トランジスタは有効となる。
このように、AB級増幅器の出力電流は、しきい値に対する出力電流のサイズに応じて物理的に小さい出力トランジスタまたは物理的に大きい出力トランジスタのいずれかより提供される。しきい値は、出力トランジスタの相対サイズに応じて実装形態に依存する可能性がある。しきい値は、入力電流信号と比較され得る。
概して、しきい値は、出力信号が比較的小さいときは物理的に比較的小さい出力トランジスタが使用され、出力が比較的大きいときは物理的に比較的大きい出力トランジスタが使用されるように設定される。実際には、しきい値は、値の範囲の下端部に達するとき、比較的大きいトランジスタがオンに切り替わる、値の範囲であってよい。
一実施形態による修正されたAB級増幅器を図3に示す。
図3を図1と比較すると、ハイサイド(すなわち、正)のカレントミラー構成14は、2つのカレントミラー構成14aおよび14bから構成されるようになされる。カレントミラー構成14aおよび14bの各々は、図1のカレントミラー構成14を複製するカレントミラー構成を含む。ハイサイド(すなわち、正)のカレントミラー構成14aは、カレントミラー構成にトランジスタM3AおよびM4Aを含み、ハイサイド(すなわち、正)のカレントミラー構成14bは、カレントミラー構成にトランジスタM3BおよびM4Bを含む。
ローサイド(すなわち、負)のカレントミラー構成16は、2つのカレントミラー構成16aおよび16bから構成されるようになされる。カレントミラー構成16aおよび16bの各々は、図1のカレントミラー構成16を複製するカレントミラー構成を含む。ローサイド(すなわち、負)のカレントミラー構成16aは、カレントミラー構成にトランジスタM5AおよびM6Aを含み、ローサイド(すなわち、負)のカレントミラー構成16bは、カレントミラー構成にトランジスタM5BおよびM6Bを含む。
図1の構成のトランジスタM1は、図3の構成では2つのトランジスタM1AおよびM1Bに分割される。図1の構成のトランジスタM100は、図3の構成では2つのトランジスタM100AおよびM100Bに分割される。
図1の構成のトランジスタM2は、図3の構成では2つのトランジスタM2AおよびM2Bに分割される。図1の構成のトランジスタM200は、図3の構成では2つのトランジスタM200AおよびM200Bに分割される。
トランジスタM100AおよびM100Bの各々は、参照番号5Aおよび5Bによってそれぞれ示された、異なるバイアス電流Ibias+1およびIbias+2に接続される。これは、それぞれのバイアス電流に応じてトランジスタM100AおよびM100Bの各々のドレイン端子上に形成される異なる電圧をもたらす。今度は、これは、トランジスタM1AおよびM1Bのゲート端子上に異なる電圧を提供する。トランジスタM1Aのゲートは、参照電圧Vrefを受け取り、トランジスタM1Bのゲート上の電圧は、参照電圧VrefとトランジスタM100AおよびM100Bのドレイン間の電圧差との和である。このように、トランジスタM1AおよびM1Bのしきい値電圧は、事実上異なり、その結果、これらのトランジスタは、入力電流に対する異なる応答を有する。
トランジスタM1Aは、カレントミラーの対M3AおよびM4Aを制御し、トランジスタM1Bは、カレントミラーの対M3BおよびM4Bを制御する。
低入力電流M1Aにおいて、M3AおよびM4Aだけがアクティブとなる。M1Bは、導通せず、したがって、M3BおよびM4Bから形成されたカレントミラー構成は、無効である。これは、交差領域において低電流で行われる信号ダイナミクスの大部分を処理するのに十分なだけM4Aがサイズ決定され得ることを意味する。
入力電流信号がそのピークに向かって増加するとき、M1Bは、オンに切り替わり始め、M1Aの周りの電流を分流し始め、これによって、M4Bは、出力への寄与を開始することができる。電流のそのような比較的高いレベルにおいて、M4Aは、飽和状態に近づき始め、ゲインは降下する。この点において、ゲインには、主にM4Bが寄与する。
したがって、入力電流がしきい値に近づき、しきい値を超えるとき、比較的大きい出力トランジスタは、比較的大きい出力電流を提供するためにオンに切り替わる。
説明するように、拡張されたAB級増幅器の動作を示す図4を参照することができる。
図4の参照番号302は、トランジスタM4Aによって提供される、図3の小さい出力段のゲインのプロット点を示す。参照番号304は、トランジスタM4Bによって提供される、図3の大きい出力段のゲインのプロット点を示す。
例示的な増幅器が切替式エンベロープトラッカー内の誤差増幅器として使用されるとき検出される信号の典型的な分布も、参照番号300によって図4に示される。これは、比較的大きい段に対する切替えが寄与する任意の非線形性が無視できることを意味する。比較的小さい段のこのかなり低減されたサイズのために、交差零入力電流は、かなり低くされ、全最大出力電流のわずか2%になる場合がある。
参照番号306によって示された破線は、誤差増幅器の信号分布(対数スケール)を示す。参照番号301によって示されるように、動作の大部分は、図の左側にある。
上記の説明は、AB級増幅器の出力のハイサイドの動作について説明した。いくつかの構成では、ハイサイドだけが提供され得るが、より実際的な構成では、ハイサイドとローサイドの両方の構成が提供され得る。
したがって、第1および第2の出力トランジスタは、第1の複数の供給電圧に接続され得る。第2の複数の供給電圧に接続された第3および第4の出力トランジスタが提供され得る。入力電流がしきい値よりも小さい場合、第1および第3の出力トランジスタが有効となり得、入力電流がしきい値を超える場合、第2および第4の出力トランジスタが有効となり得る。
上記で説明したハイサイドに関する動作原理は、ローサイドに等しく適用される。
トランジスタM200AおよびM200Bの各々は、参照番号7Aおよび7Bによってそれぞれ示された、異なるバイアス電流Ibias-1およびIbias-2に接続される。これは、それぞれのバイアス電流に応じてトランジスタM200AおよびM200Bの各々のドレイン端子上に形成される異なる電圧をもたらす。今度は、これは、トランジスタM2AおよびM2Bのゲート端子上に異なる電圧を提供する。トランジスタM2Aのゲートは、電圧Vrefを受け取り、トランジスタM2Bのゲート上の電圧は、参照電圧VrefとトランジスタM200AおよびM200Bのドレイン間の電圧差との和である。
トランジスタM2Aは、カレントミラーの対M6AおよびM5Aを制御し、トランジスタM2Bは、カレントミラーの対M6BおよびM5Bを制御する。
低入力電流M2Aにおいて、M6AおよびM5Aだけがアクティブとなる。M2Bは、導通せず、したがって、M6BおよびM5Bから形成されたカレントミラー構成は、無効である。これは、交差領域において低電流で行われる信号ダイナミクスの大部分を処理するのに十分なだけM5Aがサイズ決定され得ることを意味する。
入力電流信号がその負のピークに向かって減少するとき、M2Bは、オンに切り替わり始め、M2Aの周りの電流を分流し始め、これによって、M5Bは、出力への寄与を開始することができる。電流のそのような比較的高いレベルにおいて、M5Aは、飽和状態に近づき始め、ゲインは降下する。この点において、ゲインには、主にM5Bが寄与する。
したがって、出力電流が比較的低い、動作の主領域、すなわち交差領域では、小電流のために適切にサイズ決定された出力トランジスタM4AおよびM5Aが、出力電流を提供するために使用されることが理解され得る。比較的高い電流が必要とされる動作領域では、比較的大きい電流を処理するために適切にサイズ決定された、異なる出力トランジスタM4BおよびM5Bが使用される。
M1AとM1B(およびM2AとM2B)との間に正しいゲート電圧を提供する何らかの手段が必要とされるのが好ましく、この手段は、プロセスおよび温度の変化を表すように構成されるのが好ましい。これは、トランジスタM1AおよびM1Bの複製トランジスタの使用によって達成し得るが、これらのトランジスタは、図1のトランジスタM1と比較して低減されたサイズであるが、図1のM1と同じ幾何形状である。同じことが、トランジスタM2AおよびM2Bに当てはまる。
電流駆動のセグメント化を起こすのに必要なオフセット電圧は、ハイサイドではIbias+1およびIbias+2で示される、各サイドにおける2つの異なるバイアス電流を提供することによって得られる。電流Ibias+1は意図した交差電流に比例するのが好ましいが、Ibias+2は比較的高い電流セグメントへの遷移電流を表す。
駆動電流のセグメント化は、何らかの他の手段によって得ることができ、図3に示す実施形態は例にすぎないことが理解され得る。
図3のAB級増幅器の帯域幅に対する効果は、図5に関して示される。この分析は、各段(正のサイドのM3A/M4AおよびM3B/M4B)が同一のゲインを有するものと仮定することによって簡略化される。
カレントミラー構成M3A/M4AおよびM5A/M6Aによって提供される小さい段は、ゲインプロット点510と、参照番号502によって示された、βの極とを有する。カレントミラー構成M3B/M4BおよびM5B/M6Bによって提供される大きい段は、比較的大きいトランジスタが比較的低い電流密度を有するとき、ゲインプロット点508と、参照番号506によって示された、比較的低い周波数極αとを有する。
2つの極の総和が図5のゲインプロット点512によって示されるように因数分解されるとき、低周波数極は、出力に現れるが、(α+β)/2において0によってキャンセルされる。したがって、高い周波数応答は、βの極によって支配され、完全な増幅器の位相マージンに対する悪影響はほとんどない。
従来技術のフェーズおよび拡張された出力段が、図5において比較される。低周波数では、拡張された段は、余分の遅延を有するが、比較的高い周波数では、増幅器の単位ゲインが達成されるべきとき、2つの段の間の差はほとんどない。電流が増加するとき、αの極が支配し始めるが、その点において、極は、その出力帯域幅を含むのを避けるのに十分高い周波数で存在する。
図6を参照すると、図3の構成に対するさらなるオプションの拡張が示される。
カスケードトランジスタM7がトランジスタM4Aと電流出力との間に接続され、カスケードトランジスタM8がトランジスタM4Bと電流出力との間に接続され、カスケードトランジスタM9がトランジスタM5Aと電流出力との間に接続され、カスケードトランジスタM10がトランジスタM5Bと電流出力との間に接続される。トランジスタM7およびM8のゲートは、ゲートとVDDとの間に接続された電圧源V+602から電圧を受け取る。トランジスタM9およびM10のゲートは、ゲートとVSSとの間に接続された電圧源V-604から電圧を受け取る。
これらの追加のカスケードトランジスタM7、M8、M9、M10は、各出力トランジスタにおける極を分離する利益をもたらし、したがって、帯域幅を維持する。
そのようなカスケード構成を使用する際に、出力経路内に余分のトランジスタを収容するためにトランジスタM4AおよびM5Aをより大きくする必要があるという点で、欠点が伴う。しかしながら、説明した構成において提示される並列経路がある場合、これは重大な問題ではなく、カスケード段の利点が十分に認識され得る。
本発明について、実施形態を参照しながら例として本明細書において説明してきた。本発明は、説明した実施形態に限定されず、実施形態における特徴の特定の組合せに限定されない。本発明の範囲内で実施形態を修正することができる。本発明の範囲は、添付の特許請求の範囲によって定義される。
3 入力供給電流源
5 バイアス電流(正)
7 バイアス電流(負)
9 DC定電圧
10 第1の段
12 第2の段
14 ハイサイドのカレントミラー構成
14a カレントミラー構成
14b カレントミラー構成
16 ローサイドのカレントミラー構成
16a カレントミラー構成
16b カレントミラー構成
602 電圧源(正)
604 電圧源(負)
Iout 出力電流
Ioutput+ 正の出力電流
Ioutput- 負の出力電流
M1A トランジスタ
M1B トランジスタ
M2A トランジスタ
M2B トランジスタ
M3A トランジスタ
M3B トランジスタ
M4A トランジスタ
M4B トランジスタ
M5A トランジスタ
M5B トランジスタ
M6A トランジスタ
M6B トランジスタ
M7 カスケードトランジスタ
M8 カスケードトランジスタ
M9 カスケードトランジスタ
M10 カスケードトランジスタ
M100A トランジスタ
M100B トランジスタ
M200A トランジスタ
M200B トランジスタ
VDD 正の供給レール
VSS 負の供給レール

Claims (20)

  1. 入力電流を受け取り、増幅された出力電流を生成するための、前記出力電流を提供するように接続された第1の出力トランジスタおよび第2の出力トランジスタを有するAB級増幅器であって、前記入力電流がしきい値よりも小さい場合、前記第1の出力トランジスタが有効となり、前記第2の出力トランジスタが無効となり、前記入力電流がしきい値を超える場合、前記第2の出力トランジスタが有効となる、AB級増幅器。
  2. 前記第2の出力トランジスタは、前記第1の出力トランジスタよりも物理的に大きい、請求項1に記載のAB級増幅器。
  3. 前記第1および第2の出力トランジスタは、第1および第2のカレントミラーの一部分を形成する、請求項1または2に記載のAB級増幅器。
  4. 前記入力電流に応じて前記第1および第2のカレントミラーを制御するための第1および第2の入力トランジスタをさらに含む、請求項3に記載のAB級増幅器。
  5. 前記第1および第2の入力トランジスタのしきい値電圧は異なり、その結果、前記第1の入力トランジスタは前記しきい値未満の入力電流に応答し、前記第2の入力トランジスタは前記しきい値を超える入力電流に応答する、請求項4に記載のAB級増幅器。
  6. 前記第1および第2の入力トランジスタの制御ノードの電圧は固定される、請求項4または5に記載のAB級増幅器。
  7. 前記第1および第2の入力トランジスタの前記制御ノードの前記電圧は、電流源とダイオード接続されたトランジスタとによって設定される、請求項6に記載のAB級増幅器。
  8. 前記第1および第2のトランジスタは、カスケードトランジスタを介して前記出力電流を提供するようにそれぞれ接続される、請求項1から7のいずれか一項に記載のAB級増幅器。
  9. 前記第1および第2の出力トランジスタは供給電圧の第1の極性に接続され、前記供給電圧の第2の極性に接続された第3および第4の出力トランジスタがさらに提供され、前記入力電流が前記しきい値よりも小さい場合、前記第1および第3の出力トランジスタが有効となり、前記入力電流が前記しきい値を超える場合、前記第2および第4の出力トランジスタが有効となる、請求項1から8のいずれか一項に記載のAB級増幅器。
  10. 前記第4の出力トランジスタは、前記第3の出力トランジスタよりも物理的に大きい、請求項9に記載のAB級増幅器。
  11. 前記第3および第4の出力トランジスタは、第3および第4のカレントミラーの一部分を形成する、請求項9または10に記載のAB級増幅器。
  12. 前記入力電流に応じて前記第3および第4のカレントミラーを制御するための第3および第4の入力トランジスタをさらに含む、請求項11に記載のAB級増幅器。
  13. 前記第3および第4の入力トランジスタのしきい値電圧は異なり、その結果、前記第3の入力トランジスタは前記しきい値未満の入力電流に応答し、前記第4の入力トランジスタは前記しきい値未満の入力電流に応答する、請求項12に記載のAB級増幅器。
  14. 前記第3および第4の入力トランジスタの制御ノードの電圧は固定される、請求項12または13に記載のAB級増幅器。
  15. 前記第3および第4の入力トランジスタの前記制御ノードの前記電圧は、電流源とダイオード接続されたトランジスタとによって設定される、請求項14に記載のAB級増幅器。
  16. 前記第3および第4のトランジスタは、カスケードトランジスタを介して前記出力電流を提供するようにそれぞれ接続される、請求項11から15のいずれか一項に記載のAB級増幅器。
  17. 入力電流を受け取り、増幅された出力電流を生成するための、前記出力電流を提供するように接続された第1の出力トランジスタおよび第2の出力トランジスタを有するAB級増幅器を含む、AB級増幅器を制御する方法であって、前記入力電流がしきい値よりも小さい場合、前記第1の出力トランジスタが有効となり、前記第2の出力トランジスタが無効となり、前記入力電流がしきい値を超える場合、前記第2の出力トランジスタが有効となる、方法。
  18. 請求項4に記載のAB級増幅器をさらに含み、前記第1および第2の入力トランジスタのしきい値電圧は異なり、その結果、前記第1の入力トランジスタは前記しきい値未満の入力電流に応答し、前記第2の入力トランジスタは前記しきい値を超える入力電流に応答する、請求項17に記載の方法。
  19. 請求項1から18のいずれか一項に記載のAB級増幅器をさらに含み、前記第1および第2の出力トランジスタは供給電圧の第1の極性に接続され、前記供給電圧の第2の極性に接続された第3および第4の出力トランジスタがさらに提供され、前記入力電流が前記しきい値よりも小さい場合、前記第1および第3の出力トランジスタが有効となり、前記入力電流が前記しきい値を超える場合、前記第2および第4の出力トランジスタが有効となる、請求項17または18に記載の方法。
  20. 前記第3および第4の入力トランジスタのしきい値電圧は異なり、その結果、前記第3の入力トランジスタは前記しきい値未満の入力電流に応答し、前記第4の入力トランジスタは前記しきい値未満の入力電流に応答する、請求項12に記載のAB級増幅器をさらに含む、請求項17から19のいずれか一項に記載の方法。
JP2016506996A 2013-04-11 2014-04-11 Ａｂ級増幅器の出力段 Expired - Fee Related JP6470736B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1306621.2 2013-04-11
GB1306621.2A GB2512916A (en) 2013-04-11 2013-04-11 Output stage for class AB amplifier
PCT/EP2014/057429 WO2014167114A1 (en) 2013-04-11 2014-04-11 Output stage for class ab amplifier

Publications (3)

Publication Number Publication Date
JP2016516374A true JP2016516374A (ja) 2016-06-02
JP2016516374A5 JP2016516374A5 (ja) 2017-04-27
JP6470736B2 JP6470736B2 (ja) 2019-02-13

Family

ID=48537120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016506996A Expired - Fee Related JP6470736B2 (ja) 2013-04-11 2014-04-11 Ａｂ級増幅器の出力段

Country Status (7)

Country Link
US (1) US9819309B2 (ja)
EP (1) EP2974009B1 (ja)
JP (1) JP6470736B2 (ja)
KR (1) KR102234881B1 (ja)
CN (1) CN105122640B (ja)
GB (1) GB2512916A (ja)
WO (1) WO2014167114A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020156006A (ja) * 2019-03-22 2020-09-24 ヤマハ株式会社 増幅回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107834986B (zh) * 2017-11-21 2020-04-03 中国地质大学（北京） 单级ab类运算跨导放大器及模拟电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5718107A (en) * 1980-07-09 1982-01-29 Nippon Gakki Seizo Kk Amplifying circuit
JPH06196942A (ja) * 1992-12-22 1994-07-15 Rohm Co Ltd 増幅回路及び信号増幅ｉｃ
JPH0946146A (ja) * 1995-07-31 1997-02-14 Rohm Co Ltd 低電圧駆動のオーディオ信号増幅回路およびこれを用いた音響機器
JPH09186577A (ja) * 1996-01-05 1997-07-15 Kawasaki Steel Corp 出力バッファ回路
US6188284B1 (en) * 1999-04-23 2001-02-13 Lucent Technologies Inc. Distributed gain line driver amplifier including improved linearity
JP2001160721A (ja) * 1999-12-01 2001-06-12 Yamaha Corp 電力増幅回路
US6433637B1 (en) * 2001-03-23 2002-08-13 National Semiconductor Corporation Single cell rail-to-rail input/output operational amplifier
JP2002237730A (ja) * 2001-02-09 2002-08-23 Nec Corp 電力増幅回路
JP2005123716A (ja) * 2003-10-14 2005-05-12 Asahi Kasei Microsystems Kk 差動増幅器
US7583145B2 (en) * 2006-07-28 2009-09-01 Realtek Semiconductor Corp. Hybrid output stage apparatus and related method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611180A (en) 1985-01-09 1986-09-09 Crown International, Inc. Grounded bridge amplifier protection through transistor thermo protection
US5140282A (en) * 1990-04-27 1992-08-18 U.S. Philips Corporation Current amplifier arrangement
US5162753A (en) * 1991-11-27 1992-11-10 At&T Bell Laboratories Amplifier arrangement for use as a line driver
US5659266A (en) * 1996-01-16 1997-08-19 National Semiconductor Corporation Low volatage output stage with improved output drive
KR970063903A (ko) 1996-02-15 1997-09-12 모리시다 요이치 연산증폭기
US5856749A (en) * 1996-11-01 1999-01-05 Burr-Brown Corporation Stable output bias current circuitry and method for low-impedance CMOS output stage
US6466093B1 (en) * 2000-09-19 2002-10-15 Texas Instruments Incorporated Low voltage low thd CMOS audio (power) amplifier
US6501334B1 (en) * 2000-11-13 2002-12-31 Texas Instruments Incorporated Actively biased class AB output stage with low quiescent power, high output current drive and wide output voltage swing
CN1173464C (zh) 2001-09-25 2004-10-27 义隆电子股份有限公司 可低电压工作的运算放大器
US6583669B1 (en) 2002-04-08 2003-06-24 National Semiconductor Corporation Apparatus and method for a compact class AB turn-around stage with low noise, low offset, and low power consumption
JP4789136B2 (ja) * 2005-04-07 2011-10-12 ルネサスエレクトロニクス株式会社 演算増幅器
CN100578924C (zh) * 2007-07-03 2010-01-06 华为技术有限公司 输出级电路、功率放大电路及电信号的处理方法
JP5606345B2 (ja) 2011-01-25 2014-10-15 セイコーインスツル株式会社 出力回路
DE102018111042A1 (de) 2018-05-08 2019-11-14 Hema Maschinen- Und Apparateschutz Gmbh Längenvariable Schutzabdeckung

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5718107A (en) * 1980-07-09 1982-01-29 Nippon Gakki Seizo Kk Amplifying circuit
JPH06196942A (ja) * 1992-12-22 1994-07-15 Rohm Co Ltd 増幅回路及び信号増幅ｉｃ
JPH0946146A (ja) * 1995-07-31 1997-02-14 Rohm Co Ltd 低電圧駆動のオーディオ信号増幅回路およびこれを用いた音響機器
JPH09186577A (ja) * 1996-01-05 1997-07-15 Kawasaki Steel Corp 出力バッファ回路
US6188284B1 (en) * 1999-04-23 2001-02-13 Lucent Technologies Inc. Distributed gain line driver amplifier including improved linearity
JP2001160721A (ja) * 1999-12-01 2001-06-12 Yamaha Corp 電力増幅回路
JP2002237730A (ja) * 2001-02-09 2002-08-23 Nec Corp 電力増幅回路
US6433637B1 (en) * 2001-03-23 2002-08-13 National Semiconductor Corporation Single cell rail-to-rail input/output operational amplifier
JP2005123716A (ja) * 2003-10-14 2005-05-12 Asahi Kasei Microsystems Kk 差動増幅器
US7583145B2 (en) * 2006-07-28 2009-09-01 Realtek Semiconductor Corp. Hybrid output stage apparatus and related method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020156006A (ja) * 2019-03-22 2020-09-24 ヤマハ株式会社 増幅回路
JP7480473B2 (ja) 2019-03-22 2024-05-10 ヤマハ株式会社 増幅回路

Also Published As

Publication number Publication date
WO2014167114A1 (en) 2014-10-16
CN105122640B (zh) 2018-06-22
EP2974009B1 (en) 2017-06-28
GB201306621D0 (en) 2013-05-29
EP2974009A1 (en) 2016-01-20
GB2512916A (en) 2014-10-15
CN105122640A (zh) 2015-12-02
US9819309B2 (en) 2017-11-14
KR102234881B1 (ko) 2021-03-31
US20160036387A1 (en) 2016-02-04
JP6470736B2 (ja) 2019-02-13
KR20150140795A (ko) 2015-12-16

Similar Documents

Publication Publication Date Title
US7884671B2 (en) Low power operational amplifier
EP2645565B1 (en) A fully differential amplifier topology to drive dynamic speakers in class AB mode
US6741129B1 (en) Differential amplifier slew rate boosting scheme
KR20130048714A (ko) 동적 범위가 넓은 레일-레일 비교기를 위한 오프셋 교정 및 정밀 히스테리시스
US9602070B2 (en) Power amplifying device
US7868695B2 (en) Differential amplifier
KR20080097680A (ko) 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로
US20090115519A1 (en) Power amplifier and its idling current setting circuit
US7187236B2 (en) Rail-to-rail differential input amplification stage with main and surrogate differential pairs
US9130521B2 (en) Operational amplifier circuit
JP7278306B2 (ja) Ａｂ級アンプおよびオペアンプ
TW201633704A (zh) 差動放大器
JP6470736B2 (ja) Ａｂ級増幅器の出力段
TW202125958A (zh) 快速瞬態響應線性穩壓電路及訊號放大電路
US7528658B2 (en) Threshold voltage compensation for a two stage amplifier
US11095258B2 (en) Class AB amplifier and operational amplifier
US6937100B2 (en) Amplifier circuit with common mode feedback
WO2015117950A1 (en) Ac floating voltage source for push-pull amplifier stage
TWI792835B (zh) 穩壓電路與其中的多級放大電路
US11664774B2 (en) Operational amplifier using single-stage amplifier with slew-rate enhancement and associated method
US20210099144A1 (en) Variable gain amplifier
JP2021182713A (ja) 電力増幅回路
JP2020205629A (ja) メモリ制御装置及びメモリ制御方法
JP2008067193A (ja) プッシュプル増幅器
Ivanov et al. Intermediate Amplification Stages

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170321

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170321

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171114

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190118

R150 Certificate of patent or registration of utility model

Ref document number: 6470736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees