JP7480473B2 - 増幅回路 - Google Patents

増幅回路 Download PDF

Info

Publication number
JP7480473B2
JP7480473B2 JP2019054260A JP2019054260A JP7480473B2 JP 7480473 B2 JP7480473 B2 JP 7480473B2 JP 2019054260 A JP2019054260 A JP 2019054260A JP 2019054260 A JP2019054260 A JP 2019054260A JP 7480473 B2 JP7480473 B2 JP 7480473B2
Authority
JP
Japan
Prior art keywords
current
transistor
mirror circuit
circuit
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019054260A
Other languages
English (en)
Other versions
JP2020156006A (ja
Inventor
徹 平井
正夫 野呂
佳郎 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2019054260A priority Critical patent/JP7480473B2/ja
Priority to EP20164523.1A priority patent/EP3713082B1/en
Publication of JP2020156006A publication Critical patent/JP2020156006A/ja
Application granted granted Critical
Publication of JP7480473B2 publication Critical patent/JP7480473B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H03F3/1855—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices with junction-FET devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26—Push-pull amplifiers; Phase-splitters therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3081—Duplicated single-ended push-pull arrangements, i.e. bridge circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
    • H03F3/3435—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45174—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45282—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
    • H03F3/45372—Mirror types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/91—Indexing scheme relating to amplifiers the amplifier has a current mode topology
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/93—Two or more transistors are coupled in a Darlington composite transistor configuration, all transistors being of the same type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/96—Two or more complementary transistors are coupled in a Darlington composite transistor configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Description

この発明は、電流－電流変換回路を利用した増幅回路に関する。
この種の増幅回路として、特許文献１および２に開示された増幅回路がある。この増幅回路の電流－電流変換回路は、各々のＰＮ接合によってトランスリニア回路を構成する４個のトランジスタと定電流源とを有する。さらに詳述すると、電流－電流変換回路は、コンプリメンタリ構成のトランジスタ、すなわち、高電位側のＮＰＮトランジスタと低電位側のＰＮＰトランジスタとが直列接続されたコンプリメンタリペアを２対有する。ここで、特許文献１の場合、第１のコンプリメンタリペアのＮＰＮトランジスタのベースと第２のコンプリメンタリペアのＮＰＮトランジスタのベースは、第２のコンプリメンタリペアのＮＰＮトランジスタのコレクタに共通接続される。また、第１のコンプリメンタリペアのＮＰＮトランジスタのエミッタは同コンプリメンタリペアのＰＮＰトランジスタのエミッタに接続され、第２のコンプリメンタリペアのＮＰＮトランジスタのエミッタは同コンプリメンタリペアのＰＮＰトランジスタのエミッタに接続される。また、第１のコンプリメンタリペアのＰＮＰトランジスタのベースと第２のコンプリメンタリペアのＰＮＰトランジスタのベースは、第２のコンプリメンタリペアのＰＮＰトランジスタのコレクタに接続される。また、第２のコンプリメンタリペアに対して直列に定電流源が接続される。そして、第１のコンプリメンタリペアのＮＰＮトランジスタのエミッタとＰＮＰトランジスタのエミッタとの共通接続ノードを入力ノードとする。特許文献２の場合も基本的に同様な構成である。電流－電流変換回路では、入力ノードに対する入力電流が各々の差分となり、かつ、各々の積が一定値となるように第１のコンプリメンタリペアのＮＰＮトランジスタおよびＰＮＰトランジスタの各コレクタ電流が制御される。
そして、増幅回路では、カレントミラー回路により、増幅回路の出力段における出力端子と正電源との間のトランジスタのコレクタ電流が電流－電流変換回路の第１のコンプリメンタリペアのＮＰＮトランジスタのコレクタ電流に比例した電流となる。また、出力端子と負電源との間のトランジスタのコレクタ電流が電流－電流変換回路の第１のコンプリメンタリペアのＰＮＰトランジスタのコレクタ電流に比例した電流となる。そして、出力段の両トランジスタのコレクタ電流が合成されて負荷を駆動する。
この増幅回路の電流－電流変換回路では、入力電流が正である領域では、入力電流の正方向への変化に応じて、ＰＮＰトランジスタのコレクタ電流が増加する一方、ＮＰＮトランジスタのコレクタ電流が減少する。入力電流が負である領域では、入力電流の負方向への変化に応じて、ＮＰＮトランジスタのコレクタ電流が増加する一方、ＰＮＰトランジスタのコレクタ電流が減少する。そして、ＮＰＮトランジスタのコレクタ電流と、ＰＮＰトランジスタのコレクタ電流の積は常に一定である。
従って、電流－電流変換回路では、入力電流の正方向への変化に応じて、ＮＰＮトランジスタのコレクタ電流が減少するが、ＮＰＮトランジスタのコレクタ電流が０になることはない。また、電流－電流変換回路では、入力電流の負方向への変化に応じてＰＮＰトランジスタのコレクタ電流が減少するが、ＰＮＰトランジスタのコレクタ電流が０になることはない。従って、定電流源の定電流値を極めて小さく設定したとしても、増幅回路の増幅動作において、出力段を構成する各トランジスタがカットオフすることはなく、増幅回路はＡ級増幅回路として動作する。
また、電流－電流変換回路において、ＮＰＮトランジスタのコレクタ電流とＰＮＰトランジスタのコレクタ電流の差分と入力電流との関係は原点を通過する直線となる。そして、この差分に比例した電流が増幅回路の出力段から負荷に流れる。従って、この増幅回路によれば、高いリニアリティを実現することができる。
特開昭６２－２１４７０７号公報
特開平８－３２３６７号公報
近年、コンプリメンタリ構成のトランジスタやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属－酸化膜－半導体構造の電界効果トランジスタ）が少なくなっており、同極性素子をトーテムポール接続した出力段（以下、トーテムポール出力段という）を有する増幅回路の需要が増えてきている。コンプリメンタリ構成の出力段の場合、正側・負側の入力が電流吸い込み形と電流吐き出し形のペアとなる。これに対し、トーテムポール出力段では、一方の入力が電流吸い込み形であれば他方も電流吸い込み形となり、一方の入力が電流吐き出し形であれば他方も電流吐き出し形となる。しかしながら、上述した特許文献１および２に記載された電流－電流変換回路は高電位側と低電位側に上下対称に電流が出力される。従って、この電流－電流変換回路をトーテムポール出力段に適用する場合、電流－電流変換回路のＮＰＮトランジスタ側またはＰＮＰトランジスタ側のどちらか一方のみにカレントミラー回路を追加して電流を折り返す必要が生じる。このため、電流－電流変換回路のＮＰＮトランジスタ側の出力回路とＰＮＰトランジスタ側の出力回路とが非対称になり、増幅回路の特性が劣化する問題がある。なお、この問題については、この発明の実施形態において具体的に説明する。
この発明は以上のような事情に鑑みてなされたものであり、リニアリティに優れ、かつ、アイドル電流が少なく、同極性のトランジスタからなる出力段に適した電流－電流変換回路を備えた増幅回路を提供することを目的としている。
この発明は、第１のトランジスタと、前記第１のトランジスタと同極性を有し、かつ、コレクタとベースが前記第１のトランジスタのベースに相互に接続された第２のトランジスタと、前記第１のトランジスタと同極性を有し、かつ、コレクタとベースが前記第１のトランジスタのエミッタに相互に接続された第３のトランジスタと、前記第１のトランジスタと同極性を有し、かつ、コレクタとベースが前記第２のトランジスタのエミッタに相互に接続された第４のトランジスタと、前記第２のトランジスタおよび前記第４のトランジスタに直列接続された定電流源とを有し、前記第１のトランジスタと前記第３のトランジスタの接続ノードに入力信号が与えられる電流－電流変換回路と、前記第１のトランジスタのコレクタ電流または前記第３のトランジスタのコレクタ電流に基づいて、第１の電流を負荷に供給する第１の電流生成部と、前記第１のトランジスタのコレクタ電流または前記第３のトランジスタのコレクタ電流に基づいて、第２の電流を前記負荷に供給する第２の電流生成部とを含む電流生成回路とを具備することを特徴とする増幅回路を提供する。
この発明の第１実施形態である増幅回路の構成を示す回路図である。 同増幅回路における電流－電流変換回路の各トランジスタのコレクタ電流を示す図である。 同電流－電流変換回路の各トランジスタのコレクタ電流、ならびにそれらの積および差分の波形を示す図である。 この発明の第２実施形態である増幅回路の構成を示す回路図である。 同増幅回路の第１の具体例を示す回路図である。 同増幅回路の第２の具体例を示す回路図である。
以下、図面を参照しつつ本発明の実施の形態について説明する。
＜第１実施形態＞
図１は、この発明の第１実施形態である増幅回路１Ａの構成を示す回路図である。この増幅回路１Ａは、電流－電流変換回路１００と、電流生成回路２００と、トランスコンダクタンスアンプ３００と、帰還回路４００とにより構成される。
電流－電流変換回路１００は、第１のトランジスタＱ１と、第２のトランジスタＱ２と、第３のトランジスタＱ３と、第４のトランジスタＱ４と、電流値Ｉｄの定電流源１０１とを有する。ここで、トランジスタＱ１～Ｑ４は、特性の揃った同極性のトランジスタである。具体的にはトランジスタＱ１～Ｑ４は、いずれもＮＰＮトランジスタである。
トランジスタＱ２は、ダイオード接続、すなわち、コレクタとベースが相互に接続されている。トランジスタＱ３は、ダイオード接続され、かつ、トランジスタＱ１に直列接続されている。具体的には、トランジスタＱ３は、コレクタおよびベースがトランジスタＱ１のエミッタに共通接続され、エミッタが接地されている。トランジスタＱ４は、ダイオード接続され、かつ、トランジスタＱ２に直列接続されている。具体的には、トランジスタＱ４は、コレクタおよびベースがトランジスタＱ２のエミッタに共通接続され、エミッタが接地されている。定電流源１０１は、トランジスタＱ２およびＱ４に直列接続されている。具体的には、定電流源１０１は、トランジスタＱ２のコレクタと正電源Ｖ（＋）との間に接続されている。
トランジスタＱ１およびＱ２は、各々のベースが相互に接続されている。このため、トランジスタＱ１には、トランジスタＱ２と共通の制御電圧が与えられる。トランジスタＱ３とトランジスタＱ４のエミッタは共に接地されているから、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４は各トランジスタのＰＮ接合のみで単一のループをなすトランスリニア回路を構成している。そして、トランジスタＱ１とトランジスタＱ３の共通接続ノードには入力信号電流Ｉｘが与えられる。
電流生成回路２００は、カレントミラー回路２０１～２０４と、トランジスタＱ５とにより構成されており、カレントミラー回路２０１～２０４の各々のマスタ側に入力される電流に比例した電流が各々のスレーブ側に出力される。また、トランジスタＱ３およびＱ５は、各々のベースと各々のエミッタが相互に接続されており、トランスリニア回路を構成している。トランジスタＱ３のベース電流Ｉｂ３はコレクタ電流Ｉｃ３より十分に小さく、トランジスタＱ５のベース電流Ｉｂ５はコレクタ電流Ｉｃ５より十分に小さい（ごく一般的な素子でも１／１００程度以下である）から、トランジスタＱ５のコレクタ電流Ｉｃ５は、トランジスタＱ３のコレクタ電流Ｉｃ３と等しくなる。この電流生成回路２００において、カレントミラー回路２０１および２０３は、第１のトランジスタＱ１のコレクタ電流に基づいて、第１の電流を負荷に供給する第１の電流生成部として機能する。また、トランジスタＱ５と、カレントミラー回路２０２および２０４は、第３のトランジスタＱ３のコレクタ電流に基づいて、第２の電流を負荷に供給する第２の電流生成部として機能する。
カレントミラー回路２０１のマスタ側はトランジスタＱ１のコレクタに接続され、スレーブ側はカレントミラー回路２０３のマスタ側に接続されている。従って、トランジスタＱ１のコレクタ電流Ｉｃ１に比例した電流が、カレントミラー回路２０３のマスタ側に供給される。
カレントミラー回路２０２のマスタ側にはトランジスタＱ５のコレクタが接続され、スレーブ側はカレントミラー回路２０４のマスタ側に接続されている。従って、トランジスタＱ５のコレクタ電流Ｉｃ５に比例した電流が、カレントミラー回路２０４のマスタ側に供給される。
出力端子２０８にはスピーカ等の負荷が接続される。カレントミラー回路２０３は、カレントミラー回路２０１を介して供給される電流に比例した電流、すなわち、トランジスタＱ１のコレクタ電流に比例した電流Ａ・Ｉｃ１を出力端子２０８に供給する。
カレントミラー回路２０４は、カレントミラー回路２０２を介して供給される電流に比例した電流、すなわち、トランジスタＱ５のコレクタ電流に比例した電流Ａ・Ｉｃ５を出力端子２０８から引き込む。
従って、負荷には、カレントミラー回路２０３が出力する電流Ａ・Ｉｃ１と、カレントミラー回路２０４が出力する電流Ａ・Ｉｃ５との差分に相当する電流が流れる。
前述したように、トランジスタＱ５のコレクタ電流Ｉｃ５はトランジスタＱ３のコレクタ電流Ｉｃ３に等しいから、電流生成回路２００は、第１のトランジスタＱ１のコレクタ電流および第３のトランジスタＱ３のコレクタ電流に基づいて、第１の電流Ａ・Ｉｃ１および第２の電流Ａ・Ｉｃ５の差分に相当する電流を負荷に供給する。
トランスコンダクタンスアンプ３００は、差動入力電圧に比例した電流信号Ｉｘを入力信号としてトランジスタＱ１およびＱ３の共通接続ノード、すなわち、電流－電流変換回路１００の入力ノードに供給する。帰還回路４００により、出力端子２０８に発生する出力信号Ｖｏｕｔは帰還率βでトランスコンダクタンスアンプ３００に負帰還されているから、増幅回路１Ａは非反転増幅回路を構成している。
次に本実施形態の動作を説明する。電流－電流変換回路１００において、特性の揃ったトランジスタＱ１～Ｑ５は熱結合され、ベース・エミッタ間が順バイアスとなるように動作しているものとする。この状態において、トランジスタＱ１～Ｑ４のベース・エミッタ間電圧を各々Ｖｂｅ１～Ｖｂｅ４とすると、図１に示す構成では、キルヒホッフの電圧則により次式が成立する。
Ｖｂｅ１＋Ｖｂｅ３＝Ｖｂｅ２＋Ｖｂｅ４…（１）
ここで、トランジスタのベース・エミッタ間電圧Ｖｂｅとコレクタ電流Ｉｃとの間には、次式に示す関係がある。
Ｖｂｅ＝Ｋ・ｌｏｇｅＩｃ …（２）
ただし、Ｋは定数である。
従って、トランジスタＱ１～Ｑ４のコレクタ電流をＩｃ１～Ｉｃ４とすると、式（１）および（２）より、次の式（３）が成立する。
ｌｏｇｅＩｃ１＋ｌｏｇｅＩｃ３＝ｌｏｇｅＩｃ２＋ｌｏｇｅＩｃ４ …（３）
従って、対数和の公式から、式（４）が成立する。
Ｉｃ１・Ｉｃ３＝Ｉｃ２・Ｉｃ４ …（４）
図１に示す構成では、トランジスタＱ２およびＱ４は電流値Ｉｄの定電流源１０１に直列接続されており、ベース電流Ｉｂがコレクタ電流Ｉｃより十分に小さいから、次式が成立する。
Ｉｃ２＝Ｉｃ４＝Ｉｄ（一定値） …（５）
従って、式（４）および（５）から、次式が成立する。
Ｉｃ１・Ｉｃ３＝Ｉｄ２（一定値） …（６）
一方、図１において、電流Ｉｘが電流－電流変換回路１００の入力ノードに供給されると、トランジスタＱ３のベース電流Ｉｂ３がコレクタ電流Ｉｃ３より十分に小さいから、キルヒホッフの電流則により次式が成立する。
Ｉｘ＋Ｉｃ１－Ｉｃ３＝０ …（７）
式（６）をＩｃ３について解いて、そのＩｃ３を式（７）式に代入し、両辺にＩｃ１を掛けて整理すると、次式が得られる。
Ｉｃ１２＋Ｉｘ・Ｉｃ１－Ｉｄ２＝０ …（８）
この式（８）をＩｃ１について解くと次式が得られる。
Ｉｃ１＝｛－Ｉｘ±√（Ｉｘ２＋４・Ｉｄ２）｝／２ …（９）
前提条件より、トランジスタはベース・エミッタ間が順バイアスで動作しているから、次式がＩｃ１の真の解となる。
Ｉｃ１＝｛－Ｉｘ＋√（Ｉｘ２＋４・Ｉｄ２）｝／２ …（１０）
同様にしてＩｃ３を求めると次式のようになる。
Ｉｃ３＝｛Ｉｘ＋√（Ｉｘ２＋４・Ｉｄ２）｝／２ …（１１）
さらに図１では、トランジスタＱ３およびＱ５がトランスリニア回路を構成しており、トランジスタＱ３のベース・エミッタ間電圧Ｖｂｅ３と、トランジスタＱ５のベース・エミッタ間電圧Ｖｂｅ５との間に次式が成り立つ。
Ｖｂｅ３＝Ｖｂｅ５ …（１２）
ここで、トランジスタＱ３のベース電流Ｉｂ３はコレクタ電流Ｉｃ３より十分に小さく、トランジスタＱ５のベース電流Ｉｂ５はコレクタ電流Ｉｃ５より十分に小さいから、式（２）および（１２）より、電流Ｉｃ３と電流Ｉｃ５は等しくなる。従って、式（６）は次のように書き換えられる。
Ｉｃ１・Ｉｃ５＝Ｉｄ２（一定値） …（１３）
従って、次式が成立する。
Ｉｃ５＝｛Ｉｘ＋√（Ｉｘ２＋４・Ｉｄ２）｝／２ …（１４）
図２は、入力電流Ｉｘを変化させたときの、式（１０）に示す電流Ｉｃ１と、式（１４）に示す電流Ｉｃ５と、Ｉｃ１－Ｉｃ５の値を示したグラフである。図２では、電流Ｉｄを１０ｍＡとし、入力電流Ｉｘを－１０ｍＡから＋１０ｍＡまで変化させている。
図２に示すように、電流Ｉｃ１と電流Ｉｃ５の一方が大きくなっても他方は０に近づくだけでカットオフすることはない。また、電流Ｉｃ１と電流Ｉｃ５の差分Ｉｃ１－Ｉｃ５は、原点を通る直線となる。そして、本実施形態では、電流Ｉｃ１と電流Ｉｃ５を、カレントミラー回路２０１～２０４を用いてそれぞれ個別にＡ（＞１）倍電流増幅して出力端子２０８に供給する。
このように本実施形態による増幅回路１Ａにおいて、出力段を構成する素子、具体的にはカレントミラー回路２０３における正電源Ｖ（＋）および出力端子２０８間のトランジスタ（図示略）と負電源Ｖ（－）および出力端子２０８間のトランジスタ（図示略）は、アイドル電流が少なくなるように電流Ｉｄを小さな値に設定したとしても常に能動状態となる。すなわち、本実施形態によれば、アイドル電流が少なく、Ａ級動作となる同極性ＳＥＰＰ（Single Ended Push-Pull）アンプを実現することができる。
図３（ａ）～（ｄ）は、本実施形態において、定電流源１０１の電流値Ｉｄを１ｍＡとし、入力信号Ｉｘとして±４ｍＡの正弦波電流（図３（ａ）参照）を入力したときの電流Ｉｃ１およびＩｃ５（図３（ｂ）参照）と、電流Ｉｃ１およびＩｃ５の積（図３（ｃ）参照）と、差動電流Ｉｃ１－Ｉｃ５（図３（ｄ）参照）の波形を示したものである。図３（ｃ）に示すように電流Ｉｃ１およびＩｃ５の積は一定値（Ｉｄ２＝１μＡ）となっている。また、差動電流Ｉｃ１－Ｉｃ５は±４ｍＡの正弦波となっており、入力信号Ｉｘに正確に比例したものとなることがわかる。
仮に図１に示す増幅回路１Ａに特許文献１または２に開示された電流－電流変換回路を適用した場合、次のような問題が生じる。すなわち、高電位側のＮＰＮトランジスタに流れる電流に比例する電流を正電源Ｖ（＋）および出力端子２０８間に流すために、正電源Ｖ（＋）に接続され、ＮＰＮトランジスタのコレクタ電流に比例した電流を出力する第１のカレントミラー回路と、正電源Ｖ（＋）に接続され、第１のカレントミラー回路の出力電流に比例した電流を正電源Ｖ（＋）および出力端子２０８間に流す第２のカレントミラー回路が必要になる。
一方、低電位側のＰＮＰトランジスタに流れる電流に比例する電流を出力端子２０８および負電源Ｖ（－）間に流すために、負電源Ｖ（－）に接続され、ＰＮＰトランジスタのコレクタ電流に比例した電流を出力する第３のカレントミラー回路と、正電源Ｖ（＋）に接続され、第３のカレントミラー回路の出力電流に比例した電流を出力する第４のカレントミラー回路と、負電源Ｖ（－）に接続され、第４のカレントミラー回路の出力電流に比例した電流を出力端子２０８および負電源Ｖ（－）間に流す第５のカレントミラー回路が必要になる。
このように図１に示す増幅回路１Ａに特許文献１または２に開示された電流－電流変換回路を適用した場合、出力段における正電源Ｖ（＋）側のトランジスタに電流を流すためには第１および第２の二組のカレントミラー回路が必要であるのに対し、負電源Ｖ（－）側のトランジスタに電流を流すためには第３～第５の三組のカレントミラー回路が必要となる。この結果、回路構成が非対称となって特性が劣化する問題が発生する。
これに対し、本実施形態においては、電流－電流変換回路１００における第１のトランジスタＱ１および第３のトランジスタＱ３が同極性のトランジスタである。また、カレントミラー回路２０１および２０３の二組と、カレントミラー回路２０２および２０４の二組が完全に対称な回路を構成している。このため、上記のような問題を生じることなく、出力段における正電源Ｖ（＋）側のトランジスタと負電源Ｖ（－）側のトランジスタに所望の電流を供給することができる。なお、本実施形態において、第１のトランジスタＱ１から出力端子２０８に至るまでの電流伝達経路と、第３のトランジスタＱ３から出力端子２０８に至るまでの電流伝達経路は、後者がトランジスタＱ５を含むことにより、厳密には非対称になっている。しかしながら、トランジスタＱ５は、トランジスタＱ３とともにトランスリニア回路を構成するものである。このトランジスタＱ５を設けることに起因して生じる増幅回路１Ａの特性の劣化の程度は、カレントミラー回路が非対称となることにより生じる増幅回路１Ａの特性の劣化の程度に比べて非常に低い。
また、本実施形態によれば、少ないアイドル電流で、負荷インピーダンスの高い（６００Ω～数１０ｋΩの）ライン機器から負荷インピーダンスの低い（数Ω程度の）スピーカまで同一の増幅回路１ＤによりＡ級駆動することが可能である。
＜第２実施形態＞
図４はこの発明の第２実施形態である増幅回路１Ｂの構成を示す回路図である。なお、図４には、説明の便宜のため、増幅回路１Ｂの入力端子３０９ａおよび３０９ｂに正相入力信号および逆相入力信号を与える平衡型の信号源３１１および３１２と、増幅回路１Ｂの出力端子２０９ａおよび２０９ｂに両端が接続されたスピーカ等の負荷５１８が、増幅回路１Ｂとともに図示されている。増幅回路１Ｂは、上記第１実施形態の電流－電流変換回路１００と同じ構成の第１の電流－電流変換回路１１０ｐおよび第２の電流－電流変換回路１１０ｎと、電流生成回路２１０と、差動型のトランスコンダクタンスアンプ３１０と、入力端子３０９ａおよび３０９ｂに接続された入力抵抗３１３および３１４からなる入力回路３１５とを有する。
トランスコンダクタンスアンプ３１０は、信号源３１１から抵抗３１３を介して入力される正相入力信号と信号源３１２から抵抗３１４を介して入力される逆相入力信号を差動増幅することにより、差動電流信号である正相入力信号Ｉｘｐおよび逆相入力信号Ｉｘｎを電流－電流変換回路１１０ｐの入力ノードおよび電流－電流変換回路１１０ｎの入力ノードに供給する。
電流生成回路２１０は、カレントミラー回路２１１～２１４を有する。これらは上記第１実施形態のカレントミラー回路２０１～２０４に対応している。この電流生成回路２１０において、カレントミラー回路２１１および２１３は、第１の電流－電流変換回路１１０ｐの第１のトランジスタＱ１のコレクタ電流に基づいて、第１のフローティング電源５１１を含む第１の経路を介して、第１の出力端子２０９ａおよび第２の出力端子２０９ｂ間に、第１の電流を供給する第１の電流生成部として機能する。また、カレントミラー回路２１２および２１４は、第２の電流－電流変換回路１１０ｎの第１のトランジスタＱ１のコレクタ電流に基づいて、第２のフローティング電源５１２を含む第２の経路を介して、第１の出力端子２０９ａおよび第２の出力端子２０９ｂ間に、第１の電流と逆極性を有する第２の電流を供給する第２の電流生成部として機能する。
カレントミラー回路２１１のマスタ側は電流－電流変換回路１１０ｐのトランジスタＱ１のコレクタに接続され、スレーブ側はカレントミラー回路２１３のマスタ側に接続されている。従って、電流－電流変換回路１１０ｐのトランジスタＱ１のコレクタ電流Ｉｃ１ｐに比例した電流が、カレントミラー回路２１３のマスタ側に供給される。
カレントミラー回路２１２のマスタ側は電流－電流変換回路１１０ｎのトランジスタＱ１のコレクタに接続され、スレーブ側はカレントミラー回路２１４のマスタ側に接続されている。従って、電流－電流変換回路１１０ｎのトランジスタＱ１のコレクタ電流Ｉｃ１ｎに比例した電流が、カレントミラー回路２１４のマスタ側に供給される。
電流生成回路２１０において、カレントミラー回路２１３のスレーブ側と、カレントミラー回路２１４のスレーブ側と、フローティング電源５１１および５１２と、抵抗５１５および５１６は、出力段回路５１０を構成している。
カレントミラー回路２１３のスレーブ側は出力端子２０９ｂに接続されている。カレントミラー回路２１４のスレーブ側は出力端子２０９ａに接続されている。フローティング電源５１１は、正極が出力端子２０９ａに接続され、負極がカレントミラー回路２１３に接続されている。フローティング電源５１２は、正極が出力端子２０９ｂに接続され、負極がカレントミラー回路２１４に接続されている。
カレントミラー回路２１３は、フローティング電源５１１を含む第１の経路を介して、出力端子２０９ａおよび２０９ｂ間に、電流－電流変換回路１１０ｐのトランジスタＱ１のコレクタ電流に比例した第１の電流Ａ・Ｉｃ１ｐを供給する。ここで、第１の経路とは、具体的には出力端子２０９ｂ→カレントミラー回路２１３→フローティング電源５１１→出力端子２０９ａという経路である。また、カレントミラー回路２１４は、フローティング電源５１２を含む第２の経路を介して、出力端子２０９ａおよび２０９ｂ間に、電流－電流変換回路１１０ｎのトランジスタＱ１のコレクタ電流に比例した第２の電流Ａ・Ｉｃ１ｎを供給する。ここで、第２の経路とは、具体的には出力端子２０９ａ→カレントミラー回路２１４→フローティング電源５１２→出力端子２０９ｂという経路である。第２の電流は、第１の電流と逆極性の電流となる。出力端子２０９ａおよび２０９ｂ間に負荷５１８が接続されることにより、２つのループが形成される。第１のループ５１３は、フローティング電源５１１と、負荷５１８と、カレントミラー回路２１３とを含むループである。第２のループ５１４は、フローティング電源５１２と、負荷５１８と、カレントミラー回路２１４とを含むループである。第１の電流Ａ・Ｉｃ１ｐは第１のループ５１３に流れ、第２の電流Ａ・Ｉｃ１ｎは第２のループ５１４に流れる。
抵抗５１５は、一端がフローティング電源５１１の負極とカレントミラー回路２１３の共通接続ノードに接続され、他端が負電源Ｖ（－）に接続されている。抵抗５１６は、一端がフローティング電源５１２の負極とカレントミラー回路２１４の共通接続ノードに接続され、他端が負電源Ｖ（－）に接続されている。
抵抗５１５および５１６が設けられている理由は次の通りである。バランス出力増幅回路では、負荷の中点を基準としてその負荷の両端電位が常に対称性を保つように駆動する必要がある。ところが増幅回路１Ｂの構成では、フローティング電源５１１および５１２の各負極が完全にフローティング状態であるから、負荷５１８の中点電位が定まらなくなる。そこで、負荷の両端から抵抗５１５および５１６を設け、両抵抗の共通接続ノードの電位を固定することで、フローティング電源５１１および５１２の各正極の電位が負荷５１８の中点電位を基準にして常に対称性を保ちながら変化するように動作させている。
帰還回路４１１により、負荷５１８の一端に発生する電圧は帰還率βでトランスコンダクタンスアンプ３１０の正相入力端子に負帰還される。また、帰還回路４１２により、負荷５１８の他端に発生する電圧は帰還率βでトランスコンダクタンスアンプ３１０の逆相入力端子に負帰還される。なお、帰還回路４１１および４１２は、抵抗でもよい。
以上が増幅回路１Ｂの構成である。
以上の構成において、トランスコンダクタンスアンプ３１０から電流－電流変換回路１１０ｐの入力ノードに供給される電流Ｉｘｐと、トランスコンダクタンスアンプ３１０から電流－電流変換回路１１０ｎの入力ノードに供給される電流Ｉｘｎは、絶対値が同じで符号が逆の値となる。従って、電流－電流変換回路１１０ｐのトランジスタＱ１のコレクタ電流Ｉｃ１ｐと、電流－電流変換回路１１０ｎのトランジスタＱ１のコレクタ電流Ｉｃ１ｎとの間には次の関係が成立する。
｜Ｉｃ１ｐ・Ｉｃ１ｎ｜＝Ｉｄ２ …（１５）
従って、電流Ｉｃ１ｐおよびＩｃ１ｎは、次のようになる。
Ｉｃ１ｐ＝｛－Ｉｘ＋√（Ｉｘ２＋４Ｉｄ２）｝／２ …（１６）
Ｉｃ１ｎ＝｛Ｉｘ＋√（Ｉｘ２＋４Ｉｄ２）｝／２ …（１７）
ただし、式（１６）および（１７）において、ＩｘはＩｘｐおよびＩｘｎの絶対値である。
本実施形態では、上記式（１６）のＩｃ１ｐに比例した電流Ａ・Ｉｃ１ｐが第１のループ５１３を介して負荷５１８に供給され、上記式（１７）のＩｃ１ｎに比例した電流Ａ・Ｉｃ１ｎが第２のループ５１４を介して負荷５１８に供給される。
従って、上記第１実施形態と同様、増幅回路１Ｂの増幅動作において、出力段のトランジスタ、すなわち、カレントミラー回路２１３のスレーブ側に挿入されたトランジスタとカレントミラー回路２１４のスレーブ側に挿入されたトランジスタは、カットオフせず、増幅回路１ＢはＡ級増幅回路として動作する。
また、上記第１実施形態と同様、本実施形態においても、差動電流Ｉｃ１ｐ－Ｉｃ１ｎと、入力正相信号ＩｘｐまたはＩｘｎとの関係は、原点を通る直線となる。そして、電流Ｉｃ１ｐに比例した電流Ａ・Ｉｃ１ｐが負荷５１８に流され、電流Ｉｃ１ｎに比例し、電流Ａ・Ｉｃ１ｐと逆極性の電流Ａ・Ｉｃ１ｎが負荷５１８に流される。このため、負荷５１８には、差動電流Ｉｃ１ｐ－Ｉｃ１ｎに比例した電流Ａ・（Ｉｃ１ｐ－Ｉｃ１ｎ）が流れる。従って、本実施形態によれば、高いリニアリティを持った同極性バランスアンプを実現することができる。
図５は増幅回路１Ｂの第１の具体例である増幅回路１Ｃの構成を示す回路図である。なお、図５において、図４に示す各部と共通する部分には共通の符号を使用し、その説明を省略する。
出力段回路５１０Ａでは、第１のループ５１３におけるカレントミラー回路２１３とフローティング電源５１１との位置関係を出力段回路５１０と逆にし、第２のループ５１４におけるカレントミラー回路２１４とフローティング電源５１２との位置関係を出力段回路５１０と逆にすることにより、負荷５１８をフローティング電源５１１および５１２の各負極間に移動している。しかしながら、出力段回路５１０Ａの機能は図４の出力段回路５１０と同じである。
カレントミラー回路には様々な種類のものがあるが、カレントミラー回路２１１は、ＮＰＮトランジスタであるトランジスタ２２１と、ＰＮＰトランジスタであるトランジスタ２２２と、抵抗２２３～２２５とにより構成されるコンプリメンタリ・カレントミラー回路を採用している。ここで、トランジスタ２２１は、コレクタおよびベース間に抵抗２２３が接続され、コレクタがフローティング電源５１２の正極に接続され、ベースが電流－電流変換回路１１０ｐのトランジスタＱ１のコレクタに接続されている。トランジスタ２２２は、エミッタが抵抗２２４を介してフローティング電源５１２の正極に接続され、ベースがトランジスタ２２１のエミッタに接続されている。そして、トランジスタ２２１のエミッタには抵抗２２５の一端が接続されている。
カレントミラー回路２１３は、ＮＰＮトランジスタであるトランジスタ２３１～２３３と、ＰＮＰトランジスタであるトランジスタ２３４と、抵抗２３５～２３８とにより構成されている。ここで、トランジスタ２３１は、コレクタがトランジスタ２２２のコレクタに接続され、ベースが抵抗２２５を介してトランジスタ２２１のエミッタに接続され、エミッタが抵抗２３６を介してフローティング電源５１２の負極に接続されている。トランジスタ２３２は、ベースが抵抗２３５を介してトランジスタ２２２および２３１のコレクタ同士の接続ノードに接続され、コレクタがフローティング電源５１１の正極に接続され、エミッタが抵抗２３７を介してフローティング電源５１２の負極に接続されている。トランジスタ２３３は、ベースがトランジスタ２３２のエミッタに接続され、コレクタがフローティング電源５１１の正極に接続され、エミッタが抵抗２３８を介してフローティング電源５１２の負極に接続されている。
カレントミラー回路２１１において、トランジスタ２２１のベース－エミッタ間電圧とトランジスタ２２２のエミッタ－ベース間電圧は略等しい。このため、電流－電流変換回路１１０ｐのトランジスタＱ１に流れる電流Ｉｃ１ｐが抵抗２２３に流れ、この電流Ｉｃ１ｐによって抵抗２２３に電圧が発生すると、この電圧と略等しい電圧が抵抗２２４に発生する。従って、トランジスタ２２２には、電流Ｉｃ１ｐに対し、抵抗２２３と抵抗２２４の抵抗比により定まる係数を乗算した電流Ｉａが流れる。
カレントミラー回路２１３では、トランジスタ２３１のベースが抵抗２２５を介してトランジスタ２２１に接続されているため、トランジスタ２３１がＯＮとなる。トランジスタ２２２から出力される電流Ｉａは、トランジスタ２３２とトランジスタ２３１および抵抗２３６に流れる。ここで、トランジスタ２３１とトランジスタ２３４は帰還回路を構成しており、各々のエミッタ－ベース間電圧は略等しい。抵抗２３６に電流Ｉａが流れることにより抵抗２３６に発生する電圧と、抵抗２３８に電流が流れることにより抵抗２３８に発生する電圧が略等しくなるように、電流Ｉａからトランジスタ２３２に入力される電流が制御される。従って、電流Ｉａに比例した電流、すなわち、電流Ｉｃ１ｐに比例した電流がトランジスタ２３３を介して抵抗２３８に流れる。このようにしてカレントミラー回路２１３は、電流－電流変換回路１１０ｐに流れる電流Ｉｃ１ｐに比例した電流Ａ・Ｉｃ１ｐを第１のループ５１３内のフローティング電源５１１から引き込む。
カレントミラー回路２１２はカレントミラー回路２１１と同一の構成であり、カレントミラー回路２１４はカレントミラー回路２１３と同一の構成である。ただし、カレントミラー回路２１１および２１３がフローティング電源５１２の正極および負極間に設けられたのに対し、カレントミラー回路２１２および２１４はフローティング電源５１１の正極および負極間に設けられる。そして、カレントミラー回路２１４は、電流－電流変換回路１１０ｎに流れる電流Ｉｃ１ｎに比例した電流Ａ・Ｉｃ１ｎを第２のループ５１３内のフローティング電源５１２から引き込む。
トランスコンダクタンスアンプ３１０Ａは、ＮチャネルのＪＦＥＴ（Junction Field Effect Transistor；接合型電界効果トランジスタ）３２１および３２２と、抵抗３２３～３２５とからなる第１段差動アンプ３２０と、ＰＮＰトランジスタであるトランジスタ３３１および３３２と、抵抗３３３～３３５とからなる第２段差動アンプ３３０とにより構成された差動２段アンプである。
第１段差動アンプ３２０において、ＪＦＥＴ３２１のゲートはトランスコンダクタンスアンプ３１０Ａの正相入力端子となっている。この正相入力端子には、信号源３１１から抵抗３１３を介して正相入力信号が与えられる。ＪＦＥＴ３２２のゲートはトランスコンダクタンスアンプ３１０Ａの逆相入力端子となっている。この逆相入力端子には、信号源３１２から抵抗３１４を介して逆相入力信号が与えられる。
第２段差動アンプ３３０において、トランジスタ３３１のコレクタはトランスコンダクタンスアンプ３１０Ａの正相出力端子となっている。トランスコンダクタンスアンプ３１０Ａは、この正相出力端子から電流－電流変換回路１１０ｐに対し、正相の入力信号Ｉｘｐを供給する。トランジスタ３３２のコレクタはトランスコンダクタンスアンプ３１０Ａの逆相出力端子となっている。トランスコンダクタンスアンプ３１０Ａは、この逆相出力端子から電流－電流変換回路１１０ｎに対し、逆相の入力信号Ｉｘｎを供給する。
図６は増幅回路１Ｂの第２の具体例である増幅回路１Ｄの構成を示す回路図である。なお、図６において、図５に示す各部と共通する部分には共通の符号を使用し、その説明を省略する。この増幅回路１Ｄでは、図５における信号源３１１および３１２が、電流源である信号源３１１ａおよび３１２ａに置き換えられ、図５におけるトランスコンダクタンスアンプ３１０Ａがトランスコンダクタンスアンプ３１０Ｂに置き換えられている。さらに増幅回路１Ｄには、抵抗３６１および３６２と、電位制御部６００が追加されている。
信号源３１１ａおよび３１２ａは、例えばデジタルオーディオ信号の標本値を電流値に変換して出力する電流出力ＤＡＣ（Digital Analogue Converter）である。
トランスコンダクタンスアンプ３１０Ｂは、ＰチャネルのＪＦＥＴ３４１および３４２と、抵抗３４３～３４５とからなる第１段差動アンプ３４０と、ＮＰＮトランジスタであるトランジスタ３５１および３５２と、抵抗３５３～３５５とからなる第２段差動アンプ３５０とにより構成された差動２段アンプである。
第１段差動アンプ３４０において、ＪＦＥＴ３４１のゲートはトランスコンダクタンスアンプ３１０Ｂの正相入力端子となっている。この正相入力端子には、信号源３１１ａから正相入力信号（電流）が与えられる。ＪＦＥＴ３４２のゲートはトランスコンダクタンスアンプ３１０Ｂの逆相入力端子となっている。この逆相入力端子には、信号源３１２ａから逆相入力信号（電流）が与えられる。
第２段差動アンプ３５０において、トランジスタ３５１のコレクタはトランスコンダクタンスアンプ３１０Ｂの正相出力端子となっている。トランスコンダクタンスアンプ３１０Ｂは、この正相出力端子から電流－電流変換回路１１０ｐに対し、正相の入力信号Ｉｘｐを供給する。トランジスタ３５２のコレクタは電流出力アンプ３１０Ｂの逆相出力端子となっている。トランスコンダクタンスアンプ３１０Ｂは、この逆相出力端子から電流－電流変換回路１１０ｎに対し、逆相の入力信号Ｉｘｎを供給する。
抵抗３６１および３６２は、ＪＦＥＴ３４１および３４２の各ゲート間に直列接続されている。この抵抗３６１および３６２の共通接続ノードからＪＦＥＴ３４１および３４２の各ゲート間の中性点電位が得られる。
電位制御部６００は、抵抗５１５および５１６の共通接続ノードの電位を制御する回路である。この電位制御部６００を設けた理由は次の通りである。図５に示す回路において、出力段回路５１０Ａのフローティング電源５１１および５１２がフローティングしていることから、例えば接地された電流－電流変換回路１１０ｐから出力段回路５１０Ａに供給される電流は、抵抗５１６を通じてグラウンドに還流する。このため、抵抗値が小さい負荷５１８を大振幅で駆動した場合には、抵抗５１６に流れる電流分の電圧が負荷５１８に対する出力電圧に現れることになり、それに応じてトランスコンダクタンスアンプ３１０Ａの入力電位も変動することとなる。
この変動電位はトランスコンダクタンスアンプ３１０Ａの正相入力端子と逆相入力端子に同相で現れるため、トランスコンダクタンスアンプ３１０Ａが出力する差動信号に影響がない。しかし、図６の増幅回路１Ｄにおいて、信号源３１１ａおよび３１２ａである電流出力ＤＡＣは、通常仮想グラウンドに対して電流を供給するように設計されているから、トランスコンダクタンスアンプ３１０Ｂの入力電位が大きく動くことは動作上好ましくない。
また、この変動電位には、電流－電流変換回路１１０ｐおよび１１０ｎから出力段回路５１０Ａに供給される電流の直流成分が含まれ、負荷５１８の一端における正側出力と他端における負側出力に等しく現れる。ヘッドホンやスピーカはグラウンド電位に関係なく差動出力で動作するから直流成分の問題は生じないが、ライン出力の場合は対グラウンド電位で動作するので問題となる。
そこで、図６に示す増幅回路１Ｄでは、電位制御部６００が設けられている。この電位制御部６００は、トランスコンダクタンスアンプ３１０Ａの正相入力端子と逆相入力端子の中点が常に仮想グラウンドとなるように制御するものである。
電位制御部６００は、ＮチャネルのＪＦＥＴ６０１および６０２と、抵抗６０３および６０４と、ＰＮＰトランジスタであるトランジスタ６０５とを有する。ここで、トランジスタ６０５は、エミッタが正電源Ｖ（＋）に接続され、コレクタが抵抗５１５および５１６の共通接続ノードに接続されている。ＪＦＥＴ６０１および６０２は各々のソースが共通接続され、この共通接続ノードと負電源Ｖ（－）との間に抵抗６０３が接続されている。ＪＦＥＴ６０１のドレインは正電源Ｖ（＋）に接続され、ＪＦＥＴ６０２のドレインは抵抗６０４を介して正電源Ｖ（＋）に接続されている。トランジスタ６０５のベースは、このＪＦＥＴ６０２のドレインに接続されている。そして、ＪＦＥＴ６０２のゲートは接地され、ＪＦＥＴ６０１のゲートは抵抗３６１および３６２の共通接続ノードに接続されている。
この構成において、ＪＦＥＴ６０１および６０２と、抵抗６０３および６０４は、差動アンプを構成している。この構成によれば、抵抗３６１および３６２の共通接続ノードの電位が接地電位から上昇すると、抵抗６０４に流れる電流が減少し、抵抗５１５および５１６の共通接続ノードの電位が低下する。これにより抵抗３６１および３６２の共通接続ノードの電位が低下する。逆に抵抗３６１および３６２の共通接続ノードの電位が接地電位から低下すると、抵抗６０４に流れる電流が増加し、抵抗５１５および５１６の共通接続ノードの電位が上昇する。これにより抵抗３６１および３６２の共通接続ノードの電位が上昇する。このような制御が行われることにより抵抗３６１および３６２の共通接続ノードの電位が接地電位に維持される。
信号源３１１ａおよび３１２ａとして、電流出力ＤＡＣを用いる場合、トランスコンダクタンスアンプ３１０Ｂは、正相入力端子および逆相入力端子が仮想接地された状態である必要がある。増幅回路１Ｄでは、電位制御部６００が、抵抗３６１および３６２の共通接続ノードの電位を接地電位に維持するので、このような要求を満たすことができる。
増幅回路１Ｄによれば、電流出力ＤＡＣの出力電流を電圧変換して負荷を駆動するので、ライン平衡出力、バランス型ヘッドホン、スピーカ等の幅広いインピーダンスをもつ負荷を直接駆動することができる。
通常は、電流出力ＤＡＣの出力電流をラインレベルまで増幅し、ヘッドホンまたはスピーカに適した専用のアンプによってさらに増幅してこれらを駆動する。しかし、増幅回路１Ｄを用いれば、電流出力ＤＡＣの出力電流を電圧変換しながら、少ないアイドル電流で、負荷インピーダンスの高い（６００Ω～数１０ｋΩの）ライン機器から負荷インピーダンスの低い（数Ω程度の）スピーカまで同一の増幅回路１ＤによりＡ級駆動することが可能である。
なお、電流出力ＤＡＣの出力電流に直流成分が含まれる場合には、適宜入力の直前に直流成分を相殺する定電流回路を置く必要がある。
＜他の実施形態＞
以上、この発明の各実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
（１）上記第１実施形態（図１）において、正電源Ｖ（＋）と負電源Ｖ（－）とを入れ替え、トランジスタＱ１～Ｑ５をＰＮＰトランジスタに変更してもよい。
（２）上記第２実施形態（図４）において、正電源Ｖ（＋）と負電源Ｖ（－）とを入れ替え、電流－電流変換回路１１０ｐおよび１１０ｎにおけるトランジスタＱ１～Ｑ４をＰＮＰトランジスタに変更してもよい。
（３）図５の増幅回路１Ｃでは、トランスコンダクタンスアンプ３１０Ａの第１段をＮチャネルＪＦＥＴによる差動回路、第２段をＰＮＰトランジスタによる差動回路としたが、第１段をＰチャネルＪＦＥＴによる差動回路、第２段をＮＰＮトランジスタによる差動回路としてもよい。
（４）図６の増幅回路１Ｄでは、トランスコンダクタンスアンプ３１０Ｂの第１段をＰチャネルＪＦＥＴによる差動回路、第２段をＮＰＮトランジスタによる差動回路としたが、第１段をＮチャネルＪＦＥＴ、第２段をＰＮＰトランジスタとしてもよい。
（５）図６に示す電位制御部６００は、トランスコンダクタンスアンプ３１０Ａの正相入力端子と逆相入力端子の中点の電位に基づいて、抵抗５１５および５１６の共通接続ノードの電位を制御することで、トランスコンダクタンスアンプ３１０Ａの正相入力端子と逆相入力端子の中点の電位を仮想接地電位に制御した。しかし、そのようにする代わりに、抵抗５１５および５１６の共通接続ノードの電位に基づいて、抵抗５１５および５１６の共通接続ノードの電位を制御することで、トランスコンダクタンスアンプ３１０Ａの正相入力端子と逆相入力端子の中点の電位を仮想接地電位に制御してもよい。
（６）上記第２実施形態において、電流生成回路２１０は、電流－電流変換回路１１０ｐおよび１１０ｎの各々のトランジスタＱ１のコレクタ電流に基づいて、負荷５１８に第１の電流および第２の電流を供給したが、電流－電流変換回路１１０ｐおよび１１０ｎの各々のトランジスタＱ３のコレクタ電流に基づいて、負荷５１８に第１の電流および第２の電流を供給してもよい。
（７）上記第２実施形態における電流－電流変換回路１１０ｐおよび１１０ｎとして、特許文献１または２に開示された電流－電流変換回路を使用してもよい。上記第２実施形態と同様、増幅回路は、互いに逆相の第１および第２の入力信号が各々の入力ノードに与えられる第１および第２の電流－電流変換回路を有する。電流－電流変換回路は、第１～第４のトランジスタと定電流源とを有する。第１のトランジスタは、例えばＮＰＮトランジスタである。第２のトランジスタは、第１のトランジスタと同極性を有し、かつ、ベースが第１のトランジスタのベースに相互に接続されている。第３のトランジスタは、第１のトランジスタと逆極性のトランジスタ、例えばＰＮＰトランジスタであり、かつ、エミッタが第１のトランジスタのエミッタに相互に接続されている。第４のトランジスタは、第１のトランジスタと逆極性を有し、かつ、ベースが第３のトランジスタのベースに接続され、エミッタが第２のトランジスタのエミッタに相互に接続されている。定電流源は、第２のトランジスタおよび第４のトランジスタに直列接続されている。そして、電流－電流変換回路では、第１のトランジスタ（特許文献２の場合）または第２のトランジスタ（特許文献１の場合）のベースおよびコレクタが相互に接続され、第４のトランジスタのベースおよびコレクタが相互に接続され、第１のトランジスタと第３のトランジスタの接続ノードを入力ノードとする。第１の電流生成部は、第１の電流－電流変換回路の第１のトランジスタまたは第３のトランジスタのコレクタ電流に基づいて、第１のフローティング電源を含む第１の経路を介して、第１の出力端子および第２の出力端子間に、第１の電流を供給する。また、第２の電流生成部は、第２の電流－電流変換回路の第１のトランジスタまたは第３のトランジスタのコレクタ電流に基づいて、第２のフローティング電源を含む第２の経路を介して、第１の出力端子および第２の出力端子間に、第１の電流と逆極性を有する第２の電流を供給する。この態様においても、上記第２実施形態と同様な効果が得られる。
１００，１１０ｐ，１１０ｎ……電流－電流変換回路、２００，２１０……電流生成回路、３００，３１０，３１０Ａ，３１０Ｂ……トランスコンダクタンスアンプ、４００，４１１，４１２……帰還回路、Ｑ１～Ｑ５，２２１，２２２，２３１～２３４，３３１，３３２，３５１，３５２，６０５……トランジスタ、２０１～２０４，２１１～２１４……カレントミラー回路、５１０……出力段回路部、５１８……負荷、５１１，５１２……フローティング電源、５１３……第１のループ、５１４……第２のループ、３１５……入力回路、３１１，３１２，３１１ａ，３１２ａ……信号源、３１３，３１４……入力抵抗、１０１……定電流源、５１５，５１６，３２３～３２５，３３３～３３５，３４３～３４５，３５３～３５５，２２３～２２５，２３５～２３７……抵抗、１Ａ，１Ｂ，１Ｃ，１Ｄ……増幅回路、３２０，３４０……第１段差動アンプ、３３０，３５０……第２段差動アンプ、３２１，３２２，３４１，３４２，６０１，６０２……ＪＦＥＴ、３０９ａ，３０９ｂ……入力端子、２０９ａ，２０９ｂ……出力端子。

Claims (3)

  1. 第１のトランジスタと、
    前記第１のトランジスタと同極性を有し、かつ、コレクタとベースが前記第１のトランジスタのベースに相互に接続された第２のトランジスタと、
    前記第１のトランジスタと同極性を有し、かつ、コレクタとベースが前記第１のトランジスタのエミッタに相互に接続された第３のトランジスタと、
    前記第１のトランジスタと同極性を有し、かつ、コレクタとベースが前記第２のトランジスタのエミッタに相互に接続された第４のトランジスタと、
    前記第２のトランジスタおよび前記第４のトランジスタに直列接続された定電流源とを有し、前記第１のトランジスタと前記第３のトランジスタの接続ノードに入力信号が与えられる電流－電流変換回路と、
    前記第１のトランジスタのコレクタ電流および前記第３のトランジスタのコレクタ電流の一方に基づいて、第１の電流を負荷に供給する第１の電流生成部と、前記第１のトランジスタのコレクタ電流および前記第３のトランジスタのコレクタ電流の他方に基づいて、第２の電流を前記負荷に供給する第２の電流生成部とを含む電流生成回路と、を具備し、
    前記第１の電流生成部は、
    第１のカレントミラー回路と、
    第３のカレントミラー回路と、を有し、
    前記第１のカレントミラー回路は、前記第１のトランジスタのコレクタ電流および前記第３のトランジスタのコレクタ電流の一方に比例した第３の電流を前記第３のカレントミラー回路のマスタ側に供給し、
    前記第３のカレントミラー回路は、前記第３の電流に比例した第４の電流を前記負荷が接続された出力端子に供給し、
    前記第２の電流生成部は、
    第２のカレントミラー回路と、
    第４のカレントミラー回路と、を有し、
    前記第２のカレントミラー回路は、前記第１のトランジスタのコレクタ電流および前記第３のトランジスタのコレクタ電流の他方に比例した第５の電流を前記第４のカレントミラー回路のマスタ側に供給し、
    前記第４のカレントミラー回路は、前記第５の電流に比例した第６の電流を前記出力端子から引き込むものであり、
    前記第１のカレントミラー回路と前記第２のカレントミラー回路とを同一の構成とし、かつ、前記第３のカレントミラー回路と前記第４のカレントミラー回路とを同一の構成とすることにより、前記第１のカレントミラー回路および前記第３のカレントミラー回路の二組と、前記第２のカレントミラー回路および前記第４のカレントミラー回路の二組が完全に対称な回路を構成している
    ことを特徴とする増幅回路。
  2. 第１のトランジスタと、
    前記第１のトランジスタと同極性を有し、かつ、コレクタとベースが前記第１のトランジスタのベースに相互に接続された第２のトランジスタと、
    前記第１のトランジスタと同極性を有し、かつ、コレクタとベースが前記第１のトランジスタのエミッタに相互に接続された第３のトランジスタと、
    前記第１のトランジスタと同極性を有し、かつ、コレクタとベースが前記第２のトランジスタのエミッタに相互に接続された第４のトランジスタと、
    前記第２のトランジスタおよび前記第４のトランジスタに直列接続された定電流源とを有し、前記第１のトランジスタと前記第３のトランジスタの接続ノードに入力信号が与えられる電流－電流変換回路と、
    前記第１のトランジスタのコレクタ電流または前記第３のトランジスタのコレクタ電流に基づいて、第１の電流を負荷に供給する第１の電流生成部と、前記第１のトランジスタのコレクタ電流または前記第３のトランジスタのコレクタ電流に基づいて、第２の電流を前記負荷に供給する第２の電流生成部とを含む電流生成回路と、を具備し、
    前記電流－電流変換回路として、互いに逆相の第１および第２の入力信号が各々与えられる第１および第２の電流－電流変換回路を有し、
    前記第１の電流生成部は、
    第１のカレントミラー回路と、
    第３のカレントミラー回路と、を有し、
    前記第１のカレントミラー回路は、前記第１の電流－電流変換回路の第１のトランジスタまたは第３のトランジスタのコレクタ電流に比例した第３の電流を前記第３のカレントミラー回路のマスタ側に供給し、
    前記第３のカレントミラー回路は、前記第３の電流に比例した第４の電流を、第１のフローティング電源を含む第１の経路を介して、前記負荷が接続された第１の出力端子および第２の出力端子間に供給し、
    前記第２の電流生成部は、
    第２のカレントミラー回路と、
    第４のカレントミラー回路と、を有し、
    前記第２のカレントミラー回路は、前記第２の電流－電流変換回路の第１のトランジスタまたは第３のトランジスタのコレクタ電流に比例した第５の電流を前記第４のカレントミラー回路のマスタ側に供給し、
    前記第４のカレントミラー回路は、前記第５の電流に比例し、前記第４の電流と逆極性の第６の電流を、第２のフローティング電源を含む第２の経路を介して、前記第１の出力端子および前記第２の出力端子間に供給するものであり、
    前記第１のカレントミラー回路と前記第２のカレントミラー回路とを同一の構成とし、かつ、前記第３のカレントミラー回路と前記第４のカレントミラー回路とを同一の構成とすることにより、前記第１のカレントミラー回路および前記第３のカレントミラー回路の二組と、前記第２のカレントミラー回路および前記第４のカレントミラー回路の二組が完全に対称な回路を構成している
    ことを特徴とする増幅回路。
  3. 前記第１の電流および前記第２の電流は、その差分が前記入力信号に比例し、かつ、積が一定となることを特徴とする請求項１または２に記載の増幅回路。
JP2019054260A 2019-03-22 2019-03-22 増幅回路 Active JP7480473B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019054260A JP7480473B2 (ja) 2019-03-22 2019-03-22 増幅回路
EP20164523.1A EP3713082B1 (en) 2019-03-22 2020-03-20 Amplification circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019054260A JP7480473B2 (ja) 2019-03-22 2019-03-22 増幅回路

Publications (2)

Publication Number Publication Date
JP2020156006A JP2020156006A (ja) 2020-09-24
JP7480473B2 true JP7480473B2 (ja) 2024-05-10

Family

ID=69941222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019054260A Active JP7480473B2 (ja) 2019-03-22 2019-03-22 増幅回路

Country Status (2)

Country Link
EP (1) EP3713082B1 (ja)
JP (1) JP7480473B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211535A (ja) 2007-02-27 2008-09-11 Sony Corp 増幅回路、受信機および受信機用ｉｃ
JP2016516374A (ja) 2013-04-11 2016-06-02 スナップトラック・インコーポレーテッド Ａｂ級増幅器の出力段
JP2018082302A (ja) 2016-11-16 2018-05-24 新日本無線株式会社 電流／電圧変換増幅器
JP2018107644A (ja) 2016-12-27 2018-07-05 ヤマハ株式会社 増幅器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1265157A (ja) * 1968-09-27 1972-03-01
JPS62214707A (ja) 1986-03-14 1987-09-21 Nippon Gakki Seizo Kk 増幅回路
JPH0832367A (ja) 1994-07-20 1996-02-02 N F Kairo Sekkei Block:Kk プッシュプル増幅器
JP3139386B2 (ja) * 1996-09-19 2001-02-26 ヤマハ株式会社 増幅回路
US10523166B2 (en) * 2017-06-07 2019-12-31 Analog Devices Global Differential amplifier with modified common mode rejection, and to a circuit with an improved common mode rejection ratio

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211535A (ja) 2007-02-27 2008-09-11 Sony Corp 増幅回路、受信機および受信機用ｉｃ
JP2016516374A (ja) 2013-04-11 2016-06-02 スナップトラック・インコーポレーテッド Ａｂ級増幅器の出力段
JP2018082302A (ja) 2016-11-16 2018-05-24 新日本無線株式会社 電流／電圧変換増幅器
JP2018107644A (ja) 2016-12-27 2018-07-05 ヤマハ株式会社 増幅器

Also Published As

Publication number Publication date
EP3713082B1 (en) 2023-10-18
EP3713082A1 (en) 2020-09-23
JP2020156006A (ja) 2020-09-24

Similar Documents

Publication Publication Date Title
JP2858584B2 (ja) 増幅回路
JP2688477B2 (ja) 増幅器
CN108183695A (zh) 差分放大器及其信号放大方法
US9929705B2 (en) Transconductance amplifier having low distortion
US6362682B2 (en) Common-mode feedback circuit and method
KR102574329B1 (ko) 복수의 피드백 루프 계측 폴드된 캐스코드 증폭기
US4068184A (en) Current mirror amplifier
EP0475507B1 (en) Amplifier arrangement
JPH08237054A (ja) 利得可変回路
JP7480473B2 (ja) 増幅回路
US5751192A (en) Integrated circuit and method for generating a transimpedance function
KR100416168B1 (ko) 전력 증폭기
EP0090543A1 (en) Differential amplifier with improved linear amplification
JP4076858B2 (ja) 全差動可変利得増幅器および多次元増幅器構成
JPH0626287B2 (ja) 増幅装置
JP4663789B2 (ja) 広帯域２乗セル
RU2321159C1 (ru) Каскодный дифференциальный усилитель
JPH0832367A (ja) プッシュプル増幅器
JPH04223603A (ja) 演算増幅器
JPH0279604A (ja) 低周波増幅器
JPH0555836A (ja) 増幅器
JP6673645B2 (ja) 差動増幅器
JPH06276037A (ja) オーディオ用パワーアンプ
US20230184813A1 (en) Current sense circuit
JPH0478044B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230801

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231222

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240408

R150 Certificate of patent or registration of utility model

Ref document number: 7480473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150