JP2016510169A - 多層電子基体z軸内部接続構造物 - Google Patents
多層電子基体z軸内部接続構造物 Download PDFInfo
- Publication number
- JP2016510169A JP2016510169A JP2015558214A JP2015558214A JP2016510169A JP 2016510169 A JP2016510169 A JP 2016510169A JP 2015558214 A JP2015558214 A JP 2015558214A JP 2015558214 A JP2015558214 A JP 2015558214A JP 2016510169 A JP2016510169 A JP 2016510169A
- Authority
- JP
- Japan
- Prior art keywords
- assembly
- electronic substrate
- conductive paste
- resin
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging
Abstract
Description
関連出願
この出願は2013年2月15日に出願した米国仮出願番号61/765,250の優先権の利益を請求する。その全体の開示は本明細書中に参考として援用する。本発明は信頼性良くとどんな形態でも電子基体において、機械的および電気的に金属化の層を相互接続する手段を提供する、z軸内部接続構造物に関する。本発明のz軸内部接続構造物は、新規な結合フィルム、導電ペーストおよびそれらから形成されたワン−またはツーピースのブロック構造物を含む。
電子基体はすべての電気製品のバックボーンである。小さい形態因子における高機能性への要望のため、高密度の回路または相互接続を有する多層の電子基体(すなわち、高密度配線またはHDI)がますます流行している。より高い回路層数と、より細かい回路の特徴への要求は厳しい。
従来の導電ペーストでは、電導性は高分子バインダ内の金属粒子間の点接触に基づく。
メッキされたビアの連続した金属と比較して、この点接触はこれらの材料の貧弱な信頼性の基本的な原因である。
多層電子基体のラミネーションに使用される典型的なボンディング・シートは、織布ガラスマット強化マトリックスの中に浸透された熱硬化性樹脂で作られている。このタイプの構造物は「プリプレグ」(樹脂であらかじめ含浸された織布ガラスマット)として知られている。可能な限り最も小さくて最も薄い部品を調製することが目的であるHDI電子基板用途では、プリプレグは比較的低いガラス量と比較的大きい樹脂分となるように選択される。これらの特性は薄くて軽量の部品を容易にするだけではなく、低ガラス密度はビアホールを形成するレーザアブレーションにより影響を受けやすい。このタイプの形態は、連続した銅メッキされたビアプロセスに良好に適合している。
本発明は電子基板z軸内部接続構造物であって、b−ステージの熱硬化性の樹脂と必要に応じて粒状充填剤によって囲まれたc−ステージ熱硬化性樹脂の強化マトリックスを含む結合フィルム、導電ペーストで満たされた結合フィルムを横断する少なくとも1つの穴を含む構造物を提供する。ある特定の実施態様では、c−ステージ熱硬化性樹脂とb−ステージ熱硬化性樹脂は、独自に硬化するが、互いに混合されたままで残っているc−ステージ化可能な樹脂とb−ステージ化可能な樹脂の混合物から同時にキャストされる。ある特定の態様では、c−ステージ熱硬化性樹脂は約100℃未満の温度で硬化し、b−ステージ熱硬化性樹脂は、160℃以上の温度で硬化が始まる。
定義
本明細書において使用される時、“または”は特記の無い限り「および/または」を意味する。さらに、「含む」、「包含する」などの用語の使用は、「含む」ものとして理解されて、制限的に使用されない。明細書および特許請求の範囲においては、それが使用される文脈に応じて、あるものの単数形は複数形も含むものとする。たとえば“a”または“an”は、それが使用される文脈に応じて、1またはそれ以上を意味する。すなわち、「金属」は、少なくとも1つの金属、2つの金属、または複数の金属を意味する場合がある。
マトリックスは最も典型的にガラス繊維布である。
例えば、高さと等しい直径を有するビア(直径10mmで高さ10mm)は、1:1のアスペクト比を有する。
図8を参照。
また本発明は、ガラスまたはゴムを含むプリプレグではなく、フィルム形状の結合層を提供する。フィルムは、フィルムの厚さを制限するガラスまたは他の繊維を含まない。代わりに、結合フィルムは優れたレーザアブレーション要件と反応がある熱硬化性樹脂のみから形成される。
例えば、高温硬化性樹脂はエポキシであることができる。柔軟なフィルムに使用されていたゴムで処理されたマトリックスと異なって、エポキシマトリックスは架橋(c−ステージ化)され、ガラス織布をよく真似し、特異なレーザー発振特性、貧しい誘電性能およびガラスに一般的な樹脂による濡れの問題がない。形態安定性、フロー制御、およびCTEコントロールに、3次元強化マトリックスは重要である。マトリックス重合体としての使用のために想定された樹脂系としては、エポキシ、シアン酸エステル、ビスマレイミド、アクリル、ポリエステル、ポリスルホンがあげられる。
c−ステージマトリックスを前もって形成し、次にb−ステージ樹脂を浸透させるが、特に驚異的な観察は、c−ステージ成分とb−ステージ成分が混合され、相互侵入高分子網目(IPN)配合物が形成され、コ−キャスト(co-cast)され、本発明の結合フィルムを形成することである。ポリマーのプレフォームされたマットに浸透させる必要なしに、これは非常に均質の複合膜を作成する。
導電ペーストも本発明の主要な成分であり、z軸方向の相互接続を有する結合層の構成を可能にし、さらに、多層の電子基体および基体のサブストラクチャの平行アセンブリとラミネーションを可能とする。上で示したように、本発明の結合層、特に結合フィルムは、導電ペーストで満たされた少なくとも1つの穴を含んでいる。穴は、当技術分野で利用可能な任意の方法で形成されるが、レーザアブレーションで典型的に形成される。
さまざまな接続的なペーストが当技術分野で知られている。しかしながら、TLPSペーストがz軸電気接続を形成するのに使用されるとき、本発明は最も有利に実施される。
1. 微粒子形態での少なくとも1つの高融点金属M、微粒子形態での少なくとも1つの低溶融温度合金Y、および有機ビヒクルを提供する;
2.組成物の総重量に基づいて以下の割合で前記微粒子と有機ビヒクルを組み合わせる:i) 微粒子形態での少なくとも1つの高融点金属Mを、約20重量%から約70重量%;
ii)微粒子形態での少なくとも1つの低溶融温度合金を、約20重量%から約70重量%;
iii) 有機ビヒクル、約1重量%から約30重量%;
その結果、TLPS組成物を調製する。
本発明はさまざまな多層電子基板を作るために、様々な電子層ビルディングブロックまたは電子基板サブ−コンストラクションで使用されるz軸結合層(構造物)を提供する。結合層の制作では、本明細書に記載された結合フィルムは、保護と取り扱いの容易さのために保護シート上にキャストされるか、または保護シートが結合フィルムの表面に適用されることができる。 いくつかの実施態様では、上に適用された保護シートは、ビアホールのレーザアブレーションおよびTLPSペーストなどの導電ペーストのインストールの工程段階を通して、フィルム接着剤の上に留まることができる。これらの工程段階の間にフィルム接着剤の上に適用された保護シートを残すことは、噛み合う電子基板サブストラクチャとのラミネーションの前に汚染から結合フィルムの表面を保護する、作業特異的で、コンフォーマルな、一時的なステンシルを提供する。
1. 金属箔、プリフォーム、クリップ、リードフレーム、テープ、または他の形状の物;
2. セラミックまたはガラスのような無機物質、熱可塑性ポリマー、b−ステージまたはc−ステージの、強化されるかまたは強化されていない、粒状物質が充填されているかまたはされていない熱硬化性ポリマー、またはこれらの組み合わせから構成される誘電体シート;
3. 導電媒質で満たされているかまたは満たされていない穴で横断されている、上の項目2に記載されている誘電体シート;
4. 1つの主要な表面が金属化されており、該金属化がパターン付けられているか又はいない、上の項目3に記載されている誘電体シート;
5. 2つの主要な表面が金属化されており、該金属化がパターン付けられているか又はいない、上の項目3に記載されている誘電体シート;
6.
複数の誘電体と金属化層から成るコア、ここでコアの最外表面は金属化される:
a. 少なくとも1つの面における金属化がパターン付けられている;
b. メッキされたスルーホールにより、コアは完全にまたは部分的に横断されることができ、メッキされたスルーホールは電気的に伝導性であるかまたは電導性でないフィラーで充填されるかまたはされない;
c. 1以上の位置で金属化層の間のz軸電気接続を提供する電気的に伝導性ビアでコアを部分的に横断でき、前記ビアは銅めっき、導電ペースト、またはそれの組み合わせから形成される。
1つの実施態様では、本発明は以下を含む電子基板内部接続アセンブリを提供する。
1. ラミネーションの間に必要な連続したz軸電気接続を形成する導電ペースト;
2. 液体混合物から造膜した後にラミネーション温度以下では実質的に非反応性でラミネーションの前に非流動性特性を確実にする全体的な流れ制御をするb−ステージ接着剤と、緊密に絡み合ったc−ステージの強化マトリックスを発現する結合フィルム;および
フィルム接着剤が結合される電子基板サブストラクチャ。
1. 以下を含む結合フィルム;
a. 100℃未満で硬化し、硬化の間、b−ステージ樹脂系から分離しない熱硬化性樹脂から形成されるc−ステージマトリックス;
b. 160℃以上の硬化開始温度を有し、c−ステージマトリックスと相互侵入するb−ステージの熱硬化性樹脂;
c. 任意の粒状充填剤;
2. 結合フィルムを横断するパターン付けられた穴;および
3. 穴を満たす導電ペースト。
1.電子基板サブストラクチャ;
以下を含む結合フィルム;
a. 100℃未満で硬化し、硬化の間、b−ステージ樹脂系から分離しない熱硬化性樹脂から形成されるc−ステージマトリックス;
b. 160℃以上の硬化温度を有し、c−ステージマトリックスと相互侵入するb−ステージの熱硬化性樹脂;
c. 任意の粒状充填剤;
2. 結合フィルムを横断するパターン付けられた穴;および
3. パターン付けられた穴を満たす導電ペースト。
1. 導電ペーストから形成された隆起のパターンを有する電子基板サブストラクチャ;
2. 以下を含む結合フィルム;
a. 100℃未満で硬化し、硬化の間、b−ステージ樹脂系から分離しない熱硬化性樹脂から形成されるc−ステージマトリックス;
b. 160℃以上の硬化温度を有し、c−ステージマトリックスと相互侵入するb−ステージの熱硬化性樹脂;
c. 任意の粒状充填剤;
ここで、前記電子基板サブストラクチャと結合フィルムが一緒にされた時、電子基板サブストラクチャ上の隆起のパターンと整列されたパターンの穴によって、結合フィルムが横断される。
・結合フィルムは全体が複数のポリマーで構成され、それらのポリマーは互いに同等のレーザアブレーション特性を有する;
・結合フィルムは二以上の樹脂の液体混合物から単一工程でキャストされる;
・フィルムのc−ステージ強化マトリックスは、100℃未満で硬化し、共−硬化の間、b−ステージ樹脂系から分離しない熱硬化性樹脂から形成され、b−ステージ樹脂とc−ステージ樹脂は混和可能であり、内部混合を維持するが、別個に存在し、あらかじめ硬化されたマットに浸透させる必要が無い。
・結合フィルムのb−ステージの部分は、必要に応じて添加剤そして/または、フィラーで変成され、ラミネーションの前に必要とされるすべての前処理工程の間に、有意に流れないようにされる;
・b−ステージの部分は160℃よりも高い硬化開始温度を有し、長い貯蔵期間を確実にして、ラミネーションプロファイル内で焼結する前に導電ペーストと化学相互作用を起こすことを防ぐ。
上述の電子基板サブストラクチャ;
接着剤を有し、好ましくはIPNである以下を含む結合フィルム;
a. 100℃未満で硬化し、硬化の間、b−ステージ樹脂系から分離しない熱硬化性樹脂から形成されるc−ステージマトリックス;
b. 160℃以上の硬化温度を有し、c−ステージマトリックスと相互侵入するb−ステージの熱硬化性樹脂;
c. 任意の粒状充填剤;
ここで、穴のパターンによって結合接着剤が横断され、該穴は導電性ペーストで満たされ、および/または前記電子基板サブストラクチャ上の導電性ペーストから形成される隆起と整列される。
実施例
実施例1
TLPSペーストのOrmet701(Ormet Circuits, Inc.、サンディエゴ、カリフォルニア)が3つのテスト用ビヒクル、銅クラッドエポキシ/フェノールラミネートにインストールされ、ボンディング・シートが保護シートとともにキャストされ、複数のデイジーチェインを含む銅張り積層板に一緒に(同時に)適用され、それぞれのデイジーチェインは一連の接続された数十から数百のTLPS z軸ビア内部接続を有していた。3個の異なったボンディング・シートが、タックラミネート工程を使用して、ポリエステル(ポリエチレンテレフタレート;Mylar(登録商標))であるポリマー保護シートとともに、それぞれのテスト用ビヒクルの1つの回路パターンにそれぞれを適用することによって、検査された。この実施例に使用されたボンディング・シートは、以下の通りであった。
1. Isola370HR(Isola Group、チャンドラー、AZ)、電気グレードガラス織布で強化された多官能性エポキシ/フェノール樹脂ブレンド(Tg 180℃)を含む、標準ガラス布帛で強化されたプリプレグ;
2. Isola406N、ガラス織布で強化された多官能性エポキシ(Tg 165℃)を含む非−流動性のプリプレグ、これは最小の流れで表面に結合された;
Insulectro Zeta LE (Integral Technologies, Inc, Lake Forrest, CA)、b−ステージのベンゾキサジンポリマー/cステージのエポキシブレンド(Tg 165℃)、非−流動性結合フィルム、すでに保護シートが適用されていた。
それぞれのボンディング・シートはメーカーの指示通りに適用された。
電気回路のデイジーチェインパターンを有する電子基体が、実施例1で記載されているようにして作られた。デイジーチェインパターンはz軸でビアによって相互接続された、そして、上記のように、デイジーチェインごとにビアのサイズは変えられた。Ormet701ペーストにおいてTLPS反応を起こす処理の後に、それぞれのボンディング・シートから調製されたいくつかのデイジーチェインが、樹脂に漬けられ、切断され、研磨されて相互接続を明らかにした。ビア壁界面で結合フィルムと導電ペーストの間の相互作用の程度を測定するために、数個の異なった対物レンズと照明を備えた光学顕微鏡の下で調べられた。その結果を下の第2表に要約する。
デイジーチェインパターンを有する電気回路電子基体が、実施例1で記載されているようにして作られた。デイジーチェインパターンはビアによってz軸で相互接続された、そして、デイジーチェインごとにビアのサイズは変えられた。Ormet701ペーストにおいてTLPS反応を起こした後にそれぞれのボンディング・シートから調製されたいくつかのデイジーチェインが横方向に切断され(cross-sectioned)、実施例2で記載されているように顕微鏡の下で調べられ、導電ペーストの充填、溶剤抽出およびラミネーションの操作の後にビアがレーザ切断された形状および位置を維持しているかどうかが決定された。結果を以下の表3に要約する。
電気回路のデイジーチェインパターンを有する電子基体が実施例1のように作られた。デイジーチェインパターンはビアによってz軸で相互接続された。上で説明したようにデイジーチェインごとにビアのサイズは変えられた。いくつかのデイジーチェインが横方向に切断され、先に記載されたように顕微鏡の下で調べられ、導電ペーストの充填、溶剤抽出およびラミネーションの操作の後に、ビアの底部で銅パッド上に結合フィルム樹脂が押し戻されたかどうかが決定された。結果を以下の表4に要約する。
電気回路のデイジーチェインパターンを有する電子基体は実施例1のように作られたが、レーザアブレーション工程後に製作過程は止められ、ビアが顕微鏡によって観察された。ガラスマット強化材を有するボンディング・シートを使った全ての構造物では、全部においてガラスマットの切離端は壁からビアにはみ出し、切離端は黒焦げであった。この欠点は図5で図説される。
結合フィルムのロールが、c−ステージエポキシマトリックスを形成するポリマー成分、ベンゾキサジン樹脂、硬化剤、タルクおよび溶剤を混合して混合流体(例えば、62%のベンゾキサジン(Araldite(登録商標) MT 35700、ビスフェノールFベンゾキサジン; Huntsman, The Woodlands, Texas)、15%のフィラー(タルク)、12%のエポキシ(Epon(登録商標)828、ビスフェノールA系ジグリシジルエーテルエポキシ; Polysciences, Warrington, PA)、8%のフェノキシ樹脂、3%のTeta触媒(トリエチレンテトラミン;硬化剤))を含む構成要素を混合することによって、調製された。混合物はスロットダイコーティング装置を通してキャリア・フィルム上に送られた。
次に、コーティングは加熱されて溶媒が除去され、c−ステージマトリックスに硬化され、保護シートがロールから適用された。図2は、説明した加熱およびコーティング工程の概念的な描写である。
Claims (41)
- z軸が内部接続された電子基板構造物であって、
a. 以下を含む結合フィルム
i. b−ステージの熱硬化性樹脂によって囲まれたc−ステージ熱硬化性樹脂の強化マトリックス、および
ii. 任意の粒状充填剤、
b. 結合フィルムを横断する少なくとも1つの穴、該少なくとも1つの穴は導電ペーストで満たされている、を含む構造物。 - c−ステージ熱硬化性樹脂とb−ステージ熱硬化性樹脂が、c−ステージ化可能な樹脂とb−ステージ化可能な樹脂との混和性混合物からコ−キャストされ、これらは独立に硬化するが、内部混合されたままで残る、請求項1記載の構造物。
- c−ステージ熱硬化性樹脂が100℃未満の温度で硬化し、b−ステージ熱硬化性樹脂が160℃以上の硬化開始温度を有する、請求項1記載の構造物。
- c−ステージ熱硬化性樹脂がエポキシ樹脂、フェノール樹脂、アクリレート樹脂、ポリエステル樹脂、ポリイミド樹脂、シアン酸エステル樹脂、およびそれらの組み合わせから成る群から選択される、請求項1記載の構造物。
- c−ステージ熱硬化性樹脂がエポキシ樹脂である、請求項4記載の構造物。
- エポキシ樹脂が、ビスフェノールA、ビスフェノールF、ノボラック、脂肪族―およびグリシジルアミンに基づくエポキシ樹脂から成る群から選択される、請求項5記載の構造物。
- エポキシ樹脂が、ビスフェノールAに基づくエポキシ樹脂である、請求項6記載の構造物。
- b−ステージ熱硬化性樹脂が、ベンゾキサジン樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、およびそれらの組み合わせから成る群から選択される、請求項1記載の構造物。
- b−ステージ熱硬化性樹脂が、ベンゾキサジン樹脂である、請求項8記載の構造物。
- ベンゾキサジン樹脂がビスフェノールF−ベンゾキサジン樹脂である、請求項9記載の構造物。
- 結合フィルムを横断し、導電ペーストで満たされている少なくとも2つの穴を含む、請求項1記載の構造物。
- 結合フィルムを横断し、導電ペーストで満たされている複数の穴を含み、該複数の穴がパターン付けられて配置される、請求項1記載の構造物。
- 該結合フィルムの主表面を覆う少なくとも1つの保護シートをさらに含む、請求項1記載の構造物。
- 該結合フィルムが直接保護シート上にキャストされる、請求項13記載の構造物。
- 少なくとも1つの穴が少なくとも1つの保護シートを横断する、請求項13記載の構造物。
- 少なくとも1つの保護シートのそれぞれが、金属箔シート、紙シート、コーティングされた紙シート、およびポリマーシートから成る群から独自に選択される、請求項13記載の構造物。
- 導電ペーストが焼結ペーストである、請求項1記載の構造物。
- 焼結ペーストが一時的な液相焼結ペーストである、請求項17記載の構造物。
- 以下を含む電子基体z軸内部接続アセンブリ;
a. 2つの、請求項1記載のz軸内部接続構造物、
b. 該2つのz軸内部接続構造物の間に配置される誘電体シート、ここで任意に互いにタックラミネートされる。 - アセンブリがアセンブリを横断する少なくとも1つの穴を含み、該少なくとも1つの穴は導電ペーストで満たされている、請求項19記載のアセンブリ。
- 誘電体シートが、セラミック、ガラス、熱可塑性ポリマー、熱硬化性ポリマー、およびそれらの組み合わせから成る群から選択される材料を含む、請求項19記載のアセンブリ。
- 熱可塑性ポリマーまたは熱硬化性ポリマーが粒状物質で強化されるかまたは粒状物質が充填されている、請求項21記載のアセンブリ。
- 以下を含む電子基板z軸内部接続アセンブリ:
a. 電子基板サブストラクチャ、および
b. 電子基板サブストラクチャーに取り付けられた、少なくとも1つの請求項1記載のz軸内部接続構造物、ここでz軸内部接続構造物は任意に電子基板サブストラクチャーにタックラミネートされる。 - 電子基板サブストラクチャーが、金属箔、プリフォーム、クリップ、リードフレーム、テープ、誘電体シート、およびコアから成る群から選択される、請求項23記載のアセンブリ。
- 誘電体シートが、セラミック、ガラス、熱可塑性ポリマー、熱硬化性ポリマー、およびそれらの組み合わせから成る群から選択される材料を含む、請求項24記載のアセンブリ。
- 誘電体シートが主表面の1つまたは両方が金属化層を含む、請求項25記載のアセンブリ。
- 少なくとも1つの主表面の金属化層がパターン付けられる、請求項26記載のアセンブリ。
- コアが複数の誘電体層と金属化層を含む、請求項24記載のアセンブリ。
- コアの少なくとも1つの外側の主表面が金属化層である、請求項24記載のアセンブリ。
- 少なくとも1つの外側の主表面の金属化層がパターン付けられる、請求項29記載のアセンブリ。
- コアは少なくとも1つの穴によってさらに部分的または完全に横断されることができ、該穴は導電ペーストで満たされたメッキされたスルーホール;
絶縁性のペーストで満たされたメッキされたメッキされたスルーホール;
未充填のメッキされたスルーホール;
導電ペーストで満たされたメッキされた電気的に伝導性のビア;
導電ペーストで満たされたメッキされていない電気的に伝導性のビア;
または、未充填のメッキされた電気的に伝導性のビアから成る群から選択される、請求項30記載のアセンブリ。 - 以下を含む電子基板z軸内部接続アセンブリ:
a. 導電ペーストから形成された少なくとも1つの隆起を有するサブ−ストラクチャ、および
b. 以下を含む、結合フィルムへのz軸内部接続構造物;
1. b−ステージ熱硬化性樹脂によって囲まれたc−ステージ熱硬化性樹脂の強化マトリックス、および
2. 任意の粒状充填剤、
ここで、少なくとも1つの穴が少なくとも1つの隆起と整列される。 - 以下を含む電子基板z軸内部接続アセンブリ:
a. 導電ペーストから形成された少なくとも1つの隆起を有する電子基板サブ−ストラクチャー、および
b. 結合フィルムを横断する少なくとも1つの穴を含む、電子基板z軸内部接続構造物、
ここで少なくとも1つの穴は少なくとも1つの隆起と整列している。 - 電子基板サブ−ストラクチャが金属箔、プリフォーム、クリップ、リードフレーム、テープ、誘電体シート、およびコアから成る群から選択される、請求項32記載のアセンブリ。
- 誘電体シートが、セラミック、ガラス、熱可塑性ポリマー、熱硬化性ポリマー、およびそれらの組み合わせから成る群から選択される材料を含む、請求項34記載のアセンブリ。
- 誘電体シートが主表面の1つまたは両方が金属化層をさらに含む、請求項34記載のアセンブリ。
- 少なくとも1つの主表面の金属化層がパターン付けられる、請求項37記載のアセンブリ。
- コアが複数の誘電体層と金属化層を含む、請求項34記載のアセンブリ。
- コアの少なくとも1つの外側の主表面が金属化層である、請求項38記載のアセンブリ。
- 少なくとも1つの外側の主表面の金属化層がパターン付けられる、請求項39記載のアセンブリ。
- 少なくとも1つの隆起が、ディスペンシング、ジェッティング、スクリーン印刷、ステンシル印刷、パッド転移およびグラビア印刷により堆積される、請求項32記載のアセンブリ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361765250P | 2013-02-15 | 2013-02-15 | |
US61/765,250 | 2013-02-15 | ||
PCT/US2014/016999 WO2014127381A1 (en) | 2013-02-15 | 2014-02-18 | Structures for z-axis interconnection of multilayer electronic substrates |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016510169A true JP2016510169A (ja) | 2016-04-04 |
JP2016510169A5 JP2016510169A5 (ja) | 2017-03-23 |
JP6423369B2 JP6423369B2 (ja) | 2018-11-14 |
Family
ID=51350335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015558214A Active JP6423369B2 (ja) | 2013-02-15 | 2014-02-18 | 多層電子基体z軸内部接続構造物 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9545017B2 (ja) |
JP (1) | JP6423369B2 (ja) |
KR (1) | KR102229384B1 (ja) |
WO (1) | WO2014127381A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022507048A (ja) * | 2018-11-09 | 2022-01-18 | グアンジョウ ファン バン エレクトロニクス カンパニー,リミテッド | コネクタ及びその製造方法 |
JP2022507049A (ja) * | 2018-11-09 | 2022-01-18 | グアンジョウ ファン バン エレクトロニクス カンパニー,リミテッド | フレキシブルコネクタ及びその製造方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11440142B2 (en) | 2012-11-16 | 2022-09-13 | Ormet Circuits, Inc. | Alternative compositions for high temperature soldering applications |
TWI726629B (zh) * | 2014-12-17 | 2021-05-01 | 美商阿爾發金屬化工公司 | 用於晶粒及夾扣附著之方法 |
US9831201B2 (en) | 2015-03-11 | 2017-11-28 | Guy F. Burgess | Methods for forming pillar bumps on semiconductor wafers |
CN205282448U (zh) * | 2015-05-28 | 2016-06-01 | 意法半导体股份有限公司 | 表面安装类型半导体器件 |
WO2017011703A1 (en) * | 2015-07-15 | 2017-01-19 | Printed Circuits, Inc. | Methods of manufacturing printed circuit boards |
ITUB20153344A1 (it) * | 2015-09-02 | 2017-03-02 | St Microelectronics Srl | Modulo di potenza elettronico con migliorata dissipazione termica e relativo metodo di fabbricazione |
WO2018030262A1 (ja) * | 2016-08-09 | 2018-02-15 | 株式会社村田製作所 | モジュール部品の製造方法 |
JP6810617B2 (ja) * | 2017-01-16 | 2021-01-06 | 富士通インターコネクトテクノロジーズ株式会社 | 回路基板、回路基板の製造方法及び電子装置 |
US10178755B2 (en) * | 2017-05-09 | 2019-01-08 | Unimicron Technology Corp. | Circuit board stacked structure and method for forming the same |
EP3419390A1 (en) * | 2017-06-21 | 2018-12-26 | Heraeus Deutschland GmbH & Co. KG | Thick-film paste mediated ceramics bonded with metal or metal hybrid foils and vias |
US10902769B2 (en) | 2017-07-12 | 2021-01-26 | Facebook Technologies, Llc | Multi-layer fabrication for pixels with calibration compensation |
US10733930B2 (en) * | 2017-08-23 | 2020-08-04 | Facebook Technologies, Llc | Interposer for multi-layer display architecture |
US11167375B2 (en) | 2018-08-10 | 2021-11-09 | The Research Foundation For The State University Of New York | Additive manufacturing processes and additively manufactured products |
JP7134803B2 (ja) * | 2018-09-19 | 2022-09-12 | 株式会社東芝 | プリント基板 |
US11195789B2 (en) * | 2018-11-30 | 2021-12-07 | International Business Machines Corporation | Integrated circuit module with a structurally balanced package using a bottom side interposer |
EP3736852A1 (en) | 2019-05-07 | 2020-11-11 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies |
KR20240009535A (ko) * | 2019-05-28 | 2024-01-22 | 리퀴드 와이어 인크. | 분리형 구조체 및 분리형 센서 구조체 |
CN112164677A (zh) * | 2020-08-25 | 2021-01-01 | 珠海越亚半导体股份有限公司 | 一种线路预排布散热嵌埋封装结构及其制造方法 |
CN112867243A (zh) * | 2021-01-06 | 2021-05-28 | 英韧科技(上海)有限公司 | 多层电路板 |
CN114980572A (zh) * | 2021-02-25 | 2022-08-30 | 深南电路股份有限公司 | 一种软硬结合电路板及加工方法 |
KR102537710B1 (ko) * | 2021-05-28 | 2023-05-31 | (주)티에스이 | 일괄 접합 방식의 다층 회로기판 및 그 제조 방법 |
KR20220160967A (ko) * | 2021-05-28 | 2022-12-06 | (주)티에스이 | 이종 재질의 다층 회로기판 및 그 제조 방법 |
CN116939950A (zh) * | 2022-04-08 | 2023-10-24 | Dsbj私人有限公司 | 在内部铜焊盘上设有阻焊层的电路板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288649A (ja) * | 1995-04-11 | 1996-11-01 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2012241168A (ja) * | 2011-05-24 | 2012-12-10 | Panasonic Corp | 樹脂組成物、樹脂ワニス、プリプレグ、金属張積層板、及びプリント配線板 |
WO2013023101A1 (en) * | 2011-08-10 | 2013-02-14 | Cac, Inc. | Multiple layer z-axis interconnect apparatus and method of use |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6163957A (en) * | 1998-11-13 | 2000-12-26 | Fujitsu Limited | Multilayer laminated substrates with high density interconnects and methods of making the same |
US6326555B1 (en) * | 1999-02-26 | 2001-12-04 | Fujitsu Limited | Method and structure of z-connected laminated substrate for high density electronic packaging |
US6638607B1 (en) * | 2002-10-30 | 2003-10-28 | International Business Machines Corporation | Method and structure for producing Z-axis interconnection assembly of printed wiring board elements |
JP2007129124A (ja) * | 2005-11-07 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 多層プリント配線基板及びその製造方法 |
JP4073945B1 (ja) * | 2007-01-12 | 2008-04-09 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
-
2014
- 2014-02-18 KR KR1020157025261A patent/KR102229384B1/ko active IP Right Grant
- 2014-02-18 WO PCT/US2014/016999 patent/WO2014127381A1/en active Application Filing
- 2014-02-18 US US14/183,488 patent/US9545017B2/en active Active
- 2014-02-18 JP JP2015558214A patent/JP6423369B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08288649A (ja) * | 1995-04-11 | 1996-11-01 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2012241168A (ja) * | 2011-05-24 | 2012-12-10 | Panasonic Corp | 樹脂組成物、樹脂ワニス、プリプレグ、金属張積層板、及びプリント配線板 |
WO2013023101A1 (en) * | 2011-08-10 | 2013-02-14 | Cac, Inc. | Multiple layer z-axis interconnect apparatus and method of use |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022507048A (ja) * | 2018-11-09 | 2022-01-18 | グアンジョウ ファン バン エレクトロニクス カンパニー,リミテッド | コネクタ及びその製造方法 |
JP2022507049A (ja) * | 2018-11-09 | 2022-01-18 | グアンジョウ ファン バン エレクトロニクス カンパニー,リミテッド | フレキシブルコネクタ及びその製造方法 |
JP7375011B2 (ja) | 2018-11-09 | 2023-11-07 | グアンジョウ ファン バン エレクトロニクス カンパニー,リミテッド | コネクタ及びその製造方法 |
JP7387732B2 (ja) | 2018-11-09 | 2023-11-28 | グアンジョウ ファン バン エレクトロニクス カンパニー,リミテッド | フレキシブルコネクタ及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140231126A1 (en) | 2014-08-21 |
US9545017B2 (en) | 2017-01-10 |
KR102229384B1 (ko) | 2021-03-18 |
JP6423369B2 (ja) | 2018-11-14 |
WO2014127381A1 (en) | 2014-08-21 |
KR20160003635A (ko) | 2016-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6423369B2 (ja) | 多層電子基体z軸内部接続構造物 | |
CN100578685C (zh) | 导电性糊剂和使用它的多层印刷布线板 | |
JP3869859B2 (ja) | 垂直相互接続電子集成体とこれに有用な組成物 | |
US9451693B2 (en) | Electrically conductive adhesive (ECA) for multilayer device interconnects | |
US6664127B2 (en) | Method of manufacturing multi-layer printed wiring board | |
EP1850647A1 (en) | Multilayer printed wiring board | |
JPH107933A (ja) | 焼結性組成物及びそれを用いた多層電気的組立体並びにその製造方法 | |
EP2658357A1 (en) | Multilayer wiring substrate, production method for multilayer wiring substrate, and via paste | |
TW200829115A (en) | Multilayer print wire board and the method thereof | |
JP4765125B2 (ja) | 多層プリント配線板形成用多層基材及び多層プリント配線板 | |
KR101281898B1 (ko) | 다층 프린트배선판 및 그 제조방법 | |
CN101044806A (zh) | 多层印刷配线板及其制造方法 | |
US11477893B2 (en) | Catalytic laminate with conductive traces formed during lamination | |
WO1995013901A1 (en) | Metallurgically bonded polymer vias | |
JP4881193B2 (ja) | 導電性ペースト組成物 | |
JP4301152B2 (ja) | バイアホール形成金属張積層板及びスルーホール形成アンクラッド板 | |
JP4481734B2 (ja) | 多層配線基板用導電性ペースト組成物 | |
TWI809055B (zh) | 具有在積層期間形成的導電跡線之催化性積層板 | |
JP2003037362A (ja) | 多層プリント配線板の製造方法 | |
JP4965286B2 (ja) | 多層配線基板 | |
JP4481733B2 (ja) | 多層配線基板用導電性ペースト組成物 | |
JP2008181915A (ja) | 多層プリント配線板及びその製造方法 | |
JP2007188985A (ja) | 回路基板、回路基板の製造方法および回路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180109 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180404 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180608 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181018 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6423369 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |