JP2016219722A - 半導体レーザ素子 - Google Patents

Abstract

【課題】 結晶性の悪化を抑制しつつピエゾ電界を緩和でき、且つ、電子の注入効率向上及びホールのオーバーフロー抑制をすることができる半導体レーザ素子を提供する。
【解決手段】 単一量子井戸構造又は多重量子井戸構造を有する活性層と、活性層の両側に配置されたｐ型窒化物半導体層及びｎ型窒化物半導体層と、を備え、発振波長が４３０ｎｍ以上である半導体レーザ素子である。ｎ型窒化物半導体層と活性層の間に、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる第１層と、第１層よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなる第２層とが、ｎ型窒化物半導体層側からこの順に配置される。第２層の活性層側の面及び第１層側の面の少なくともいずれか一方の面に、第２層よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなる第３層が配置される。第２層は、ｎ型不純物を含有する。
【選択図】図１

Description

本発明は、半導体レーザ素子に関する。

今日、窒化物系の半導体レーザ素子は、紫外域から緑色に至るまで発振が可能となり、光ディスクの光源のみならず多岐にわたり利用されている。特に、波長４３０ｎｍ以上の青色や緑色で発振する半導体レーザ素子は、プロジェクタ用光源やテレビ用光源といったディスプレイ用の光源等への応用が期待されている。

窒化物半導体レーザ素子としては、ｎ型クラッド層と、ＩｎＧａＮ領域を含むｎ側光ガイド層と、活性層と、ＩｎＧａＮ領域を含むｐ側光ガイド層と、ｐ型クラッド層を備え、最も外側の井戸層とｎ側及びｐ側光ガイド層との間に、ｎ側及びｐ側光ガイド層のＩｎＧａＮ領域のバンドギャップよりも大きいバンドギャップを有する障壁層を備えた構造がある（例えば、特許文献１）。

特開２００９−２００４３７号公報

長波長のレーザ光を発振する窒化物系の半導体レーザ素子としては種々の構造が提案されているが、その構造にはまだ改善の余地がある。

本願は、以下の発明を含む。

単一量子井戸構造又は多重量子井戸構造を有する活性層と、活性層の両側に配置されたｐ型窒化物半導体層及びｎ型窒化物半導体層と、を備え、発振波長が４３０ｎｍ以上である半導体レーザ素子であって、ｎ型窒化物半導体層と活性層の間に、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる第１層と、第１層よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなる第２層とが、ｎ型窒化物半導体層側からこの順に配置され、第２層の活性層側の面及び第１層側の面の少なくともいずれか一方の面に、第２層よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなる第３層が配置されており、第２層は、ｎ型不純物を含有することを特徴とする半導体レーザ素子。

ｎ型窒化物半導体層を形成し、ｎ型窒化物半導体層の上に、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる第１層を形成し、第１層の上に、第１層よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなり、電子キャリア濃度が１×１０^１８／ｃｍ^３以上となるようにｎ型不純物を添加する第２層と、第２層の活性層側の面及び第１層側の面の少なくともいずれか一方の面に配置される、第２層よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなる第３層と、を形成し、第２層及び第３層の上に、単一量子井戸構造又は多重量子井戸構造を有する活性層を形成し、活性層の上に、ｐ型窒化物半導体層を形成する。
半導体レーザ素子の製造方法。

ｎ型窒化物半導体層を形成し、ｎ型窒化物半導体層の上に、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる第１層を形成し、第１層の上に、第１層よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなり、ｎ型不純物濃度が１×１０^１９／ｃｍ^３以上となるようにｎ型不純物を添加する第２層と、第２層の活性層側の面及び第１層側の面の少なくともいずれか一方の面に配置される、第２層よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなる第３層と、を形成し、第２層及び第３層の上に、単一量子井戸構造又は多重量子井戸構造を有する活性層を形成し、活性層の上に、ｐ型窒化物半導体層を形成する、半導体レーザ素子の製造方法。

上記した半導体レーザ素子は、結晶性の悪化を抑制しつつピエゾ電界を緩和でき、電子の注入効率の改善及びホールのオーバーフローの抑制をすることができる。また、上記した半導体レーザ素子の製造方法によれば、結晶性の悪化を抑制しつつピエゾ電界を緩和でき、且つ、電子の注入効率の改善及びホールのオーバーフローの抑制が可能な半導体レーザ素子を製造することができる。

図１は、実施形態に係る半導体レーザ素子のバンドギャップエネルギーを模式的に示す図である。 図２は、実施形態に係る半導体レーザ素子の模式的な断面図である。 図３は、実験用試料１〜３の半導体レーザ素子のＩ−Ｌ特性を示すグラフである。 図４は、実施例１及び比較例１の半導体レーザ素子のＩ−Ｌ特性を示すグラフである。 図５は、実施例２及び比較例２の半導体レーザ素子の経過時間に対する規格化光出力を示すグラフである。

以下、本件発明の実施形態について図面を参照しながら説明する。ただし、以下に示す実施形態は、本発明の技術思想を具体化するための方法を例示するものであって、本発明を以下の実施形態に特定するものではない。さらに以下の説明において、同一の名称、符号については同一もしくは同質の部材を示しており、詳細説明を適宜省略する。

図１は、本実施形態に係る半導体レーザ素子についてバンドギャップエネルギーを模式的に示す図である。図２は本実施形態の半導体レーザ素子１００の模式的な断面図であり、半導体レーザ素子１００の共振器方向と垂直な方向における断面を示す。半導体レーザ素子１００は、単一量子井戸構造又は多重量子井戸構造を有する活性層３と、活性層３の両側に配置されたｐ型窒化物半導体層（例えば第２ｐ型半導体層４４）及びｎ型窒化物半導体層（例えば第３ｎ型半導体層２３）と、を備える。半導体レーザ素子の発振波長４３０ｎｍ以上である。ｎ型窒化物半導体層と活性層３の間には、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる第１層２５と、第１層２５よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなる第２層２６とが、ｎ型窒化物半導体層側からこの順に配置される。第２層２６の活性層３側の面及び第１層側の面の少なくともいずれか一方の面に、第２層２６よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなる第３層２７が配置されている。第２層２６は、ｎ型不純物を含有する。なお、図１は第３層２７を第２層２６の両面に設けた例である。

図１に示す活性層３は多重量子井戸構造であり、２つの井戸層３１とそれらに挟まれた１つの障壁層３２（中間障壁層）を有する。また、活性層３のｐ型窒化物半導体層側には例えばＧａＮからなるｐ側障壁層４１（外側障壁層）が配置されており、さらにその外側には、例えば活性層３から遠ざかるに従ってＩｎＧａＮからＧａＮに組成傾斜する第４層４２が配置されている。

以下に、第２層２６を設けることにより窒化物半導体レーザ素子の特性が改善されるメカニズムについて述べる。

まず、第１層２５と活性層３との間に設ける第２層２６が、ｎ型不純物を含有することが良いことを説明する。

典型的な窒化物系の半導体レーザ素子は、十分な利得を得るために、２以上の井戸層とその間に配置された中間障壁層を有する多重量子井戸構造の活性層を備える。しかし、窒化物半導体ではホールの有効質量が電子よりも重いため、中間障壁層の膜厚が厚ければ、それぞれの井戸層にて利得の偏りが生じ易く、また動作電圧が高くなり易い。中間障壁層を薄くすれば、井戸層の利得の偏りを少なくでき動作電圧も低減することができるが、逆に高電流領域ではホールのオーバーフローが増加する現象が生じ易く、やはりスロープ効率が悪化する虞がある。また、単一の井戸層を有する単一量子井戸構造を用いれば、多重量子井戸構造に特有のそれぞれの井戸層にて利得が偏るという現象は生じないが、十分な利得を得ることが難しく、やはり高電流領域でホールがオーバーフローする懸念がある。

そこで、本実施形態では、活性層３のｎ型窒化物半導体層側にｎ型不純物を含有する第２層２層２６を設ける。このような第２層２６を活性層３の近くに配置することにより、ホールのオーバーフローを抑制することができ、スロープ効率が向上した半導体レーザ素子を得ることができる。また、第２層２６にｎ型不純物を含有させることで、電子の注入効率が改善されるため閾値電流の低減にも寄与する。さらに活性層３が多重量子井戸構造である場合は、井戸層３１に挟まれた障壁層３２を薄くすることによるスロープ効率の悪化を抑制することできる。つまり、障壁層３２を薄くするとホールのオーバーフローが発生し易いが、第２層２６によりこれを抑制することができるので、スロープ効率の悪化を抑制することが可能である。障壁層３２を薄くすることにより、動作電圧を低くでき、さらに個々の井戸層３１の利得の偏りを低減することができ、閾値電流が低減された半導体レーザ素子を実現することができる。

次に、第２層２６を、第１層２５よりもＩｎ組成比が大きいＩｎＧａＮからなる層とし、第２層２６の面の少なくとも一方、好ましくは両方に第２層２６よりもＩｎ組成比が小さい第３層２７を設けることが良いことを説明する。

可視光波長の光を発振する窒化物系の半導体レーザ素子は、通常、活性層中の井戸層としてＩｎＧａＮが用いられる。そして、活性層を挟むｎ型半導体層およびｐ型半導体層には、例えば、クラッド層としてＡｌＧａＮ、ガイド層としてＧａＮもしくは活性層中の井戸層よりもＩｎ組成比が低いＩｎＧａＮが用いられる。窒化物半導体は、Ａｌ、Ｉｎ、Ｇａの組成比により格子定数が異なることが知られており、クラッド層等の格子定数が小さい層の上に活性層（井戸層）が形成されることで、井戸層に圧縮歪がかかり、ピエゾ電界が発生する。ピエゾ電界は、ホールと電子の波動関数を空間的に分離させ、キャリアの再結合確率を低下させる。これにより、半導体レーザ素子の閾値電流は上昇し、スロープ効率は低下する。そこで、本実施形態では、活性層３のｎ型窒化物半導体層側に、第１層２５よりも薄く、且つＩｎの組成比が高い第２層２６を設ける。これにより、活性層３（井戸層３１）にかかる歪を緩和させ、閾値電流の低減とスロープ効率の改善を図ることができる。特に、発振波長が長波になるほど井戸層３１のその周りの層との格子定数差が大きくなるため、ピエゾ電界の影響をより顕著に受けることが知られている。よって、このような構成は、発振波長が長い半導体レーザ素子に用いることが好ましい。具体的な発振波長としては４３０ｎｍ以上が挙げられる。

また、ＩｎＧａＮはＩｎの組成比が増加するほど屈折率も増加するため、第１層２５よりもＩｎ組成比が大きい第２層２６を活性層３の近くに配置することで、第２層２６がコア層としての役割も兼ねることができ、半導体レーザ素子の光閉じ込め係数を向上させ、閾値電流やスロープ効率を改善することもできる。しかし一方で、Ｉｎ組成比大のＩｎＧａＮは三次元成長し易いため、第１層２５と第２層２６のみを成長させた後に活性層３を成長させると、井戸層３１も三次元成長するか、転位などの結晶欠陥が生じやすい傾向にあり、このような低品質の活性層３が形成されると第２層２６による効果を十分に享受することができない場合がある。そこで、第１層２５と第２層２６の間、及び／又は、第２層２６と活性層３との間に、第２層２６よりもＩｎの組成比が低い層、たとえばＧａＮなどを第３層２７として薄く成長させる。これにより、井戸層３１の三次元成長を抑制でき、高品質な活性層３を成長させることができるので、第２層２６を設けることによる閾値電流低減等の効果を十分に得ることができる。

以下、各部材について詳述する。

（半導体レーザ素子１００）
図２に示すように、半導体レーザ素子１００は、基板１の上に、ｎ型窒化物半導体層を有するｎ側領域２と、活性層３と、ｐ型窒化物半導体層を有するｐ側領域４と、を備える。ｐ側領域４の表面には例えばリッジ４ａが設けられている。リッジ４ａが設けられている場合は、活性層３のうちリッジ４ａの直下の部分及びその近傍が導波路領域である。リッジ４ａの側面とリッジ４ａの側面から連続するｐ側領域４の表面には第１絶縁膜５ａを設けることができ、第１絶縁膜５ａ上には第１絶縁膜５ａの一部を被覆する第２絶縁膜５ｂを設けることができる。基板１はｎ型であり、その下面にはｎ電極８が設けられている。また、ｐ側領域４表面のリッジ４ａに接してｐ電極６が設けられ、さらにその上にｐ側パッド電極７が設けられている。第１絶縁膜５ａはｐ電極６の一部を被覆してよい。

前述のとおり、発振波長が長波になるほどピエゾ電界の影響をより顕著に受けるため、第２層２６等を設けることによる効果は、半導体レーザ素子１００の発振波長が４３０ｎｍ以上である場合に特に大きい。なお、半導体レーザ素子１００の発振波長が４３０ｎｍ以上とは、半導体レーザ素子１００が発振するレーザ光のピーク波長が４３０ｎｍ以上であることを指す。半導体レーザ素子１００は、その光出力が例えば数十ｍＷ程度の比較的低いものでもよいが、第２層２６等を設けることによる効果は高電流領域においてより大きくなるため、半導体レーザ素子１００は比較的高電流を流すことが可能な素子（比較的高出力の素子）であることが好ましい。このような半導体レーザ素子１００としては、例えば１Ａ以上の電流を流すことが可能な素子が挙げられ、また、例えば１Ｗ以上の光出力である素子が挙げられる。半導体レーザ素子１００は２Ａ程度以上の電流を流すことが可能であることが特に好ましい。また、半導体レーザ素子１００の光出力は３Ｗ以上であることが特に好ましい。このような半導体レーザ素子１００としては、例えば、リッジ４ａの幅（又は導波路領域の幅）が１０μｍ〜５０μｍ程度のものが挙げられる。

（基板１）
基板１には、例えばＧａＮやＡｌＮ等からなる窒化物半導体基板を用いることができる。また、窒化物半導体基板以外の異種基板、例えば、サファイアのような絶縁性基板、ＳｉＣ、Ｓｉ、ＺｎＯ、Ｇａ_２Ｏ_３、ＧａＡｓなどの半導体基板、ガラスなどの上に窒化物半導体を成長させたテンプレート基板などを用いてもよい。また、前述の第２層２６等を設けることによる効果は、極性面をもつｃ面において特に大きいと考えられる。ｃ面（（０００１）面）ＧａＮ基板上に各半導体層を成長させた素子において、井戸層に前述したピエゾ電界がかかるからである。したがって、基板１としては、ｃ面を主面とする基板（ＧａＮ基板、サファイア基板等）を用いることが好ましい。ここでｃ面を主面とするとは、０〜１度程度のオフ角を有するものを含んでよい。

（ｎ側領域２）
ｎ側領域２は、窒化物半導体からなる多層構造で形成することができる。ｎ側領域２に含まれるｎ型半導体層としては、Ｓｉ、Ｇｅ等のｎ型不純物が含有された窒化物半導体からなる層を挙げることができる。ｎ側領域２は、例えば、基板１側から順に、第１ｎ型半導体層２１、第２ｎ型半導体層２２、第３ｎ型半導体層２３（本実施形態ではこの層をｎ型窒化物半導体層とする）、第４ｎ型半導体層２４、第１層２５、第２層２６を有し、第２層２６の上又は下、あるいは両方に第３層２７が配置されている。ｎ側領域２にはこれら以外の層を配置してもよく、また、これらの層のいずれかを省略してもよい。

（第１〜第４ｎ型半導体層２１〜２４）
第１〜第４ｎ型半導体層２１〜２４は、ｎ型不純物を含有する。第１ｎ型半導体層２１は、例えばＡｌＧａＮからなる。第２ｎ型半導体層２２は、例えばＩｎＧａＮからなる。第２ｎ型半導体層２２のＩｎ組成比は井戸層３１よりも小さいことが好ましく、第２層２６と同程度でもよい。第３ｎ型半導体層２３は、例えば第１層２５よりもバンドギャップエネルギーが大きいＡｌ_ｉＧａ_１−ｉＮ（０≦ｉ＜１）からなる。第３ｎ型半導体層２３は、第１ｎ型半導体層２１よりもバンドギャップエネルギーが大きいことが好ましい。第３ｎ型半導体層２３は、ｎ側領域２において最大のバンドギャップエネルギーを有してよく、典型的にはｎ型クラッド層として機能する。第３ｎ型半導体層２３の膜厚は、例えば０．７〜１．２μｍ程度である。第４ｎ型半導体層２４は、例えばＧａＮからなる。第４ｎ型半導体層２４を設ける場合は、第１層２５と同じか又は第１層２５と第３ｎ型半導体層２３との間のバンドギャップエネルギー及び／又は格子定数を有することが好ましい。第４ｎ型半導体層２４の膜厚は、例えば第３ｎ型半導体層２３の膜厚よりも小さい。

（第１層２５）
第１層２５は、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる。第１層２５は、ＩｎＧａＮでもよく、ＧａＮでもよい。第１層２５は、ｎ型窒化物半導体層（例えば第３ｎ型半導体層２３）よりもバンドギャップエネルギーが小さい及び／又は格子定数が大きいことが好ましい。また、第１層２５の格子定数を、ｎ型窒化物半導体層と第２層２６の間、第４ｎ型半導体層２４がある場合は第４ｎ型半導体層２４と第２層２６の間の数値とすることが好ましい。これにより、ｎ型窒化物半導体層から活性層３に向かって格子定数を段階的に増加させることができるので、活性層３（井戸層３１）にかかる歪を緩和することができ、ピエゾ電界の影響を低減することができる。また、第１層２５のＩｎ組成比ａは、０．０２５以上とすることができ、また、０．２未満とすることができる。

また、第１層２５は、ｎ型不純物を少量ドーピングしてもよく、アンドープでもよい。ｎ型不純物を含有させる場合は、ｎ型窒化物半導体層（例えば第３ｎ型半導体層２３）よりも少ない濃度であることが好ましい。第１層２５は例えばｎ側ガイド層として機能する。第１層２５の膜厚は、第２層２６よりも大きいことが好ましい。第１層２５がＩｎＧａＮからなる場合は膜厚が大きくなると結晶性の悪化が懸念されるため、第１層２５の膜厚は、３５０ｎｍ以下であることが好ましく、３００ｎｍ以下であることがさらに好ましい。また、第１層２５の膜厚は、４０ｎｍ以上であることこが好ましい。

（第２層２６）
第２層２６は、第１層２５よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１）からなることが好ましい。第２層２６のＩｎ組成比ｂは第１層２５のＩｎ組成比ａよりも大きい（つまり、ａ＜ｂである）ことが好ましい。第２層２６を設けることにより、活性層３への歪の緩和の効果が得られると考えられる。また第２層２６のＩｎ組成比ｂは、０．０２５より大きい値とすることができ、また、０．２以下とすることができ、この範囲で第１層２５のＩｎ組成比ａよりも大きくすればよい。また、第２層２６のＩｎ組成比ｂと、後述する障壁層３２のＩｎ組成比ｄ又は井戸層３１のＩｎ組成比ｅとの関係は、ｄ＜ｂであることが好ましく、ｂ＜ｅであることが好ましい。さらには、ｂ＜ｅ／２であることが好ましい。

第２層２６は、ｎ型不純物を含有することが好ましい。ｎ型不純物としては、Ｓｉ、Ｇｅ等が挙げられる。ホールのオーバーフローを抑制し、また、電子の注入効率の改善をするために、第２層２６の電子キャリア濃度（ｎ型不純物濃度）及び／又は膜厚は一定以上であることが好ましい。また、第２層２６は光吸収層としても働き、結晶性の悪化抑制の観点からも、電子キャリア濃度（ｎ型不純物濃度）及び／又は膜厚は大きすぎないことが好ましい。具体的には、以下に示す数値範囲とすることが好ましい。

第２層２６の電子キャリア濃度は、１×１０^１８ｃｍ^３以上が好ましく、さらには１×１０^１９ｃｍ^３以上が好ましい。また、１×１０^２０ｃｍ^３以下が好ましく、さらには３×１０^１９ｃｍ^３以下が好ましい。第２層２６の電子キャリア濃度を設定する場合には、例えば、測定用として十分な厚み（例えば１００ｎｍ程度）で形成した膜についてホール測定を行い、その電子キャリア濃度が所望の数値であることを確認し、そして測定用膜と同様の成長条件（同様のｎ型不純物源のガス流量など）で第２層２６を形成すればよい。これは、膜厚が異なっていても同様の成長条件であれば同様の電子キャリア濃度を有すると考えられるためである。また、通常、電子キャリア濃度はｎ型不純物濃度よりも低くなるため、第２層２６のｎ型不純物濃度は、前述の電子キャリア濃度の下限値よりも高いことが好ましく、例えば１×１０^１９／ｃｍ^３以上が挙げられる。第２層２６の電子キャリア濃度は、ｎ側領域２の中で最大であるように設定することが好ましい。ｎ側領域２の中で最大とは、例えば基板１に接する層（図１に示す例では第１ｎ型半導体２１）から活性層３も接する層（図１に示す例では第３層２７Ｂ）までの間で最大であるということである。また、第２層２６は活性層３よりも電子キャリア濃度（ｎ型不純物濃度）が高いことが好ましい。ｎ型不純物濃度についても同様にｎ側領域２の中で最大であることが好ましい。

第２層２６の膜厚は、１ｎｍ以上、３０ｎｍ以下であることが好ましい。さらには、５ｎｍ以上であることが好ましく、また、１０ｎｍ以下であることが好ましい。

また、第２層２６は、活性層３の近くに配置されることが好ましい。具体的には、活性層３の井戸層３１のうち最もｎ型窒化物半導体層の側に配置された層（ｎ側最外井戸層）と、第２層２６との最短距離が、１０ｎｍ以下であることが好ましい。これにより、前述の第２層２６を設けることによる効果をより確実に得ることができる。また、第２層２６とｎ側最外井戸層との間に第３層２７Ｂが設けられる場合も、第２層２６とｎ側最外井戸層との最短距離が１０ｎｍ以下となるように配置することが好ましい。図１に示すように、第３層２７Ｂとｎ側最外井戸層が接してもよい。そのような第３層２７Ｂが設けられない場合は、第２層２６とｎ側最外井戸層が接していることが好ましい。

また、第１層２５と活性層３の間に、第２層２６は１つのみ配置されていることが好ましい。すなわち、第２層２６と同様の組成を有する層は、第１層２５と活性層３の間において１つの第２層２６以外に存在しないことが好ましい。

（第３層２７）
第３層２７は、第２層２６の活性層３側の面及び第１層２５側の面の少なくともいずれか一方の面に配置されている。第３層２７Ａ及び第３層２７Ｂのいずれか１つのみ設けてもよく、両方を設けることもできる。図１に示す半導体レーザ素子は２つの第３層２７（２７Ａ，２７Ｂ）を有しており、第３層２７Ａは第２層２６の第１層２５側に配置され、第３層２７Ｂは第２層２６の活性層３側に配置される。第３層２７Ａと第３層２７Ｂは、膜厚、組成、又は電子キャリア濃度（ｎ型不純物濃度）が異なってもよく、同じでもよい。典型的には、膜厚、組成、及び電子キャリア濃度（ｎ型不純物濃度）のすべてを第３層２７Ａと第３層２７Ｂで同じとする。

第３層２７は、第２層２６よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１）からなることが好ましい。第３層２７のＩｎ組成比ｃは、第２層２６のＩｎ組成比ｂよりも小さいことが好ましく、すなわちｃ＜ｂの関係であることが好ましい。比較的大きなＩｎ組成比の第２層２６を設けることにより結晶性の悪化が懸念されるが、ＧａＮ又はＩｎ組成比の比較的小さいＩｎＧａＮからなる第３層２７を設けることで、結晶性を回復することができ、高品質な活性層３を成長させることができる。より好ましくは、第３層２７をＧａＮで構成する。また、第３層２７のＩｎ組成比ｃは第１層２５のＩｎ組成比ａと同じかそれより小さくしてよく、つまりｃ≦ａの関係としてよい。以下の理由からこのような関係が適している。すなわち、第１層２５を光ガイド層として機能させる場合にはＩｎＧａＮで構成することが好ましく、一方で第３層２７は結晶性の回復層として機能させる目的で低Ｉｎ組成比ＩｎＧａＮ又はＧａＮで構成することが好ましいためである。

第３層２７は、ｎ型不純物を含有してもよい。これにより、ホールのオーバーフローを抑えることができ、また、電子に対してはトンネリングをさせてキャリアの注入効率を高めることができる。また、第１層２５から活性層３までの界面はヘテロ界面になるため、バンドスパイクが生じ、これらの層にｎ型不純物を含有する領域を設けないと、電圧にスパイクノイズが発生しやすくなる。この観点からも、第２層２６及び第３層２７にｎ型不純物を含有させることは重要な意味をもつ。ｎ型不純物としては、Ｓｉ、Ｇｅ等が挙げられる。

第３層２７の電子キャリア濃度は、１×１０^１８／ｃｍ^３以上であることが好ましい。第３層２７の電子キャリア濃度は第２層２６と同様の範囲で設定することができる。第３層２７と第２層２６の電子キャリア濃度が同程度であってもよく、第３層２７の方が高くてもよい。電子キャリア濃度の設定についても第２層２６と同様に行うことができ、すなわち、測定用に厚膜とした試料を作製してホール測定を行い、所望の電子キャリア濃度が得られた試料と同様の成長条件で第３層２７を形成することができる。第３層２７のｎ型不純物濃度についても第２層２６と同様とすることができる。なお、２つの第３層２７Ａ，２７Ｂを有する場合は、その一方のみにｎ型不純物を含有させてもよく、両方にｎ型不純物を含有させてもよい。好ましくは、両方にｎ型不純物を含有させる。

結晶性の回復効果を得るために、第３層２７の膜厚は１原子以上であることが好ましく、０．５ｎｍ以上とすることもできる。また、第３層２７の膜厚は第２層２６の膜厚の半分以下であることが好ましい。具体的には、第３層２７の膜厚は５ｎｍ以下であることが好ましい。また、第３層２７の膜厚は、障壁層３２の膜厚よりも小さくすることができる。

第２層２６及び第３層２７のＩｎの平均組成比ｆは、第１層２５よりも高く、井戸層３１よりも低いことが好ましい。さらには、第２層２６及び第３層２７のＩｎの平均組成比ｆが井戸層３１のＩｎ組成比の半分以下であることが好ましい。このような範囲内とすることによって、第２層２６を活性層３の緩衝層として効果的に機能させることができ、また、第３層２７を結晶の回復層として効果的に機能させることができる。第２層２６及び第３層２７のＩｎの平均組成比ｆは、以下の式で求めることができる。すなわち、ｆ＝（ｂ×Ｌ_２＋ｃ×Ｌ_３）／（Ｌ_２＋Ｌ_３）であって、ｂは第２層２６のＩｎ組成比であり、Ｌ_２は第２層２６の膜厚であり、ｃは第３層２７のＩｎ組成比であり、Ｌ_３は第３層２７の膜厚である。また、２つの第３層２７Ａ，２７Ｂを有する場合は、ｃ×Ｌ_３＝ｃ_Ａ×Ｌ_３Ａ＋ｃ_Ｂ×Ｌ_３Ｂ、かつＬ_３＝Ｌ_３Ａ＋Ｌ_３Ｂとすればよい。ここで、ｃ_Ａは第３層２７ＡのＩｎ組成比であり、Ｌ_３Ａは第３層２７Ａの膜厚であり、ｃ_Ｂは第３層２７ＢのＩｎ組成比であり、Ｌ_３Ｂは第３層２７Ｂの膜厚である。また、第１層２５のＩｎ組成比ａと、第２層２６のＩｎ組成比ｂと、第２層２６及び第３層２７の平均Ｉｎ組成比ｆとの間の関係は、０．０２５≦ａ≦ｆ＜ｂ≦０．２とすることができる。これにより、第２層２６と第３層２７を、活性層３の結晶性の悪化を抑制させつつ、歪の緩和層として十分に機能させることができる。

第１層２５と第２層２６と第３層２７のＩｎ組成比は、それぞれ隣り合う層のＩｎ組成比の差が、少なくとも１組以上が０．００５以上（０．５％以上）となるように設定することができる。第１〜第３層２５〜２７のＩｎ組成比ａ〜ｃは、０．００５≦｜ａ−ｃ｜、０．００５≦｜ｃ−ｂ｜、０．００５≦｜ａ−ｂ｜、の少なくともいずれか１つを満たす関係であってよい。

ｎ側領域２において最も格子定数の小さい層をｎ型窒化物半導体層としたときに（図１，２に示す例では第３ｎ型半導体層２３が相当）、第３層２７を除くｎ型窒化物半導体層と活性層３との間のすべての層が、ｎ型窒化物半導体層から活性層３まで格子定数が段階的に増加するような組成で形成されることが好ましい。これにより、活性層３への歪をより効果的に緩和することができる。

また、第３層２７を設けることによる効果は、特にパルス動作において大きくなりやすい。例えば、パルス動作における光出力を複数の試料で比較したところ、第３層を設けず第２層のみを設けた試料では、第２層を同じ電子キャリア濃度を有するＳｉドープしたＧａＮ単層で置換した試料（比較用試料）とほとんど差がみられなかったが、第２層及び第３層の両方を設けた試料では、比較用試料よりも光出力が顕著に向上した。なお、第２層を設けるが第３層を設けない試料であっても、ＣＷ動作における温度特性（２０℃時の特性に対する８０℃時の特性の変化割合）については、閾値電流、スロープ効率、光出力、電力変換効率等の各種評価で比較用試料よりも良好な結果が得られた。したがって、ＣＷ動作の高温時の特性を重視する場合には、第３層を省略して第２層のみを設けてもよい。

（活性層３）
活性層３は、単一量子井戸構造又は多重量子井戸構造を有する。窒化物系の半導体レーザ素子において十分な利得を得るためには、多重量子井戸構造が好ましい。多重量子井戸構造の活性層３は、複数の井戸層３１と、井戸層３１に挟まれた障壁層３２を含む。なお、活性層３とは、ここでは井戸層３１を最外とするものを指し、活性層３の障壁層３２とは、２つの井戸層３１に挟まれた障壁層を指す。

障壁層３２は、井戸層３１よりバンドギャップエネルギーが大きいＩｎＧａＮ、ＧａＮ、又はＡｌＧａＮ等を用いることができる。発振波長４３０ｎｍ以上の半導体レーザ素子の場合は、井戸層３１のＩｎ組成比が比較的大きいため、それとの格子定数差が大きくなりすぎないように障壁層３２はＩｎＧａＮ又はＧａＮからなることが好ましい。典型的には、障壁層３２は、Ｉｎ_ｄＧａ_１−ｄＮ（０≦ｄ＜１）からなり、井戸層３１はＩｎ_ｅＧａ_１−ｅＮ（０＜ｅ＜１）からなる。障壁層３２は、単層のみならず、複数の層から構成されていても構わない。井戸層３１のＩｎ組成比ｅは、発振波長４３０ｎｍ以上の半導体レーザ素子とする場合には、活性層以外の層構造が変わると多少増減するが、例えば０．１０以上（１０％以上）とすればよい。井戸層３１のＩｎ組成比ｅの上限は、特に限定するものではないが、例えば０．５０以下（５０％以下）とすることができる。このとき、半導体レーザ素子の発振波長は６００ｎｍ以下程度であると考えられる。井戸層３１は、結晶性向上や光吸収低減の観点から、アンドープが好ましい。

障壁層３２は、第２層２６及び第３層２７とは、ｎ型不純物濃度及び組成及び膜厚の少なくともいずれかが異なることが好ましい。例えば、障壁層３２を、Ｉｎ_ｄＧａ_１−ｄＮ（０≦ｄ＜１、ｄ＜ｂ）の単層で構成する。つまり、２つの井戸層３１と１つの障壁層３２がある場合に、Ｉｎ_ｄＧａ_１−ｄＮ（０≦ｄ＜１、ｄ＜ｂ）からなる障壁層３２の一方の面に接して１つの井戸層３１を配置し、他方の面に接してもう１つの井戸層３１を配置することができる。障壁層３２は、例えばアンドープのＧａＮからなる。なお、障壁層３２の膜厚よりも薄い膜厚（例えば１ｎｍ以下）の層を、障壁層３２と井戸層３１の間に配置することもできる。障壁層３２と井戸層３１との間の距離は障壁層３２の膜厚未満（例えば１ｎｍ以下）であることが好ましく、当該距離が０、つまり障壁層３２と井戸層３１が接していてもよい。

また、前述のとおり、第２層２６を設けることで、障壁層３２を薄くすることによるスロープ効率の悪化を抑制することができる。このため、障壁層３２の膜厚を１５ｎｍ以下としてよい。これにより、動作電圧を低くでき、さらに個々の井戸層３１の利得の偏りを低減することができるため、閾値電流を低減させることができる。例えば、障壁層３２の膜厚は、第２層と第３層の合計膜厚よりも小さくすることができる。また、障壁層３２の膜厚の下限は１原子層以上とすることができる。なお、障壁層３２が複数ある場合、つまり井戸層３１が３以上ある場合は、すべての障壁層３２を同様の組成及び膜厚とすることが好ましい。

また、第１層２５のＩｎ組成比ａと、第２層２６及び第３層２７の平均Ｉｎ組成比ｆと、第２層２６のＩｎ組成比ｂと、井戸層３１のＩｎ組成比ｅとの関係は、ａ≦ｆ＜ｂ＜ｅであることが好ましい。さらには、ａ≦ｆ＜ｂ＜ｅ／２であることが好ましい。この範囲に第２層２６と第３層２７の組成比を収めることで、活性層３の結晶性の悪化を抑制しつつ、歪の緩和を効果的に得ることができる。

（ｐ側領域４）
ｐ側領域４は、窒化物半導体層からなる単層又は多層構造で形成することができる。ｐ側領域４に含まれるｐ型窒化物半導体層としては、Ｍｇ等のｐ型不純物が含有された窒化物半導体からなる層を挙げることができる。ｐ側領域４は、例えば、活性層３側から順に、ｐ側障壁層４１、第４層４２、第１ｐ型半導体層４３、第２ｐ型半導体層４４（ｐ型窒化物半導体層の一例）、第３ｐ型半導体層４５を有する。ｐ側領域４にはこれら以外の層を配置してもよく、また、これらの層のいずれかを省略してもよい。

（ｐ側障壁層４１）
ｐ側障壁層４１は、井戸層３１よりも大きいバンドギャップエネルギーを有する。ｐ側障壁層４１の組成及び膜厚の範囲は、前述の活性層３の障壁層３２と同様のものを採用することができる。ｐ側障壁層４１にｎ型不純物を含有させると、光吸収やホールのトラップの虞があるため、また、ｐ型不純物であるＭｇは深い準位をつくり光吸収を生じさせるため、ｐ側障壁層４１はアンドープとすることが好ましい。例えばｐ側障壁層４１はアンドープのＧａＮからなる。ｐ側障壁層４１は障壁層３２より薄くてもよい。

（第４層４２）
第４層４２は、例えばＩｎＧａＮ又はＧａＮからなる。ｐ側障壁層４１と同様の理由から、第４層４２はアンドープであることが好ましく、例えばｐ側ガイド層として機能する。第４層４２はｐ側障壁層４１よりもバンドギャップエネルギーが小さいことが好ましい。例えば、ｐ側障壁層４１をＩｎ_ｇＧａ_１−ｇＮ（０≦ｇ＜１）から構成するとき、第４層４２は、Ｉｎ_ｈＧａ_１−ｈＮ（０＜ｈ＜１、ｇ＜ｈ）から構成することができる。Ｉｎ組成比ｇ、ｈの関係は、０．０３≦ｈ−ｇとすることができる。また、Ｉｎ組成比ｇは例えば０．０３以下である。また、第４層４２がＩｎＧａＮからなる場合は膜厚が大きくなると結晶性の悪化が懸念されるため、第４層４２の膜厚は、３５０ｎｍ以下であることが好ましく、３００ｎｍ以下であることがさらに好ましい。第４層４２がＩｎＧａＮからＧａＮに組成が変化する組成傾斜層である場合も同様の膜厚範囲であることが好ましい。また、第４層４２は、第２層２６と組成、膜厚のいずれかが異なることが好ましい。ｐ側障壁層４１及び第４層４２は、図１に示すように、活性層３を挟んで第２層２６及び第３層２７と非対称になるような組成及び膜厚とすることができる。

第４層４２は組成傾斜層でもよい。組成傾斜層である場合は、図１に示すように、活性層３に近い側のバンドギャップエネルギーを、活性層３から遠い側（ｐ型窒化物半導体層側）よりも低くすることが好ましい。組成傾斜層の活性層３に最も近い領域は、前述のＩｎ_ｈＧａ_１−ｈＮの組成範囲であることが好ましく、例えば第２層２６と同じ組成とすることができる。組成傾斜層のｐ型窒化物半導体層に最も近い領域は、ｐ側障壁層４１と同等のバンドギャップエネルギーかそれより大きくてもよく、例えばＧａＮである。第４層４２中に、ＩｎＧａＮ／ＧａＮのような急峻なバンドオフセットを有するヘテロ界面を設けること、特にこのようなペアを複数組で設けることは、ホールのトラップ層となりうるため、避けることが好ましい。また、組成傾斜層は、光を活性層３に寄せつつ電子のオーバーフローを抑制するため、活性層３側から単調にＩｎの組成を減少させることが効果的である。第４層４２は、第４層４２の活性層３側の界面及びｐ型窒化物半導体層側の界面を除くすべての領域に亘って、およそ０．００４ｅＶ／ｎｍ以上の急峻なバンドオフセットが存在しないことが好ましい。すなわち、ＩｎＧａＮのＩｎ組成比になおすとおよそ０．００１／ｎｍ（およそ０．１％／ｎｍ）以上の急峻な組成比変動が存在しないことが好ましい。

（第１〜第３ｐ型半導体層４３〜４５）
第１〜第３ｐ型半導体層４３〜４５は、Ｍｇ等のｐ型不純物を含有する。第１ｐ型半導体層４３は、例えばＡｌＧａＮからなる。第１ｐ型半導体層４３は、ｐ側領域４中で最も高いバンドギャップエネルギーを有し、且つ第４層４２よりも膜厚が小さい層として設けてよい。第１ｐ型半導体層４３は、例えば電子ブロック層として機能する。第２ｐ型半導体層４４（本実施形態ではこの層をｐ型窒化物半導体層とする）は、例えばＡｌＧａＮからなる。第２ｐ型半導体層４４は、例えばｐ型クラッド層として機能し、ｐ側領域４中で電子ブロック層に次いで高いバンドギャップエネルギーを有してよい。第１ｐ型半導体層４３と第２ｐ型半導体層４４を統合して、電子ブロック層とｐ型クラッド層の両方の機能を備えた１つの層を設けることもできる。第３ｐ型半導体層４５は、例えばＧａＮからなり、ｐ型コンタクト層として機能する。

（ｎ電極８、ｐ電極６、ｐ側パッド電極７）
ｎ電極８は、例えばｎ型の基板１の下面のほぼ全域に設けられる。ｐ電極６は、例えばリッジ４ａの少なくとも上面に設けられる。ｐ電極６の幅が狭い場合は、ｐ電極６の上にｐ電極６より幅が広いｐ側パッド電極７を設け、ｐ側パッド電極７にワイヤ等を接続すればよい。ここでの各電極の材料は特に限定されず、例えば、Ｎｉ、Ｒｈ、Ｃｒ、Ａｕ、Ｗ、Ｐｔ、Ｔｉ、Ａｌ等の金属又は合金、Ｚｎ、Ｉｎ、Ｓｎから選択される少なくとも１種を含む導電性酸化物等の単層膜又は多層膜が挙げられる。導電性酸化物の例としては、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ-ｄｏｐｅｄ Ｚｉｎｃ Ｏｘｉｄｅ）等が挙げられる。電極の厚みは特に限定されるものではなく、用いる材料等により適宜調整することができ、通常、半導体素子の電極として機能し得る厚みであればよい。例えば、０．１μｍ〜２μｍ程度が挙げられる。

（第１〜第２絶縁膜５ａ，５ｂ）
半導体積層体は、その主面に第１絶縁膜５ａと第２絶縁膜５ｂを有することが好ましい。側面のリークを防ぐために第２絶縁膜５ｂを有することが望ましい。第１〜２絶縁膜５ａ，５ｂは、例えば、Ｓｉ、Ａｌ、Ｚｒ、Ｔｉ、Ｎｂ、Ｔａ等の酸化物又は窒化物等の単層又は積層膜によって形成することができる。第１〜２絶縁膜５ａ，５ｂの膜厚は、特に限定されるものではなく、例えばそれぞれ１０ｎｍ〜５００ｎｍ程度とすることができる。

（半導体レーザ素子１００の製造方法）
本実施形態の半導体レーザ素子１００の製造方法は、以下の工程Ａ〜工程Ｅをこの順に有することができる。工程Ｃに替えて工程Ｃ’を採用してもよい。

（工程Ａ）ｎ型窒化物半導体層（例えば第３ｎ型半導体層２３）を形成する。

（工程Ｂ）ｎ型窒化物半導体層の上に、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる第１層２５を形成する。

（工程Ｃ）第１層２５の上に、第２層２６と第３層２７を形成する。第２層２６は、第１層２５よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなり、電子キャリア濃度が１×１０^１８／ｃｍ^３以上となるようにｎ型不純物を添加して形成することが好ましい。第３層２７は、第２層２６の活性層３側の面及び第１層２５側の面の少なくともいずれか一方の面に配置され、第２層２６よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなることが好ましい。

（工程Ｃ’）第１層２５の上に、第２層２６と第３層２７を形成する。第２層２６は、第１層２５よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなり、ｎ型不純物濃度が１×１０^１９／ｃｍ^３以上となるようにｎ型不純物を添加して形成することが好ましい。第３層２７は、第２層２６の活性層３側の面及び第１層２５側の面の少なくともいずれか一方の面に配置され、第２層２６よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなることが好ましい。

（工程Ｄ）第２層２６及び第３層２７の上に、単一量子井戸構造又は多重量子井戸構造を有する活性層３を形成する。

（工程Ｅ）活性層３の上に、ｐ型窒化物半導体層（例えば第２ｐ型半導体層４４）を形成する。

これにより、結晶性の悪化を抑制しつつピエゾ電界を緩和でき、且つ、電子の注入効率の改善及びホールのオーバーフロー抑制が可能な半導体レーザ素子１００を製造することができる。その他の構成について以下に例示するが、これに限定されるものではない。半導体レーザ素子１００の構成及びそれに含まれる各部材の構成は、前述の構成を採用することができる。一部の層が省略可能であること、また、ここに挙げた以外の層を含んでよいことについても前述のとおりである。電子キャリア濃度及びｎ型不純物濃度の設定についても前述のとおりであり、ホール測定用の試料で所望の濃度が得られる条件と同様の成長条件で半導体レーザ素子１００中の層（例えば第２層２６）を形成すればよい。

活性層３は、複数の井戸層３１と、井戸層３１に挟まれた障壁層３２と、を含む多重量子井戸構造を有し、障壁層３２は、第２層２６及び第３層２７と、ｎ型不純物濃度及び組成及び膜厚の少なくともいずれかが異なることが好ましい。第３層２７は、ｎ型不純物を添加して形成することが好ましい。

各層は、例えば有機金属気相成長法（ＭＯＣＶＤ法）を用いて形成することができる。第１層２５〜第３層２７の成長温度としては、例えば、第１層２５を形成する際の成長温度Ｔ_１と、第２層２６を形成する際の成長温度Ｔ_２と、第３層２７を形成する際の成長温度Ｔ_３と、の関係を、｜Ｔ_１−Ｔ_２｜≦１５０且つ｜Ｔ_３−Ｔ_１｜≦１５０とすることができる。また、Ｔ_１≧Ｔ_２およびＴ_３≧Ｔ_１のいずれか一方を満たすことができ、両方を満たすことがより好ましい。これにより第１層から第３までを高い結晶性で成長できる。なお、Ｔ_１〜Ｔ_３は摂氏温度とする。

また、各層を成長した後に、リッジ４ａを形成する工程、第１絶縁膜５ａ（及び第２絶縁膜５ｂ）を形成する工程、基板１の厚みを研磨等により薄くする工程、ｎ電極８及びｐ電極６（及びｐ側パッド電極７）を形成する工程等を任意に採用することができる。また、通常、各層を成長する際にはウエハー状の基板を用いてその上に各層を積層してエピタキシャルウエハーを作製し、各電極等を形成した後、個片化する工程を有する。個片化工程の後又は個片化工程の途中に、劈開等により形成された共振器端面に、誘電体多層膜等の反射膜を形成する工程を有してもよい。

（実験用試料１〜３）
実験用試料１〜３として、以下に示す半導体レーザ素子を作製した。半導体レーザ素子となるエピタキシャルウエハーを作製するにあたって、ＭＯＣＶＤ法を利用した。また、原料には、トリメチルガリウム（ＴＭＧ）、トリエチルガリウム（ＴＥＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、アンモニア（ＮＨ_３）、シランガス、ビス（シクロペンタジエニル）マグネシウム（Ｃｐ_２Ｍｇ）を適宜用いた。

ｃ面ＧａＮ基板上に、ＳｉドープしたＡｌ_０.０２Ｇａ_０．９８Ｎ層を１．５μｍの膜厚で成長させた。
次に、ＳｉドープしたＩｎ_０.０５Ｇａ_０.９５Ｎ層を１５０ｎｍの膜厚で成長させた。
次に、ＳｉドープしたＡｌ_０.０７Ｇａ_０．９３Ｎ層を９００ｎｍの膜厚で成長させた。
次に、ＳｉドープしたＧａＮ層を３００ｎｍの膜厚で成長させた。
次に、アンドープのＩｎ_０．０３Ｇａ_{０．０９７}Ｎ層（第１層）を１９０ｎｍの膜厚で成長させた。
次に成長させる層は、実験用試料１〜３でそれぞれ異なる構造で形成した。具体的な構造については後述する。
次に活性層を成長させた。活性層は、アンドープのＩｎ_０．１４Ｇａ_０．８６Ｎ層（井戸層）を３．５ｎｍの膜厚で成長させ、その上にアンドープのＧａＮ層（障壁層）を３．５ｎｍの膜厚で成長させた。さらにその上に、Ｉｎ_０．１４Ｇａ_０．８６Ｎ層（井戸層）を３．５ｎｍの膜厚で成長させた。
次に、アンドープのＧａＮ層を１ｎｍの膜厚で成長させた。
次に、アンドープのＩｎ_{０.０３５}Ｇａ_{０．９６５}Ｎ層を１９０ｎｍの膜厚で成長させた。
次に、ＭｇをドープしたＡｌ_０．１２Ｇａ_０．８８Ｎ層を３ｎｍの膜厚で成長させ、ＭｇをドープしたＡｌ_０．１６Ｇａ_０．８４Ｎ層を６ｎｍの膜厚で成長させた。
次に、Ｍｇを一部にドープしたＡｌ_０．０４Ｇａ_０．９６Ｎ層を５００ｎｍの膜厚で成長させた。
最後に、ＭｇをドープしたＧａＮ層を１５ｎｍの膜厚で成長させた。
そして、以上の層が形成されたエピタキシャルウエハーをＭＯＣＶＤ炉内より取り出し、フォトリソグラフィとＲＩＥ、スパッタを用いて、リッジ、ｎ電極、ｐ電極等を形成し、個片化して半導体レーザ素子を得た。半導体レーザ素子は、リッジ幅を３０μｍ、共振器長を１２００μｍとした。

第１層と活性層の間に形成した層は、以下のとおりである。
実験用試料１では、アンドープのＧａＮ層を１ｎｍの膜厚で成長させた。
実験用試料２では、ＳｉをドープしたＧａＮ層を１０ｎｍの膜厚で成長させた。当該層は、電子キャリア濃度が３×１０^１８ｃｍ^３となる成長条件をホール測定用の試料で確認し、同様の成長条件で形成した。
実験用試料３では、ＳｉをドープしたＧａＮ層を１０ｎｍの膜厚で成長させた。当該層は、電子キャリア濃度が１×１０^１９ｃｍ^３となる成長条件をホール測定用の試料で確認し、同様の成長条件で形成した。

図３に、実験用試料１〜３の半導体レーザ素子のＩ−Ｌ特性を示す。実線で示す（ａ）が実験用試料１であり、間隔の広い破線で示す（ｂ）が実験用試料２であり、間隔の狭い破線で示す（ｃ）が実験用試料３である。実験用試料１〜３の半導体レーザ素子は、波長４４５ｎｍで発振した。閾値電流は、実験用試料１が２６６ｍＡであり、実験用試料２が２５７ｍＡであり、実験用試料３が２４７ｍＡであった。そして、スロープ効率は、実験用試料１が１．６０Ｗ／Ａであり、実験用試料２が１．６１Ｗ／Ａであり、実験用試料３が１．７０Ｗ／Ａであった。電流が２．５Ａ時の光出力と電圧と電力変換効率はそれぞれ、実験用試料１が３４１２ｍＷ、４．６０Ｖ、２９．７％、実験用試料２が３５１０ｍＷ、４．６１Ｖ、３０．５％、実験用試料３が３６０６ｍＷ、４．６０Ｖ、３１．４%であった。

これらの結果から、第１層と活性層の間には、実験用試料１のようにアンドープの層を設けるよりも、実験用試料２，３のようにＳｉをドープした層を設ける方が、閾値電流が低減すること、また、光出力が向上して電力変換効率が向上することが理解できる。また、実験用試料２，３の結果から、これらの効果は、電子キャリア濃度が高い方がより良好であることが理解できる。なお、実験用試料１の第１層と活性層の間に設ける層の膜厚を実験用試料２，３よりも小さくしたのは、アンドープであっても薄膜であれば、電子の注入の妨げになりにくく、特性への悪影響が比較的小さいと考えられるためであり、実験用試料２，３と同様の膜厚でアンドープ層を設けた場合には、実験用試料２，３との差異は大きくなると思われる。

実施例１として、以下に示す半導体レーザ素子を作製した。半導体層の構造と寸法以外は実験用試料１〜３と同様に作製した。

ｃ面ＧａＮ基板上に、ＳｉドープしたＡｌ_０.０２Ｇａ_０．９８Ｎ層を１．５μｍの膜厚で成長させた。
次に、ＳｉドープしたＩｎ_０.０５Ｇａ_０.９５Ｎ層を１５０ｎｍの膜厚で成長させた。
次に、ＳｉドープしたＡｌ_０.０７Ｇａ_０．９３Ｎ層を９００ｎｍの膜厚で成長させた。
次に、ＳｉドープしたＧａＮ層を３００ｎｍの膜厚で成長させた。
次に、アンドープのＩｎ_０．０３Ｇａ_{０．０９７}Ｎ層（第１層）を２５０ｎｍの膜厚で成長させた。
次に、ＳｉドープのＧａＮ層（第３層）を１ｎｍの膜厚で成長させ、ＳｉドープのＩｎ_０．０５Ｇａ_０．９５Ｎ層（第２層）を８ｎｍの膜厚で成長させ、ＳｉドープのＧａＮ層（第３層）を１ｎｍの膜厚で成長させた。これらの層は、電子キャリア濃度が１．７×１０^１９ｃｍ^３となる成長条件をホール測定用の試料で確認し、同様の成長条件で形成した。
次に活性層を成長させた。活性層は、アンドープのＩｎ_０．１５Ｇａ_０．８５Ｎ層（井戸層）を３．４ｎｍの膜厚で成長させ、その上にアンドープのＧａＮ層（障壁層）を２ｎｍの膜厚で成長させた。さらにその上に、Ｉｎ_０．１５Ｇａ_０．８５Ｎ層（井戸層）を３．４ｎｍの膜厚で成長させた。
次に、アンドープのＧａＮ層を１．２ｎｍの膜厚で成長させた。
次に、アンドープの組成傾斜層を２５０ｎｍの膜厚で成長させた。組成傾斜層は、活性層側をＩｎ_０．０５Ｇａ_０．９５Ｎとし、その反対側をＧａＮとし、その間においてＩｎ組成比を単調減少させて成長させた。
次に、ＭｇをドープしたＡｌ_０．１６Ｇａ_０．８４Ｎ層を１０ｎｍの膜厚で成長させた。
次に、Ｍｇを一部にドープしたＡｌ_０．０４Ｇａ_０．９６Ｎ層を３００ｎｍの膜厚で成長させた。
最後に、ＭｇをドープしたＧａＮ層を１５ｎｍの膜厚で成長させた。
半導体レーザ素子は、リッジ幅を４５μｍ、共振器長を１２００μｍとした。

また、比較例１として、実施例１の「膜厚１ｎｍのＳｉドープＧａＮ層（第３層）／膜厚８ｎｍのＳｉドープＩｎ_０．０５Ｇａ_０．９５Ｎ層（第２層）／膜厚１ｎｍのＳｉドープＧａＮ層（第３層）」に替えて「膜厚１０ｎｍのＳｉをドープしたＧａＮ層」を成長させた以外は実施例１と同様にして半導体レーザ素子を作成した。比較例１の当該層は、電子キャリア濃度が１．７×１０^１９ｃｍ^３となる成長条件をホール測定用の試料で確認し、同様の成長条件で形成した。つまり、比較例１は、実施例１の第２層及び第３層と同じ位置に、これらの合計膜厚と同じ膜厚でこれらと同じ電子キャリア濃度のＧａＮ単層を設けた。

図４に、実施例１及び比較例１の半導体レーザ素子のＩ−Ｌ特性を示す。実線で示す（ａ）が比較例１の半導体レーザ素子であり、破線で示す（ｂ）が実施例１の半導体レーザ素子である。実施例１及び比較例１の半導体レーザ素子は、波長４５５ｎｍで発振した。閾値電流は、比較例１が３９６ｍＡであり、実施例１が３６１ｍＡであった。そして、スロープ効率は、比較例１が１．５４Ｗ／Ａであり、実施例１が１．６５Ｗ／Ａであった。電流が３Ａ時の光出力と電圧と電力変換効率はそれぞれ、比較例１が４３５０ｍＷ、４．１６Ｖ、３４．８％、実施例１が４５５０ｍＷ、４．２１Ｖ、３６．１％であった。

実施例１の半導体レーザ素子は、比較例１の半導体レーザ素子よりも、閾値電流が低減し、また、光出力が向上して電力変換効率が向上した。実施例１において比較例１よりも特性が向上した理由は、前述したように、ＩｎＧａＮ層（第２層）を設けたことによるピエゾ電界の緩和と光閉じ込め係数の向上、さらには第２層の両側のＧａＮ層（第３層）を設けたことによる結晶性の回復、かつ十分な電子キャリア濃度による、電子の注入効率の改善とホールのオーバーフローの抑制によるものであると考えられる。

実施例２の半導体レーザ素子は、リッジ幅を１５μｍとし、活性層の後に成長する層を以下のとおりとした以外は実施例１と同様に作製した。実施例２において活性層の後に成長した層は、活性層側から順に、膜厚１．２ｎｍのアンドープのＧａＮ層、膜厚２５０ｎｍのアンドープの組成傾斜層（活性層側がＩｎ_０．０５Ｇａ_０．９５Ｎ、その反対側がＧａＮ）、膜厚３ｎｍのＭｇをドープしたＡｌ_０．１２Ｇａ_０．８８Ｎ層、膜厚６ｎｍのＭｇをドープしたＡｌ_０．１６Ｇａ_０．８４Ｎ層、膜厚３００ｎｍのＭｇを一部にドープしたＡｌ_０．０４Ｇａ_０．９６Ｎ層、膜厚１５ｎｍのＭｇをドープしたＧａＮ層、である。

また、比較用として、実施例２の「膜厚１ｎｍのＳｉドープＧａＮ層（第３層）／膜厚８ｎｍのＳｉドープＩｎ_０．０５Ｇａ_０．９５Ｎ層（第２層）／膜厚１ｎｍのＳｉドープＧａＮ層（第３層）」に替えて「膜厚１０ｎｍのＳｉをドープしたＧａＮ層」を成長させた以外は実施例２と同様にして比較例２の半導体レーザ素子を作製した。

実施例２及び比較例２の半導体レーザ素子を８個ずつ用いてケース温度２５度で電流４．８Ａのパルス動作で連続点灯させた結果を、図５に示す。図５において、横軸は点灯開始からの経過時間であり、縦軸は０時間の光出力値で各時間における光出力値を割って規格化した値である。実線を比較例２の半導体レーザ素子の結果とし、破線を実施例２の半導体レーザ素子の結果とした。図５において規格化光出力が急激に低下した時間が、半導体レーザ素子が頓死した時間であると考えられる。頓死までの時間は、比較例２がすべて１２０時間未満であるのに対し、実施例２は１２０時間未満は１つのみであって、それ以外は比較例よりもおおよそ２倍程度長くなった。これらの結果から、第２層及び第３層を設けることにより、頓死までの時間を延ばすことができ、長寿命化できると考えられる。なお、図５のグラフでは、一部の線が重なっているために実施例２の線（破線）と比較例２の線（実線）が７本ずつに見えるが、実際は８本ずつある。実施例２において３３０時間付近で光出力が０になった線が２本あり、比較例２において９０時間付近で光出力が０になった線が２本ある。また、図５に示す結果は加速試験条件で行った結果であり、通常の使用条件であれば寿命はさらに長いと推測される。

本発明の実施形態に係る半導体レーザ素子は、プロジェクタ用光源やテレビ用光源といったディスプレイ用光源に利用することができ、また、医療用光源、車両のヘッドライト用光源等に利用することができる。

１００ 半導体レーザ素子
１ 基板
２ ｎ側領域
２１ 第１ｎ型半導体層
２２ 第２ｎ型半導体層
２３ 第３ｎ型半導体層（ｎ型窒化物半導体層）
２４ 第４ｎ型半導体層
２５ 第１層
２６ 第２層
２７（２７Ａ、２７Ｂ） 第３層
３ 活性層
３１ 井戸層
３２ 障壁層
４ ｐ側領域
４１ ｐ側障壁層
４２ 第４層
４３ 第１ｐ型半導体層
４４ 第２ｐ型半導体層（ｐ型窒化物半導体層）
４５ 第３ｐ型半導体層
４ａ リッジ
５ａ 第１絶縁膜、５ｂ 第２絶縁膜
６ ｐ電極
７ ｐ側パッド電極
８ ｎ電極

そこで、本実施形態では、活性層３のｎ型窒化物半導体層側にｎ型不純物を含有する第２層２６を設ける。このような第２層２６を活性層３の近くに配置することにより、ホールのオーバーフローを抑制することができ、スロープ効率が向上した半導体レーザ素子を得ることができる。また、第２層２６にｎ型不純物を含有させることで、電子の注入効率が改善されるため閾値電流の低減にも寄与する。さらに活性層３が多重量子井戸構造である場合は、井戸層３１に挟まれた障壁層３２を薄くすることによるスロープ効率の悪化を抑制することできる。つまり、障壁層３２を薄くするとホールのオーバーフローが発生し易いが、第２層２６によりこれを抑制することができるので、スロープ効率の悪化を抑制することが可能である。障壁層３２を薄くすることにより、動作電圧を低くでき、さらに個々の井戸層３１の利得の偏りを低減することができ、閾値電流が低減された半導体レーザ素子を実現することができる。

第２層２６の電子キャリア濃度は、１×１０^１８ ／ｃｍ^３以上が好ましく、さらには１×１０^１９ ／ｃｍ^３以上が好ましい。また、１×１０^２０ ／ｃｍ^３以下が好ましく、さらには３×１０^１９ ／ｃｍ^３以下が好ましい。第２層２６の電子キャリア濃度を設定する場合には、例えば、測定用として十分な厚み（例えば１００ｎｍ程度）で形成した膜についてホール測定を行い、その電子キャリア濃度が所望の数値であることを確認し、そして測定用膜と同様の成長条件（同様のｎ型不純物源のガス流量など）で第２層２６を形成すればよい。これは、膜厚が異なっていても同様の成長条件であれば同様の電子キャリア濃度を有すると考えられるためである。また、通常、電子キャリア濃度はｎ型不純物濃度よりも低くなるため、第２層２６のｎ型不純物濃度は、前述の電子キャリア濃度の下限値よりも高いことが好ましく、例えば１×１０^１９／ｃｍ^３以上が挙げられる。第２層２６の電子キャリア濃度は、ｎ側領域２の中で最大であるように設定することが好ましい。ｎ側領域２の中で最大とは、例えば基板１に接する層（図１に示す例では第１ｎ型半導体２１）から活性層３も接する層（図１に示す例では第３層２７Ｂ）までの間で最大であるということである。また、第２層２６は活性層３よりも電子キャリア濃度（ｎ型不純物濃度）が高いことが好ましい。ｎ型不純物濃度についても同様にｎ側領域２の中で最大であることが好ましい。

各層は、例えば有機金属気相成長法（ＭＯＣＶＤ法）を用いて形成することができる。第１層２５〜第３層２７の成長温度としては、例えば、第１層２５を形成する際の成長温度Ｔ_１と、第２層２６を形成する際の成長温度Ｔ_２と、第３層２７を形成する際の成長温度Ｔ_３と、の関係を、｜Ｔ_１−Ｔ_２｜≦１５０且つ｜Ｔ_３−Ｔ_１｜≦１５０とすることができる。また、Ｔ_１≧Ｔ_２およびＴ_３≧Ｔ_１のいずれか一方を満たすことができ、両方を満たすことがより好ましい。これにより第１層から第３層までを高い結晶性で成長できる。なお、Ｔ_１〜Ｔ_３は摂氏温度とする。

ｃ面ＧａＮ基板上に、ＳｉドープしたＡｌ_０.０２Ｇａ_０．９８Ｎ層を１．５μｍの膜厚で成長させた。
次に、ＳｉドープしたＩｎ_０.０５Ｇａ_０.９５Ｎ層を１５０ｎｍの膜厚で成長させた。
次に、ＳｉドープしたＡｌ_０.０７Ｇａ_０．９３Ｎ層を９００ｎｍの膜厚で成長させた。
次に、ＳｉドープしたＧａＮ層を３００ｎｍの膜厚で成長させた。
次に、アンドープのＩｎ_０．０３Ｇａ _０．９７ Ｎ層（第１層）を１９０ｎｍの膜厚で成長させた。
次に成長させる層は、実験用試料１〜３でそれぞれ異なる構造で形成した。具体的な構造については後述する。
次に活性層を成長させた。活性層は、アンドープのＩｎ_０．１４Ｇａ_０．８６Ｎ層（井
戸層）を３．５ｎｍの膜厚で成長させ、その上にアンドープのＧａＮ層（障壁層）を３．５ｎｍの膜厚で成長させた。さらにその上に、Ｉｎ_０．１４Ｇａ_０．８６Ｎ層（井戸層）
を３．５ｎｍの膜厚で成長させた。
次に、アンドープのＧａＮ層を１ｎｍの膜厚で成長させた。
次に、アンドープのＩｎ_{０.０３５}Ｇａ_{０．９６５}Ｎ層を１９０ｎｍの膜厚で成長させ
た。
次に、ＭｇをドープしたＡｌ_０．１２Ｇａ_０．８８Ｎ層を３ｎｍの膜厚で成長させ、ＭｇをドープしたＡｌ_０．１６Ｇａ_０．８４Ｎ層を６ｎｍの膜厚で成長させた。
次に、Ｍｇを一部にドープしたＡｌ_０．０４Ｇａ_０．９６Ｎ層を５００ｎｍの膜厚で成長させた。
最後に、ＭｇをドープしたＧａＮ層を１５ｎｍの膜厚で成長させた。
そして、以上の層が形成されたエピタキシャルウエハーをＭＯＣＶＤ炉内より取り出し、フォトリソグラフィとＲＩＥ、スパッタを用いて、リッジ、ｎ電極、ｐ電極等を形成し、個片化して半導体レーザ素子を得た。半導体レーザ素子は、リッジ幅を３０μｍ、共振器長を１２００μｍとした。

第１層と活性層の間に形成した層は、以下のとおりである。
実験用試料１では、アンドープのＧａＮ層を１ｎｍの膜厚で成長させた。
実験用試料２では、ＳｉをドープしたＧａＮ層を１０ｎｍの膜厚で成長させた。当該層は、電子キャリア濃度が３×１０^１８ ／ｃｍ^３となる成長条件をホール測定用の試料で確認し、同様の成長条件で形成した。
実験用試料３では、ＳｉをドープしたＧａＮ層を１０ｎｍの膜厚で成長させた。当該層は、電子キャリア濃度が１×１０^１９ ／ｃｍ^３となる成長条件をホール測定用の試料で確認し、同様の成長条件で形成した。

ｃ面ＧａＮ基板上に、ＳｉドープしたＡｌ_０.０２Ｇａ_０．９８Ｎ層を１．５μｍの膜厚で成長させた。
次に、ＳｉドープしたＩｎ_０.０５Ｇａ_０.９５Ｎ層を１５０ｎｍの膜厚で成長させた。
次に、ＳｉドープしたＡｌ_０.０７Ｇａ_０．９３Ｎ層を９００ｎｍの膜厚で成長させた。
次に、ＳｉドープしたＧａＮ層を３００ｎｍの膜厚で成長させた。
次に、アンドープのＩｎ_０．０３Ｇａ _０．９７ Ｎ層（第１層）を２５０ｎｍの膜厚で成長させた。
次に、ＳｉドープのＧａＮ層（第３層）を１ｎｍの膜厚で成長させ、ＳｉドープのＩｎ_０．０５Ｇａ_０．９５Ｎ層（第２層）を８ｎｍの膜厚で成長させ、ＳｉドープのＧａＮ層（第３層）を１ｎｍの膜厚で成長させた。これらの層は、電子キャリア濃度が１．７×１０^１９ ／ｃｍ^３となる成長条件をホール測定用の試料で確認し、同様の成長条件で形成した。
次に活性層を成長させた。活性層は、アンドープのＩｎ_０．１５Ｇａ_０．８５Ｎ層（井戸層）を３．４ｎｍの膜厚で成長させ、その上にアンドープのＧａＮ層（障壁層）を２ｎｍの膜厚で成長させた。さらにその上に、Ｉｎ_０．１５Ｇａ_０．８５Ｎ層（井戸層）を３．４ｎｍの膜厚で成長させた。
次に、アンドープのＧａＮ層を１．２ｎｍの膜厚で成長させた。
次に、アンドープの組成傾斜層を２５０ｎｍの膜厚で成長させた。組成傾斜層は、活性
層側をＩｎ_０．０５Ｇａ_０．９５Ｎとし、その反対側をＧａＮとし、その間においてＩｎ組成比を単調減少させて成長させた。
次に、ＭｇをドープしたＡｌ_０．１６Ｇａ_０．８４Ｎ層を１０ｎｍの膜厚で成長させた。
次に、Ｍｇを一部にドープしたＡｌ_０．０４Ｇａ_０．９６Ｎ層を３００ｎｍの膜厚で成長させた。
最後に、ＭｇをドープしたＧａＮ層を１５ｎｍの膜厚で成長させた。
半導体レーザ素子は、リッジ幅を４５μｍ、共振器長を１２００μｍとした。

また、比較例１として、実施例１の「膜厚１ｎｍのＳｉドープＧａＮ層（第３層）／膜厚８ｎｍのＳｉドープＩｎ_０．０５Ｇａ_０．９５Ｎ層（第２層）／膜厚１ｎｍのＳｉドープＧａＮ層（第３層）」に替えて「膜厚１０ｎｍのＳｉをドープしたＧａＮ層」を成長させた以外は実施例１と同様にして半導体レーザ素子を作成した。比較例１の当該層は、電子キャリア濃度が１．７×１０^１９ ／ｃｍ^３となる成長条件をホール測定用の試料で確認し、同様の成長条件で形成した。つまり、比較例１は、実施例１の第２層及び第３層と同じ位置に、これらの合計膜厚と同じ膜厚でこれらと同じ電子キャリア濃度のＧａＮ単層を設けた。

Claims (17)

1. 単一量子井戸構造又は多重量子井戸構造を有する活性層と、
   前記活性層の両側に配置されたｐ型窒化物半導体層及びｎ型窒化物半導体層と、を備え、
   発振波長が４３０ｎｍ以上である半導体レーザ素子であって、
   前記ｎ型窒化物半導体層と前記活性層の間に、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる第１層と、前記第１層よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなる第２層とが、前記ｎ型窒化物半導体層側からこの順に配置され、
   前記第２層の前記活性層側の面及び前記第１層側の面の少なくともいずれか一方の面に、前記第２層よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなる第３層が配置されており、
   前記第２層は、ｎ型不純物を含有することを特徴とする半導体レーザ素子。
2. 前記活性層は、複数の井戸層と、前記井戸層に挟まれた障壁層と、を含む多重量子井戸構造を有し、
   前記障壁層は、前記第２層及び前記第３層と、ｎ型不純物濃度及び組成及び膜厚の少なくともいずれかが異なる請求項１に記載の半導体レーザ素子。
3. 前記障壁層は、Ｉｎ_ｄＧａ_１−ｄＮ（０≦ｄ＜１、ｄ＜ｂ）の単層からなる請求項２に記載の半導体レーザ素子。
4. 前記第２層の電子キャリア濃度は、１×１０^１８／ｃｍ^３以上である請求項１〜３のいずれか１項に記載の半導体レーザ素子。
5. 前記第２層のｎ型不純物濃度は、１×１０^１９／ｃｍ^３以上である請求項１〜４のいずれか１項に記載の半導体レーザ素子。
6. 前記第３層は、ｎ型不純物を含有する請求項１〜５のいずれか１項に記載の半導体レーザ素子。
7. 前記第３層の電子キャリア濃度は、１×１０^１８／ｃｍ^３以上である請求項１〜６のいずれか１項に記載の半導体レーザ素子。
8. 前記第３層は２つあり、それぞれ、前記第２層の前記活性層側の面及び前記第１層側の面に接して配置されている請求項１〜７のいずれか１項に記載の半導体レーザ素子。
9. 前記第３層はＧａＮである請求項１〜８のいずれか１項に記載の半導体レーザ素子。
10. 前記第２層の膜厚は１ｎｍ以上３０ｎｍ以下である請求項１から９のいずれか１項に記載の半導体レーザ素子。
11. 前記第３層の膜厚は、１原子層以上であり、且つ、前記第２層の膜厚の半分以下である請求項１から１０のいずれか１項に記載の半導体レーザ素子。
12. 前記活性層は、Ｉｎ_ｅＧａ_１−ｅＮ（０＜ｅ＜１）からなる井戸層を有し、
    前記第１層のＩｎ組成比ａと、前記第２層及び前記第３層の平均Ｉｎ組成比ｆと、前記第２層のＩｎ組成比ｂと、前記井戸層のＩｎ組成比ｅとの関係が、ａ≦ｆ＜ｂ＜ｅである請求項１から１１のいずれかに記載の半導体レーザ素子。
    ただし、ｆ＝（ｂ×Ｌ_２＋ｃ×Ｌ_３）／（Ｌ_２＋Ｌ_３）であり、Ｌ_２は前記第２層の膜厚であり、Ｌ_３は前記第３層の膜厚である。
13. ｎ型窒化物半導体層を形成し、
    前記ｎ型窒化物半導体層の上に、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる第１層を形成し、
    前記第１層の上に、前記第１層よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなり、電子キャリア濃度が１×１０^１８／ｃｍ^３以上となるようにｎ型不純物を添加する第２層と、前記第２層の前記活性層側の面及び前記第１層側の面の少なくともいずれか一方の面に配置される、前記第２層よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなる第３層と、を形成し、
    前記第２層及び前記第３層の上に、単一量子井戸構造又は多重量子井戸構造を有する活性層を形成し、
    前記活性層の上に、ｐ型窒化物半導体層を形成する、半導体レーザ素子の製造方法。
14. ｎ型窒化物半導体層を形成し、
    前記ｎ型窒化物半導体層の上に、Ｉｎ_ａＧａ_１−ａＮ（０≦ａ＜１）からなる第１層を形成し、
    前記第１層の上に、前記第１層よりも膜厚が薄いＩｎ_ｂＧａ_１−ｂＮ（０＜ｂ＜１、ａ＜ｂ）からなり、ｎ型不純物濃度が１×１０^１９／ｃｍ^３以上となるようにｎ型不純物を添加する第２層と、前記第２層の前記活性層側の面及び前記第１層側の面の少なくともいずれか一方の面に配置される、前記第２層よりも膜厚の薄いＩｎ_ｃＧａ_１−ｃＮ（０≦ｃ＜１、ｃ＜ｂ）からなる第３層と、を形成し、
    前記第２層及び前記第３層の上に、単一量子井戸構造又は多重量子井戸構造を有する活性層を形成し、
    前記活性層の上に、ｐ型窒化物半導体層を形成する、半導体レーザ素子の製造方法。
15. 前記活性層は、複数の井戸層と、前記井戸層に挟まれた障壁層と、を含む多重量子井戸構造を有し、
    前記障壁層は、前記第２層及び前記第３層と、ｎ型不純物濃度及び組成及び膜厚の少なくともいずれかが異なる請求項１３又は１４に記載の半導体レーザ素子の製造方法。
16. 前記第３層は、ｎ型不純物を添加して形成する請求項１３〜１５のいずれか１項に記載の半導体レーザ素子の製造方法。
17. 前記第１層を形成する際の成長温度Ｔ_１と、前記第２層を形成する際の成長温度Ｔ_２と、前記第３層を形成する際の成長温度Ｔ_３と、の関係は、｜Ｔ_１−Ｔ_２｜≦１５０且つ｜Ｔ_３−Ｔ_１｜≦１５０である請求項１３〜１６のいずれか１項に記載の半導体レーザ素子の製造方法。

Images