JP2016192249A5 - 検査方法 - Google Patents

検査方法 Download PDF

Info

Publication number
JP2016192249A5
JP2016192249A5 JP2016065166A JP2016065166A JP2016192249A5 JP 2016192249 A5 JP2016192249 A5 JP 2016192249A5 JP 2016065166 A JP2016065166 A JP 2016065166A JP 2016065166 A JP2016065166 A JP 2016065166A JP 2016192249 A5 JP2016192249 A5 JP 2016192249A5
Authority
JP
Japan
Prior art keywords
transistor
wiring
electrically connected
potential
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016065166A
Other languages
English (en)
Other versions
JP2016192249A (ja
JP6777412B2 (ja
Filing date
Publication date
Application filed filed Critical
Publication of JP2016192249A publication Critical patent/JP2016192249A/ja
Publication of JP2016192249A5 publication Critical patent/JP2016192249A5/ja
Application granted granted Critical
Publication of JP6777412B2 publication Critical patent/JP6777412B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (8)

  1. 回路を有
    前記回路は第1のトランジスタと、容量素子と、保持ノードと、第1の配線とを有し、
    前記第1のトランジスタのソース又はドレインの一方は、前記第1の配線に電気的に接続され、
    前記第1のトランジスタのソース又はドレインの他方は、前記保持ノードに電気的に接続され、
    前記容量素子の第1の電極は、前記保持ノードに電気的に接続される半導体装置の検査方法であって、
    第1の書き込み動作により前記回路に第1の電位を書き込む第1のステップと、
    前記第1のステップを実行した前記回路に対して第1の読み出し動作を行い、前記第1の配線の電位VWBL1を取得する第2のステップと、
    第2の書き込み動作により前記回路に第2の電位を書き込む第3のステップと、
    前記第3のステップを実行した前記回路に対して第2の読み出し動作を行い、前記第1の配線の電位VWBL2を取得する第4のステップと、
    前記第1のトランジスタのしきい値電圧Vthを算出する第5のステップと、を有し、
    前記第1の書き込み動作は、
    前記第1の配線に電位VWBを与える第6のステップと、
    前記第6のステップの後に、前記第1のトランジスタのゲートに電位VGM1を与えて、前記第1の配線と前記保持ノードとの間を導通状態にする第7のステップと、
    前記第7のステップの後に、前記第1のトランジスタを非導通状態にして、前記保持ノードを電気的に浮遊状態にする第8のステップと、を有し、
    前記第2の書き込み動作は、
    前記第1の配線に前記電位VWBを与える第9のステップと、
    前記第9のステップの後に、前記第1のトランジスタのゲートに電位VGM2を与えて、前記第1の配線と前記保持ノードとの間を導通状態にする第10のステップと、
    前記10のステップの後に、前記第1のトランジスタを非導通状態にして、前記保持ノードを電気的に浮遊状態する第11のステップと、を有し、
    前記第1の読み出し動作及び第2の読み出し動作のそれぞれは、
    前記第1の配線を第3の電位にプリチャージする第12のステップと、
    前記第1の配線を電気的に浮遊状態にする第13のステップと、
    前記第1のトランジスタをオンにして、前記第1の配線と前記保持ノードとの間を導通状態にする第14のステップと、を有し
    記電位VGM1、及び前記電位VGM2記式(a1)の関係を満たし、
    前記第5のステップは、記式(a2)により前記しきい値電圧Vthを算出するステップを有する検査方法。
    GM1 > V WB +V th > V GM2 (a1)
    WBL2 /V WBL1 =(V WB −V th )/V WB (a2)
  2. 請求項1において、
    前記第1のトランジスタは、チャネル形成領域に酸化物半導体を有する検査方法。
  3. 請求項1又は請求項2において、
    前記回路は、第2のトランジスタを有し、
    前記第2のトランジスタのゲートは、前記保持ノードに電気的に接続され、
    前記第2のトランジスタのソース又はドレインの一方は、前記第1の配線と電気的に接続されている検査方法。
  4. 請求項1又は請求項2において、
    前記回路は、第2のトランジスタと、第2の配線と、を有し、
    前記第2のトランジスタのゲートは、前記保持ノードに電気的に接続され、
    前記第2のトランジスタのソース又はドレインの一方は、前記第2の配線と電気的に接続されている検査方法。
  5. 請求項1又は請求項2において、
    前記回路は、第2のトランジスタと、第3のトランジスタと、を有し、
    前記第2のトランジスタのゲートは、前記保持ノードに電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの他方は、前記第1の配線と電気的に接続されている検査方法。
  6. 請求項1又は請求項2において、
    前記回路は、第2のトランジスタと、第3のトランジスタと、第2の配線と、を有し、
    前記第2のトランジスタのゲートは、前記保持ノードに電気的に接続され、
    前記第3のトランジスタのソース又はドレインの一方は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第3のトランジスタのソース又はドレインの他方は、前記第2の配線と電気的に接続されている検査方法。
  7. 請求項4又は請求項5において、
    前記第2のトランジスタは、チャネル形成領域に単結晶シリコンを有する検査方法。
  8. 請求項6又は請求項7において、
    前記第2のトランジスタ及び前記第3のトランジスタは、チャネル形成領域に単結晶シリコンを有する検査方法。
JP2016065166A 2015-03-30 2016-03-29 検査方法 Active JP6777412B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015068921 2015-03-30
JP2015068921 2015-03-30

Publications (3)

Publication Number Publication Date
JP2016192249A JP2016192249A (ja) 2016-11-10
JP2016192249A5 true JP2016192249A5 (ja) 2019-05-09
JP6777412B2 JP6777412B2 (ja) 2020-10-28

Family

ID=57017706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016065166A Active JP6777412B2 (ja) 2015-03-30 2016-03-29 検査方法

Country Status (4)

Country Link
US (2) US9536627B2 (ja)
JP (1) JP6777412B2 (ja)
KR (1) KR20160117222A (ja)
TW (1) TWI689934B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117222A (ko) * 2015-03-30 2016-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 검사 방법
KR20190053646A (ko) * 2017-11-10 2019-05-20 에스케이하이닉스 주식회사 메모리 콘트롤러, 이를 포함하는 반도체 메모리 시스템 및 그 구동 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4849817B2 (ja) * 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR101050699B1 (ko) * 2008-04-04 2011-07-20 엘피다 메모리 가부시키가이샤 반도체 메모리 디바이스
JP5262454B2 (ja) * 2008-09-01 2013-08-14 富士通セミコンダクター株式会社 半導体メモリ
US8638589B2 (en) * 2009-07-30 2014-01-28 Ememory Technology Inc. Operating method for non-volatile memory unit
WO2011055660A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011129233A1 (en) 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011152286A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8792284B2 (en) 2010-08-06 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor memory device
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
TWI545587B (zh) 2010-08-06 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及驅動半導體裝置的方法
US8520426B2 (en) 2010-09-08 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor device
JP2012079399A (ja) 2010-09-10 2012-04-19 Semiconductor Energy Lab Co Ltd 半導体装置
US8922236B2 (en) 2010-09-10 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
US8767443B2 (en) 2010-09-22 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method for inspecting the same
US8686415B2 (en) 2010-12-17 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8848464B2 (en) 2011-04-29 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR20150128820A (ko) 2013-03-14 2015-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법 및 반도체 장치
KR20150128823A (ko) 2013-03-14 2015-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법 및 반도체 장치
DE112013007486T5 (de) * 2013-12-05 2016-07-14 Intel Corporation Speicherzelle mit Retention unter Verwendung eines resistiven Speichers
KR20160117222A (ko) * 2015-03-30 2016-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 검사 방법

Similar Documents

Publication Publication Date Title
JP2014209402A5 (ja)
JP2016048783A5 (ja) 電流測定方法
JP2011238334A5 (ja)
JP2012257192A5 (ja) 半導体装置
JP2015222807A5 (ja)
JP2012079400A5 (ja)
JP2016212944A5 (ja) 半導体装置、及び電子部品
JP2012256818A5 (ja) 記憶素子
JP2016174352A5 (ja) 半導体装置
JP2013153169A5 (ja)
JP2013008435A5 (ja)
JP2017174489A5 (ja) 半導体装置
JP2014002133A5 (ja)
JP2012064930A5 (ja) 半導体メモリ装置
JP2016146227A5 (ja) 半導体装置
JP2015195074A5 (ja) 半導体装置、及び電子機器
JP2016502644A5 (ja)
JP2012252770A5 (ja) 半導体メモリ装置
JP2012239161A5 (ja) コンパレータ
JP2014209714A5 (ja) 半導体装置
JP2015167218A5 (ja)
JP2015207760A5 (ja) 半導体装置
JP2012039106A5 (ja)
JP2016116220A5 (ja)
JP2017188666A5 (ja) 半導体装置