JP2016184635A5 - - Google Patents

Download PDF

Info

Publication number
JP2016184635A5
JP2016184635A5 JP2015063573A JP2015063573A JP2016184635A5 JP 2016184635 A5 JP2016184635 A5 JP 2016184635A5 JP 2015063573 A JP2015063573 A JP 2015063573A JP 2015063573 A JP2015063573 A JP 2015063573A JP 2016184635 A5 JP2016184635 A5 JP 2016184635A5
Authority
JP
Japan
Prior art keywords
insulator
depositing
semiconductor
multilayer film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015063573A
Other languages
English (en)
Other versions
JP6562674B2 (ja
JP2016184635A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2015063573A priority Critical patent/JP6562674B2/ja
Priority claimed from JP2015063573A external-priority patent/JP6562674B2/ja
Publication of JP2016184635A publication Critical patent/JP2016184635A/ja
Publication of JP2016184635A5 publication Critical patent/JP2016184635A5/ja
Application granted granted Critical
Publication of JP6562674B2 publication Critical patent/JP6562674B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (6)

  1. 基板上に第1の絶縁体を成膜し、
    前記第1の絶縁体上に第2の絶縁体を成膜し、
    前記第2の絶縁体上に半導体を成膜し、
    前記第2の絶縁体の一部および前記半導体の一部を加工して、前記第2の絶縁体および前記半導体を有する多層膜を形成し、
    前記多層膜上に第3の絶縁体を成膜し、
    前記第3の絶縁体に、前記半導体の一部を露出する開口部を形成し、
    前記第3の絶縁体上および前記半導体上に第4の絶縁体を成膜し、
    前記第4の絶縁体上に第5の絶縁体を成膜し、
    前記第5の絶縁体上に導電体を成膜し、
    前記導電体、前記第5の絶縁体、および前記第4の絶縁体をエッチングして、前記第3の絶縁体の一部を露出し、
    前記第3の絶縁体をエッチングして前記多層膜の一部を露出し、
    前記多層膜にイオンを添加することを特徴とする半導体装置の作製方法。
  2. 請求項1において、
    前記第3の絶縁体および前記第5の絶縁体は、異なる組成を有することを特徴とする半導体装置の作製方法。
  3. 基板上に第1の絶縁体を成膜し、
    前記第1の絶縁体上に第2の絶縁体を成膜し、
    前記第2の絶縁体上に半導体を成膜し、
    前記第2の絶縁体の一部および前記半導体の一部を加工して、前記第2の絶縁体および前記半導体を有する多層膜を形成し、
    前記多層膜上に第3の絶縁体を成膜し、
    前記第3の絶縁体上に第4の絶縁体を成膜し、
    前記第4の絶縁体に、前記第3の絶縁体の一部を露出する開口部を形成し、
    前記第3の絶縁体上に第5の絶縁体を成膜し、
    前記第5の絶縁体上に導電体を成膜し、
    前記導電体および前記第5の絶縁体をエッチングして、前記第4の絶縁体の一部を露出し、
    前記第4の絶縁体をエッチングして前記第3の絶縁体の一部を露出し、
    前記第3の絶縁体を介して、前記多層膜にイオンを添加することを特徴とする半導体装置の作製方法。
  4. 請求項3において、
    前記第4の絶縁体および前記第5の絶縁体は、異なる組成を有することを特徴とする半導体装置の作製方法。
  5. 請求項1乃至4のいずれか一項において、
    前記イオンは、アルゴン、ヘリウム、ネオン、クリプトン、キセノン、窒素、リンまたはホウ素から選ばれた、少なくとも一種以上の元素を有することを特徴とする半導体装置の作製方法。
  6. 請求項1乃至5のいずれか一項において、
    前記イオンの添加は、前記基板面の法線に対して10°以上60°以下の入射角となるように注入する第1のステップと、−60°以上−10°以下の入射角となるように注入する第2のステップと、を有することを特徴とする半導体装置の作製方法。
JP2015063573A 2015-03-26 2015-03-26 半導体装置の作製方法 Expired - Fee Related JP6562674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015063573A JP6562674B2 (ja) 2015-03-26 2015-03-26 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015063573A JP6562674B2 (ja) 2015-03-26 2015-03-26 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2016184635A JP2016184635A (ja) 2016-10-20
JP2016184635A5 true JP2016184635A5 (ja) 2018-05-10
JP6562674B2 JP6562674B2 (ja) 2019-08-21

Family

ID=57243258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015063573A Expired - Fee Related JP6562674B2 (ja) 2015-03-26 2015-03-26 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP6562674B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110402497B (zh) * 2017-03-29 2024-08-06 株式会社半导体能源研究所 半导体装置、半导体装置的制造方法
CN112385021B (zh) * 2018-06-29 2026-03-27 株式会社半导体能源研究所 半导体装置的制造方法
WO2020049425A1 (ja) * 2018-09-05 2020-03-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US12538524B2 (en) * 2020-04-28 2026-01-27 Sharp Kabushiki Kaisha Transistor, display device, and method of manufacturing transistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311452A (ja) * 2007-06-15 2008-12-25 Toshiba Corp 半導体装置
US8878288B2 (en) * 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102103913B1 (ko) * 2012-01-10 2020-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
JP6345023B2 (ja) * 2013-08-07 2018-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Similar Documents

Publication Publication Date Title
WO2015047321A8 (en) Previous layer self-aligned via and plug patterning for back end of line (beol) interconnects
JP2016066792A5 (ja)
EP3796371A3 (en) Self-aligned via and plug patterning for back end of line (beol) interconnects
JP2014212305A5 (ja) 半導体装置の作製方法
JP2015188079A5 (ja)
JP2016511534A5 (ja)
JP2012134500A5 (ja)
JP2017076785A5 (ja)
SG11201710317RA (en) Substrate with electrically conductive film, substrate with multilayer reflective film, reflective mask blank, reflective mask, and method of manufacturing semiconductor device
SG157351A1 (en) Hybrid conductive vias including small dimension active surface ends and larger dimension back side ends, semiconductor devices including the same, and associated methods
WO2015103394A3 (en) A metal thin film resistor and process
EP3493256A3 (en) Pitch-divided interconnects for advanced integrated circuit structure fabrication
SG11201509897WA (en) Conductive film coated substrate, multilayer reflectivefilm coated substrate, reflective mask blank, reflectivemask, and semiconductor device manufacturing method
JP2017147443A5 (ja)
WO2016100303A3 (en) Photolithography based fabrication of 3d structures
JP2012164945A5 (ja)
JP2013520844A5 (ja)
JP2017085099A5 (ja) 半導体装置の作製方法
JP2014204047A5 (ja)
JP2008244460A5 (ja)
JP2015073092A5 (ja) 半導体装置の作製方法
JP2012015496A5 (ja)
JP2013031842A5 (ja)
JP2012182427A5 (ja)
SG10201407347RA (en) Vias and conductive routing layers in semiconductor substrates