JP2016184618A - 電子デバイス、その製造方法、および、回路基板 - Google Patents

電子デバイス、その製造方法、および、回路基板 Download PDF

Info

Publication number
JP2016184618A
JP2016184618A JP2015063313A JP2015063313A JP2016184618A JP 2016184618 A JP2016184618 A JP 2016184618A JP 2015063313 A JP2015063313 A JP 2015063313A JP 2015063313 A JP2015063313 A JP 2015063313A JP 2016184618 A JP2016184618 A JP 2016184618A
Authority
JP
Japan
Prior art keywords
circuit pattern
conductive
substrate
electronic device
sized particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015063313A
Other languages
English (en)
Other versions
JP6630053B2 (ja
Inventor
明彦 半谷
Akihiko Hanya
明彦 半谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2015063313A priority Critical patent/JP6630053B2/ja
Priority to PCT/JP2016/058525 priority patent/WO2016152725A1/ja
Priority to CN201680016340.0A priority patent/CN107409466A/zh
Priority to US15/560,439 priority patent/US10383214B2/en
Publication of JP2016184618A publication Critical patent/JP2016184618A/ja
Application granted granted Critical
Publication of JP6630053B2 publication Critical patent/JP6630053B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1275—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by other printing techniques, e.g. letterpress printing, intaglio printing, lithographic printing, offset printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Dispersion Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】導電性ナノ粒子を含む回路パターンに、大きな電流を供給することのできる電子デバイスを提供する。
【解決手段】基板１０と、基板１０に設けられた、電子部品３０を搭載するための領域２０と、領域２０内に配置され、電子部品３０と電気的に接続される第１回路パターン４０と、第１回路パターン４０に接続されて、領域２０の外側から第１回路パターンに電流を供給する第２回路パターン５０と備える。第１回路パターン４０の一部または全部は、粒径が１μｍ未満の導電性ナノサイズ粒子を焼結した層によって構成されている。第２回路パターンは、第１回路パターンよりも厚さが大きい。
【選択図】図１

Description

本発明は、基板上に回路パターンを備えた電子デバイスに関する。
従来、回路パターンの形成方法としては、銅箔をマスキングしてエッチングする方法が広く用いられているが、この方法は、製造プロセスが複雑で時間がかかり、製造装置も高価である。近年では製造プロセスを容易にし、製造装置コストを抑えるために、回路パターンを印刷により形成するプリンテッドエレクトロニクスという技術分野が盛んに研究されている。
例えば、特許文献１には、銅ナノ粒子を含む非導電性フィルムをインクジェットプリンタ等により堆積させ、形成したフィルムに上方から光を照射することにより、銅粒子を融合させ、導電性の回路を形成する技術が開示されている。
特開２０１４−１１６３１５号公報
特許文献１に開示されているように、導電性ナノ粒子をインクジェットプリンタ等を用いて堆積させた後に光照射により融合させて回路パターンを形成する方法は、回路パターンを細線に描画することが出来るため、高密度に配線可能である。しかしながら、ナノ粒子によって厚い導電性フィルムを形成することは難しく、形成される回路パターンに大きな電流を流すことができない。このため、使用用途が限定されてしまうという問題がある。また、インクジェットプリンタやグラビアオフセット印刷法等で導電性ナノ粒子を堆積させた場合、導電性ナノ粒子が、断面が台形のような山型に堆積されるため、高密度配線のためにギャップを狭めるには限界がある。
本発明の目的は、導電性ナノ粒子を含む回路パターンに、大きな電流を供給することのできる電子デバイスを提供することにある。
本発明は上記目的を達成するために、本発明の電子デバイスは、基板と、基板に設けられた、電子部品を搭載するための領域と、領域内に配置され、電子部品と電気的に接続される第１回路パターンと、第１回路パターンに接続されて、領域の外側から第１回路パターンに電流を供給する第２回路パターンと、領域に搭載され、第１回路パターンに接続された電子部品とを有する。第１回路パターンの一部または全部は、粒径が１μｍ未満である導電性ナノサイズ粒子を焼結した層によって構成されている。第２回路パターンは、第１回路パターンよりも厚さが大きい。
本発明によれば、導電性ナノ粒子を含む第１回路パターンに、厚膜の第２回路パターンを接続することにより、電子部品に大きな電流を供給することができるため、用途が広がる。
実施形態の電子デバイスの（ａ）上面図、（ｂ）Ａ−Ａ断面図、（ｃ）Ｂ−Ｂ断面図。 （ａ）〜（ｈ）実施形態の電子デバイスの第１の製造方法を示す説明図。 実施形態の電子デバイスの第２の製造方法を示す（ａ）上面図、（ｂ）側面図。 （ａ）〜（ｇ）実施形態の電子デバイスの第３の製造方法を示す説明図、（ｈ）製造された電子デバイスの下面図。
本発明の一実施形態の電子デバイスについて説明する。
粒径が１μｍ以下の導電性ナノサイズ粒子（以下、導電性ナノ粒子と呼ぶ）をインクジェットプリンタ等を用いて堆積させた後に光で焼成して形成される回路パターンは、細線に描画することが出来るため、高密度に配線可能である反面、大きな電流を流すことが難しい。本発明はこの性質を鑑み、導電性ナノ粒子による回路パターンの配置領域を制限するとともに、厚膜導電性材料による回路パターンを接続することにより、電流供給を容易にする。
また、本発明の厚膜導電性材料による回路パターンは、導電性粒子を用いて光焼成により形成することも可能である。この場合、導電性ナノ粒子の焼成と、厚膜導電性材料による回路パターンの導電性粒子の焼成とを、いずれも光により行うことができるため、製造工程を簡素化することができる。
以下、本発明の実施形態を図面を用いて具体的に説明する。
本実施形態の電子回路デバイスを図１（ａ）、（ｂ）、（ｃ）を用いて説明する。
図１の電子回路デバイスは、回路パターンを備えた基板１０と、電子部品３０とを備えている。基板１０には、電子部品３０を搭載するための領域２０が設けられ、領域２０内には電子部品３０と電気的に接続される第１回路パターン４０が配置されている。また、基板１０には、第２回路パターン５０が配置され、第２回路パターン５０は、領域２０の周縁部で第１回路パターン４０に接続されている。第２回路パターン５０は、領域２０の外側に配置された電源６０から第１回路パターン４０に電流を供給する。
第１回路パターン４０の一部または全部は、粒径が１μｍ未満である導電性ナノ粒子を焼結した層によって構成されている。このような第１回路パターン４０は、導電性ナノ粒子と絶縁材料とを含む溶液、または、絶縁材料層で被覆された導電性ナノ粒子を含む溶液、を塗布することにより、絶縁材料で被覆された導電性ナノ粒子を含む非導電性膜４１を形成した後、所望の領域に光照射することにより形成できる。光照射された導電性ナノ粒子は、バルク金属の融点よりも低い温度で溶融し、結合して、第１回路パターン４０となる。よって、光を照射した部分のみを焼結させて第１回路パターン４０を形成することができるため、電子部品３０の電極のサイズおよび配置に合わせて、第２回路パターン５０よりも幅の狭い、微細な線幅の第１回路パターン４０を、所望の形状に、かつ、高密度に形成することができる。膜４１の光を照射されていない領域は、焼結されないため非導電性のままであり、第１回路パターン４０に連続して残存する。なお、焼結されない非導電性の膜４１の領域は、残存させたままでもよいし、後の工程で除去してもよい。
具体的には、図１（ａ）、（ｂ）のように、第２回路パターン５０は、電子部品３０を搭載するための領域２０の両脇に配置されている。第１回路パターン４０は、領域２０内に少なくとも一対配置され、領域２０の両脇の第２回路パターン５０とそれぞれ接続されている。一対の第１回路パターン４０の間には、非導電性層４１が配置されている。電子部品３０は、一対の第１回路パターン４０に、バンプ４２等を介して、フリップチップ実装されている。図１（ａ），（ｂ）では、第１回路パターン４０の間に非導電性層４１が配置されているが、非導電性層４１は、必ずしも配置されていなくてもよく、除去されていてもよい。
第２回路パターン５０の厚さは、図１（ｂ）のように、第１回路パターン４０の厚さよりも厚い。第１回路パターン４０は、導電性ナノ粒子を焼結して形成しているため、厚く形成することが難しく、第１回路パターン４０を電源６０まで延長して形成した場合、薄い第１回路パターン４０の電気抵抗が大きくなる。そのため、電子部品３０に大きな電流を供給することは難しくなる。本実施形態では、微細な配線が必要な、電子部品３０を搭載する領域２０内のみを第１回路パターン４０で形成し、領域２０の外側は厚膜の第２回路パターン５０によって構成することにより、抵抗を低下して電子部品３０への大きな電流の供給を可能にする。
また、第２回路パターン５０の一部または全部を、導電性粒子を光照射によって焼結した層によって構成することも可能である。この場合、導電性粒子としては、粒径が１μｍ未満の導電性ナノ粒子と、粒径１μｍ以上の導電性マイクロサイズ粒子（以下、導電性マイクロ粒子と呼ぶ）とを混合して用いる。これにより、導電性粒子に光を照射した場合に、導電性ナノ粒子が先に溶融して周囲の導電性マイクロ粒子と結合する。よって、導電性ナノ粒子を起点として、導電性マイクロ粒子を光照射によってバルクよりも低温で焼結することができる。したがって、導電性マイクロ粒子と導電性ナノ粒子とを混合して用いることにより、厚さの大きい層を比較的容易に形成でき、しかも、光照射により焼結して、第２回路パターンにすることができる。
なお、図１では、電源６０を基板１０上に搭載しているが、電源６０は必ずしも基板１０上に配置されていなくてもよい。例えば、基板１０に電源６０の代わりにコネクタを配置してもよい。この場合、基板１０に搭載されていない電源をケーブル等を介してコネクタに接続することができる。コネクタは、第２回路パターンに接続される。また、電源６０として太陽電池等の発電装置を用いることも可能である。
基板１０は、図１（ｂ）、（ｃ）のように、湾曲した形状にすることも可能である。この場合、第１回路パターン４０および第２回路パターン５０は、湾曲した基板１０の表面に沿って配置されている。本実施形態では、第１回路パターン４０および第２回路パターン５０を、導電性の粒子を含む膜を塗布して、それを光照射によって焼結させて形成することができるため、焼結工程よりも前に基板１０を湾曲させることにより、湾曲した基板１０上の回路パターンを断線や線細りさせることなく、容易に形成することができる。
基板１０の材質としては、第１回路パターン４０および第２回路パターン５０を支持することができ、少なくとも表面が絶縁性であり、第１回路パターン４０の形成時の光照射に耐えることができるものであればどのような材質であってもよい。例えば、ポリエチレンテレフタレート（ＰＥＴ）基板、ポリエチレンナフタレート（ＰＥＮ）基板、ガラスエポキシ基板、紙フェノール基板、フレキシブルプリント基板、セラミック基板、ガラス基板、表面を絶縁層で被覆した金属基板などを用いることができる。光を透過する基板を用いた場合には、回路パターンの焼成のための光を基板の裏面側から照射することができる。また、本実施形態の基板１０は、フィルム状のものを用いることも可能である。
第１回路パターン４０を構成する導電性ナノ粒子の材料としては、Ａｇ、Ｃｕ、Ａｕ、Ｐｄ、ＩＴＯ、Ｐｔ、Ｆｅなどの導電性金属および導電性金属酸化物のうちの１つ以上を用いることができる。第２回路パターン５０を導電性粒子を焼結して形成する場合、導電性粒子の材料は、第１回路パターン４０と同様に、上記の導電性金属および導電性金属酸化物のうちの１つ以上を用いることができる。
第１回路パターン４０に連続する非導電性の膜４１に少なくとも含有され、導電性ナノ粒子を被覆する絶縁材料としては、スチレン樹脂、エポキシ樹脂、シリコーン樹脂、および、アクリル樹脂などの有機物、ならびに、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２などの無機材料、また有機と無機のハイブリット材料のうちの１以上を用いることができる。また、膜４１において導電性ナノ粒子を被覆する絶縁材料層の厚みは、１ｎｍ〜１００００ｎｍ程度であることが好ましい。絶縁材料層が薄すぎると、非導電性の膜４１の耐電圧性が低下する。また、絶縁材料層が厚すぎると、光照射によって焼結した後の第１回路パターン４０の電気導電率が低下し、熱抵抗値が大きくなるためである。
第１回路パターン４０は、粒径０．０１μｍ〜１μｍの導電性粒子を含んでいる。第１回路パターン４０（焼結された部分）の配線幅は、例えば１μｍ以上にすることが可能である。第１回路パターン４０の厚みは、１ｎｍ〜１０μｍ程度に形成することが可能である。また、第１回路パターン４０の電気抵抗値は、１０−4Ω/ｃｍ2以下であることが望ましく、特に、１０−６Ω/ｃｍ2オーダー以下の低抵抗であることが望ましい。
第２回路パターン５０は、粒径１μｍ〜１００μｍの導電性粒子を含んでいる。第２回路パターン５０の配線幅は、１０μｍ以上にすることができ、例えば１００μｍ程度に形成することが可能である。第２回路パターン５０の厚みは、１μｍ〜１００μｍ程度、例えば２０μｍ程度に形成することが可能である。また、第２回路パターン５０の電気抵抗値は、１０−4Ω/ｃｍ2以下であることが望ましく、特に、１０−６Ω/ｃｍ2オーダー以下の低抵抗であることが望ましい。
電子部品３０としては、どのようなものを用いてもよいが、一例としては、発光素子（ＬＥＤ，ＬＤ）、受光素子、集積回路、表示素子（液晶ディスプレイ、プラズマディスプレイ、ＥＬディスプレイ等）を用いることができる。また、図１では、基板１０上に、電子部品３０を一つのみ搭載しているが、２以上の領域２０を設け、２以上の電子部品３０を搭載することももちろん可能である。この場合、第２回路パターン５０は、複数の電子部品３０を直列や並列等の所望の回路パターンで接続するように形成する。
つぎに、図１の電子デバイスの製造方法について説明する。
＜第１の製造方法＞
上述の電子デバイスの第１の製造方法を図２を用いて説明する。
第１の製造方法では、図２（ａ）のように、第２回路パターン５０が予め図１の形状に形成された基板１０を用意する。第２回路パターン５０の形成方法としては従来の方法を用いることができる。例えば、金属薄膜を基板１０上に形成した後、エッチングにより図１の形状のパターニングすることにより第２回路パターンを形成したものを用いることができる。また、導電性粒子が分散された溶液を基板１０上に印刷することにより、第２回路パターン５０の形状の塗膜を形成した後、熱のみもしくは熱と圧力をかけて導電性粒子を焼結して第２回路パターン５０を形成したものを用いることができる。
つぎに、第１回路パターンを形成するため、上述した導電性ナノ粒子と、上記絶縁材料とが溶媒に分散された溶液、もしくは、上記絶縁材料の層で被覆された上記導電性ナノ粒子が溶媒に分散された溶液を用意する。溶媒としては、有機溶媒や水を用いることができる。
図２（ｂ）のように、上記溶液を、基板１０表面の領域２０内に所望の形状で塗布する。塗布された溶液は、図２（ｃ）のように、基板１０上で表面が平滑になり、塗膜（膜４１）を形成する。膜４１の端部は、第２回路パターン５０の端部と重なるようにする。必要に応じて膜４１を加熱し、乾燥させる。膜４１内には、導電性ナノ粒子が分散され、導電性ナノ粒子の周囲は絶縁材料で覆われた状態である。よって、膜４１はこの段階では非導電性である。
つぎに、図２（ｄ）のように、膜４１に所望のパターンで光を照射し、光によって導電性ナノ粒子を焼結し、所定のパターンの導電性ナノ粒子層（第１回路パターン４０）を形成する。光は、第２回路パターン５０と重なる領域にも照射する。光照射により、導電性ナノ粒子は、その粒子を構成する材料のバルクの融点よりも低い温度で溶融する。導電性ナノ粒子の周囲の絶縁材料層は、光照射により蒸発するかもしくは軟化する。そのため、溶融した導電性ナノ粒子は、隣接する粒子と直接融合するか、もしくは、軟化した絶縁材料層を突き破って隣接する粒子と融合する。これにより、導電性ナノ粒子同士を焼結することができ、光照射した領域が、電気導電性の第１回路パターン４０となる。これにより、図２（ｅ）のように、一対の第１回路パターン４０を形成する。なお、光照射後の導電性ナノ粒子は、粒子同士が結合しているが、ある程度粒子形状を保っている。
図２（ｄ）の工程で照射する光の波長は、照射する光は、紫外、可視、赤外いずれの波長の光であってもよいが、膜４１に含まれる導電性ナノ粒子に吸収される波長を選択して用いる。光を照射する所望のパターン（第１回路パターン４０）は、開口を有するマスクに光を通すことにより形成することができる。導電性ナノ粒子として、Ａｇ、Ｃｕ、Ａｕ、Ｐｄなどを用いた場合、例えば４００〜６００ｎｍの可視光を用いることができる。また、第１回路パターン４０の配線幅よりも小さい照射径に集光した光ビームを用い、光ビームを膜４１上の所望のパターンに走査させてもよい。
光を照射していない膜４１の領域は、焼結が生じないため、非導電性のまま残る。非導電性の膜４１は、この後の工程で除去してもよい。例えば、有機溶媒等を用いて膜４１を除去することが可能である。
つぎに、図２（ｆ）のように、第１回路パターン４０に、バンプ４２やはんだボール等を必要に応じて搭載する。
図２（ｇ）のように、電子部品３０を、その電極３１が第１回路パターン４０と一致するように位置合わせして搭載する。バンプ４２等を配置した場合には、バンプ４２の位置が電子部品３０の電極３１の位置と一致するように位置合わせする。その後、加熱または超音波を印加して、電子部品３０の電極３１を第１回路パターン４０とを接続し、電子部品３０を固定する。
以上の工程により、所望のパターンの微細な第１回路パターン４０を、塗布と光照射という簡単な工程で形成できる。しかも、厚膜の第２回路パターン５０と連結して形成することができる。よって、低抵抗の厚膜の第２回路パターン５０から大きな電流を第１回路パターン４０を介して電子部品３０に供給することができる。
＜第２の製造方法＞
第２の製造方法を図３を用いて説明する。
第２の製造方法は、第１の製造方法と同様であるが、図２（ｂ）の工程で、導電性ナノ粒子と絶縁材料とが溶媒に分散された溶液、もしくは、絶縁材料の層で被覆された上記導電性ナノ粒子が溶媒に分散された溶液を基板１０上に塗布する際に、印刷手法を用いて、第１回路パターン４０の形状に塗膜を形成する。印刷手法としては、インクジェット印刷やフレキソ印刷、グラビアオフセット印刷等を用いることができる。
図２（ｄ）の工程では、印刷により形成した第１回路パターン４０の塗膜全体に光を照射して焼結させ、第１回路パターン４０を形成する。
他の工程は、第１の製造方法と同様であるので説明を省略する。
第２の製造方法では、光照射工程で光を所望のパターンに照射する必要がなく、光照射工程が容易になる。また、図３（ａ），（ｂ）に示すように、第１回路パターン４０の周囲に非導電性の膜４１が形成されないという利点がある。
＜第３の製造方法＞
第３の製造方法を図４（ａ）〜（ｈ）を用いて説明する。
第３の製造方法では、基板１０として光を透過する基板を用い、基板の裏面側から光を照射して第１回路パターン４０を形成する。
まず、図４（ａ）のように、第２回路パターン５０が予め図１の形状に形成された基板１０を用意する。基板１０は、第１回路パターン４０を形成するための照射光の少なくとも一部を透過する材料から構成される。つぎに、導電性ナノ粒子と、上記絶縁材料とが溶媒に分散された溶液、もしくは、上記絶縁材料の層で被覆された上記導電性ナノ粒子が溶媒に分散された溶液を、図４（ｂ）のように、基板１０表面の領域２０内に所望の形状で塗布する。塗布された溶液は、図４（ｃ）のように、基板１０上で表面が平滑になり、塗膜（膜４１）を形成する。膜４１の端部は、第２回路パターン５０の端部と連続するようにする。必要に応じて膜４１を加熱し、乾燥させる。膜４１内には、導電性ナノ粒子が分散され、導電性ナノ粒子の周囲は絶縁材料で覆われた状態である。よって、膜４１は非導電性である。
つぎに、図４（ｄ）のように、電子部品３０を膜４１の所定の位置に位置合わせして搭載し、図４（ｅ）のように、電子部品３０の電極３１を膜４１に密着させる。
つぎに、図４（ｆ）のように、基板１０の裏面側から膜４１に所望のパターンで光を照射し、光によって導電性ナノ粒子を焼結して、所望のパターンの導電性ナノ粒子層（第１回路パターン４０）を形成する。光は、第２回路パターン５０と重なる領域にも照射する。これにより、図４（ｇ）のように、第２回路パターンと連続した一対の第１回路パターン４０を形成する。
図４（ｆ）の工程で照射する光は、膜４１に含まれる導電性ナノ粒子に吸収される波長を含む。また、導電性ナノ粒子に吸収される波長を含む照射光の少なくとも一部は基板１０を透過する。
導電性ナノ粒子は、焼結時に溶融するため、電子部品３０の電極３１とも結合し、第１回路パターン４０と電極３１とを固着することができる。電極３１は、第１回路パターン４０と直接接合され、第１の製造方法による電子デバイスのようにバンプ４２を介していない。
照射する光の波長は、膜４１に含まれる導電性ナノ粒子に吸収される波長であって、基板１０に吸収されない波長を選択して用いる。光を照射する所定のパターンは、所定のパターンの形状に開口を有するマスクを通して光を照射することにより形成することができる。また、所定のパターンよりも小さい照射径に集光した光ビームを用い、光ビームを膜４１上で所定のパターンに走査させることにより、所定のパターンのみに光を照射することも可能である。
光を照射していない膜４１の領域は、焼結が生じないため、非導電性のまま残る。非導電性の膜４１は、この後の工程で除去してもよい。例えば、有機溶媒等を用いて膜４１を除去することが可能である。
これにより、図４（ｈ）に基板１０を裏面から見た図を示すように、電子部品３０を搭載した状態で、電子部品３０の電極３１と第２回路パターン５０とを接続する第１回路パターン４０を形成することができる。第１回路パターン４０と電子部品３０の接合は、第１回路パターン４０の形成と同時に行われる。
第３の製造方法は、電子部品３０を搭載した状態で光照射を行うため、搭載後の電極３１の位置を基準としたパターンで光照射を行うことができる。そのため電子部品３０の電極３１と第１回路パターン４０との接合は確実に高い精度で得られる。
また、予め形成された回路パターン上へ電子部品を接合する場合と比較して、搭載ずれ、接合材供給ずれなどの各種誤差がなく、これにより形成する回路パターン（第１回路パターン４０）も高精細とすることができる。
なお、上記説明では、第１回路パターン４０を形成するために図４（ｂ）、（ｃ）の工程で形成する膜４１の形成領域を、一対の第１回路パターン４０の両方を含む一つの領域としたが（図４（ｈ）参照）、一対の第１回路パターン４０をそれぞれ含む二つの領域に分けて形成してもよい。
＜第４の製造方法＞
第４の製造方法では、第２回路パターン５０を光照射により形成する。
まず、基板１０を用意する。
つぎに、導電性ナノ粒子と、導電性マイクロ粒子と、絶縁材料とが溶媒に分散された溶液、もしくは、絶縁材料の層で被覆された導電性ナノ粒子および導電性マイクロ粒子が溶媒に分散された溶液を用意する。溶媒としては、有機溶媒や水を用いることができる。
上記溶液を、基板１０表面の、第２回路パターン５０を形成すべき領域に所望の形状で塗布する。塗布された溶液は、塗膜を形成する。必要に応じて塗膜を加熱し、乾燥させる。塗膜内には、導電性ナノ粒子と導電性マイクロ粒子とが分散され、各粒子の周囲は絶縁材料で覆われた状態である。よって、この状態では塗膜は非導電性である。
つぎに、塗膜に、第２回路パターン５０の形状に光を照射する。光によって導電性ナノ粒子が導電性マイクロ粒子よりも低温で溶融し、隣接する導電性ナノ粒子および導電性マイクロ粒子と融合する。このように、ナノ粒子を起点として焼結が生じるため、バルクよりも低温焼結が可能である。また、塗膜の厚み方向の所望の範囲のみに焼結を生じさせることも可能である。これにより、所望の形状の第２回路パターン５０を形成することができる。
照射する光の波長は、塗膜に含まれる導電性ナノ粒子および導電性マイクロ粒子に吸収される波長を選択して用いる。光を照射する第２回路パターン５０の形状は、所定の開口を有するマスクにより形成することができる。また、第２回路パターン５０の配線幅よりも小さい照射径に集光した光ビームを用い、光ビームを走査させることにより、第２回路パターン５０のみに光を照射することも可能である。
光を照射していない塗膜の領域は、焼結が生じないため、非導電性のまま残る。
なお、光を照射する工程は、基板１０が光を透過する基板である場合には、図４（ｆ）の工程と同様に裏面から行うことができる。
また、上述した製造方法では、第２回路パターン５０となる領域よりも広い範囲に塗膜を形成し、第２回路パターン５０となる領域のみに光を照射する方法を説明したが、印刷手法を用いて、第２回路パターン５０の形状に、導電粒子が分散された溶液を印刷して塗膜を形成してもよい。この場合、印刷により形成した塗膜の全体に光を照射することにより、第２回路パターン５０を形成することができる。
上記工程により、第２回路パターンを形成した後、第１〜第３の製造方法のいずれかを行って電子デバイスを製造する。
＜第５の製造方法＞
第４の製造方法では、基板１０上に第２回路パターン５０を形成した後で、第１〜第３の製造方法のいずれかを行う方法について説明したが、第５の製造方法では、第４の製造方法により第２回路パターン５０となる塗膜までを形成した後、光照射を行わないまま、第１〜第３の製造方法を行って、第１回路パターン４０となる膜４１までを形成する。
そして、第２回路パターン５０と第１回路パターン４０の光焼結を連続して、または同時に行う。ただし、第２回路パターン５０となる領域には、第２回路パターン５０の塗膜の導電性粒子が吸収する波長の光を照射し、第１回路パターン４０となる領域には膜４１の導電性ナノ粒子が吸収する波長の光を照射する。また、照射する光の強度も、第２回路パターン５０および第１回路パターン４０のそれぞれに焼結を生じさせることができる強度に調整する。
その後、第１〜第３の製造方法を行って電子デバイスを完成させる。
このように、第２回路パターン５０と第１回路パターン４０の光照射による焼結を連続または同時に行うことにより、全体の製造工程における光照射の工程を一度に行うことができるため、製造効率が向上する。
なお、第４の製造方法において、第２回路パターン５０の形成工程と、第１回路パターン４０の形成工程の順番を入れ替え、第１回路パターン４０の形成後に、第２回路パターン５０を形成してもよい。同様に、第５実施形態において、第２回路パターン５０の塗膜形成と、第１回路パターン４０の膜４１の形成の順番を入れ替え、第１回路パターン４０の膜４１を形成した後、第２回路パターン５０の塗膜を形成してもよい。その後、両回路パターンの光照射を連続または同時に行う。
また、基板１０を湾曲させる場合には、第１〜第３の製造方法では、第２回路パターン５０の断線や線細りを防止するために、第２回路パターン５０の形成前に基板１０を湾曲させておくことが望ましい。また、第４〜第５の製造方法では、最初の光照射工程の前までに基板１０を湾曲させれば、第１および第２の回路パターンの断線や線細りを防ぐことができる。
上述してきた本実施形態の電子デバイスは、第１回路パターン４０を光照射により形成することができるため、高密度な配線が実現でき、高密度実装化が可能になる。また、第１回路パターン４０に厚膜の第２回路パターン５０を連結したことにより、低抵抗な第２回路パターン５０により大きな電流を電子部品３０に供給することができ、搭載可能な電子部品３０の数および種類が広がるという効果が得られる。
よって、本実施形態によれば、種々の電子部品を高密度に基板１０に搭載しつつ、少ない製造工程で一括して実装して、電子デバイスを製造できる。しかも、光照射により、回路パターンを容易に変更できるため、設計変更にも容易に対応することができる。
また、第２回路パターン５０を光照射により形成することも可能であり、その場合には、製造工程の簡素化が可能である。
本実施形態の電子デバイスは、電子部品を基板に搭載したデバイスであればどのようなものでも適用可能である。例えば、自動車のインストルメント・パネル（計器表示盤）やゲーム機の表示部等に適用できる。また、基板を湾曲させることができるため、ウエアラブル（体に装着可能な）な電子デバイス（メガネ、時計、ディスプレイ、医療機器等）や、湾曲したディスプレイに適用可能である。
１０・・・基板、２０・・・電子部品搭載のための領域、３０・・・電子部品、４０・・・第１回路パターン、４１・・・膜、４２・・・バンプ、５０・・・第２回路パターン、６０・・・電源

Claims (9)

  1. 基板と、前記基板に設けられた、電子部品を搭載するための領域と、前記領域内に配置され、前記電子部品と電気的に接続される第１回路パターンと、前記第１回路パターンに接続されて、前記領域の外側から前記第１回路パターンに電流を供給する第２回路パターンと、前記領域に搭載され、前記第１回路パターンに接続された電子部品とを有し、
    前記第１回路パターンの一部または全部は、粒径が１μｍ未満である導電性ナノサイズ粒子を焼結した層によって構成され、
    前記第２回路パターンは、前記第１回路パターンよりも厚さが大きいことを特徴とする電子デバイス。
  2. 請求項１に記載の電子デバイスであって、前記第２回路パターンの一部または全部は、導電性粒子を焼結した層によって構成され、前記導電性粒子は、粒径が１μｍ未満の導電性ナノサイズ粒子と、粒径１μｍ以上の導電性マイクロサイズ粒子とを含むことを特徴とする電子デバイス。
  3. 請求項１または２に記載の電子デバイスであって、前記第１回路パターンは、前記導電性ナノサイズ粒子を焼結した層に連続する非導電性層を含み、前記非導電性層は、絶縁膜で被覆された導電性ナノサイズ粒子を含有することを特徴とする電子デバイス。
  4. 請求項１ないし３のいずれか１項に記載の電子デバイスであって、前記第１回路パターンの前記導電性ナノサイズ粒子を焼結した層の幅は、前記第２回路パターンよりも狭いことを特徴とする電子デバイス。
  5. 請求項３に記載の電子デバイスであって、前記第２回路パターンは、前記電子部品を搭載するための前記領域の両脇に配置され、
    前記第１回路パターンは、前記領域内に少なくとも一対配置され、一対の前記第１回路パターンは、前記領域の両脇の前記第２回路パターンとそれぞれ接続され、
    前記一対の第１回路パターンの間には、前記非導電性層が配置されていることを特徴とする電子デバイス。
  6. 粒径が１μｍ未満である導電性ナノサイズ粒子と絶縁材料とが分散された溶液、もしくは、絶縁材料層で被覆された前記導電性ナノサイズ粒子が分散された溶液を、基板表面に所望の形状で塗布し、膜を形成する第１工程と、
    前記膜に所定のパターンで光を照射し、前記光によって導電性ナノサイズ粒子を焼結し、前記所定のパターンの導電性ナノサイズ粒子層である第１回路パターンを形成する第２工程と、
    前記膜上に電子部品を搭載した後、前記電子部品の電極を前記導電性ナノサイズ粒子層に接続する第３工程と、
    前記基板表面に、前記第１回路パターンと連続する、第２回路パターンを形成する第４工程と、を有し、
    前記第２回路パターンは、前記第１回路パターンより厚い膜厚で形成されることを特徴とする電子デバイスの製造方法。
  7. 請求項６に記載の電子デバイス製造方法であって、前記基板として光を透過する基板を用い、
    前記第４工程は、粒径が１μｍ未満である導電性ナノサイズ粒子と、粒径が１μｍ以上である導電性マイクロサイズ粒子と、絶縁材料とが分散された溶液、もしくは、絶縁材料層でそれぞれ被覆された前記導電性ナノサイズ粒子および前記導電性マイクロサイズ粒子が分散された溶液を、前記基板の表面に所望の形状で塗布し、前記絶縁材料で被覆された前記導電性ナノサイズ粒子と前記導電性マイクロサイズ粒子の第２の膜を形成する第４−１工程と、
    前記第２の膜に、前記基板の裏面側から、前記第２の膜に所定のパターンで光を照射して、前記光によって導電性ナノサイズ粒子と導電性マイクロサイズ粒子とを焼結し、第２回路パターンを形成する第４−２工程とを有することを特徴とする電子デバイスの製造方法。
  8. 請求項６または７に記載の電子デバイス製造方法であって、前記基板として光を透過する基板を用い、
    前記第２工程では、前記光を基板の裏面側から、前記基板を通して前記膜に照射することを特徴とする電子デバイスの製造方法。
  9. 基板と、前記基板に設けられた、電子部品を搭載するための領域と、前記領域内に配置され、前記電子部品と電気的に接続される第１回路パターンと、前記第１回路パターンに接続されて、前記領域の外側から前記第１回路パターンに電流を供給する第２回路パターンとを有し、
    前記第１回路パターンの一部または全部は、粒径が１μｍ未満である導電性ナノサイズ粒子を焼結した層によって構成され、
    前記第２回路パターンは、前記第１回路パターンよりも厚さが大きいことを特徴とする回路基板。
JP2015063313A 2015-03-25 2015-03-25 電子デバイスの製造方法 Active JP6630053B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015063313A JP6630053B2 (ja) 2015-03-25 2015-03-25 電子デバイスの製造方法
PCT/JP2016/058525 WO2016152725A1 (ja) 2015-03-25 2016-03-17 電子デバイス、その製造方法、および、回路基板
CN201680016340.0A CN107409466A (zh) 2015-03-25 2016-03-17 电子器件及其制造方法以及电路基板
US15/560,439 US10383214B2 (en) 2015-03-25 2016-03-17 Electronic device, method for producing same, and circuit substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015063313A JP6630053B2 (ja) 2015-03-25 2015-03-25 電子デバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019218847A Division JP2020039002A (ja) 2019-12-03 2019-12-03 電子デバイス

Publications (2)

Publication Number Publication Date
JP2016184618A true JP2016184618A (ja) 2016-10-20
JP6630053B2 JP6630053B2 (ja) 2020-01-15

Family

ID=56977436

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015063313A Active JP6630053B2 (ja) 2015-03-25 2015-03-25 電子デバイスの製造方法

Country Status (4)

Country Link
US (1) US10383214B2 (ja)
JP (1) JP6630053B2 (ja)
CN (1) CN107409466A (ja)
WO (1) WO2016152725A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049982A (ja) * 2016-09-23 2018-03-29 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイス
JP2019009234A (ja) * 2017-06-22 2019-01-17 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイスの製造装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6473361B2 (ja) 2015-03-25 2019-02-20 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイス
CN110301041B (zh) * 2017-02-17 2023-07-04 株式会社村田制作所 电路模块以及电路模块的制造方法
JP7145334B2 (ja) * 2019-07-30 2022-09-30 株式会社Fuji ３次元積層造形による電子回路製造方法
DE102020121033B4 (de) * 2020-08-10 2024-08-29 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung, Leistungshalbleitermodul damit und Verfahren zur Herstellung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244094A (ja) * 1985-04-22 1986-10-30 株式会社東芝 多層配線板の製造方法
WO2004103043A1 (ja) * 2003-05-16 2004-11-25 Harima Chemicals, Inc. 銅微粒子焼結体型の微細形状導電体の形成方法、該方法を応用した銅微細配線ならびに銅薄膜の形成方法
JP2006032916A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 配線基板、及び半導体装置、並びにその作製方法
JP2006165517A (ja) * 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49121171A (ja) 1973-03-28 1974-11-19
JPH0320907A (ja) 1989-06-16 1991-01-29 Kawasaki Steel Corp 導電ペースト
EP0688047A1 (en) * 1994-06-13 1995-12-20 Mitsubishi Materials Corporation Aluminium nitride substrate and method of producing the same
US6344271B1 (en) 1998-11-06 2002-02-05 Nanoenergy Corporation Materials and products using nanostructured non-stoichiometric substances
JP3791085B2 (ja) 1997-01-16 2006-06-28 松下電器産業株式会社 抵抗体ペースト及びそれを用いた抵抗器及びその製造方法
US7294366B2 (en) 1998-09-30 2007-11-13 Optomec Design Company Laser processing for heat-sensitive mesoscale deposition
US8110247B2 (en) 1998-09-30 2012-02-07 Optomec Design Company Laser processing for heat-sensitive mesoscale deposition of oxygen-sensitive materials
US7524528B2 (en) 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
US20030108664A1 (en) 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
WO2003035279A1 (en) 2001-10-19 2003-05-01 Superior Micropowders Llc Tape compositions for the deposition of electronic features
US7553512B2 (en) 2001-11-02 2009-06-30 Cabot Corporation Method for fabricating an inorganic resistor
WO2004008423A1 (en) 2002-07-12 2004-01-22 Sharp Kabushiki Kaisha Wiring structure, display apparatus, and active device substrate
CN100488339C (zh) * 2003-05-16 2009-05-13 播磨化成株式会社 形成微细铜颗粒烧结产物类的微细形状导电体的方法
US9006296B2 (en) * 2003-09-12 2015-04-14 Harima Chemicals, Inc. Metal nanoparticle dispersion usable for ejection in the form of fine droplets to be applied in the layered shape
US7462514B2 (en) 2004-03-03 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same, liquid crystal television, and EL television
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
CN100546431C (zh) * 2004-11-11 2009-09-30 夏普株式会社 柔性布线基板及其制造方法、半导体装置和电子设备
US8334464B2 (en) 2005-01-14 2012-12-18 Cabot Corporation Optimized multi-layer printing of electronics and displays
WO2006076603A2 (en) 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
JP2007129007A (ja) 2005-11-02 2007-05-24 Hitachi Ltd 有機半導体膜を有する半導体装置の製造方法
US20070154634A1 (en) 2005-12-15 2007-07-05 Optomec Design Company Method and Apparatus for Low-Temperature Plasma Sintering
US20070279182A1 (en) 2006-05-31 2007-12-06 Cabot Corporation Printed resistors and processes for forming same
JP2008041960A (ja) 2006-08-07 2008-02-21 Nissan Chem Ind Ltd 電子回路部品の製造方法
JP5181587B2 (ja) 2006-09-29 2013-04-10 大日本印刷株式会社 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
GB0620955D0 (en) 2006-10-20 2006-11-29 Speakman Stuart P Methods and apparatus for the manufacture of microstructures
JP4965989B2 (ja) 2006-12-19 2012-07-04 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
US10231344B2 (en) 2007-05-18 2019-03-12 Applied Nanotech Holdings, Inc. Metallic ink
US8404160B2 (en) 2007-05-18 2013-03-26 Applied Nanotech Holdings, Inc. Metallic ink
US7722422B2 (en) 2007-05-21 2010-05-25 Global Oled Technology Llc Device and method for improved power distribution for a transparent electrode
US20100000762A1 (en) 2008-07-02 2010-01-07 Applied Nanotech Holdings, Inc. Metallic pastes and inks
US9030724B2 (en) 2008-07-03 2015-05-12 Chromera, Inc. Flexible and printable electrooptic devices
JP5503132B2 (ja) 2008-10-29 2014-05-28 三ツ星ベルト株式会社 抵抗体ペースト及び抵抗器
US20110293851A1 (en) * 2009-02-02 2011-12-01 Bollstroem Roger Method for creating a substrate for printed or coated functionality, substrate, functional device and its use
JP5531843B2 (ja) 2009-07-31 2014-06-25 大日本印刷株式会社 正孔注入輸送層用デバイス材料、正孔注入輸送層形成用インク、正孔注入輸送層を有するデバイス、及びその製造方法
KR101707260B1 (ko) 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20120055013A1 (en) 2010-07-13 2012-03-08 Féinics AmaTech Nominee Limited Forming microstructures and antennas for transponders
US9812621B2 (en) 2011-08-01 2017-11-07 Shikoku Instrumentation Co., Ltd. Semiconductor device and fabrication method for same
WO2013018504A1 (ja) * 2011-08-04 2013-02-07 三菱電機株式会社 半導体装置とその製造方法
JP5719740B2 (ja) * 2011-09-30 2015-05-20 株式会社日立製作所 配線材料および、それを用いた半導体モジュール
KR101284595B1 (ko) 2011-12-23 2013-07-15 한국생산기술연구원 멀티 터치용 터치 스크린 패널 및 그 제조 방법
JP5976684B2 (ja) 2012-01-20 2016-08-24 Ｄｏｗａエレクトロニクス株式会社 接合材およびそれを用いた接合方法
WO2014006787A1 (ja) * 2012-07-04 2014-01-09 パナソニック株式会社 電子部品実装構造体、ｉｃカード、ｃｏｆパッケージ
JP2014017364A (ja) 2012-07-09 2014-01-30 Panasonic Corp 部品実装基板の製造システム、および製造方法
CN104205301B (zh) * 2012-08-17 2017-10-10 富士电机株式会社 电子元器件及电子元器件的制造方法
JP2014075461A (ja) 2012-10-04 2014-04-24 Ricoh Co Ltd 導電性配線及び導電性配線作製方法
LU92270B1 (en) 2013-08-22 2015-02-23 Iee Sarl Foil heater eg for a heating panel
JP5955300B2 (ja) * 2013-11-13 2016-07-20 田中貴金属工業株式会社 貫通電極を用いた多層基板の製造方法
US20150197063A1 (en) 2014-01-12 2015-07-16 Zohar SHINAR Device, method, and system of three-dimensional printing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244094A (ja) * 1985-04-22 1986-10-30 株式会社東芝 多層配線板の製造方法
WO2004103043A1 (ja) * 2003-05-16 2004-11-25 Harima Chemicals, Inc. 銅微粒子焼結体型の微細形状導電体の形成方法、該方法を応用した銅微細配線ならびに銅薄膜の形成方法
JP2006032916A (ja) * 2004-06-14 2006-02-02 Semiconductor Energy Lab Co Ltd 配線基板、及び半導体装置、並びにその作製方法
JP2006165517A (ja) * 2004-11-11 2006-06-22 Sharp Corp フレキシブル配線基板、それを用いた半導体装置および電子機器、並びにフレキシブル配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049982A (ja) * 2016-09-23 2018-03-29 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイス
JP2019009234A (ja) * 2017-06-22 2019-01-17 スタンレー電気株式会社 電子デバイスの製造方法、および、電子デバイスの製造装置
JP7002230B2 (ja) 2017-06-22 2022-01-20 スタンレー電気株式会社 電子デバイスの製造方法

Also Published As

Publication number Publication date
CN107409466A (zh) 2017-11-28
JP6630053B2 (ja) 2020-01-15
US20180070440A1 (en) 2018-03-08
WO2016152725A1 (ja) 2016-09-29
US10383214B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
JP6473361B2 (ja) 電子デバイスの製造方法、および、電子デバイス
WO2016152725A1 (ja) 電子デバイス、その製造方法、および、回路基板
JP6491032B2 (ja) 抵抗器の製造方法、および、抵抗器
US10312223B2 (en) Semiconductor light-emitting device and method for producing the same
US10932373B2 (en) Circuit board, electronic circuit device, and production method of circuit board
US9870072B2 (en) Touch device structure having through holes
TW201247069A (en) Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate
JP6771346B2 (ja) 電子デバイスの製造方法、および、電子デバイス
CN107871810B (zh) 显示装置
WO2016170902A1 (ja) 電子デバイスの製造方法、電子デバイス、回路基板の製造方法、および、回路基板
WO2016170901A1 (ja) 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス
JP2014075461A (ja) 導電性配線及び導電性配線作製方法
JP2020039002A (ja) 電子デバイス
US10912201B2 (en) Electronic device and production method thereof
JP5846594B1 (ja) 配線形成方法
US11355684B2 (en) Multilayer circuit substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191206

R150 Certificate of patent or registration of utility model

Ref document number: 6630053

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250