JP2016174061A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016174061A JP2016174061A JP2015052848A JP2015052848A JP2016174061A JP 2016174061 A JP2016174061 A JP 2016174061A JP 2015052848 A JP2015052848 A JP 2015052848A JP 2015052848 A JP2015052848 A JP 2015052848A JP 2016174061 A JP2016174061 A JP 2016174061A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive sheet
- semiconductor device
- pressure
- recess
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】実施形態は、製造プロセスの簡略化および低コスト化が可能な半導体装置の製造方法を提供する。【解決手段】実施形態に係る半導体装置の製造方法は、第1半導体チップと、前記第1半導体チップ上にマウントされた前記第1半導体チップよりも小さい第2半導体チップと、を含む積層体を形成し、表面に凹部を形成された基板の前記表面および前記凹部の開口を粘着シートで覆い、前記粘着シートを前記凹部の内側に窪ませて空間を形成し、前記第2半導体チップを前記空間に収容させつつ前記粘着シートを介して前記積層体を前記基板上に固定し、前記基板上の前記積層体を樹脂で覆い、前記積層体を前記粘着シートから分離する。【選択図】図1
Description
実施形態は、半導体装置の製造方法に関する。
半導体装置の小型化、高集積化を実現するために、1つのパッケージ内に複数の半導体チップを積層し、樹脂等で封止した積層型半導体装置がある。しかしながら、このような半導体装置は、その製造過程が複雑であり、製造コストも高い。
実施形態は、製造プロセスの簡略化および低コスト化が可能な半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、第1半導体チップと、前記第1半導体チップ上にマウントされた前記第1半導体チップよりも小さい第2半導体チップと、を含む積層体を形成し、表面に凹部を形成された基板の前記表面および前記凹部の開口を粘着シートで覆い、前記粘着シートを前記凹部の内側に窪ませて空間を形成し、前記第2半導体チップを前記空間に収容させつつ前記粘着シートを介して前記積層体を前記基板上に固定し、前記基板上の前記積層体を樹脂で覆い、前記積層体を前記粘着シートから分離する。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。
図1は、実施形態に係る半導体装置1を示す模式断面図である。半導体装置1は、例えば、不揮発性記憶装置であり、複数のメモリチップと、それらを制御するロジックチップと、を積層した構造を有する。
半導体装置1は、積層体10を備える。積層体10は、複数の第1半導体チップ(以下、メモリチップ12)と、第2半導体チップ(以下、ロジックチップ14)と、を含む。メモリチップ12は、データを格納する。ロジックチップ14は、メモリチップ12へのデータの書き込みやメモリチップ12からのデータの読み出しを制御する。
積層体10は、複数のメモリチップ12をZ方向に積層したメモリ部15を含む。メモリ部15は、Z方向において、第1面15aと、第2面15bと、を有する。図1において、第1面15aは、メモリ部15の上面であり、第2面15bは、メモリ部の下面である。メモリチップ12は、基板16の上に積層される。そして、図1に示すように、第2面15bを下にして実装される。
ロジックチップ14は、マウントパッド18、19を介して第2面15bの上にマウントされる。ロジックチップ14は、例えば、ハンダバンプ16を介してマウントパッド18および19の上にマウントされる。さらに、ロジックチップ14とマウントパッド18、19の間、および、ロジックチップ14とメモリチップ12との間には、アンダーフィル17が充填される。また、ロジックチップ14は、図示しない配線を介して各メモリチップ12に電気的に接続される。
半導体装置1は、メモリ部15の第1面15aおよびその側面を覆う樹脂20と、第2面15bとロジックチップ14とを覆う樹脂層30と、樹脂層30を覆うソルダーレジスト32と、を備える。樹脂層30の下面30aには、複数のハンダバンプ40が設けられる。ハンダバンプ40は、金属パッド31、33を介して下面30aの上に設けられる。ソルダーレジスト32は、樹脂層30上において金属パッド31および33の周りを覆う。ソルダーレジスト32は、樹脂層30を保護すると共に、ハンダバンプ40の広がりを抑制し、金属パッド間の短絡を防ぐ。金属パッド31、33は、それぞれマウントパッド18、19に電気的に接続される。すなわち、ロジックチップ14は、複数のハンダバンプ40を介して外部回路に接続される。
次に、図2〜図4を参照して、実施形態に係る半導体装置1の製造方法を説明する。図2(a)〜図4(c)は、半導体装置1の製造過程を順に示す模式断面図である。
本実施形態では、例えば、積層体10を一時的に保持するために支持基板50を用いる。支持基板50としては、例えば、紫外線を透過するガラス基板を用いることができる。図2(a)に示すように、支持基板50の表面50a側に複数の凹部52を形成する。また、凹部52を予め成形した基板を用いても良い。さらに、支持基板50の表面50aに粘着シート60を貼り付け、凹部52の開口を覆う。
粘着シート60は、例えば、大気圧よりも低い圧力の環境下で、支持基板50に貼り付ける。また、粘着シート60には、例えば、紫外線硬化型シートを用いる。粘着シート60は、その両面に粘着層を有する。
図2(b)に示すように、粘着シート60の一部62を凹部52の内側に窪ませた空間65を形成する。空間65は、例えば、大気圧よりも低圧(第1の圧力)の環境下で粘着シート60を貼り付けた支持基板50を大気圧(第2の圧力)の環境に戻すことにより形成される。すなわち、空間65は、凹部52の内圧(内側の圧力)と、凹部52の外圧(外側の圧力)と、の圧力差により粘着シート60が凹部52の内側に窪むことにより形成される。したがって、凹部52の外側の圧力は、必ずしも大気圧である必要はない。
図2(c)に示すように、粘着シート60を介して積層体10を支持基板50の上に固定する。この段階で、ロジックチップ14は、メモリ部15の上にマウントされている。そして、ロジックチップ14とメモリ部15との間には、アンダーフィル17が充填されている。積層体10は、ロジックチップ14が空間65の内部に収容されるように配置される。これにより、メモリ部15の第2面15bを粘着シート60に密着させることができる。
図3(a)に示すように、支持基板50の上に固定された積層体10を樹脂20で覆う。樹脂20は、例えば、エポキシ樹脂である。樹脂20は、メモリ部15の第1面15aと、その側面を覆う。メモリ部15の第2面15bは、粘着シート60に密着する。したがって、メモリ部15と、粘着シート60と、の間に樹脂20が侵入することを防ぐことができる。
図3(b)に示すように、積層体10および樹脂20を支持基板50から分離する。例えば、粘着シート60に、支持基板50側から紫外線を照射する。これにより、粘着シート80の粘着層が硬化し、その粘着力を失う。したがって、積層体10および樹脂20を、粘着シート60から分離することができる。つまり、積層体10および樹脂20を、支持基板50から分離することができる。
図4(a)に示すように、積層体10の第2面15bおよびロジックチップ14を覆う樹脂層30を形成する。図4(a)〜図4(c)は、メモリ部15の第1面15aを下面とし、第2面15bを上面とした配置を表している。
続いて、樹脂層30を選択的に除去し、マウントパッド18、19に連通するコンタクトホール35を形成する。樹脂層30は、例えば、エポキシ樹脂を含む。
図4(b)に示すように、樹脂層30の上にソルダーレジスト32および金属パッド31、33を形成する。金属パッド31、33は、それぞれコンタクトホール35の内部に設けられた部分を有し、マウントパッド18、19に電気的に接続される。金属パッド31、33には、例えば、銅(Cu)を用いる。そして、金属パッド31、33の表面には、例えば、ニッケル/金(Ni/Au)メッキが施される。
図4(c)に示すように、金属パッド31、33の上に、それぞれハンダバンプ40を形成する。ハンダバンプ40は、金属パッド31、33の上に、例えば、印刷法などを用いてクレームハンダを選択的に形成した後、リフローにより半球状に成形する。続いて、隣り合うメモリ部15の間において、樹脂20および樹脂層30を分断することにより半導体装置1を完成させる。
次に、図5〜図6を参照して、比較例に係る半導体装置2の製造方法を説明する。図5(a)〜図6(c)は、半導体装置2の製造過程を順に示す模式断面図である。
図5(a)に示すように、支持基板70の表面に粘着シート80を貼り付け、半導体装置2のメモリ部15をその上に固定する。メモリ部15は、基板16の上に積層された複数のメモリチップ12を含む。メモリ部15は、基板16側の第1面15aと、その反対側の第2面15bと、を有する。メモリ部15は、第2面15b上にマウントパッド18および19を有する。
粘着シート80は、その両面に粘着層を有する。そして、図5(a)に示すように、メモリ部15は、第2面15bを粘着シート80に接触させた状態で固定される。粘着シート80は、例えば、熱剥離型シートである。また、紫外線硬化型シートを用いても良い。
図5(b)に示すように、メモリ部15の第1面15aおよび側面を樹脂20により覆う。次に、メモリ部15および樹脂20を支持基板70から分離する。例えば、粘着シート80が熱剥離型の場合、支持基板70を加熱することにより粘着シート80の粘着力を低下させる。これにより、粘着シート80は、その粘着力を失い、メモリ部15および樹脂20を粘着シート80との界面において分離することができる。つまり、メモリ部15および樹脂20を、粘着シート80から分離することができる。熱剥離型の粘着シートを用いる場合、支持基板70には、例えば、熱伝導率が大きいステンレス板を用いることが好ましい。紫外線硬化型シートを用いる場合、支持基板70には、紫外線を透過する透明基板を用いる。
図5(c)に示すように、メモリ部15の第2面15b上に樹脂層30を形成する。さらに、樹脂層30を選択的に除去し、コンタクトホール35を形成する。コンタクトホール35は、マウントパッド18および19にそれぞれ連通する。なお、図5(c)〜図6(c)は、メモリ部15の第2面15bが上面となり、第1面15aが下面となる配置を表している。
図6(a)に示すように、樹脂層30の上に金属パッド31、33を形成する。金属パッド31、33は、コンタクトホール35中に設けられた部分を介してマウントパッド18および19に電気的に接続される。さらに、樹脂層30を選択的に除去し、凹部37を形成する。凹部37の底面には、マウントパッド18、19を露出させる。
図6(b)に示すように、ロジックチップ14をマウントパッド18、19の上にマウントする。ロジックチップ14は、凹部37の内部に収容される。その後、ロジックチップ14と、マウントパッド18、19と、の間にアンダーフィル17を充填する。この場合、アンダーフィル17の充填は、凹部37の内壁とロジックチップ14の側面との間の隙間を介して樹脂を注入する作業となるため、その難易度は高くなる。すなわち、ロジックチップ14の下の空間にアンダーフィル17を確実に充填することは、極めて困難である。
これに対し、実施形態では、アンダーフィル17は、メモリ部15の平坦な上面にマウントされたロジックチップ14の下に充填される。したがって、アンダーフィル17を充填する作業は容易で有り、ロジックチップ14の下の空間に確実に充填することができる。
図6(c)に示すように、ハンダバンプ40を、金属パッド31、33の上に形成する。続いて、隣り合うメモリ部15の間において、樹脂20および樹脂層30を分断することにより半導体装置2を完成させる。
上記の通り、比較例に係る半導体装置2では、支持基板70を除去した後に樹脂層30に凹部37を形成し、ロジックチップ14をマウントする。このため、樹脂層30を選択的に除去する工程が増える。また、ロジックチップ14をマウントする過程における熱により樹脂20および樹脂層30が変質する恐れもある。
これに対し、本実施形態では、樹脂20により封止される前に、メモリ部15の上にロジックチップ14をマウントする。このため、ロジックチップ14をマウントする際の熱により、樹脂20および樹脂層30が変質することはない。また、樹脂層30に凹部37を形成する工程を省くことができる。
さらに、比較例に係る半導体装置2では、ロジックチップ14は、樹脂層30に覆われない。したがって、例えば、ハンダバンプ40を形成する際の高温環境に晒される。また、ハンダバンプ40の数が多くなると、例えば、半導体装置2を回路基板に実装した後に、半導体装置2と回路基板の間にアンダーフィルを充填することが難しくなる。これに対し、本実施形態では、樹脂層30がロジックチップ14を覆うため、ハンダバンプ40を形成する際の高温雰囲気に直接晒されることがない。また、アンダーフィルを充填しなくてもロジックチップ14は樹脂層30に封じられており、半導体装置2の信頼性を向上させることができる。
さらに、比較例に係る半導体装置2の製造過程では、メモリ部15の第2面15bに設けられるマウントパッド18、19が粘着シート80に接する。例えば、マウントパッド18、19は、所定の厚さを有するため、その外縁にはメモリ部15との段差が生じる。このため、メモリ部15と粘着シート80の間に隙間が生じる場合がある。そして、メモリ部15を樹脂20で覆う際に、メモリ部15と粘着シート80の間に樹脂20が侵入する恐れがある。このような場合、支持基板70を除去した後に、メモリ部15の第2面15b上に樹脂20の一部が残る。このため、メモリ部15の第2面15bから樹脂20を除去する工程が加わる。本実施形態では、マウントパッド18、19を支持基板50の凹部52に収容することが可能であり、メモリ部15の第2面15bと粘着シート60を密着させることができる。これにより、樹脂20の侵入を防ぐことができる。
上記の説明では、粘着シート60として、紫外線硬化型シートを使用する例を示したが、実施形態はこれに限定されない。例えば、熱剥離型シートを用いても良い。しかしながら、積層体10および樹脂20を支持基板50から分離する際のダメージを低減するには、紫外線硬化型シートを用いることが好ましい。
また、ロジックチップ14を保持する方法は、上記の減圧下での粘着シートの貼り付けに限定されない。例えば、凹部52に代えて支持基板50の表面から裏面に貫通する孔を設け、粘着シート60を貼り付けた後、裏面側から貫通孔内を減圧する方法を用いても良い。
次に、図7を参照して、支持基板50に設けられる凹部52を説明する。図7(a)〜図7(c)は、凹部52のサイズと、ロジックチップ14を収容する空間65の関係を示す模式図である。
図7(a)は、支持基板50を示す上面図である。支持基板50の表面には、粘着シート60が貼り付けられ、凹部52には空間65が形成されている。図7(a)に示すように、凹部52は、四角形の開口52aを有する。
図7(b)は、図7(a)中に示すA−A線に沿った粘着シート60の断面を表わしている。横軸は、A−A線に沿った凹部52の中心からの距離である。縦軸は、支持基板50の表面からの深さ(mm)である。例えば、支持基板50の表面からの深さを0.1mmとした時のA−A線に沿った空間65の幅をWとする。
図7(c)は、凹部52の開口52aの一辺の長さLに対して空間65の幅Wを示すグラフである。例えば、一辺の長さLを、5mm、7mm、9mm、11mm、13mmとした時のWをプロットしている。これらのデータを最小二乗法により近似すると、一辺の長さLと空間65の幅Wは、次式(1)で表わされる。
W=1.495L−2.755 ・・・(1)
例えば、ロジックチップ14のチップサイズを5.07mm(X方向の幅)×5.07mm(Y方向の幅)×0.07mm(Z方向の厚さ)とする。式(1)によれば、ロジックチップ14の対角の長さに相当する空間65の幅Wは、L=6.63mmの時に得られる。ロジックチップ14のチップ厚は0.07mmであり、図7(b)に示す幅Wを規定する深さ(0.1mm)よりも薄い。したがって、ロジックチップ14は、L>6.63mmであれば空間65に収容することができる。
W=1.495L−2.755 ・・・(1)
例えば、ロジックチップ14のチップサイズを5.07mm(X方向の幅)×5.07mm(Y方向の幅)×0.07mm(Z方向の厚さ)とする。式(1)によれば、ロジックチップ14の対角の長さに相当する空間65の幅Wは、L=6.63mmの時に得られる。ロジックチップ14のチップ厚は0.07mmであり、図7(b)に示す幅Wを規定する深さ(0.1mm)よりも薄い。したがって、ロジックチップ14は、L>6.63mmであれば空間65に収容することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、2・・・半導体装置、 10・・・積層体、 12・・・メモリチップ、 14・・・ロジックチップ、 15・・・メモリ部、 15a・・・第1面、 15b・・・第2面、 16・・・基板、 18、19・・・マウントパッド、 20・・・樹脂、 30・・・樹脂層、 30a・・・下面、 31、33・・・金属パッド、 32・・・ソルダーレジスト、 35・・・コンタクトホール、 37、52・・・凹部、 40・・・ハンダバンプ、 50、70・・・支持基板、 50a・・・表面、 52a・・・開口、 60、80・・・粘着シート、 62・・・粘着シートの一部、 65・・・空間
Claims (5)
- 第1半導体チップと、前記第1半導体チップ上にマウントされた前記第1半導体チップよりも小さい第2半導体チップと、を含む積層体を形成し、
表面に凹部を形成された基板の前記表面および前記凹部の開口を粘着シートで覆い、前記粘着シートを前記凹部の内側に窪ませて空間を形成し、
前記第2半導体チップを前記空間に収容させつつ前記粘着シートを介して前記積層体を前記基板上に固定し、
前記基板上の前記積層体を樹脂で覆い、
前記積層体を前記粘着シートから分離する半導体装置の製造方法。 - 前記粘着シートに紫外線を照射し、前記粘着シートの粘着力を低下させた後に前記積層体を前記粘着シートから分離する請求項1記載の半導体装置の製造方法。
- 前記粘着シートは、第1の圧力の雰囲気において、前記基板に貼着され、
前記粘着シートを貼着した基板を前記第1の圧力よりも高い第2の圧力の雰囲気におくことにより、前記空間を形成する請求項1または2に記載の半導体装置の製造方法。 - 前記空間は、前記第2半導体チップが前記粘着シートに接触しない広さに形成される請求項1〜3のいずれか1つに記載の半導体装置の製造方法。
- 前記積層体を前記粘着シートから分離した後、前記第2半導体チップを覆う樹脂層を形成する請求項1〜4のいずれか1つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015052848A JP2016174061A (ja) | 2015-03-17 | 2015-03-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015052848A JP2016174061A (ja) | 2015-03-17 | 2015-03-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016174061A true JP2016174061A (ja) | 2016-09-29 |
Family
ID=57009062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015052848A Pending JP2016174061A (ja) | 2015-03-17 | 2015-03-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016174061A (ja) |
-
2015
- 2015-03-17 JP JP2015052848A patent/JP2016174061A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106711094B (zh) | 半导体封装件及其制造方法 | |
JP5840479B2 (ja) | 半導体装置およびその製造方法 | |
JP6728363B2 (ja) | 改良された補剛材を有する積層シリコンパッケージアセンブリ | |
TWI584446B (zh) | 半導體封裝及其製造方法 | |
JP2008166373A (ja) | 半導体装置およびその製造方法 | |
JP2009070965A (ja) | 半導体装置 | |
US10068881B2 (en) | Package-on-package type semiconductor package and method of fabricating the same | |
TW202127597A (zh) | 封裝結構及其製造方法 | |
JP2015177061A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2012186393A (ja) | 電子装置、携帯型電子端末機、及び電子装置の製造方法 | |
KR101547207B1 (ko) | 반도체 칩의 전기적 연결 구조 및 방법 | |
US9991232B2 (en) | Package and packaging process of a semiconductor device | |
KR20110105159A (ko) | 적층 반도체 패키지 및 그 형성방법 | |
KR101123805B1 (ko) | 스택 패키지 및 그 제조방법 | |
CN103151274A (zh) | 半导体元件及其制造方法 | |
JP2022014121A (ja) | 半導体装置およびその製造方法 | |
JP5547703B2 (ja) | 半導体装置の製造方法 | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
US8779566B2 (en) | Flexible routing for high current module application | |
KR20150125988A (ko) | 반도체 장치 | |
JP2016174061A (ja) | 半導体装置の製造方法 | |
US20160079210A1 (en) | Semiconductor packages including through electrodes and methods of manufacturing the same | |
JP2016063002A (ja) | 半導体装置およびその製造方法 | |
US8105877B2 (en) | Method of fabricating a stacked type chip package structure | |
JP2016119331A (ja) | 半導体装置及び半導体装置の製造方法 |