JP2016171242A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2016171242A JP2016171242A JP2015051080A JP2015051080A JP2016171242A JP 2016171242 A JP2016171242 A JP 2016171242A JP 2015051080 A JP2015051080 A JP 2015051080A JP 2015051080 A JP2015051080 A JP 2015051080A JP 2016171242 A JP2016171242 A JP 2016171242A
- Authority
- JP
- Japan
- Prior art keywords
- divided
- electrode pad
- solder
- insulating film
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解されるものである。
次に、図1(a)に示す構造を形成するまでの工程を説明する。
まず、シリコンウエハ1の第2面1bを例えばCMP法により研磨し、約775μmの厚さを約50μmまで薄化する。その薄化は、ビアホール1hの底に形成されたCu拡散防止絶縁層(不図示)が露出する直前まで行われ、その後にエッチングによりシリコンウエハ1の第2面1bをエッチングバックし、TSV2の第2端部を僅かに突出させる。さらに、TSV2からシリコンウエハ1へのCuの拡散を防止するため、Cu拡散防止用絶縁膜7として酸化シリコン膜、窒化シリコン膜等の無機絶縁膜、又はベンゾシクロブテン(BCB)等の有機絶縁膜を形成する。その後、拡散防止用絶縁膜7のうちTSV2の上で突出した部分をCMP等により研磨してTSV2の第2端を露出させる。
まず、図7(a2)、(b2)に示すように、シリコンウエハ1の第2面1b側のCu拡散防止用絶縁膜7、分割電極パッド13及び非分割電極パッド14の上にフォトレジストを塗布し、これに露光、現像等を施すことによりレジストパターン16を形成する。レジストパターン16は、分割電極パッド13、非分割電極パッド14のそれぞれの上に開口部16aを有する。
まず、リフロー炉(不図示)において例えば250℃で5分の条件で第1のマイクロバンプ1cと第2のマイクロバンプ64を接合する。これにより、第1の半導体チップ1Cと第2の半導体チップ61が電気的及び機械的に接続される。さらに、第1の半導体チップ1Cと第2の半導体チップ61の間にアンダーフィル65を供給し、例えば約150℃で3分間の条件で加熱することによりアンダーフィル65を固化する。
(付記1)半導体基板の第1面側に形成された第1面側電極パッドと、前記半導体基板の第2面側で、前記第1面側電極パッドと異なる広さに形成され、スリットを介して分割された複数の分割電極を有する分割電極パッドと、前記半導体基板の前記第2面側に形成され、前記分割電極パッドを露出する開口部を有する絶縁膜と、前記分割電極パッドの前記複数の分割電極のうち前記絶縁膜の前記開口部から露出された部分と前記スリットにより区画される側の少なくとも縁部に形成され、前記複数の分割電極よりはんだとの濡れ性の良い材料から形成された金属被膜と、を有する半導体装置。
(付記2)前記前記分割電極パッドの外周部分において、前記複数の分割電極の前記縁部に形成された前記金属被膜は、有機絶縁膜に覆われることを特徴とする付記1に記載の半導体装置。
(付記3)前記第1面側電極パッドは前記半導体基板内に形成された第1の貫通ビアに接続され、前記分割電極パッドの前記複数の分割電極は前記半導体基板内に形成された第2の貫通ビアに個別に接続されることを特徴とする付記1又は付記2に記載の半導体装置。
(付記4)前記分割電極パッドの前記スリットは、中心部から複数の方向に広がる形状か十字状を有する形状であることを特徴とする付記1乃至付記3のいずれか1つに記載の半導体装置。
(付記5)前前記分割電極パッドに接合される第1はんだは、記第1面側電極パッドに接合される第2はんだより大きいことを特徴とする付記1乃至付記4のいずれか1つに記載の半導体装置。
(付記6)前前記分割電極パッドに接合される前記第1はんだは、前記複数の分割電極の各々に接続される前記第2の貫通ビアの相互の間隔の最大の大きさより小さいことを特徴とする付記5に記載の半導体装置。
(付記7)前記金属被膜の少なくとも最上層はAu、NiB、Pdから形成されることを特徴とする付記1乃至付記6のいずれか1つに記載の半導体装置。
(付記8)半導体基板の第1面側に形成された第1面側電極パッドと、前記半導体基板の第2面側に前記第1面側電極パッドと異なる広さに形成され、スリットを介して分割された複数の分割電極を有する分割電極パッドと、前記半導体基板の前記第2面側に形成され、前記分割電極パッドを露出する開口部を有する絶縁膜と、前記分割電極パッドの前記複数の分割電極のうち前記絶縁膜の前記開口部から露出された部分と前記スリットにより区画される側の少なくとも縁部に形成され、前記複数の分割電極よりはんだとの濡れ性の良い材料から形成された金属被膜と、を有する半導体装置のうち前記絶縁膜の前記開口部内で前記金属被膜上に前記はんだを合わせる工程と、前記金属被膜上で前記はんだを溶融し、前記はんだを前記分割電極パッドの中心部から前記複数の前記分割電極の前記縁部上の前記金属被膜に沿って広げる工程と、を有することを特徴とする半導体装置の製造方法。
(付記9)前記複数の分割電極の前記縁部上の前記金属被膜は、有機絶縁膜に覆われ、溶融した前記はんだを前記有機絶縁膜と前記縁部上の前記金属被膜の間に入り込ませて広がらせることを特徴とする付記8に記載の半導体装置の製造方法。
1C 半導体チップ
2 TSV
3a、3b 電極パッド
6 マイクロバンプ
7 Cu拡散防止用絶縁膜
8 Ti密着層
9 Cuシード層
10 レジストパターン
11、12 開口部
13 分割電極パッド
13a〜13d、13p、13q、13r 分割電極
13e スリット
14 非分割電極パッド
15 保護絶縁膜
15a15b 開口部
16、20 レジストパターン
17 アンダーバンプ金属被膜
18 はんだバンプ
51 サポートウエハ
52 仮接着剤
61 半導体チップ
64 マイクロバンプ
Claims (5)
- 半導体基板の第1面側に形成された第1面側電極パッドと、
前記半導体基板の第2面側で、前記第1面側電極パッドと異なる広さに形成され、スリットを介して分割された複数の分割電極を有する分割電極パッドと、
前記半導体基板の前記第2面側に形成され、前記分割電極パッドを露出する開口部を有する絶縁膜と、
前記分割電極パッドの前記複数の分割電極のうち前記絶縁膜の前記開口部から露出された部分と前記スリットにより区画される側の少なくとも縁部に形成され、前記複数の分割電極よりはんだとの濡れ性の良い材料から形成された金属被膜と、
を有する半導体装置。 - 前記前記分割電極パッドの外周部分において、前記複数の分割電極の前記縁部に形成された前記金属被膜は、有機絶縁膜に覆われることを特徴とする請求項1に記載の半導体装置。
- 前記第1面側電極パッドは前記半導体基板内に形成された第1の貫通ビアに接続され、
前記分割電極パッドの前記複数の分割電極のそれぞれは前記半導体基板内に形成された第2の貫通ビアに接続されることを特徴とする請求項1又は請求項2に記載の半導体装置。 - 半導体基板の第1面側に形成された第1面側電極パッドと、前記半導体基板の第2面側で、前記第1面側電極パッドと異なる広さに形成され、スリットを介して分割された複数の分割電極を有する分割電極パッドと、前記半導体基板の前記第2面側に形成され、前記分割電極パッドを露出する開口部を有する絶縁膜と、前記分割電極パッドの前記複数の分割電極のうち前記絶縁膜の前記開口部から露出された部分と前記スリットにより区画される側の少なくとも縁部に形成され、前記複数の分割電極よりはんだとの濡れ性の良い材料から形成された金属被膜と、を有する半導体装置のうち前記絶縁膜の前記開口部内で前記金属被膜上に前記はんだを合わせる工程と、
前記金属被膜上で前記はんだを溶融し、前記はんだを前記分割電極パッドの中心部から前記複数の前記分割電極の前記縁部上の前記金属被膜に沿って広げる工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記複数の分割電極の前記縁部上の前記金属被膜は、有機絶縁膜に覆われ、溶融した前記はんだを前記有機絶縁膜と前記縁部上の前記金属被膜の間に入り込ませて広がらせることを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015051080A JP6451426B2 (ja) | 2015-03-13 | 2015-03-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015051080A JP6451426B2 (ja) | 2015-03-13 | 2015-03-13 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016171242A true JP2016171242A (ja) | 2016-09-23 |
JP6451426B2 JP6451426B2 (ja) | 2019-01-16 |
Family
ID=56984126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015051080A Expired - Fee Related JP6451426B2 (ja) | 2015-03-13 | 2015-03-13 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6451426B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7508104B2 (ja) | 2020-11-16 | 2024-07-01 | 三安ジャパンテクノロジー株式会社 | 弾性波デバイス |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0531273U (ja) * | 1991-09-30 | 1993-04-23 | 日本電気株式会社 | 混成集積回路基板 |
JPH1041596A (ja) * | 1996-07-19 | 1998-02-13 | Hitachi Denshi Ltd | 電気回路装置基板 |
JPH10303330A (ja) * | 1997-04-23 | 1998-11-13 | Ngk Spark Plug Co Ltd | 配線基板 |
JPH10326956A (ja) * | 1997-05-27 | 1998-12-08 | Fujitsu Ltd | プリント配線板、該プリント配線板の製造方法及び該プリント配線板への電子部品の実装方法 |
JP2013098201A (ja) * | 2011-10-28 | 2013-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
-
2015
- 2015-03-13 JP JP2015051080A patent/JP6451426B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0531273U (ja) * | 1991-09-30 | 1993-04-23 | 日本電気株式会社 | 混成集積回路基板 |
JPH1041596A (ja) * | 1996-07-19 | 1998-02-13 | Hitachi Denshi Ltd | 電気回路装置基板 |
JPH10303330A (ja) * | 1997-04-23 | 1998-11-13 | Ngk Spark Plug Co Ltd | 配線基板 |
JPH10326956A (ja) * | 1997-05-27 | 1998-12-08 | Fujitsu Ltd | プリント配線板、該プリント配線板の製造方法及び該プリント配線板への電子部品の実装方法 |
JP2013098201A (ja) * | 2011-10-28 | 2013-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7508104B2 (ja) | 2020-11-16 | 2024-07-01 | 三安ジャパンテクノロジー株式会社 | 弾性波デバイス |
Also Published As
Publication number | Publication date |
---|---|
JP6451426B2 (ja) | 2019-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108122861B (zh) | 具有虚设管芯的封装结构、半导体装置及其形成方法 | |
TWI597788B (zh) | 半導體裝置及其製造方法 | |
JP4803844B2 (ja) | 半導体パッケージ | |
US9013037B2 (en) | Semiconductor package with improved pillar bump process and structure | |
JP5664392B2 (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
JP5951414B2 (ja) | 電子部品内蔵基板及び電子部品内蔵基板の製造方法 | |
US9449907B2 (en) | Stacked semiconductor chips packaging | |
JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
JP6418757B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP6316609B2 (ja) | 配線基板及び半導体装置と配線基板の製造方法及び半導体装置の製造方法 | |
US20120326299A1 (en) | Semiconductor chip with dual polymer film interconnect structures | |
US9263376B2 (en) | Chip interposer, semiconductor device, and method for manufacturing a semiconductor device | |
JP2013521669A (ja) | 支えられたアンダーフィルを有する回路板 | |
JP6451426B2 (ja) | 半導体装置及びその製造方法 | |
KR101109053B1 (ko) | 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법 | |
US20120126397A1 (en) | Semiconductor substrate and method thereof | |
US9576923B2 (en) | Semiconductor chip with patterned underbump metallization and polymer film | |
JP2015173139A (ja) | 半導体装置の製造方法、および半導体チップ積層体 | |
WO2018198544A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5273749B2 (ja) | プリント配線板の製造方法 | |
JP2016009745A (ja) | 電子部品、電子部品の製造方法及び電子装置 | |
TW202318936A (zh) | 佈線基板、半導體裝置及佈線基板的製造方法 | |
JP4903123B2 (ja) | 半導体装置の製造方法 | |
JP2011034988A (ja) | 半導体装置 | |
JP2020113613A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181126 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6451426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |