JP2016168807A - 電子デバイス - Google Patents

Abstract

【課題】小型化が可能な電子デバイスを提供する。
【解決手段】圧力室形成基板２９が第１の面４１に接続され、駆動ＩＣ３４が前記第１の面４１とは反対側の第２の面４２に設けられた封止板３３を備え、封止板３３は、個別接続端子５４が第１の方向に複数配置された第１の領域ａ１と、当該第１の領域ａ１とは異なる位置の第２の領域ａ２と、を第２の面４２に備え、封止板３３の第１の面４１のうち第２の領域ａ２と重なる領域には、バンプ電極４０が個別接続端子５４のピッチとは異なるピッチで第１の方向に複数配置され、個別接続端子５４とバンプ電極４０とを接続する配線群は、第１の面４１と第２の面４２との間を中継する貫通配線４５の位置を第１の領域ａ１内とした第１の配線６１と、第１の面４１と第２の面４２とを接続する貫通配線４５の位置を第２の領域ａ２内とした第２の配線６２とを備えた。
【選択図】図４

Description

本発明は、配線が形成された配線基板を備えた電子デバイスに関するものである。

電子デバイスは、電圧の印加により変形する圧電素子等の駆動素子を備えたデバイスであり、各種の装置やセンサー等に応用されている。例えば、液体噴射装置では、電子デバイスを利用した液体噴射ヘッドから各種の液体を噴射している。この液体噴射装置としては、例えば、インクジェット式プリンターやインクジェット式プロッター等の画像記録装置があるが、最近ではごく少量の液体を所定位置に正確に着弾させることができるという特長を生かして各種の製造装置にも応用されている。例えば、液晶ディスプレイ等のカラーフィルターを製造するディスプレイ製造装置，有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（面発光ディスプレイ）等の電極を形成する電極形成装置，バイオチップ（生物化学素子）を製造するチップ製造装置に応用されている。そして、画像記録装置用の記録ヘッドでは液状のインクを噴射し、ディスプレイ製造装置用の色材噴射ヘッドではＲ（Red）・Ｇ（Green）・Ｂ（Blue）の各色材の溶液を噴射する。また、電極形成装置用の電極材噴射ヘッドでは液状の電極材料を噴射し、チップ製造装置用の生体有機物噴射ヘッドでは生体有機物の溶液を噴射する。

上記の液体噴射ヘッドは、ノズルに連通する圧力室が形成された圧力室形成基板、圧力室内の液体に圧力変動を生じさせる圧電素子（駆動素子の一種）、及び、当該圧電素子に対して間隔を開けて配置された封止板等が積層された電子デバイスを備えている。上記の圧電素子は、駆動ＩＣ（ドライバーＩＣともいう。）から供給される駆動信号により駆動される。この駆動ＩＣは、従来、電子デバイスの外側に設けられていた。例えば、電子デバイスに接続されるテープ・キャリア・パッケージ（ＴＣＰ）に、駆動ＩＣを設けたものが知られている（例えば、特許文献１参照）。そして、駆動ＩＣからの駆動信号がＴＣＰに形成された配線を介して圧電素子に供給される。

近年、液体噴射ヘッドの小型化に伴い、圧電素子を覆う封止板上に駆動ＩＣを接合する技術が開発されている。この様な構成では、封止板の一側（駆動ＩＣ側）の面に、駆動ＩＣの端子と接合される端子が複数形成される。一方、封止板の他側（駆動ＩＣ側とは反対側）の面には、圧電素子側の端子に接続される端子が複数形成される。そして、これら一側の面に形成された端子と他側の面に形成された端子とは、封止板の両面に亘って形成された配線により接続されている。

特開２０１２−５１２５３号公報

ところで、製造上の理由や設計上の理由等により、駆動ＩＣの隣り合う端子の中心間距離（ピッチ）と圧電素子側の隣り合う端子の中心間距離（ピッチ）とを揃えることは困難である。このため、駆動ＩＣ側の端子と圧電素子側の端子とを接続する配線の一側の端部を同側の端子のピッチと揃えると共に、他側の端部を同側の端子のピッチと揃えるように傾斜角度を徐々に変えながら配線する所謂ピッチ変換を、封止板の何れか一方の面において行うことが考えられている。しかしながら、ノズル数の増加及びノズルの高密度化に伴い、端子の数が増加し、また端子ピッチが狭くなると、一方の端子と他方の端子との間隔を変えずにピッチ変換を行うことが困難になる。すなわち、並設された配線のうち外側の配線ほど端子の並設方向に対する傾きが急峻になり、十分な配線間隔及び配線幅を確保することができなくなる。この配線間隔及び配線幅を確保するべく駆動ＩＣ側の端子と圧電素子側の端子との間隔を大きくすると、封止板や駆動ＩＣが大きくなり、その結果、電子デバイスの小型化が困難になっていた。

本発明は、このような事情に鑑みてなされたものであり、その目的は、小型化が可能な電子デバイスを提供することにある。

本発明の電子デバイスは、上記目的を達成するために提案されたものであり、駆動素子を複数備えた駆動素子形成基板が第１の面に接続され、前記駆動素子を駆動する駆動ＩＣが前記第１の面とは反対側の第２の面に設けられた配線基板を備え、
前記配線基板は、前記駆動ＩＣからの信号が入力される第１の端子が第１の方向に複数配置された第１の領域と、当該第１の領域とは異なる位置の第２の領域と、を前記第２の面に備え、
前記配線基板の前記第１の面のうち前記第２の領域と平面視で重なる領域には、前記信号を前記駆動素子に出力する第２の端子が前記第１の端子のピッチとは異なるピッチで前記第１の方向に複数配置され、
前記第１の端子と前記第２の端子とを接続する配線群は、前記第１の面と前記第２の面との間を中継する中継配線部の位置を前記第１の領域内とした第１の配線と、前記第１の面と前記第２の面とを接続する中継配線部の位置を前記第２の領域内とした第２の配線とを備えたことを特徴とする。

この構成によれば、複数の第１の配線からなる配線群は、第１の端子側の第１の領域に中継配線部が設けられているため、第１の面側でピッチ変換を行うことができる。一方、複数の第２の配線からなる配線群は、第２の端子側の第２の領域に中継配線部が設けられているため、第２の面側でピッチ変換を行うことができる。すなわち、配線群によるピッチ変換を配線基板の両面に分けて行うことができるため、十分な配線間隔及び配線幅を確保しつつ、第１の端子と第２の端子との間隔を小さくできる。その結果、配線基板を小型化でき、ひいては電子デバイスを小型化できる。

また、上記構成において、前記第１の配線と前記第２の配線とは、前記第１の方向において隣り合うように配置することが望ましい。

この構成によれば、第１の配線同士の間隔及び第２の配線同士の間隔を効率よく広げることができる。その結果、第１の端子と第２の端子との間隔を一層小さくできる。

さらに、上記各構成において、前記第２の端子は、前記第１の面に設けられた樹脂層と、当該樹脂層に少なくとも一部が設けられた導電層とを備え、
前記配線群のうち前記第１の面に設けられた部分は、前記導電層により形成することが望ましい。

この構成によれば、第２の端子に弾性を与えることができ、当該第２の端子による導通をより確実にすることができる。また、第２の端子の導電層と配線群とを同一工程で作成できるため、製造が容易になる。

また、上記各構成において、前記第２の配線の中継配線部は、前記第２の端子よりも前記第１の端子から離間した位置に形成することが望ましい。

この構成によれば、第１の端子と第２の端子との間隔を変えずに、配線領域（ピッチ変換領域）を広げることができる。

さらに、上記各構成において、前記第１の領域の中継配線部及び前記第２の領域の中継配線部は、前記配線基板が板厚方向に貫通された貫通孔の内部に形成された導体からなる貫通配線であることが望ましい。

この構成によれば、配線基板の任意の位置で第１の面と第２の面との間を中継できるため、配線レイアウトの自由度を高めることができる。

プリンターの構成を説明する斜視図である。 記録ヘッドの構成を説明する断面図である。 電子デバイスの要部を拡大した断面図である。 封止板の平面図である。 配線の構造を説明する斜視図である。 第２の実施形態における配線基板の平面図である。 第３の実施形態における配線基板の平面図である。

以下、本発明を実施するための形態を、添付図面を参照して説明する。なお、以下に述べる実施の形態では、本発明の好適な具体例として種々の限定がされているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。また、以下においては、本発明に係る電子デバイスを備えた液体噴射ヘッドの一種であるインクジェット式記録ヘッド（以下、記録ヘッド）を搭載した液体噴射装置の一種であるインクジェット式プリンター（以下、プリンター）を例に挙げて説明する。

プリンター１の構成について、図１を参照して説明する。プリンター１は、記録紙等の記録媒体２（着弾対象の一種）の表面に対してインク（液体の一種）を噴射して画像等の記録を行う装置である。このプリンター１は、記録ヘッド３、この記録ヘッド３が取り付けられるキャリッジ４、キャリッジ４を主走査方向に移動させるキャリッジ移動機構５、記録媒体２を副走査方向に移送する搬送機構６等を備えている。ここで、上記のインクは、液体供給源としてのインクカートリッジ７に貯留されている。このインクカートリッジ７は、記録ヘッド３に対して着脱可能に装着される。なお、インクカートリッジがプリンターの本体側に配置され、当該インクカートリッジからインク供給チューブを通じて記録ヘッドに供給される構成を採用することもできる。

上記のキャリッジ移動機構５はタイミングベルト８を備えている。そして、このタイミングベルト８はＤＣモーター等のパルスモーター９により駆動される。したがってパルスモーター９が作動すると、キャリッジ４は、プリンター１に架設されたガイドロッド１０に案内されて、主走査方向（記録媒体２の幅方向）に往復移動する。キャリッジ４の主走査方向の位置は、位置情報検出手段の一種であるリニアエンコーダー（図示せず）によって検出される。リニアエンコーダーは、その検出信号、即ち、エンコーダーパルス（位置情報の一種）をプリンター１の制御部に送信する。

また、キャリッジ４の移動範囲内における記録領域よりも外側の端部領域には、キャリッジ４の走査の基点となるホームポジションが設定されている。このホームポジションには、端部側から順に、記録ヘッド３のノズル面（ノズルプレート２１）に形成されたノズル２２を封止するキャップ１１、及び、ノズル面を払拭するためのワイピングユニット１２が配置されている。

次に記録ヘッド３について説明する。図２は、記録ヘッド３の構成を説明する断面図である。図３は、図２における領域Ａの拡大図であり、記録ヘッド３に組み込まれた電子デバイス１４の要部を拡大した断面図である。本実施形態における記録ヘッド３は、図２に示すように、電子デバイス１４及び流路ユニット１５が積層された状態でヘッドケース１６に取り付けられている。なお、便宜上、各部材の積層方向を上下方向として説明する。

ヘッドケース１６は、合成樹脂製の箱体状部材であり、その内部には各圧力室３０にインクを供給するリザーバー１８が形成されている。このリザーバー１８は、複数並設された圧力室３０に共通なインクが貯留される空間であり、２列に並設された圧力室３０の列に対応して２つ形成されている。なお、ヘッドケース１６の上方には、インクカートリッジ７側からのインクをリザーバー１８に導入するインク導入路（図示せず）が形成されている。また、ヘッドケース１６の下面側には、当該下面からヘッドケース１６の高さ方向の途中まで直方体状に窪んだ収容空間１７が形成されている。後述する流路ユニット１５がヘッドケース１６の下面に位置決めされた状態で接合されると、連通基板２４上に積層された電子デバイス１４（圧力室形成基板２９、封止板３３等）が収容空間１７内に収容されるように構成されている。

ヘッドケース１６の下面に接合される流路ユニット１５は、連通基板２４及びノズルプレート２１を有している。連通基板２４は、シリコン製の板材であり、本実施形態では、表面（上面及び下面）の結晶面方位を（１１０）面としたシリコン単結晶基板から作製されている。この連通基板２４には、図２に示すように、リザーバー１８と連通し、各圧力室３０に共通なインクが貯留される共通液室２５と、この共通液室２５を介してリザーバー１８からのインクを各圧力室３０に個別に供給する個別連通路２６とが、エッチングにより形成されている。共通液室２５は、ノズル列方向（本発明における第１の方向に相当）に沿った長尺な空部であり、２列に並設された圧力室３０の列に対応して２列形成されている。この共通液室２５は、連通基板２４の板厚方向を貫通した第１液室２５ａと、連通基板２４の下面側から上面側に向けて当該連通基板２４の板厚方向の途中まで窪ませ、上面側に薄板部を残した状態で形成された第２液室２５ｂと、から構成される。個別連通路２６は、第２液室２５ｂの薄板部において、圧力室３０に対応して当該圧力室３０の並設方向に沿って複数形成されている。この個別連通路２６は、連通基板２４と圧力室形成基板２９とが接合された状態で、対応する圧力室３０の長手方向における一側の端部と連通する。

また、連通基板２４の各ノズル２２に対応する位置には、連通基板２４の板厚方向を貫通したノズル連通路２７が形成されている。すなわち、ノズル連通路２７は、ノズル列に対応して当該ノズル列方向に沿って複数形成されている。このノズル連通路２７によって、圧力室３０とノズル２２とが連通する。本実施形態のノズル連通路２７は、連通基板２４と圧力室形成基板２９とが接合された状態で、対応する圧力室３０の長手方向における他側（個別連通路２６とは反対側）の端部と連通する。

ノズルプレート２１は、連通基板２４の下面（圧力室形成基板２９とは反対側の面）に接合されたシリコン製の基板（例えば、シリコン単結晶基板）である。本実施形態では、このノズルプレート２１により、共通液室２５となる空間の下面側の開口が封止されている。また、ノズルプレート２１には、複数のノズル２２が直線状（列状）に開設されている。本実施形態では、２列に形成された圧力室３０の列に対応して、ノズル列が２列形成されている。この並設された複数のノズル２２（ノズル列）は、一端側のノズル２２から他端側のノズル２２までドット形成密度に対応したピッチ（例えば６００ｄｐｉ）で、主走査方向に直交する副走査方向に沿って等間隔に設けられている。なお、ノズルプレートを連通基板における共通液室から内側に外れた領域に接合し、共通液室となる空間の下面側の開口を例えば可撓性を有するコンプライアンスシート等の部材で封止することもできる。このようにすれば、ノズルプレートを可及的に小さくできる。

本実施形態の電子デバイス１４は、各圧力室３０内のインクに圧力変動を生じさせるアクチュエーターとして機能する薄板状のデバイスである。この電子デバイス１４は、図２及び図３に示すように、圧力室形成基板２９、振動板３１、圧電素子３２（本発明における駆動素子に相当）、封止板３３及び駆動ＩＣ３４が積層されてユニット化されている。なお、電子デバイス１４は、収容空間１７内に収容可能なように、収容空間１７よりも小さく形成されている。

圧力室形成基板２９は、シリコン製の硬質な板材であり、本実施形態では、表面（上面及び下面）の結晶面方位を（１１０）面としたシリコン単結晶基板から作製されている。この圧力室形成基板２９には、エッチングにより一部が板厚方向に完全に除去されて、圧力室３０となるべき空間がノズル列方向に沿って複数並設されている。この空間は、下方が連通基板２４により区画され、上方が振動板３１により区画されて、圧力室３０を構成する。また、この空間、すなわち圧力室３０は、２列に形成されたノズル列に対応して２列に形成されている。各圧力室３０は、ノズル列方向に直交する方向に長尺な空部であり、長手方向の一側の端部に個別連通路２６が連通すると共に、他側の端部にノズル連通路２７が連通する。

振動板３１は、弾性を有する薄膜状の部材であり、圧力室形成基板２９の上面（連通基板２４側とは反対側の面）に積層されている。この振動板３１によって、圧力室３０となるべき空間の上部開口が封止されている。換言すると、振動板３１によって、圧力室３０が区画されている。この振動板３１における圧力室３０（詳しくは、圧力室３０の上部開口）に対応する部分は、圧電素子３２の撓み変形に伴ってノズル２２から遠ざかる方向あるいは近接する方向に変位する変位部として機能する。すなわち、振動板３１における圧力室３０の上部開口に対応する領域が、撓み変形が許容される駆動領域３５となる。一方、振動板３１における圧力室３０の上部開口から外れた領域が、撓み変形が阻害される非駆動領域３６となる。

なお、振動板３１は、例えば、圧力室形成基板２９の上面に形成された二酸化シリコン（ＳｉＯ_２）からなる弾性膜と、この弾性膜上に形成された酸化ジルコニウム（ＺｒＯ_２）からなる絶縁体膜と、から成る。そして、この絶縁膜上（振動板３１の圧力室形成基板２９側とは反対側の面）における各圧力室３０に対応する領域、すなわち駆動領域３５に圧電素子３２がそれぞれ積層されている。各圧電素子３２は、ノズル列方向に沿って２列に並設された圧力室３０に対応して、当該ノズル列方向に沿って２列に形成されている。なお、圧力室形成基板２９及びこれに積層された振動板３１が本発明における駆動素子形成基板に相当する。

本実施形態の圧電素子３２は、所謂撓みモードの圧電素子である。図３に示すように、この圧電素子３２は、例えば、振動板３１上に、下電極層３７（個別電極）、圧電体層３８及び上電極層３９（共通電極）が順次積層されてなる。このように構成された圧電素子３２は、下電極層３７と上電極層３９との間に両電極の電位差に応じた電界が付与されると、ノズル２２から遠ざかる方向あるいは近接する方向に撓み変形する。図３に示すように、下電極層３７の他側（圧電素子３２の長手方向における外側）の端部は、駆動領域３５から圧電体層３８が積層された領域を超えて、非駆動領域３６まで延設されている。一方、図２に示すように、上電極層３９の一側（圧電素子３２の長手方向における内側）の端部は、駆動領域３５から圧電体層３８が積層された領域を超えて、圧電素子３２の列間における非駆動領域３６まで延設されている。すなわち、圧力室３０の長手方向において、上電極層３９が一側の非駆動領域３６まで延設され、下電極層３７が他側の非駆動領域３６まで延設されている。そして、この延設された下電極層３７及び上電極層３９に、それぞれ対応するバンプ電極４０（後述）が接合されている。なお、本実施形態では、一側の圧電素子３２の列から延設された上電極層３９と、他側の圧電素子３２の列から延設された上電極層３９とは、圧電素子３２の列間における非駆動領域３６で接続されている。すなわち、圧電素子３２の列間における非駆動領域３６には、両側の圧電素子３２に共通な上電極層３９が形成されている。

封止板３３（本発明における配線基板に相当）は、図２及び図３に示すように、振動板３１（或いは、圧電素子３２）に対して間隔を開けて配置された平板状のシリコン基板である。本実施形態では、表面（上面及び下面）の結晶面方位を（１１０）面としたシリコン単結晶基板から作製されている。この封止板３３の振動板３１側の面である第１の面４１（下面）とは反対側の第２の面４２（上面）には、圧電素子３２を駆動する駆動ＩＣ３４が配置されている。すなわち、封止板３３の第１の面４１には、圧電素子３２が積層された振動板３１が接続され、第２の面４２には、駆動ＩＣ３４が設けられている。

本実施形態における封止板３３の第１の面４１には、駆動ＩＣ３４等からの駆動信号を圧電素子３２側に出力する複数のバンプ電極４０が形成されている。このバンプ電極４０は、図２に示すように、一方の圧電素子３２の外側まで延設された一方の下電極層３７（個別電極）に対応する位置、他方の圧電素子３２の外側まで延設された他方の下電極層３７（個別電極）に対応する位置、及び両方の圧電素子３２の列間に形成された複数の圧電素子３２に共通の上電極層３９（共通電極）に対応する位置に、それぞれノズル列方向に沿って複数形成されている。そして、各バンプ電極４０は、それぞれ対応する下電極層３７及び上電極層３９に接続されている。

本実施形態におけるバンプ電極４０は、弾性を有しており、封止板３３の表面から振動板３１側に向けて突設されている。具体的には、図３に示すように、バンプ電極４０は、弾性を有する内部樹脂４０ａ（本発明における樹脂層に相当）と、内部樹脂４０ａの少なくとも一部の表面を覆う下面側配線４７（後述）からなる導電膜４０ｂ（本発明における導電層に相当）と、を備えている。この内部樹脂４０ａは、封止板３３の表面においてノズル列方向に沿って突条に形成されている。また、下電極層３７（個別電極）に導通する導電膜４０ｂは、ノズル列方向に沿って並設された圧電素子３２に対応して、当該ノズル列方向に沿って複数形成されている。すなわち、下電極層３７に導通するバンプ電極４０は、ノズル列方向に沿って複数形成されている。各導電膜４０ｂは、内部樹脂４０ａ上から圧電素子３２側又は圧電素子３２側とは反対側の何れか一方に延びて、下面側配線４７となる。そして、下面側配線４７のバンプ電極４０とは反対側の端部は、後述する貫通配線４５に接続されている。なお、バンプ電極４０が本発明における第２の端子に相当する。

本実施形態の上電極層３９に対応するバンプ電極４０は、図２に示すように、封止板３３の第１の面４１に埋め込まれた下面側埋設配線５１上に複数形成されている。具体的には、ノズル列方向に沿って延設された下面側埋設配線５１上に当該下面側埋設配線５１の幅（ノズル列方向に直交する方向の寸法）よりも狭い幅で内部樹脂４０ａが同方向に沿って形成されている。そして、導電膜４０ｂは、この内部樹脂４０ａ上から当該内部樹脂４０ａの幅方向の両側にはみ出て下面側埋設配線５１と導通するように形成されている。この導電膜４０ｂは、ノズル列方向に沿って複数形成されている。すなわち、上電極層３９に導通するバンプ電極４０は、ノズル列方向に沿って複数形成されている。なお、内部樹脂４０ａとしては、例えば、ポリイミド樹脂等の樹脂が用いられる。

このような封止板３３と圧力室形成基板２９（詳しくは、振動板３１及び圧電素子３２が積層された圧力室形成基板２９）とは、図２に示すように、バンプ電極４０を介在させた状態で、熱硬化性及び感光性の両方の特性を有する感光性接着剤４３により接合されている。本実施形態では、ノズル列方向に対して直交する方向における各バンプ電極４０の両側に、感光性接着剤４３が形成されている。また、各感光性接着剤４３は、バンプ電極４０に対して離間した状態でノズル列方向に沿って帯状に形成されている。なお、感光性接着剤４３としては、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂、スチレン樹脂等を主成分に含む樹脂が好適に用いられる。

また、封止板３３の第２の面４２における中央部には、図２に示すように、駆動ＩＣ３４に電源電圧等（例えば、ＶＤＤ１（低電圧回路の電源）、ＶＤＤ２（高電圧回路の電源）、ＶＳＳ１（低電圧回路の電源）、ＶＳＳ２（高電圧回路の電源））を供給する電源配線５３が複数（本実施形態では４つ）形成されている。この電源配線５３は、封止板３３の第２の面４２に埋め込まれた上面側埋設配線５０と、当該上面側埋設配線５０を覆うように積層された上面側配線４６とからなる。この電源配線５３の上面側配線４６上に、対応する駆動ＩＣ３４の電源端子５６が電気的に接続される。なお、下面側埋設配線５１及び上面側埋設配線５０は、銅（Ｃｕ）等の金属からなる。さらに、封止板３３の第２の面４２における両端側の領域（電源配線５３が形成された領域から外側に外れた領域）には、図３に示すように、駆動ＩＣ３４の個別端子５７が接続されて、当該駆動ＩＣ３４からの信号が入力される個別接続端子５４（本発明における第１の端子に相当）が形成されている。各個別接続端子５４からは、圧電素子３２側又は圧電素子３２側とは反対側の何れか一方に上面側配線４６が延設されている。そして、上面側配線４６の個別接続端子５４とは反対側の端部は、後述する貫通配線４５を介して、対応する下面側配線４７と接続されている。

貫通配線４５（本発明における中継配線部に相当）は、封止板３３の第１の面４１と第２の面４２との間を中継する配線であり、封止板３３を板厚方向に貫通した貫通孔４５ａと、当該貫通孔４５ａの内部に形成された金属等の導体からなる導体部４５ｂとからなる。本実施形態の導体部４５ｂは、銅（Ｃｕ）等の金属からなり、貫通孔４５ａ内に充填されている。この導体部４５ｂのうち貫通孔４５ａの第１の面４１側の開口部に露出した部分は、対応する下面側配線４７により被覆される。一方、導体部４５ｂのうち貫通孔４５ａの第２の面４２側の開口部に露出した部分は、対応する上面側配線４６により被覆される。このため、貫通配線４５により、個別接続端子５４から延設された上面側配線４６と、これに対応するバンプ電極４０から延設された下面側配線４７とが電気的に接続される。すなわち、上面側配線４６、貫通配線４５及び下面側配線４７からなる一連の配線により、個別接続端子５４とバンプ電極４０とが接続される。なお、貫通配線４５の導体部４５ｂは、貫通孔４５ａ内に充填される必要は無く、少なくとも貫通孔４５ａ内の一部に形成されていればよい。また、各個別接続端子５４と各バンプ電極４０とを接続する配線群の構成に関し、詳しくは後述する。

駆動ＩＣ３４は、圧電素子３２を駆動するためのＩＣチップであり、異方性導電フィルム（ＡＣＦ）等の接着剤５９を介して封止板３３の第２の面４２上に積層されている。図２に示すように、この駆動ＩＣ３４の封止板３３側の面には、電源配線５３に接続される電源端子５６及び個別接続端子５４に接続される個別端子５７が、ノズル列方向に沿って複数並設されている。この個別端子５７は、各圧電素子３２に対応して個別の信号を出力する端子である。本実施形態の個別端子５７は、２列に並設された圧電素子３２の列に対応して、電源端子５６の両側に２列形成されている。個別端子５７の列内において、隣り合う個別端子５７の中心間距離（すなわち、ピッチ）は、可及的に小さく形成され、本実施形態では、バンプ電極４０のピッチよりも小さく形成されている。これにより、駆動ＩＣ３４を小型化することができる。

そして、上記のように形成された記録ヘッド３は、インクカートリッジ７からのインクをインク導入路、リザーバー１８、共通液室２５及び個別連通路２６を介して圧力室３０に導入する。この状態で、駆動ＩＣ３４からの駆動信号を、封止板３３に形成された各配線を介して圧電素子３２に供給することで、圧電素子３２を駆動させて圧力室３０に圧力変動を生じさせる。この圧力変動を利用することで、記録ヘッド３はノズル連通路２７を介してノズル２２からインク滴を噴射する。

次に、封止板３３に形成された個別接続端子５４とバンプ電極４０とを接続する配線群、特に個別接続端子５４、上面側配線４６、貫通配線４５、下面側配線４７及びバンプ電極４０の位置関係について詳しく説明する。なお、以下の説明では、封止板３３の両端側に形成された個別電極に対応する配線群のうち、領域Ａに対応する一方の配線群に注目して説明する。図４は、封止板の第２の面４２（上面）側から見た平面図である。また、図５は、配線群の構造を説明する斜視図である。なお、図５では、封止板３３を透過して表わしている。また、図５におけるバンプ電極４０は、簡略化のため、下面側配線４７上に直方体で表わしているが、実際には、上記したように内部樹脂４０ａ上に下面側配線４７が積層されることで形成される。

個別接続端子５４及びバンプ電極４０は、ノズル列方向に沿って等間隔に配置されている。本実施形態では、図４に示すように、個別接続端子５４のピッチＰ１はバンプ電極４０のピッチＰ２よりも小さく形成されている。また、個別接続端子５４とバンプ電極４０とは、ノズル列方向に直交する方向に間隔を開けて配置されている。詳しくは、ノズル列方向に平行な第２の面４２上の仮想直線Ｌによって分けられた領域のうち、内側（圧電素子３２側）の第１の領域ａ１内に個別接続端子５４が形成され、外側（圧電素子３２側とは反対側）の第２の領域ａ２と平面視において重なる第１の面４１側の領域内にバンプ電極４０が形成されている。本実施形態では、個別接続端子５４が、仮想直線Ｌの近傍に形成されている。換言すると、仮想直線Ｌは、バンプ電極４０と個別接続端子５４との間において個別接続端子５４寄りに設定されている。

各個別接続端子５４と各バンプ電極４０とをそれぞれ接続する配線群は、貫通配線４５の位置を第１の領域ａ１内とした第１の配線６１と貫通配線４５の位置を第２の領域ａ２内とした第２の配線６２とを備えている。具体的には、第１の配線６１は、第２の面４２において個別接続端子５４からノズル列方向に直交する方向に沿ってバンプ電極４０とは反対側に延設された上面側配線４６と、第１の領域ａ１内に形成された貫通配線４５と、第１の面４１において貫通配線４５から対応するバンプ電極４０まで接続された下面側配線４７とから構成されている。また、第２の配線６２は、第２の面４２において個別接続端子５４から対応するバンプ電極４０に向けて延設された上面側配線４６と、第２の領域ａ２内におけるバンプ電極４０よりも個別接続端子５４から離間した位置に形成された貫通配線４５と、第１の面４１において貫通配線４５から対応するバンプ電極４０までノズル列方向に直交する方向に沿って延設された下面側配線４７とから構成されている。本実施形態では、図４及び図５に示すように、第１の配線６１と第２の配線６２とは、ノズル列方向において隣り合うように配置されている。換言すると、第１の配線６１と第２の配線６２とがノズル列方向に沿って交互に配置されている。

このように、複数の第１の配線６１からなる第１の配線群は、個別接続端子５４側の第１の領域ａ１に貫通配線４５が設けられているため、下面側配線４７により第１の面４１側でピッチ変換を行うことができる。一方、複数の第２の配線６２からなる第２の配線群は、バンプ電極４０側の第２の領域ａ２に貫通配線４５が設けられているため、上面側配線４６により第２の面４２側でピッチ変換を行うことができる。すなわち、配線群によるピッチ変換を配線基板の両面に分けて行うことができるため、十分な配線間隔及び配線幅（上面側配線４６同士の間隔及び上面側配線４６の幅、並びに下面側配線４７同士の間隔及び下面側配線４７の幅）を確保しつつ、バンプ電極４０と個別接続端子５４との間隔を小さくできる。その結果、第１の配線６１及び第２の配線６２の断線や短絡を抑制しつつ、封止板３３を小型化でき、ひいては電子デバイス１４を小型化できる。また、図３に示すように、一側の貫通配線４５、すなわち第１の配線６１の貫通配線４５は、駆動ＩＣ３４と重なる領域に配置されるため、配線領域（ピッチ変換領域）の一部が駆動ＩＣ３４と重なる。これにより、駆動ＩＣ３４と重なる領域よりも外側の配線領域（ピッチ変換領域）を小さくでき、封止板３３を更に小型化できる。

また、本実施形態では、第１の配線６１と第２の配線６２とは、第１の方向において隣り合うように配置されたので、第１の配線６１同士の間隔及び第２の配線６２同士の間隔を効率よく広げることができる。その結果、バンプ電極４０と個別接続端子５４との間隔を一層小さくできる。さらに、第２の配線６２の貫通配線４５は、バンプ電極４０よりも個別接続端子５４から離間した位置に形成されたので、バンプ電極４０と個別接続端子５４との間隔を変えずに、配線領域（ピッチ変換領域）を広げることができる。また、第１の面４１と第２の面４２との間を貫通配線４５により中継したので、封止板３３の任意の位置で第１の面４１と第２の面４２との間を中継できる。これにより、配線レイアウトの自由度を高めることができる。さらに、バンプ電極４０を内部樹脂４０ａと、当該内部樹脂４０ａ上に少なくとも一部が積層された導電膜４０ｂとにより構成したので、バンプ電極４０に弾性を与えることができ、当該バンプ電極４０による導通をより確実にすることができる。加えて、第１の面４１に積層された下面側配線４７は、バンプ電極４０の導電膜４０ｂと同じ層で形成されたので、下面側配線４７と導電膜４０ｂとを同一工程で作成でき、製造が容易になる。

なお、上記では、封止板３３の両端側に形成された配線群のうち、領域Ａに対応する一方の配線群に注目したが、他方の配線群についても同様に形成される。本実施形態では、両端側の配線群が、ノズル列方向に沿った仮想直線に対して左右対称に設けられている。

次に、上記した記録ヘッド３、特に電子デバイス１４の製造方法について説明する。本実施形態の電子デバイス１４は、封止板３３となる領域が複数形成されたシリコン単結晶基板（シリコンウェハ）と、振動板３１及び圧電素子３２が積層されて圧力室形成基板２９となる領域が複数形成されたシリコン単結晶基板（シリコンウェハ）とを接合し、駆動ＩＣ３４を対応する位置に接合した後で、切断して個片化することで得られる。

詳しく説明すると、封止板３３側のシリコン単結晶基板では、まず、フォトリソグラフィー工程及びエッチング工程により、上面側埋設配線５０と下面側埋設配線５１を形成するための凹部をシリコン単結晶基板の両面に形成する。具体的には、シリコン単結晶基板にフォトレジストをパターニングし、ドライエッチングを行うことで凹部を形成する。次に、フォトリソグラフィー工程及びエッチング工程により、貫通孔４５ａを形成する。具体的には、フォトレジストをパターニングして、シリコン単結晶基板の表面のうち貫通孔４５ａを形成する箇所を露出させる。続いてドライエッチングにより露出部に所望の深さの穴を形成する。その後、フォトレジストを剥離し、貫通孔４５ａの側壁に絶縁膜を形成する。なお、絶縁膜の形成方法としては、ＣＶＤ法、熱酸化によりシリコン酸化膜を形成する方法、樹脂を塗布し硬化させる方法等の種々の方法を用いることができる。続いて、シリコン単結晶基板の両面及び貫通孔４５ａ内に上面側埋設配線５０、下面側埋設配線５１及び貫通配線４５の導体部４５ｂとなる電極材を電解めっき法で形成する。具体的には、電極材を形成するためのシード層を形成し、シード層を電極として電解銅めっきにより電極材を形成する。なお、シード層の下には基板との密着性及びバリア性を向上させる膜を形成することが好ましい。また、シード層としては銅（Ｃｕ）、密着膜又はバリア膜としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、チタンタングステン（ＴｉＷ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）等をスパッタ法やＣＶＤ法を用いて形成することが望ましい。さらに、電極材を形成する方法としては、電解銅めっきによらず、無電解めっきや導電性ペーストの印刷等の方法により、上下の導通を形成できる材料を凹部及び貫通孔４５ａに埋め込むことで形成してもよい。

次に、シリコン単結晶基板の上面に析出した銅（Ｃｕ）を、ＣＭＰ（化学機械研磨）法を用いて除去し、シリコン単結晶基板の表面を露出させる。また、シリコン単結晶基板の下面をバックグラインド法等で所定の厚みまで除去し、最終的にＣＭＰ法等を用いてシリコン単結晶基板を研削することで貫通配線４５の導体部４５ｂを露出させる。このようにして、シリコン単結晶基板に上面側埋設配線５０、下面側埋設配線５１及び貫通配線４５が形成される。これらの配線５０、５１、４５が形成されたならば、シリコン単結晶基板の下面にシリコン酸化膜等の絶縁膜を形成する。そして、フォトレジストをパターニングし、ドライエッチングやウェットエッチングにより下面側埋設配線５１及び貫通配線４５を露出させた後、フォトレジストを剥離する。その後、シリコン単結晶基板の下面に樹脂膜を製膜し、フォトリソグラフィー工程及びエッチング工程により、内部樹脂４０ａを形成した後、加熱により当該内部樹脂４０ａを溶融してその角を丸める。最後に、基板の両面に再配線となる上面側配線４６及び下面側配線４７を形成する。具体的には、シリコン単結晶基板の一側の面の全面に再配線層を形成し、フォトリソグラフィー工程及びエッチング工程により、再配線層をパターニングすることで、上面側配線４６或いは下面側配線４７のパターンが作成される。また、下面側配線４７の形成と同時に、バンプ電極４０も形成される。これにより、シリコン単結晶基板に、個々の記録ヘッド３に対応した封止板３３となる領域が複数形成される。なお、再配線層の材料としては、最表面を金（Ａｕ）で形成することが好ましいが、これには限られず、一般的に用いられる材料（Ｔｉ、Ａｌ、Ｃｒ、Ｎｉ、Ｃｕ等）を用いて形成してもよい。また、封止板３３に上面側配線４６、下面側配線４７及び貫通配線４５を形成する法は、上記に記載した方法に限られず、一般的に利用可能な製造方法で作成することもできる。

一方、圧力室形成基板２９側のシリコン単結晶基板では、まず、表面（封止板３３側と対向する側の面）に振動板３１を積層する。次に、半導体プロセスにより、下電極層３７、圧電体層３８及び上電極層３９等を順次パターニングし、圧電素子３２を形成する。これにより、シリコン単結晶基板に、個々の記録ヘッド３に対応した圧力室形成基板２９となる領域が複数形成される。そして、それぞれのシリコン単結晶基板に封止板３３及び圧力室形成基板２９が形成されたならば、圧力室形成基板２９側のシリコン単結晶基板の表面（封止板３３側の面）に感光性接着剤層を製膜し、フォトリソグラフィー工程により、所定の位置に感光性接着剤４３を形成する。具体的には、感光性及び熱硬化性を有する液体状の感光性接着剤を、スピンコーター等を用いて振動板３１上に塗布し、加熱することで感光性接着剤層を形成する。そして、露光及び現像することで、所定の位置に感光性接着剤４３の形状をパターニングする。

感光性接着剤４３が形成されたならば、両シリコン単結晶基板を接合する。具体的には、何れか一方のシリコン単結晶基板を他方のシリコン単結晶基板側に向けて相対的に移動させて、感光性接着剤４３を両シリコン単結晶基板の間に挟んで張り合わせる。この状態で、バンプ電極４０の弾性復元力に抗して、両シリコン単結晶基板を上下方向から加圧する。これにより、バンプ電極４０が押し潰され、圧力室形成基板２９側の下電極層３７及び上電極層３９等と確実に導通をとることができる。そして、加圧しながら、感光性接着剤４３の硬化温度まで加熱する。その結果、バンプ電極４０が押し潰された状態で、感光性接着剤４３が硬化し、両シリコン単結晶基板が接合される。

両シリコン単結晶基板が接合されたならば、圧力室形成基板２９側のシリコン単結晶基板を下面側（封止板３３側のシリコン単結晶基板側とは反対側）から研磨し、当該圧力室形成基板２９側のシリコン単結晶基板を薄くする。その後、フォトリソグラフィー工程及びエッチング工程により、薄くなった圧力室形成基板２９側のシリコン単結晶基板に圧力室３０を形成する。そして、封止板３３側のシリコン単結晶基板側の上面側に、接着剤５９を用いて駆動ＩＣ３４を接合する。最後に、所定のスクライブラインに沿ってスクライブし、個々の電子デバイス１４に切断する。なお、上記の方法では、２枚のシリコン単結晶基板を接合してから個片化することで電子デバイス１４を作製したが、これには限られない。例えば、先に封止板３３及び圧力室形成基板２９をそれぞれ個片化してから、これらを接合するようにしてもよい。また、それぞれのシリコン単結晶基板側を個片化してから、これらの個片化された基板に封止板３３及び圧力室形成基板２９を形成するようにしても良い。

そして、上記の過程により製造された電子デバイス１４は、接着剤等を用いて流路ユニット１５（連通基板２４）に位置決めされて固定される。そして、電子デバイス１４をヘッドケース１６の収容空間１７に収容した状態で、ヘッドケース１６と流路ユニット１５とを接合することで、上記の記録ヘッド３が製造される。

ところで、上記した第１の実施形態では、第１の配線６１の貫通配線４５を個別接続端子５４より内側（バンプ電極４０とは反対側）に設けたがこれには限られない。第１の配線の貫通配線が第１の領域内に配置され、第２の配線の貫通配線が第２の領域内に配置されていれば、どのような構成であっても良い。

例えば、図６に示す第２の実施形態では、第１の配線６１′の貫通配線４５′を個別接続端子５４の直下に配置している。具体的には、第１の配線６１′は、個別接続端子５４と重なる位置であって第１の領域ａ１′内に形成された貫通配線４５′と、第１の面４１において貫通配線４５′から対応するバンプ電極４０まで接続された下面側配線４７′とから構成されている。なお、本実施形態の仮想直線Ｌ′は、上記した第１の実施形態と同様にバンプ電極４０と個別接続端子５４との間において個別接続端子５４寄りに設定されているため、第１の領域ａ１′及び第２の領域ａ′は上記した第１の実施形態と同様になる。また、その他の構成は上記した第１の実施形態と同じであるため、説明を省略する。

また、図７に示す第３の実施形態では、第１の配線６１″の貫通配線４５″を個別接続端子５４より外側（バンプ電極４０側）に配置している。具体的には、第１の配線６１″は、第２の面４２において個別接続端子５４からノズル列方向に直交する方向に沿ってバンプ電極４０側に延設された上面側配線４６″と、この上面側配線４６″の個別接続端子５４とは反対側の端部であって第１の領域ａ１″内に形成された貫通配線４５″と、第１の面４１において貫通配線４５″から対応するバンプ電極４０まで接続された下面側配線４７″とから構成されている。なお、本実施形態の仮想直線Ｌ″は、バンプ電極４０と個別接続端子５４との略中間に設定されている。そして、第１の領域ａ１″は、この仮想直線Ｌ″より内側（バンプ電極４０とは反対側）の領域となり、第２の領域ａ２″は、この仮想直線Ｌ″より外側（バンプ電極４０側）の領域となる。なお、その他の構成は上記した第１の実施形態と同じであるため、説明を省略する。

また、上記した各実施形態では、第１の配線６１と第２の配線６２とが、ノズル列方向において隣り合っていたがこれには限られない。例えば、ノズル列方向に隣り合う複数の第１の配線群と、ノズル列方向に隣り合う複数の第２の配線群とを、ノズル列方向に沿って交互に配置しても良い。要するに、個別接続端子とバンプ電極とを接続する配線群のうち、少なくとも一部が第１の配線で形成され、残りが第２の配線で形成されていればよい。

また、上記した各実施形態では、個別接続端子５４及びバンプ電極４０が、ノズル列方向（第１の方向）に沿って等間隔に配置されていたが、これには限られない。ノズル列方向に沿って等間隔に配置されていない個別接続端子及びバンプ電極においても、本発明を適用できる。要は、個別接続端子及びバンプ電極が、間隔を開けて配置されていればよい。さらに、上記した各実施形態では、バンプ電極４０を封止板３３側に設けたが、これには限られない。例えば、バンプ電極を圧力室基板側に設けることもできる。この場合、バンプ電極に対向する封止板側の端子が本発明における第２の端子となる。また、上記した各実施形態では、バンプ電極４０が、内部樹脂４０ａと導電膜４０ｂとから構成されたが、これには限られない。例えば、バンプ電極を金（Ａｕ）やハンダ等の金属で形成することも可能である。さらに、上記した各実施形態では、個別接続端子５４のピッチＰ１はバンプ電極４０のピッチＰ２よりも小さく形成されたが、これには限られない。例えば、個別接続端子のピッチをバンプ電極のピッチよりも大きくすることもできる。また、上記した製造方法では、圧力室形成基板２９側のシリコン単結晶基板に感光性接着剤４３を塗布したが、これには限られない。例えば、感光性接着剤を封止板側のシリコン単結晶基板に塗布することもできる。

そして、以上では、液体噴射ヘッドとして、インクジェットプリンターに搭載されるインクジェット式記録ヘッドを例示したが、インク以外の液体を噴射するものにも適用することができる。例えば、液晶ディスプレイ等のカラーフィルターの製造に用いられる色材噴射ヘッド、有機ＥＬ（Electro Luminescence）ディスプレイ、ＦＥＤ（面発光ディスプレイ）等の電極形成に用いられる電極材噴射ヘッド、バイオチップ（生物化学素子）の製造に用いられる生体有機物噴射ヘッド等にも本発明を適用することができる。

また、本発明は、液体噴射ヘッドにアクチュエーターとして用いられるものには限られず、例えば、各種センサー等に使用される電子デバイス等にも適用することができる。

１…プリンター，３…記録ヘッド，１４…電子デバイス，１５…流路ユニット，１６…ヘッドケース，１７…収容空間，１８…リザーバー，２１…ノズルプレート，２２…ノズル，２４…連通基板，２５…共通液室，２６…個別連通路，２８…コンプライアンスシート，２９…圧力室形成基板，３０…圧力室，３１…振動板，３２…圧電素子，３３…封止板，３７…下電極層，３８…圧電体層，３９…上電極層，４０…バンプ電極，４１…第１の面，４２…第２の面，４３…感光性接着剤，４５…貫通配線，４６…上面側配線，４７…下面側配線，５０…上面側埋設配線，５１…下面側埋設配線，５３…電源配線，５４…個別接続端子，５６…電源端子，５７…個別端子，５９…接着剤，６１…第１の配線，６２…第２の配線

Claims (5)

1. 駆動素子を複数備えた駆動素子形成基板が第１の面に接続され、前記駆動素子を駆動する駆動ＩＣが前記第１の面とは反対側の第２の面に設けられた配線基板を備え、
   前記配線基板は、前記駆動ＩＣからの信号が入力される第１の端子が第１の方向に複数配置された第１の領域と、当該第１の領域とは異なる位置の第２の領域と、を前記第２の面に備え、
   前記配線基板の前記第１の面のうち前記第２の領域と平面視で重なる領域には、前記信号を前記駆動素子に出力する第２の端子が前記第１の端子のピッチとは異なるピッチで前記第１の方向に複数配置され、
   前記第１の端子と前記第２の端子とを接続する配線群は、前記第１の面と前記第２の面との間を中継する中継配線部の位置を前記第１の領域内とした第１の配線と、前記第１の面と前記第２の面とを接続する中継配線部の位置を前記第２の領域内とした第２の配線とを備えたことを特徴とする電子デバイス。
2. 前記第１の配線と前記第２の配線とは、前記第１の方向において隣り合うように配置されたことを特徴とする請求項１に記載の電子デバイス。
3. 前記第２の端子は、前記第１の面に設けられた樹脂層と、当該樹脂層に少なくとも一部が設けられた導電層とを備え、
   前記配線群のうち前記第１の面に設けられた部分は、前記導電層により形成されたことを特徴とする請求項１又は請求項２に記載の電子デバイス。
4. 前記第２の配線の中継配線部は、前記第２の端子よりも前記第１の端子から離間した位置に形成されたことを特徴とする請求項１から請求項３の何れか一項に記載の電子デバイス。
5. 前記第１の領域の中継配線部及び前記第２の領域の中継配線部は、前記配線基板が板厚方向に貫通された貫通孔の内部に形成された導体からなる貫通配線であることを特徴とする請求項１から請求項４の何れか一項に記載の電子デバイス。
   
   

Images