JP2016167329A - 不揮発性半導体メモリ - Google Patents

不揮発性半導体メモリ Download PDF

Info

Publication number
JP2016167329A
JP2016167329A JP2015047183A JP2015047183A JP2016167329A JP 2016167329 A JP2016167329 A JP 2016167329A JP 2015047183 A JP2015047183 A JP 2015047183A JP 2015047183 A JP2015047183 A JP 2015047183A JP 2016167329 A JP2016167329 A JP 2016167329A
Authority
JP
Japan
Prior art keywords
substrate
potential
substrate region
memory cell
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015047183A
Other languages
English (en)
Other versions
JP6381461B2 (ja
Inventor
紘希 野口
Hiroki Noguchi
紘希 野口
聡 高谷
Satoshi Takaya
聡 高谷
藤田　忍
Shinobu Fujita
忍 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015047183A priority Critical patent/JP6381461B2/ja
Priority to PCT/JP2015/069035 priority patent/WO2016143155A1/ja
Priority to CN201580046308.2A priority patent/CN106663465B/zh
Publication of JP2016167329A publication Critical patent/JP2016167329A/ja
Priority to US15/453,215 priority patent/US9990975B2/en
Application granted granted Critical
Publication of JP6381461B2 publication Critical patent/JP6381461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1695—Protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/74—Array wherein each memory cell has more than one access device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Read Only Memory (AREA)

Abstract

【課題】書き込みエラーと読み出し時の誤書き込みを防止する。
【解決手段】実施形態に係わる不揮発性半導体メモリは、基板領域Sub(m-1)と、メモリセルMC、及び、制御端子がワード線WL(i-1)に接続され、基板領域Sub(m-1)をチャネルとし、メモリセルMCに読み出し電流又は書き込み電流を供給するアクセストランジスタAT、を含む、基板領域Sub(m-1)内のセルユニットCU-Lと、読み出し電流がメモリセルMCに供給されるとき、基板領域Sub(m-1)を第１の基板電位に設定し、書き込み電流がメモリセルMCに供給されるとき、基板領域Sub(m-1)を第１の基板電位とは異なる第２の基板電位に設定する基板電位生成回路と、を備える。
【選択図】図２

Description

実施形態は、不揮発性半導体メモリに関する。
不揮発性半導体メモリにおいては、書き込みエラー(write error)と読み出し時の誤書き込み(read disturb)とのトレードオフが問題となっている。
例えば、不揮発性半導体メモリの一つである磁気ランダムアクセスメモリでは、メモリセルとしての磁気抵抗効果素子の特性向上に応じて書き込み電流が低下する傾向にある。一方、読み出し電流は、書き込み電流よりも小さくする必要があるが、高速センスを実現するために、その値を十分に小さくすることができない。その結果、書き込み電流と読み出し電流との間の電流差（マージン）が小さくなる、という現状がある。
また、不揮発性半導体メモリは、一般的に、メモリセルアレイ内の複数のメモリセルがそれぞれ異なる書き込み電流を持つ、という書き込み特性のばらつきを有する。しかし、書き込み電流及び読み出し電流は、これらに共通のアクセストランジスタ（同一経路）によりメモリセルに供給される。
このため、書き込み特性が最も悪い（書き込み電流が最も大きい）メモリセルに対して正しく書き込みが行われるような書き込み電流を供給し得るアクセストランジスタを設計すると、書き込み特性が最も良い（書き込み電流が最も小さい）メモリセルに対して読み出しを行うときに、読み出し電流が書き込み閾値を超え、誤書き込みが発生する場合がある。
また、書き込み特性が最も良いメモリセルに対して読み出しを行うときに、読み出し電流が書き込み閾値を超えないような読み出し電流を供給し得るアクセストランジスタを設計すると、書き込み特性が最も悪いメモリセルに対して書き込みを行うときに、書き込み電流が書き込み閾値を超えることができず、書き込みエラーが発生する場合がある。
特開２０１０−１１８５４２号公報 特開２０１０−２１８６５８号公報 特開２０１４−１９１８３５号公報
実施形態は、書き込みエラーと読み出し時の誤書き込みを防止可能な技術を提案する。
実施形態によれば、不揮発性半導体メモリは、半導体基板と、前記半導体基板内の第１の基板領域と、第１のメモリセル、及び、制御端子が第１のワード線に接続され、前記第１の基板領域をチャネルとし、前記第１のメモリセルに読み出し電流又は書き込み電流を供給する第１のトランジスタ、を含む、前記第１の基板領域内の第１のセルユニットと、前記読み出し電流が前記第１のメモリセルに供給されるとき、前記第１の基板領域を第１の基板電位に設定し、前記書き込み電流が前記第１のメモリセルに供給されるとき、前記第１の基板領域を前記第１の基板電位とは異なる第２の基板電位に設定する基板電位生成回路と、を備える。
抵抗変化メモリの全体図。 メモリセルアレイのレイアウトの第１の実施例を示す回路図。 図２のレイアウトにおいて基板電位を設定する例を示す回路図。 図２のレイアウトにおいて基板電位を設定する例を示す回路図。 メモリセルアレイのレイアウトの第２の実施例を示す回路図。 図４のレイアウトにおいて基板電位を設定する例を示す回路図。 図４のレイアウトにおいて基板電位を設定する例を示す回路図。 メモリセルアレイのレイアウトの第３の実施例を示す回路図。 メモリセルアレイのレイアウトの第３の実施例を示す回路図。 メモリセルアレイのレイアウトの第４の実施例を示す回路図。 読み出し時の動作波形の例を示す波形図。 読み出し時の動作波形の例を示す波形図。 書き込み時の動作波形の例を示す波形図。 メモリセルアレイのレイアウトの第５の実施例を示す平面図。 図１１の領域Ｘを示す平面図。 図１２のXIII-XIII線に沿う断面図。 図１２のXIV-XIV線に沿う断面図。 図１２のXV-XV線に沿う断面図。 図１２のXVI-XVI線に沿う断面図。 図１２のセルユニットCU-Lの等価回路を示す回路図。 階層ビット線構造のメモリセルアレイへの適用例を示すブロック図。 図１８のサブアレイとその周辺回路の例を示すブロック図。 図１８のサブアレイとその周辺回路の例を示す回路図。 不揮発キャッシュシステムの例を示す図。 磁気抵抗効果素子の例を示す図。 磁気抵抗効果素子の例を示す図。
以下、図面を参照しながら実施例を説明する。
以下の実施例は、書き込み電流と読み出し電流が同一経路によりメモリセルに供給される不揮発性半導体メモリ、例えば、メモリセルアレイが複数のセルユニットを備え、かつ、１つのセルユニットが直列接続されるメモリセルとアクセストランジスタと、を備える不揮発性半導体メモリに適用される。
ここで、メモリセルとは、データを記憶する素子のことである。例えば、メモリセルは、磁気抵抗効果素子、相変化素子などの抵抗変化素子を備える。また、アクセストランジスタとは、メモリセルアレイの複数のロウのうちの１つを選択する素子のことである。例えば、アクセストランジスタは、ゲートがワード線に接続されるFET（Field Effect Transistor）を備える。
このような不揮発性半導体メモリにおいて、以下の実施例では、メモリセルアレイ内に電気的に分離された複数の基板領域（例えば、複数のウェル領域）を設け、かつ、各基板領域内に複数のセルユニットを配置する、といった新たなデバイス構造を提案する。
この場合、基板領域ごとに、アクセストランジスタの基板電位（バックゲートバイアス）を設定することが可能になる。
例えば、読み出し/書き込みの対象となる１つのロウ内の、即ち、選択された１本のワード線に接続される複数のアクセストランジスタを含む、基板領域（アクセス領域）の基板電位と、読み出し/書き込みの対象とならない非選択の１つ又は複数のロウを含む基板領域（非アクセス領域）の基板電位とを、それぞれ独立に設定できる。
その結果、書き込み時には、選択されたメモリセルで書き込みエラーが発生しないように、即ち、選択されたメモリセルで正確に書き込みが実行されるように、アクセス領域としての基板領域の基板電位、即ち、選択されたメモリセルに流れる書き込み電流を調整できる。
また、読み出し時には、選択されたメモリセルで誤書き込み無しに読み出しが実行されるように、アクセス領域としての基板領域の基板電位、即ち、選択されたメモリセルに流れる読み出し電流を調整できる。
さらに、読み出し/書き込み時において、非選択のメモリセルでリーク電流が発生しないように、非アクセス領域としての基板領域の基板電位を設定できる。読み出し/書き込み時以外の、例えば、スタンバイ時においては、全ての基板領域の基板電位を、全てのメモリセルでリーク電流が発生しないような値に設定できる。
なお、以下の実施例は、上述のように、メモリセルアレイ内の複数の基板領域の基板電位、即ち、アクセス領域及び非アクセス領域の基板電位を、書き込み時と読み出し時とで互いに異ならせる、という点に着目して説明する。これは、例えば、複数の基板領域の基板電位を、アクセス時（選択時）と非アクセス時（非選択時）とで互いに異ならせる、という技術とは相違する。
［全体構成］
図１は、不揮発性半導体メモリの主要部を示している。
メモリセルアレイ10は、複数のセルユニットのアレイを備える。ロウデコーダ11a及びカラムデコーダ11bは、アドレス信号Addに基づいて、メモリセルアレイ10内の複数のセルユニットをランダムアクセスする。
カラム選択回路12は、カラムデコーダ11bからの信号に基づいて、メモリセルアレイ10とセンスアンプ14とを互いに電気的に接続する役割を有する。
読み出し/書き込み制御回路17は、読み出し時に、メモリセルアレイ10内の選択されたセルユニットに読み出し電流を供給する。センスアンプ14は、読み出し電流を検出することにより、選択されたセルユニット内のメモリセルからデータを読み出す。
また、読み出し/書き込み制御回路17は、書き込み時に、メモリセルアレイ10内の選択されたセルユニットに書き込み電流を供給することにより、選択されたセルユニット内のメモリセルにデータを書き込む。
基板電位生成回路13は、読み出し/書き込み時に、基板電位を設定する。ここで、基板電位とは、半導体基板内の複数の基板領域の電位のことである。
制御回路15は、ロウデコーダ11a、カラムデコーダ11b、基板電位生成回路13、センスアンプ14、及び、読み出し/書き込み制御回路17の動作を制御する。
［第１の実施例］
図２は、メモリセルアレイのレイアウトの第１の実施例を示している。
ｍ個の基板領域Sub0, Sub1, …Sub(m-1)は、半導体基板内に配置され、互いに電気的に分離される。但し、ｍは、２以上の自然数である。ｍ個の基板領域Sub0, Sub1, …Sub(m-1)は、例えば、ウェル領域である。なお、メモリセルアレイのデバイス構造については、後述する。
ｍ個の基板領域Sub0, Sub1, …Sub(m-1)の各々は、複数のセルユニットCU-L, CU-Rを含む。複数のセルユニットCU-L, CU-Rの各々は、メモリセルMC、及び、アクセストランジスタATを備える。
メモリセルMCは、例えば、２端子素子であり、書き込み電流（双方向電流）により抵抗値が変化する抵抗変化素子である。アクセストランジスタATは、例えば、ゲート（制御端子）、ソース、及び、ドレインを有するFET (Field Effect Transistor)であり、ｍ個の基板領域Sub0, Sub1, …Sub(m-1)のうちの１つをチャネル（電流経路）とする。
アクセストランジスタATのチャネルは、メモリセルMCに直列接続される。即ち、アクセストランジスタATは、読み出し時に、メモリセルMCに読み出し電流を供給し、かつ、書き込み時に、メモリセルMCに書き込み電流を供給する。
ｉ本のワード線WL0, WL1, …WL(i-2), WL(i-1)は、それぞれ、第１の方向に延び、第１の方向に並ぶ複数のアクセストランジスタATのゲートに接続される。但し、ｉは、２以上の自然数である。
ｍ個の基板領域Sub0, Sub1, …Sub(m-1)の各々は、１本のワード線に接続される複数のセルユニット、又は、複数本のワード線に接続される複数のセルユニットを含む。本例は、ｍ個の基板領域Sub0, Sub1, …Sub(m-1)の各々が、２本のワード線に接続される複数のセルユニットを含む場合を示す。
例えば、基板領域Sub0は、２本のワード線WL0, WL1に接続される複数のセルユニットCU-L, CU-Rを含み、基板領域Sub1は、２本のワード線WL2, WL3に接続される複数のセルユニットCU-L, CU-Rを含み、基板領域Sub(m-1)は、２本のワード線WL(i-2), WL(i-1)に接続される複数のセルユニットCU-L, CU-Rを含む。
本例では、ｍ個の基板領域Sub0, Sub1, …Sub(m-1)は、それぞれ、同じ数、例えば、２本のワード線に対応して設けられるが、互いに異なる数のワード線に対応して設けられていてもよい。
ｊ本のビット線BL0, …BL(j-1)は、それぞれ、第１の方向に交差する第２の方向に延び、第２の方向に並ぶ複数のセルユニットCU-Lの第１の端に接続される。また、ｊ本のソース線SL0, …SL(j-1)は、それぞれ、第２の方向に延び、第２の方向に並ぶ複数のセルユニットCU-Lの第２の端に接続される。但し、ｊは、２以上の自然数である。
同様に、ｊ本のビット線BR0, …BR(j-1)は、それぞれ、第２の方向に延び、第２の方向に並ぶ複数のセルユニットCU-Rの第１の端に接続される。また、ｊ本のソース線SR0, …SR(j-1)は、それぞれ、第２の方向に延び、第２の方向に並ぶ複数のセルユニットCU-Rの第２の端に接続される。
本例は、２つのセルユニットCU-L, CU-Rに相補データを記憶することより、１ビットを記憶する、いわゆる２セル１ビットタイプのメモリセルアレイを示す。
この場合、ｊ個のカラムCOL0, …COL(j-1)の各々は、２つのセルユニットCU-L, CU-Rを含む。但し、メモリセルアレイは、本例に限られることはない。例えば、メモリセルアレイは、１つのセルユニットに１ビットを記憶する、いわゆる１セル１ビットタイプであってもよい。
ｍ本の基板コンタクト線（ｍ本の導電線）CL0, CL1, …CL(m-1)は、ｍ個の基板領域Sub0, Sub1, …Sub(m-1)に対応して設けられ、かつ、第１の方向に延びる。ｍ本の基板コンタクト線CL0, CL1, …CL(m-1)は、それぞれ、コンタクトプラグCPを介して、ｍ個の基板領域Sub0, Sub1, …Sub(m-1)に接続される。
ｍ本の基板コンタクト線CL0, CL1, …CL(m-1)の第１の端は、スイッチトランジスタSWL, SW0L, …SW(m-1)Lを介して、電位設定線（導電線）VbLに接続される。
スイッチトランジスタSWL, SW0L, …SW(m-1)Lは、例えば、ゲート（制御端子）、ソース、及び、ドレインを有するFETである。
スイッチトランジスタSWLのオン/オフは、制御信号EnLにより制御される。
スイッチトランジスタSW0L, …SW(m-1)Lのオン/オフは、ｉ本のワード線WL0, WL1, …WL(i-2), WL(i-1)の電位により制御される。
ここで、スイッチトランジスタSWxLがオンであるとは、スイッチトランジスタSWxL内の複数のFETのうちの少なくとも１つがオンであることを意味する。また、スイッチトランジスタSWxLがオフであるとは、スイッチトランジスタSWxL内の複数のFETの全てがオフであることを意味する。但し、ｘは、０〜（ｍ−１）のうちの１つである。
例えば、スイッチトランジスタSW0Lは、基板領域Sub0に対応して設けられる。このため、基板領域Sub0に対応する２本のワード線WL0, WL1のうちの１つが選択されたとき、即ち、２本のワード線WL0, WL1のうちの１つがアクティブ（High-level）になったとき、スイッチトランジスタSW0Lは、オンとなる。
また、スイッチトランジスタSW(m-1)Lは、基板領域Sub(m-1)に対応して設けられる。このため、基板領域Sub(m-1)に対応する２本のワード線WL(i-2), WL(i-1)のうちの１つが選択されたとき、即ち、２本のワード線WL(i-2), WL(i-1)のうちの１つがアクティブ（High-level）になったとき、スイッチトランジスタSW(m-1)Lは、オンとなる。
ｍ本の基板コンタクト線CL0, CL1, …CL(m-1)の第２の端は、スイッチトランジスタSWR, SW0R, …SW(m-1)Rを介して、電位設定線（導電線）VbRに接続される。
スイッチトランジスタSWR, SW0R, …SW(m-1)Rは、例えば、ゲート（制御端子）、ソース、及び、ドレインを有するFETである。
スイッチトランジスタSWRのオン/オフは、制御信号EnRにより制御される。
スイッチトランジスタSW0R, …SW(m-1)Rのオン/オフは、ｉ本のワード線WL0, WL1, …WL(i-2), WL(i-1)の電位により制御される。
ここで、スイッチトランジスタSWxRがオンであるとは、スイッチトランジスタSWxR内の複数のFETのうちの少なくとも１つがオンであることを意味する。また、スイッチトランジスタSWxRがオフであるとは、スイッチトランジスタSWxR内の複数のFETの全てがオフであることを意味する。但し、ｘは、０〜（ｍ−１）のうちの１つである。
例えば、スイッチトランジスタSW0Rは、基板領域Sub0に対応して設けられる。このため、基板領域Sub0に対応する２本のワード線WL0, WL1のうちの１つが選択されたとき、即ち、２本のワード線WL0, WL1のうちの１つがアクティブ（H-level）になったとき、スイッチトランジスタSW0Rは、オンとなる。
また、スイッチトランジスタSW(m-1)Rは、基板領域Sub(m-1)に対応して設けられる。このため、基板領域Sub(m-1)に対応する２本のワード線WL(i-2), WL(i-1)のうちの１つが選択されたとき、即ち、２本のワード線WL(i-2), WL(i-1)のうちの１つがアクティブ（H-level）になったとき、スイッチトランジスタSW(m-1)Rは、オンとなる。
なお、ｍ本の基板コンタクト線CL0, CL1, …CL(m-1)の第１の端に接続されるスイッチトランジスタSWL, SW0L, …SW(m-1)L及び電位設定線VbLと、ｍ本の基板コンタクト線CL0, CL1, …CL(m-1)の第２の端に接続されるスイッチトランジスタSWR, SW0R, …SW(m-1)R及び電位設定線VbRと、のいずれか一方は、省略してもよい。
上述のメモリセルアレイによれば、例えば、読み出し/書き込みの対象となる選択された１本のワード線に接続される複数のアクセストランジスタを含む基板領域（アクセス領域）の基板電位と、読み出し/書き込みの対象とならない非選択の１本又は複数本のワード線に接続される複数のアクセストランジスタを含む基板領域（非アクセス領域）の基板電位とを、それぞれ独立に設定できる。
従って、非アクセス領域の基板電位を、アクセストランジスタがオンし難くなるような電位、例えば、アクセストランジスタがＮチャネル型ＦＥＴであるときは、マイナス電位に設定することにより、読み出し/書き込み時において非アクセス領域内で発生するリーク電流を抑えることができる。
即ち、読み出し/書き込み時には、非選択のセルユニットにおいてもビット線及びソース線間に電位差が発生する。このため、非選択のセルユニットに接続されるワード線がノンアクティブ（Low-level）、例えば、０Ｖであっても、非選択のセルユニット内のアクセストランジスタのチャネルにリーク電流が流れる場合がある。
そこで、非選択のセルユニットが配置される基板領域（非アクセス領域）の基板電位は、アクセストランジスタのソース（Ｎ型）と基板領域（Ｐ型）とが逆方向にバイアス（Backward bias）されるような電位に設定するのが望ましい。これにより、非アクセス領域内のアクセストランジスタを完全にオフ状態とし、非アクセス領域内で発生するリーク電流を抑えることができるからである。
一方、アクセス領域においては、読み出し時と書き込み時とで、基板電位を変えることにより、読み出し電流と書き込み電流との電流差（マージン）を十分に確保できる。
例えば、書き込み時には、選択されたセルユニットで書き込みエラーが発生しないように、即ち、選択されたメモリセルで正確に書き込みが実行されるように、アクセス領域の基板電位を設定する。また、読み出し時には、選択されたメモリセルで誤書き込み無しに読み出しが実行されるように、アクセス領域の基板電位を設定する。
また、読み出し/書き込み時におけるアクセス領域の基板電位は、アクセストランジスタがＮチャネル型ＦＥＴであるときは、アクセストランジスタのソース（Ｎ型）と基板領域（Ｐ型）とが順方向にバイアス（Forward bias）されるような電位に設定するのが望ましい。
なお、アクセストランジスタがＰチャネル型ＦＥＴであるときは、同様の理由により、非アクセス領域の基板電位は、アクセストランジスタのソース（Ｐ型）と基板領域（Ｎ型）とが逆方向にバイアス（Backward bias）されるような電位、即ち、プラス電位に設定し、読み出し/書き込み時におけるアクセス領域の基板電位は、アクセストランジスタのソース（Ｐ型）と基板領域（Ｎ型）とが順方向にバイアス（Forward bias）されるような電位、即ち、マイナス電位に設定するのが望ましい。
また、読み出し電流と書き込み電流とのマージンを大きくするため、書き込み時におけるアクセス領域の基板電位の絶対値は、読み出し時におけるアクセス領域の基板電位の絶対値よりも大きいのが望ましい。
さらに、読み出し/書き込み時のリーク電流の削減という観点からは、１個の基板領域に対応するワード線の数は、できるだけ少ないのが望ましい。これは、選択されたワード線を含む基板領域（アクセス領域）内においては、非選択のワード線に接続されるセルユニットにリーク電流が発生するからである。
しかし、メモリセルアレイ内の基板領域の数が増えると、これら基板領域を電気的に分離するための領域も増えるため、結果として、メモリセルアレイのサイズが大きくなる。このため、基板領域の数は、リーク電流の削減とメモリセルアレイのサイズとの調整を図ったうえで決定するのが望ましい。
図３Ａ及び図３Ｂは、図２のレイアウトにおいて基板電位を設定する例を示している。
カラム選択回路12は、Ｐチャネル型ＦＥＴ及びＮチャネル型ＦＥＴを有するトランスファゲートであり、図１のカラム選択回路12に対応する。センスアンプ14及び読み出し/書き込み制御回路17は、図１のセンスアンプ14及び読み出し/書き込み制御回路17に対応する。
カラム選択回路12は、カラムCOL0を選択するとき、カラム選択信号CSL0をHigh levelに設定する。本例では、１つのカラムが選択される例を示すが、複数のカラムが同時に選択されるように構成することも可能である。この場合、センスアンプ14の数は、選択されるカラムの数に等しくするのが望ましい。
読み出し/書き込み制御回路17は、読み出し時に、ビット線BL0, BR0をセンスアンプ14に接続し、ソース線SL0, SR0を接地電位に設定する。
読み出し時において、選択された１本のワード線WL(i-1)に接続される２つのセルユニットCU-L, CU-Rに読み出し電流が流れることにより、ビット線BL0, BR0の電位が決定される。ビット線BL0の電位は、VBLとしてセンスアンプ14に入力され、ビット線BR0の電位は、VbBLとしてセンスアンプ14に入力される。
センスアンプ14は、活性化信号SEがHigh levelになると、活性化され、動作可能な状態になる。
読み出し/書き込み制御回路17は、書き込み時に、ビット線BL0及びソース線SL0のうちの一方をHigh levelに設定し、ビット線BL0及びソース線SL0のうちの他方をLow levelに設定する。ビット線BL0及びソース線SL0の電位関係（書き込み電流の向き）は、書き込みデータに応じて決定される。
同様に、読み出し/書き込み制御回路17は、書き込み時に、ビット線BR0及びソース線SR0のうちの一方をHigh levelに設定し、ビット線BR0及びソース線SR0のうちの他方をLow levelに設定する。ビット線BR0及びソース線SR0の電位関係（書き込み電流の向き）は、書き込みデータに応じて決定される。
また、選択された１本のワード線WL(i-1)に接続される２つのセルユニットCU-L, CU-Rに相補データを書き込むため、２本のビット線BL0, BR0のうちの一方をHigh levelに設定し、２本のビット線BL0, BR0のうちの他方をLow levelに設定する。
ここで、ワード線WL(i-1)が選択されるとき、ワード線WL(i-1)の電位は、High levelであり、スイッチトランジスタSW(m-1)L, SW(m-1)Rは、オンである。
この時、図３Ａに示すように、制御信号EnLが、High levelであると、スイッチトランジスタSWLが、オンである。
従って、読み出し/書き込み時において、ワード線WL(i-1)が選択され、かつ、制御信号EnLがHigh levelであると、電位設定線VbLの電位Vsub1は、スイッチトランジスタSW(m-1)L, SWLを介して、アクセス領域としての基板領域Sub(m-1)に、基板電位として印加される。
一方、図３Ｂに示すように、制御信号EnRが、High levelであると、スイッチトランジスタSWRが、オンである。
従って、読み出し/書き込み時において、ワード線WL(i-1)が選択され、かつ、制御信号EnRがHigh levelであると、電位設定線VbRの電位Vsub2は、スイッチトランジスタSW(m-1)R, SWRを介して、アクセス領域としての基板領域Sub(m-1)に、基板電位として印加される。
なお、ワード線WL(i-1)以外の非選択のワード線WL0, WL1, …WL(i-2)の電位は、Low levelであるため、スイッチトランジスタSW0L, …SW(m-2)L, SW0R, …SW(m-2)Rは、それぞれ、オフである。
従って、非アクセス領域としての基板領域Sub0, Sub1, …Sub(m-2)は、フローティングである。予め、全ての基板領域Sub0, Sub1, …Sub(m-1)に所定電位（例えば、マイナス電位）を印加しておけば、読み出し/書き込み時において、非アクセス領域としての基板領域Sub0, Sub1, …Sub(m-2)は、所定電位、かつ、フローティングとなる。
また、Vsub1及びVsub2は、複数の電位から選択可能であってもよい。この場合、例えば、読み出し時のアクセス領域の基板電位を電位設定線VbLからVsub1(=Vx)に設定し、書き込みのアクセス領域の基板電位を電位設定線VbLからVsub1(=Vy)に設定し、読み出し/書き込み時以外の基板領域の基板電位を電位設定線VbRからVsub2(=Vz)に設定できる。但し、Vx≠Vy≠Vzである。
［第２の実施例］
第２の実施例は、第１の実施例の変形例である。このため、第２の実施例において、第１の実施例と同じ要素には同じ符号を付すことにより、その詳細な説明を省略する。
図４は、メモリセルアレイのレイアウトの第２の実施例を示している。
第２の実施例が第１の実施例と異なる点は、スイッチトランジスタSW0L, …SW(m-1)Lの接続関係にある。
即ち、スイッチトランジスタSW0L, …SW(m-1)Lのソース及びドレインの１つは、スイッチトランジスタSWLを介して、基板コンタクト線CL0, CL1, …CL(m-1)に接続され、スイッチトランジスタSW0L, …SW(m-1)Lのソース及びドレインの他の１つは、ワード線WL0, WL1, …WL(i-2), WL(i-1)に接続される。
本例によれば、選択されたワード線の電位が、基板電位として、アクセス領域（選択された基板領域）に印加される。例えば、ワード線WL(i-1)が選択されるとき、ワード線WL(i-1)の電位が、アクセス領域としての基板領域Sub(m-1)に印加される。
この場合、第１の実施例と同様の効果が得られる他、例えば、図２（第１の実施例）における電位設定線VbLを省略できるため、配線設計が容易となる。また、ワード線の電位を基板電位として用いるため、新たに基板電位を生成する必要がなく、ワード線に充電された電荷を基板と共有することにより、低消費電力化に貢献できる。
但し、ワード線の電位が基板電位となるため、選択されたワード線がHigh levelであると仮定すると、スイッチトランジスタSWL, SW0L, …SW(m-1)Lにより供給される基板電位は、High levelとなる。
図５Ａ及び図５Ｂは、図４のレイアウトにおいて基板電位を設定する例を示している。
ワード線WL(i-1)が選択されるとき、ワード線WL(i-1)の電位は、High levelであり、スイッチトランジスタSW(m-1)L, SW(m-1)Rは、オンである。
この時、図５Ａに示すように、制御信号EnLが、High levelであると、スイッチトランジスタSWLが、オンである。
従って、読み出し/書き込み時において、ワード線WL(i-1)が選択され、かつ、制御信号EnLがHigh levelであると、ワード線WL(i-1)の電位Vsub1は、スイッチトランジスタSW(m-1)L, SWLを介して、アクセス領域としての基板領域Sub(m-1)に、基板電位として印加される。
一方、図５Ｂに示すように、制御信号EnRが、High levelであると、スイッチトランジスタSWRが、オンである。
従って、読み出し/書き込み時において、ワード線WL(i-1)が選択され、かつ、制御信号EnRがHigh levelであると、電位設定線VbRの電位Vsub2は、スイッチトランジスタSW(m-1)R, SWRを介して、アクセス領域としての基板領域Sub(m-1)に、基板電位として印加される。
［第３の実施例］
第３の実施例は、第１の実施例の変形例である。このため、第３の実施例において、第１の実施例と同じ要素には同じ符号を付すことにより、その詳細な説明を省略する。
図６Ａ及び図６Ｂは、メモリセルアレイのレイアウトの第３の実施例を示している。
第３の実施例が第１の実施例と異なる点は、スイッチトランジスタSW0L, …SW(m-1)L, SW0R, …SW(m-1)Rの接続関係にある。即ち、スイッチトランジスタSW0L, …SW(m-1)L, SW0R, …SW(m-1)Rの制御端子（ゲート）は、ワード線WL0, WL1, …WL(i-2), WL(i-1)に接続されない。
例えば、図６Ａの例では、スイッチトランジスタSW0L, …SW(m-1)L, SW0R, …SW(m-1)Rのオン/オフは、制御信号φ0, φ1, …φ(m-1)により制御される。
また、図６Ｂの例では、スイッチトランジスタSW0L, …SW(m-1)Lのオン/オフは、制御信号φ0L, φ1L, …φ(m-1)Lにより制御され、スイッチトランジスタSW0R, …SW(m-1)Rのオン/オフは、制御信号φ0R, φ1R, …φ(m-1)Rにより制御される。
本例によれば、第１及び第２の実施例に比べて、スイッチトランジスタSW0L, …SW(m-1)L, SW0R, …SW(m-1)Rの数（１つのスイッチトランジスタ内のFETの数）を減らすことができる。
また、図６Ｂの例では、図２（第１の実施例）におけるスイッチトランジスタSWL, SWRを省略できる。
従って、本例によれば、第１の実施例と同様の効果が得られる他、メモリセルアレイのサイズをさらに縮小できる。
［第４の実施例］
第４の実施例は、第１乃至第３の実施例の応用例である。このため、第４の実施例において、第１乃至第３の実施例と同じ要素には同じ符号を付すことにより、その詳細な説明を省略する。また、以下では、本例を第１の実施例に応用した場合を説明する。
図７は、メモリセルアレイのレイアウトの第４の実施例を示している。
第４の実施例が第１の実施例と異なる点は、メモリセルアレイ内に、さらに、ビット線BL0, …BL(j-1)の電位とソース線SL0, …SL(j-1)の電位とをイコライズするイコライズ回路EQ0L, …EQ(j-1)L、及び、ビット線BR0, …BR(j-1)の電位とソース線SR0, …SR(j-1)の電位とをイコライズするイコライズ回路EQ0R, …EQ(j-1)Rを設けたことにある。
イコライズ回路EQ0L, …EQ(j-1)L, EQ0R, …EQ(j-1)Rは、例えば、ゲート、ソース、及び、ドレインを有するFETである。この場合、イコライズ回路EQ0L, EQ0Rのオン/オフは、カラム選択信号CSL0により制御され、イコライズ回路EQ(j-1)L, EQ(j-1)Rのオン/オフは、カラム選択信号CSL(j-1)により制御される。
本例によれば、例えば、読み出し/書き込み時において、メモリセルアレイ内のアクセス領域の基板電位を設定する前に、予め、ビット線の電位とソース線の電位とをイコライズしておくことにより、読み出し/書き込み電流の制御を正しく行うことができる。
［動作例］
上述の第１乃至第４の実施例に係わる不揮発性半導体メモリの動作例を説明する。
ここでは、第１の実施例に係わる不揮発性半導体メモリを例に挙げるが、これを第２乃至第４の実施例に係わる不揮発性半導体メモリに適用することは容易である。
また、以下の動作は、複数の基板領域の導電型がＰ型であり、各セルユニット内のアクセストランジスタがＮチャネル型ＦＥＴであることを前提とする。
(1) 読み出し動作
図８は、読み出し時の動作波形の第１の例を示している。
この動作波形は、図３Ａ及び図３Ｂの不揮発性半導体メモリに基づく。
この例は、読み出し時に、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATが配置される基板領域（Ｐ型）Sub(m-1)と、選択されたセルユニットCU-L, CU-R内のアクセストランジスタAT（Ｎ型）とが、順方向バイアスとなるような基板電位を、基板領域Sub(m-1)に印加することにより、読み出し速度を向上させる例である。
読み出し動作は、クロック信号CLKに同期して行われる。
まず、時刻ｔ１に、クロック信号CLKが立ち上がると、それに同期して、時刻ｔ２に、カラム選択信号CSL0及び制御信号EnLがHigh levelに変化する。この時、例えば、図３Ａのカラム選択回路12及びスイッチトランジスタSWLがオンになる。
また、時刻ｔ３に、選択されたワード線WL(i-1)がHigh levelに変化すると、例えば、図３ＡのスイッチトランジスタSW(m-1)Lがオンになり、Vsub1（= Vforward）は、電位設定線VbLから、スイッチトランジスタSWL, SW(m-1)Lを経由して、アクセス領域としての基板領域Sub(m-1)に印加される。
カラムCOL0内の選択されたセルユニットCU-L, CU-Rでは、ビット線BL0, BR0からソース線SL0, SR0に向かう読み出し電流が流れる。この時、２つのセルユニットCU-L, CU-Rのうち、低抵抗状態のメモリセルＭＣを含むセルユニットには、高抵抗状態のメモリセルＭＣを含むセルユニットに流れる読み出し電流よりも、抵抗値の比率に応じて相対的に大きな読み出し電流が流れる。
また、読み出し電流が流れているとき、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATは、順方向バイアス状態にある。このため、２つのセルユニットCU-L, CU-Rには、零バイアス状態のときに比べて相対的に大きな読み出し電流を流すことができる。
その結果、ビット線BL0の電位VBLとビット線BR0の電位VBR（=VbBL）との差が、早急に大きくかつ安定状態になるため、センスアンプ14を活性化（動作）させるタイミングを早めることができる。即ち、時刻ｔ４に、活性化信号SEをHigh levelに設定し、センスアンプ14を活性化し、かつ、出力信号（データ）OUTを確定することにより、高速読み出しを実現できる。
また、時刻ｔ４に、制御信号EnLをLow levelに設定し、図３ＢのスイッチトランジスタSWLをオフにする。即ち、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATは、時刻ｔ３から時刻ｔ４までの期間Ｔ１、順方向バイアス状態となる。
また、時刻ｔ４又はそれ以降に、制御信号EnRをHigh levelに設定し、図３ＢのスイッチトランジスタSWRをオンにする。この時、スイッチトランジスタSWR, SW(m-1)Rがオンになるため、Vsub2（= Vss or Vbackward）は、電位設定線VbRから、スイッチトランジスタSWR, SW(m-1)Rを経由して、アクセス領域としての基板領域Sub(m-1)に印加される。但し、Vssは、接地電位であり、Vbackwardは、アクセストランジスタATが逆方向バイアスとなるような電位、本例では、マイナス電位である。
この後、時刻ｔ５に、選択されたワード線WL(i-1)、制御信号EnR、及び、活性化信号SEが、それぞれ、Low levelに変化することにより、読み出し動作が終了する。
ここで、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATは、時刻ｔ４から時刻ｔ５までの期間Ｔ２、零バイアス状態（Vsub2がVssのとき）、又は、逆方向バイアス状態（Vsub2がVbackwardのとき）となる。即ち、期間Ｔ２において、アクセス領域としての基板領域Sub(m-1)の電位は、リセットされる。但し、リセットとは、基板領域Sub(m-1)をVss又はVbackwardにすることを意味する。
このように、読み出し動作後に基板領域Sub(m-1)をリセットしておけば、スタンバイ時や、さらに引き続き行われる読み出し/書き込み時において、基板領域Sub(m-1)の初期状態をリセット状態とすることができるため、リーク電流の削減に効果的である。
なお、不揮発性メモリ（チップ）のパワーオン時に、メモリセルアレイ内の全ての基板領域をリセット状態にしておくのが望ましい。
また、この例では、Vsub1がVforwardであるが、これに代えて、Vsub1をVssにすることもできる。この場合、読み出し時において、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATは、零バイアス状態となる。
図９は、読み出し時の動作波形の第２の例を示している。
第２の例は、第１の例の変形例である。ここでは、第１の例と異なる部分を説明し、第１の例と同じ部分については、その説明を省略する。
この例は、読み出し時に、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATが配置される基板領域（Ｐ型）Sub(m-1)と、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATのソース（Ｎ型）とが、零バイアス又は逆方向バイアスとなるような基板電位（接地電位Vss）を、基板領域Sub(m-1)に印加する例である。
まず、時刻ｔ１に、クロック信号CLKが立ち上がると、それに同期して、時刻ｔ２に、カラム選択信号CSL0がHigh levelに変化する。この時、例えば、図３Ａのカラム選択回路12がオンになる。
また、時刻ｔ３に、選択されたワード線WL(i-1)がHigh levelに変化すると、カラムCOL0内の選択されたセルユニットCU-L, CU-Rでは、ビット線BL0, BR0からソース線SL0, SR0に向かう読み出し電流が流れる。
この時、制御信号EnL, EnRは、Low levelであるため、例えば、図３ＡのスイッチトランジスタSWL, SWRはオフであり、アクセス領域としての基板領域Sub(m-1)は、フローティング状態になっている。
ここで、読み出し動作の第１の例（図８）で説明したように、予め、メモリセルアレイ内の全ての基板領域Sub(m-1)をリセット状態にしておけば、選択されたセルユニットCU-L, CU-Rに読み出し電流を流すとき、基板領域Sub(m-1)は、接地電位Vssかつフローティング状態、又は、マイナス電位Vbackwardかつフローティング状態である。
従って、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATを零バイアス又は逆方向バイアスにした状態で、読み出し動作を行うことができる。
(2) 書き込み動作
図１０は、書き込み時の動作波形の例を示している。
この動作波形は、図３Ａ及び図３Ｂの不揮発性半導体メモリに基づく。
この例は、書き込み時に、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATが配置される基板領域（Ｐ型）Sub(m-1)と、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATのソース（Ｎ型）とが、順方向バイアスとなるような基板電位を、基板領域Sub(m-1)に印加することにより、書き込み速度を向上させる例である。
書き込み動作は、クロック信号CLKに同期して行われる。
まず、時刻ｔ１に、クロック信号CLKが立ち上がると、それに同期して、制御信号EnLがHigh levelに変化する。この時、例えば、図３ＡのスイッチトランジスタSWLがオンになる。また、時刻ｔ２に、ライトイネーブル信号WE及びカラム選択信号CSL0がHigh levelに変化する。この時、例えば、図３Ａのカラム選択回路12がオンになる。
また、時刻ｔ３に、選択されたワード線WL(i-1)がHigh levelに変化すると、例えば、図３ＡのスイッチトランジスタSW(m-1)Lがオンになり、Vsub1（= Vforward）は、電位設定線VbLから、スイッチトランジスタSWL, SW(m-1)Lを経由して、アクセス領域としての基板領域Sub(m-1)に印加される。
カラムCOL0内の選択されたセルユニットCU-L, CU-Rでは、書き込みデータに応じた書き込み電流が流れる。
例えば、“０”−書き込みの場合、セルユニットCU-Lでは、ビット線BL0からソース線SL0に向かう書き込み電流が流れ、セルユニットCU-Rでは、ソース線SR0からビット線BR0に向かう書き込み電流が流れる（BL0, SR0 = High level, SL0, BR0 = Low level）。
また、“１”−書き込みの場合、セルユニットCU-Lでは、ソース線SL0からビット線BL0に向かう書き込み電流が流れ、セルユニットCU-Rでは、ビット線BR0からソース線SR0に向かう書き込み電流が流れる（BL0, SR0 = Low level, SL0, BR0 = High level）。
ここで、書き込み電流が流れているとき、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATは、順方向バイアス状態にある。このため、２つのセルユニットCU-L, CU-Rには、それぞれ、より大きな読み出し電流を流すことができる。
その結果、高速書き込みを実現できる。
また、時刻ｔ４に、制御信号EnLをLow levelに設定し、図３ＢのスイッチトランジスタSWLをオフにする。即ち、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATは、時刻ｔ３から時刻ｔ４までの期間Ｔ１、順バイアス状態となる。
また、時刻ｔ４又はそれ以降に、制御信号EnRをHigh levelに設定し、図３ＢのスイッチトランジスタSWRをオンにする。この時、スイッチトランジスタSWR, SW(m-1)Rがオンになるため、Vsub2（= Vss or Vbackward）は、電位設定線VbRから、スイッチトランジスタSWR, SW(m-1)Rを経由して、アクセス領域としての基板領域Sub(m-1)に印加される。但し、Vssは、接地電位であり、Vbackwardは、アクセストランジスタATが逆方向バイアスとなるような電位、本例では、マイナス電位である。
この後、時刻ｔ５に、選択されたワード線WL(i-1)、及び、制御信号EnRが、それぞれ、Low levelに変化することにより、書き込み動作が終了する。
ここで、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATは、時刻ｔ４から時刻ｔ５までの期間Ｔ２、零バイアス状態（Vsub2がVssのとき）、又は、逆方向バイアス状態（Vsub2がVbackwardのとき）となる。即ち、期間Ｔ２において、アクセス領域としての基板領域Sub(m-1)の電位は、リセットされる。
このように、書き込み動作後に基板領域Sub(m-1)をリセットしておけば、スタンバイ時や、さらに引き続き行われる読み出し/書き込み時において、基板領域Sub(m-1)の初期状態をリセット状態とすることができるため、リーク電流の削減に効果的である。
なお、書き込み動作においても、読み出し動作と同様に、不揮発性メモリ（チップ）のパワーオン時に、メモリセルアレイ内の全ての基板領域をリセット状態にしておくのが望ましい。
また、この例では、Vsub1がVforwardであるが、これに代えて、Vsub1をVssにすることもできる。この場合、書き込み時において、選択されたセルユニットCU-L, CU-R内のアクセストランジスタATは、零バイアス状態となる。
アクセストランジスタが順方向バイアス状態で書き込み動作を行うか、又は、零バイアス状態で書き込み動作を行うか、は、高速書き込みが必要であるか否かで決定してもよい。
例えば、バッファメモリに一次的に記憶されている書き込みデータが所定量よりも多いときは、バッファメモリのオーバーフローを防ぐため、高速書き込み（順方向バイアス状態での書き込み）を選択し、バッファメモリに一次的に記憶されている書き込みデータが所定量又はそれよりも少ないときは、通常書き込み（零バイアス状態での書き込み）を選択する。
また、書き込みパルスの大きさ（電圧値）や幅（印加時間）に応じて、順方向バイアス状態での書き込みを行うか、又は、零バイアス状態での書き込みを行うか、を決めてもよい。さらに、書き込み電流と読み出し電流のマージンを十分に確保するという観点から、読み出し/書き込み時のバイアス状態（順方向バイアス状態又は零バイアス状態）や、バイアス値（基板電位）など、を決定してもよい。
［デバイス構造の例］
デバイス構造の例を説明する。
図１１は、メモリセルアレイのレイアウトの第５の実施例を示している。図１２は、図１１の領域Ｘ内のレイアウトを詳細に示す平面図である。
ｍ個の基板領域Sub0, Sub1, …Sub(m-1)は、第２の方向に配置される。ｉ本のグローバルワード線GWL0, GWL1, …GWL(i-2), GWL(i-1)は、第１の方向に延びる。グローバルワード線GWL0, GWL1, …GWL(i-2), GWL(i-1)は、例えば、上述の第１乃至第４の実施例におけるワード線WL0, WL1, …WL(i-2), WL(i-1)に対応する。
本例では、１個の基板領域に２本のグローバルワード線が対応しているが、これに限られない。１個の基板領域には１本又はそれよりも多い数のグローバルワード線が対応していればよい。
ｍ本の基板コンタクト線CL0, CL1, …CL(m-1)は、第１の方向に延びる。基板コンタクト線CL0, CL1, …CL(m-1)は、例えば、上述の第１乃至第４の実施例における基板コンタクト線CL0, CL1, …CL(m-1)に対応する。
ｊ本のビット線BL0, BL1, …BL(j-1)及びｊ本のソース線SL0, SL1, …SL(j-1)は、それぞれ、第１の方向に延びる。同様に、ｊ本のビット線BR0, BR1, …BR(j-1)及びｊ本のソース線SR0, SR1, …SR(j-1)は、それぞれ、第１の方向に延びる。
ビット線BL0, BL1, …BL(j-1), BR0, BR1, …BR(j-1)及びソース線SL0, SL1, …SL(j-1), SR0, SR1, …SR(j-1)は、上述の第１乃至第４の実施例におけるビット線BL0, BL1, …BL(j-1), BR0, BR1, …BR(j-1)及びソース線SL0, SL1, …SL(j-1), SR0, SR1, …SR(j-1)に対応する。
グローバルワード線GWL0, GWL1, …GWL(i-2), GWL(i-1)は、それぞれ、複数のコンタクトプラグGCにより、それよりも下層に配置されるワード線WL0, WL1, …WL(i-2), WL(i-1)に電気的に接続される。例えば、第１の方向において、複数のコンタクトプラグGCは、一定ピッチで配置される。本例では、第１の方向において、４個のセルユニット（点線の四角で示す）CU-R, CU-Lが、複数のコンタクトプラグGC間に配置される。
基板コンタクト線CL0, CL1, …CL(m-1)は、それぞれ、複数のコンタクトプラグSCにより、基板領域Sub0, Sub1, …Sub(m-1)に電気的に接続される。例えば、第１の方向において、複数のコンタクトプラグSCは、複数のコンタクトプラグGCのピッチと同じピッチで配置される。このようにすることで、複数のコンタクトプラグSCを配置する領域を新たに設ける必要がなくなる。
但し、第１の方向において、複数のコンタクトプラグSCは、複数のコンタクトプラグGCのピッチと異なるピッチで配置してもよい。
本例においては、例えば、図１７に示すように、１つのセルユニットCU-Lが２つのアクセストランジスタATa, ATbを備える。これは、２つのアクセストランジスタAta, ATbにより、メモリセルMCに与える読み出し/書き込み電流を大きくする主旨である。このようなレイアウトは、微細化により、アクセストランジスタのサイズ（駆動力）が小さくなったときに有効である。
２個のアクセストランジスタATa, ATbは、例えば、第１乃至第４の実施例における１個のアクセストランジスタATに対応する。
図１３は、図１２のXIII-XIII線に沿う断面図である。図１４は、図１２のXIV-XIV線に沿う断面図である。図１５は、図１２のXV-XV線に沿う断面図である。図１６は、図１２のXVI-XVI線に沿う断面図である。
半導体基板21内には、基板領域Sub(m-1)が形成される。これらの図に示すように、アクセストランジスタATa, ATbがＮチャネル型ＦＥＴのときは、基板領域Sub(m-1)は、Ｐ型ウェル領域22を備える。なお、アクセストランジスタがＰチャネル型ＦＥＴのときは、基板領域Sub(m-1)は、Ｎ型ウェル領域を備える。
基板領域Sub(m-1)は、素子分離絶縁層STIにより分割された複数の素子領域AAを備える。アクセストランジスタATa, ATbは、複数の素子領域AAの各々内に配置される。アクセストランジスタATa, ATbは、ゲート電極としてのワード線WL(i-1)、及び、ソース/ドレイン領域23を備える。ソース/ドレイン領域23は、例えば、Ｐ型ウェル領域内のＮ型不純物拡散層である。
本例では、アクセストランジスタATa, ATbは、埋め込みゲート型を有する。例えば、ゲート電極としてのワード線WL(i-1)は、基板領域Sub(m-1)内の凹部に満たされる。即ち、凹部の内面上にゲート絶縁層（例えば、酸化シリコン層）24が形成され、ゲート絶縁層24上にゲート電極としてのワード線WL(i-1)が形成される。
埋め込みゲート型のアクセストランジスタATa, ATbによれば、微細化による短チャネル効果を有効に防止できる。但し、アクセストランジスタATa, ATbは、埋め込みゲート型ではなく、ゲート電極が半導体基板の表面よりも上に形成される通常のトランジスタ（ＦＥＴ）であってもよい。
下部電極25は、ソース/ドレイン領域23の一方上に配置され、メモリセルMCは、下部電極25上に配置される。ビット線BL0は、メモリセルMCの上面に接続される。
ソース線SL0は、コンタクトプラグCPを介して、ソース/ドレイン領域23の他方に接続される。グローバルワード線GWL(i-1)は、コンタクトプラグGCを介して、ワード線WL(i-1)に接続される。基板コンタクト線CL(m-1)は、コンタクトプラグSCを介して、基板領域Sub(m-1)としてのＰ型ウェル領域22に接続される。
層間絶縁層26は、アクセストランジスタATa, ATb及びメモリセルMCを覆う。
本例のデバイス構造によれば、基板領域Sub(m-1)としてのＰ型ウェル領域22の底面は、素子分離絶縁層STIの底面よりも下にある。このため、基板電位（バックゲートバイアス）は、基板コンタクト線CL(m-1)から、コンタクトプラグSCを介して、基板領域Sub(m-1)としてのＰ型ウェル領域22の全体に印加することができる。
なお、隣接する２つの基板領域は、例えば、半導体基板（Ｎ型）21により、又は、半導体基板21内のＮ型ウェル領域により、互いに電気的に分離することができる。前者の場合、メモリセルアレイは、例えば、ダブルウェル構造を有し、後者の場合、メモリセルアレイは、例えば、トリプルウェル構造を有する。
［階層ビット線構造(hierarchical bit line structure)］
上述の各実施例は、階層ビット線構造の不揮発性半導体メモリに適用可能である。
不揮発性半導体メモリは、メモリセルの微細化やメモリ容量の大容量化などが進行すると、ビット線が細くかつ長くなり、ビット線の抵抗値が大きくなる。
そこで、メモリセルアレイを複数のブロックに分割し、これら複数のブロック上に、低抵抗のグローバルビット/ソース線を配置し、グローバルビット/ソース線と各ブロック内のローカルビット/ソース線とを接続する、といったアーキテクチャ（階層ビット線構造）が採用される。
階層ビット線構造によれば、読み出し動作の指示から、センスアンプからデータを読み出せる状態になるまでの時間（レイテンシー）を短くできる。このため、不揮発性半導体メモリにおいて階層ビット線構造を採用することは、例えば、これを高速アクセスが要求されるキャッシュメモリに適用するに当たって非常に有効な手段となる。
図１８は、階層ビット線構造の不揮発性半導体メモリを示している。
ｋ個のサブアレイ（ブロック）MAT0, MAT1, …MAT(k-1)は、例えば、第２の方向に並んで配置される。但し、ｋは、２以上の自然数である。
グローバルビット線GBL, GBR、及び、グローバルソース線GSL, GSRは、第２の方向に延び、ｋ個のサブアレイ（ブロック）MAT0, MAT1, …MAT(k-1)に接続される。
グローバルビット線GBL, GBRは、さらに、センスアンプ14、及び、読み出し/書き込み制御回路17に接続される。グローバルソース線GSL, GSRは、さらに、読み出し/書き込み制御回路17に接続される。
なお、センスアンプ14、及び、読み出し/書き込み制御回路17は、図１のセンスアンプ14、及び、読み出し/書き込み制御回路17に対応する。
図１９及び図２０は、サブアレイとその周辺回路のレイアウトの例を示している。
周辺回路16a，16bは、サブアレイMAT(k-1)の第２の方向の両端にそれぞれ配置される。即ち、サブアレイMAT(k-1)は、周辺回路16a，16bの間に配置される。
サブアレイMAT(k-1)は、複数セット、例えば、256セットを備える。1セットは、例えば、ｊ個（ｊは、２以上の自然数）のカラムCOL0, …COL(j-1)を備える。ｊは、例えば、8である。グローバルビット線GBL, GBR、及び、グローバルソース線GSL, GSRは、1セットごとに設けられる。
グローバルビット線GBL, GBRは、周辺回路16aに接続される。周辺回路16aは、グローバルビット線GBL, GBRを、ｊ個のカラムCOL0, …COL(j-1)のうちの１つのカラム内のローカルビット線BLy, BRyに接続するためのカラム選択回路12を備える。但し、ｙは、０〜（ｊ−１）のうちの１つである。
このカラム選択回路12は、図３Ａ及び図３Ｂのカラム選択回路12に対応する。また、イコライズ回路EQ0L, …EQ(j-1)L, EQ0R, …EQ(j-1)Rは、図７のイコライズ回路EQ0L, …EQ(j-1)L, EQ0R, …EQ(j-1)Rに対応する。
グローバルソース線GSL, GSRは、周辺回路16bに接続される。周辺回路16bは、グローバルソース線GSL, GSRを、ｊ個のカラムCOL0, …COL(j-1)のうちの１つのカラム内のローカルソース線SLy, SRyに接続するためのカラム選択回路12を備える。但し、ｙは、０〜（ｊ−１）のうちの１つである。
このカラム選択回路12は、図３Ａ及び図３Ｂのカラム選択回路12に対応する。また、イコライズ回路EQ0L, …EQ(j-1)L, EQ0R, …EQ(j-1)Rは、図７のイコライズ回路EQ0L, …EQ(j-1)L, EQ0R, …EQ(j-1)Rに対応する。
電位設定線VbLは、周辺回路16ｃに接続される。周辺回路16ｃは、電位設定線VbLを、サブアレイMAT(k-1)内のｍ本の基板コンタクト線CL0, …CL(m-1)のうちの１つに接続するためのスイッチトランジスタSWL, SW0L, …SW(m-1)Lを備える。スイッチトランジスタSWL, SW0L, …SW(m-1)Lは、図２のスイッチトランジスタSWL, SW0L, …SW(m-1)Lに対応する。
電位設定線VbRは、周辺回路16ｄに接続される。周辺回路16ｄは、電位設定線VbRを、サブアレイMAT(k-1)内のｍ本の基板コンタクト線CL0, …CL(m-1)のうちの１つに接続するためのスイッチトランジスタSWR, SW0R, …SW(m-1)Rを備える。スイッチトランジスタSWR, SW0R, …SW(m-1)Rは、図２のスイッチトランジスタSWR, SW0R, …SW(m-1)Rに対応する。
本例では、１つの基板領域Subzが１本のワード線WLzに対応する。即ち、ｉ＝ｍであり、ｚは、０〜ｉ（又はｚ）のうちの１つである。
［適用例］
携帯情報端末に用いられるプロセッサは、低消費電力であることが求められる。プロセッサの低消費電力化の方法の１つとして、待機電力の大きいSRAM(Static Random Access Memory)ベースのキャッシュメモリを、不揮発性素子を用いた不揮発性半導体メモリで置き換える方法がある。
即ち、SRAMは、トランジスタの微細化に伴い、動作時及びスタンバイ（非動作）時、共に、リーク電力が大きくなる傾向にある。このため、キャッシュメモリを不揮発性半導体メモリで置き換えることにより、スタンバイ時に電源遮断が可能となり、スタンバイ時の消費電力を削減できる。
例えば、磁気ランダムアクセスメモリ(MRAM)をキャッシュメモリとして使用することにより、低消費電力プロセッサを実現しようとする試みが検討されている。
MRAMは、現在、提案されている不揮発性半導体メモリの中で、高い書き換え耐性、高速に読み出し/書き込みを行う動作性能、及び、高集積可能なセル面積、といった３つの特徴を同時に満たし得るメモリ技術である。このため、MRAMをキャッシュとして使用することにより、大容量かつ高速の不揮発性キャッシュメモリをプロセッサに搭載できる可能性が高まっている。
上述の各実施例は、このような大容量かつ高速の不揮発性キャッシュメモリを実現するに当たって有効な技術である。そこで、以下では、上述の各実施例を適用可能な低消費電力プロセッサシステムの例を説明する。
図２１は、低消費電力プロセッサシステムの例を示している。
CPU31は、SRAM32、DRAM33、フラッシュメモリ34、ROM35、及び、MRAM（磁気ランダムアクセスメモリ）36を制御する。
MRAM36は、SRAM32、DRAM33、フラッシュメモリ34、及び、ROM35のいずれの代替として使用することが可能である。これに伴い、SRAM32、DRAM33、フラッシュメモリ34及びROM35の少なくとも１つを省略してもよい。
MRAM36は、不揮発性キャッシュメモリ（例えば、Ｌ２キャッシュ）として使用することが可能である。
図２２は、磁気抵抗効果素子の基本構造を示している。
磁気抵抗効果素子MTJは、上述の各実施例におけるメモリセルの例である。磁気抵抗効果素子MTJは、膜面(Film surface)に垂直な方向（垂直方向）に、垂直かつ可変の磁化を持つ記憶層（強磁性層）1、トンネルバリア層（非磁性層）2、及び、垂直かつ不変の磁化を持つ参照層（強磁性層）3の順番で配置される、積層構造を備える。
ここで、不変の磁化とは、書き込み前後において磁化方向が変化しないこと、可変の磁化とは、書き込み前後において磁化方向が逆向きに変化し得ることを意味する。
また、書き込みとは、スピン注入電流（スピン偏極された電子）を磁気抵抗効果素子MTJに流すことにより記憶層1の磁化にスピントルクを与えるスピントランスファ書き込みを意味する。
例えば、スピン注入電流を記憶層1から参照層3に向かって流すとき、参照層3の磁化と同じ向きにスピン偏極された電子が記憶層1内に注入され、記憶層1内の磁化にスピントルクを与えるため、記憶層1の磁化方向は、参照層3の磁化方向と同じ（パラレル状態）になる。
また、スピン注入電流を参照層3から記憶層1に向かって流すとき、記憶層1から参照層3に向かう電子のうち参照層3の磁化と逆向きにスピン偏極された電子が記憶層1内に戻され、記憶層1内の磁化にスピントルクを与えるため、記憶層1の磁化方向は、参照層3の磁化方向と逆（アンチパラレル状態）になる。
磁気抵抗効果素子MTJの抵抗値は、磁気抵抗効果により、参照層3と記憶層1の相対的な磁化方向に依存して変化する。即ち、磁気抵抗効果素子MTJの抵抗値は、パラレル状態のときに低くなり、アンチパラレル状態のときに高くなる。パラレル状態の抵抗値をR0とし、アンチパラレル状態の抵抗値をR1としたとき、(R1-R0)/R0で定義される値は、MR比（magnetoresistive ratio）と呼ばれる。
尚、本例では、参照層3の磁化は、記憶層1側を向いた状態で固定されているが、記憶層1とは反対側を向いた状態で固定されていてもよい。また、半導体基板上に磁気抵抗効果素子MTJを配置するとき、参照層3と記憶層1の上下関係は、限定されない。
例えば、参照層3が記憶層1よりも上にあるときは、磁気抵抗効果素子MTJは、トップピン型と呼ばれ、参照層3が記憶層1よりも下にあるときは、磁気抵抗効果素子MTJは、ボトムピン型と呼ばれる。
図２３は、シフトキャンセル層を有する磁気抵抗効果素子の例を示している。
磁気抵抗効果素子MTJは、垂直方向に、垂直かつ可変の磁化を持つ記憶層（強磁性層）1、トンネルバリア層（非磁性層）2、及び、垂直かつ不変の磁化を持つ参照層（強磁性層）3の順番で配置される、積層構造を備える。
また、磁気抵抗効果素子MTJは、参照層3側に、垂直かつ不変の磁化を持つシフトキャンセル層（強磁性層）4を備える。参照層3とシフトキャンセル層4の間には、非磁性層（例えば、金属層）5が配置される。
本例では、参照層3と記憶層1は、垂直磁化を有する。この場合、参照層3からの漏れ磁界(stray magnetic field)は、記憶層1の磁化方向（垂直方向）を向くため、記憶層1に大きな垂直成分を持つ漏れ磁界が印加される。この漏れ磁界は、記憶層1の磁化方向を参照層3の磁化方向と同じ（パラレル状態）にする方向に作用する。
従って、記憶層1のＲＨカーブがシフトする。
即ち、磁気抵抗効果素子MTJをアンチパラレル状態からパラレル状態に変化させるときは、小さなスピン注入電流を磁気抵抗効果素子MTJに流せば足りるのに対し、磁気抵抗効果素子MTJをパラレル状態からアンチパラレル状態に変化させるときは、大きなスピン注入電流を磁気抵抗効果素子MTJに流さなければならない。
また、アンチパラレル状態は、参照層3からの漏れ磁界のため不安定になる。
即ち、漏れ磁界が記憶層1の保磁力よりも大きくなると、記憶層1は、アンチパラレル状態を保持できなくなってしまう。また、漏れ磁界が記憶層1の保持力より小さいときであっても、熱擾乱による磁化のゆらぎを考慮すると、記憶層1の磁化は、漏れ磁界によってアンチパラレル状態からパラレル状態に反転してしまうことがある。
シフトキャンセル層4は、このような問題を解決するために設けられる。
本例では、参照層3とシフトキャンセル層4は、互いに積層される。この場合、シフトキャンセル層4の磁化方向は、参照層3の磁化方向とは逆向きに設定される。これにより、記憶層1において、参照層3からの漏れ磁界をシフトキャンセル層4からのキャンセル磁界により相殺し、記憶層1のRHカーブのシフトをキャンセルすることが可能になる。
［むすび］
以上、実施例によれば、書き込みエラーと読み出し時の誤書き込みを防止できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10： メモリセルアレイ、 11a： ロウデコーダ、 11b： カラムデコーダ、 12： カラム選択回路、 14： センスアンプ、 15： 制御回路、 16a，16b，16ｃ，16ｄ： 周辺回路、 17： 読み出し／書き込み制御回路、 21： 半導体基板、 22： Ｐ型ウェル領域、 23： Ｎ型不純物拡散層、 24： ゲート絶縁層、 25： 下部電極、 26： 層間絶縁層。

Claims (13)

  1. 半導体基板と、
    前記半導体基板内の第１の基板領域と、
    第１のメモリセル、及び、制御端子が第１のワード線に接続され、前記第１の基板領域をチャネルとし、前記第１のメモリセルに読み出し電流又は書き込み電流を供給する第１のトランジスタ、を含む、前記第１の基板領域内の第１のセルユニットと、
    前記読み出し電流が前記第１のメモリセルに供給されるとき、前記第１の基板領域を第１の基板電位に設定し、前記書き込み電流が前記第１のメモリセルに供給されるとき、前記第１の基板領域を前記第１の基板電位とは異なる第２の基板電位に設定する基板電位生成回路と、
    を具備する不揮発性半導体メモリ。
  2. 前記第１の基板領域は、Ｐ型であり、前記第１のトランジスタは、Ｎチャネル型ＦＥＴであり、前記第１及び第２の基板電位は、プラス電位であり、前記第２の基板電位の絶対値は、前記第１の基板電位の絶対値よりも大きい、請求項１に記載の不揮発性半導体メモリ。
  3. 前記読み出し電流又は前記書き込み電流により前記第１のメモリセルの読み出し又は書き込みが完了した後、前記基板電位生成回路は、前記第１の基板領域をマイナス電位に設定する、請求項２に記載の不揮発性半導体メモリ。
  4. 前記第１の基板領域は、Ｎ型であり、前記第１のトランジスタは、Ｐチャネル型ＦＥＴであり、前記第１及び第２の基板電位は、マイナス電位であり、前記第２の基板電位の絶対値は、前記第１の基板電位の絶対値よりも大きい、請求項１に記載の不揮発性半導体メモリ。
  5. 前記読み出し電流又は前記書き込み電流により前記第１のメモリセルの読み出し又は書き込みが完了した後、前記基板電位生成回路は、前記第１の基板領域をプラス電位に設定する、請求項４に記載の不揮発性半導体メモリ。
  6. 前記基板電位生成回路は、前記第１の基板領域を前記第１又は第２の基板電位に設定した後、前記第１の基板領域を前記第１及び第２の基板電位とは異なる第３の基板電位に設定する、請求項１乃至５のいずれか１項に記載の不揮発性半導体メモリ。
  7. 前記半導体基板内の、前記第１の基板領域と電気的に分離された第２の基板領域と、
    第２のメモリセル、及び、制御端子が第２のワード線に接続され、前記第２の基板領域をチャネルとし、前記第２のメモリセルに前記読み出し電流又は前記書き込み電流を供給する第２のトランジスタ、を含む、前記第２の基板領域内の第２のセルユニットと、
    をさらに具備し、
    前記読み出し電流又は前記書き込み電流が前記第１のメモリセルに供給されるとき、前記第２の基板領域は、前記第３の基板電位に設定される、
    請求項６に記載の不揮発性半導体メモリ。
  8. 制御端子が前記第１のワード線に接続され、前記第１又は第２の基板電位を前記第１の基板領域へ転送するスイッチ素子をさらに具備する、請求項１乃至７のいずれか１項に記載の不揮発性半導体メモリ。
  9. 前記第１及び第２のメモリセルの各々は、不変の磁化を持つ第１の磁性層と、可変の磁化を持つ第２の磁性層と、前記第１及び第２の磁性層間の非磁性層と、を備える、請求項１乃至８のいずれか１項に記載の不揮発性半導体メモリ。
  10. 半導体基板と、
    前記半導体基板内の第１の基板領域と、
    第１のメモリセル、及び、制御端子が第１のワード線に接続され、前記第１の基板領域をチャネルとし、前記第１のメモリセルに読み出し電流又は書き込み電流を供給する第１のトランジスタ、を含む、前記第１の基板領域内の第１のセルユニットと、
    制御端子が前記第１のワード線に接続され、前記読み出し電流又は前記書き込み電流が前記第１のメモリセルに供給されるとき、前記第１のワード線の電位を前記第１の基板領域へ転送するスイッチ素子と、
    を具備する不揮発性半導体メモリ。
  11. 前記第１の基板領域は、Ｐ型であり、前記第１のトランジスタは、Ｎチャネル型ＦＥＴであり、前記第１のワード線の電位は、プラス電位である、請求項１０に記載の不揮発性半導体メモリ。
  12. 前記第１の基板領域は、Ｎ型であり、前記第１のトランジスタは、Ｐチャネル型ＦＥＴであり、前記第１のワード線の電位は、マイナス電位である、請求項１０に記載の不揮発性半導体メモリ。
  13. 前記半導体基板内の、前記第１の基板領域と電気的に分離された第２の基板領域と、
    第２のメモリセル、及び、制御端子が第２のワード線に接続され、前記第２の基板領域をチャネルとし、前記第２のメモリセルに前記読み出し電流又は前記書き込み電流を供給する第２のトランジスタ、を含む、前記第２の基板領域内の第２のセルユニットと、
    をさらに具備し、
    前記読み出し電流又は前記書き込み電流が前記第１のメモリセルに供給されるとき、前記第２の基板領域は、前記第１のワード線の電位とは異なる電位に設定される、
    請求項１０に記載の不揮発性半導体メモリ。
JP2015047183A 2015-03-10 2015-03-10 不揮発性半導体メモリ Active JP6381461B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015047183A JP6381461B2 (ja) 2015-03-10 2015-03-10 不揮発性半導体メモリ
PCT/JP2015/069035 WO2016143155A1 (ja) 2015-03-10 2015-07-01 不揮発性半導体メモリ
CN201580046308.2A CN106663465B (zh) 2015-03-10 2015-07-01 非易失性半导体存储器
US15/453,215 US9990975B2 (en) 2015-03-10 2017-03-08 Nonvolatile semiconductor memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015047183A JP6381461B2 (ja) 2015-03-10 2015-03-10 不揮発性半導体メモリ

Publications (2)

Publication Number Publication Date
JP2016167329A true JP2016167329A (ja) 2016-09-15
JP6381461B2 JP6381461B2 (ja) 2018-08-29

Family

ID=56880285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015047183A Active JP6381461B2 (ja) 2015-03-10 2015-03-10 不揮発性半導体メモリ

Country Status (4)

Country Link
US (1) US9990975B2 (ja)
JP (1) JP6381461B2 (ja)
CN (1) CN106663465B (ja)
WO (1) WO2016143155A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020158531A1 (ja) * 2019-01-30 2020-08-06 日本電気株式会社 記憶装置およびプログラミング方法
JP7420786B2 (ja) 2019-03-15 2024-01-23 ソニーセミコンダクタソリューションズ株式会社 半導体回路および電子機器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6126566B2 (ja) * 2014-09-19 2017-05-10 株式会社東芝 不揮発性メモリ
US9997239B1 (en) * 2017-05-02 2018-06-12 Everspin Technologies, Inc. Word line overdrive in memory and method therefor
JP2020161201A (ja) * 2019-03-27 2020-10-01 キオクシア株式会社 半導体記憶装置
TWI715093B (zh) * 2019-07-01 2021-01-01 修平學校財團法人修平科技大學 具高寫入速度之靜態隨機存取記憶體

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008269712A (ja) * 2007-04-20 2008-11-06 Renesas Technology Corp 薄膜磁性体半導体記憶装置
WO2010047068A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 不揮発性記憶装置及びそのメモリセルへの書き込み方法
WO2010070895A1 (ja) * 2008-12-18 2010-06-24 パナソニック株式会社 不揮発性記憶装置及びその書き込み方法
US20100265759A1 (en) * 2009-04-16 2010-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Raising Programming Current of Magnetic Tunnel Junctions by Applying P-Sub Bias and Adjusting Threshold Voltage

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06291327A (ja) * 1993-04-05 1994-10-18 Nec Corp 半導体不揮発性メモリ
US5349220A (en) * 1993-08-10 1994-09-20 United Microelectronics Corporation Flash memory cell and its operation
JP2001338993A (ja) 2000-03-24 2001-12-07 Toshiba Corp 半導体装置
JP2004079033A (ja) * 2002-08-12 2004-03-11 Renesas Technology Corp 不揮発性半導体記憶装置
JP2004152975A (ja) 2002-10-30 2004-05-27 Renesas Technology Corp 半導体装置の製造方法および半導体装置
US6751125B2 (en) * 2002-11-04 2004-06-15 Freescale Semiconductor, Inc. Gate voltage reduction in a memory read
JP2005085349A (ja) 2003-09-08 2005-03-31 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP4864549B2 (ja) 2006-05-30 2012-02-01 株式会社東芝 センスアンプ
JP5412640B2 (ja) 2008-11-13 2014-02-12 ルネサスエレクトロニクス株式会社 磁気メモリ装置
US8027206B2 (en) 2009-01-30 2011-09-27 Qualcomm Incorporated Bit line voltage control in spin transfer torque magnetoresistive random access memory
JP4940260B2 (ja) 2009-03-18 2012-05-30 株式会社東芝 抵抗変化型メモリ装置
CN101867015A (zh) * 2009-04-16 2010-10-20 台湾积体电路制造股份有限公司 通过施加p-衬底偏压和调节阈值电压提高磁性隧道结的编程电流
JP5480420B1 (ja) 2013-03-26 2014-04-23 株式会社東芝 磁気メモリ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008269712A (ja) * 2007-04-20 2008-11-06 Renesas Technology Corp 薄膜磁性体半導体記憶装置
WO2010047068A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 不揮発性記憶装置及びそのメモリセルへの書き込み方法
WO2010070895A1 (ja) * 2008-12-18 2010-06-24 パナソニック株式会社 不揮発性記憶装置及びその書き込み方法
US20100265759A1 (en) * 2009-04-16 2010-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Raising Programming Current of Magnetic Tunnel Junctions by Applying P-Sub Bias and Adjusting Threshold Voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020158531A1 (ja) * 2019-01-30 2020-08-06 日本電気株式会社 記憶装置およびプログラミング方法
JP7420786B2 (ja) 2019-03-15 2024-01-23 ソニーセミコンダクタソリューションズ株式会社 半導体回路および電子機器

Also Published As

Publication number Publication date
WO2016143155A1 (ja) 2016-09-15
US20170178706A1 (en) 2017-06-22
CN106663465B (zh) 2019-07-09
US9990975B2 (en) 2018-06-05
CN106663465A (zh) 2017-05-10
JP6381461B2 (ja) 2018-08-29

Similar Documents

Publication Publication Date Title
KR101312366B1 (ko) 자기 메모리 장치를 위한 라이트 드라이버 회로 및 자기 메모리 장치
US9508413B2 (en) Semiconductor storage device
US10410707B2 (en) Nonvolatile memory
US6873561B2 (en) Semiconductor memory device operating with low current consumption
JP6381461B2 (ja) 不揮発性半導体メモリ
US8503223B2 (en) Semiconductor storage device
JP2009295209A (ja) 半導体メモリ
US9754664B2 (en) Semiconductor memory
JP2014067476A (ja) 磁気抵抗メモリ装置
US7733718B2 (en) One-transistor type DRAM
JP2008123641A (ja) 不揮発性半導体記憶装置
US7126185B2 (en) Charge trap insulator memory device
US10090062B2 (en) Magnetic memory device and controlling method thereof
JP2013026337A (ja) 半導体装置及び磁気ランダムアクセスメモリ
US7864611B2 (en) One-transistor type DRAM
US20170076791A1 (en) Semiconductor memory device
JP2012123875A (ja) 半導体記憶装置
JP2017037691A (ja) 不揮発性半導体メモリ
JP5331998B2 (ja) 不揮発性半導体記憶装置
JP2005277189A (ja) 磁気記憶装置
JP5140855B2 (ja) 半導体装置
JP2010040658A (ja) 不揮発性半導体記憶装置
JP2010040079A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180731

R150 Certificate of patent or registration of utility model

Ref document number: 6381461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350