JP2016138799A - 半導体集積回路装置及び半導体集積回路装置の試験方法 - Google Patents

Abstract

【課題】部品数の増大を抑制できる半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置１０は、半導体集積回路装置１０の遅延を測定する遅延測定回路と、遅延測定回路の測定結果に基づいて、半導体集積回路装置１０の接合温度が所望の温度範囲内に収まるように、内部回路１３の回路動作を行うクロック信号ＣＬＫｏｕｔの周波数を制御する周波数制御回路とを有するクロック信号生成回路１１を有する。
【選択図】図１

Description

本発明は、半導体集積回路装置及び半導体集積回路装置の試験方法に関するものである。

半導体集積回路装置は、ある確率で初期不良が発生する可能性を持っているため、この初期不良を製品出荷後に発生させないように、予め初期不良を取り除くためのスクリーニングが必要となる。スクリーニング方法としては、例えば、電圧加速と温度加速の組み合わせによる試験であるバーンイン試験が知られている。バーンイン試験の一種であるダイナミックバーンイン試験は、例えば、動作保証温度の上限近くの高温環境下において、半導体集積回路装置を実際の使用に近い状態で比較的長時間動作させて実施するため、実際の使用状態に近づけたスクリーニングが実現できる。このようなバーンイン試験では、通常、複数の半導体集積回路装置を搭載したバーンインボードを恒温槽内に配備し、複数の半導体集積回路装置に対して同時に試験が実施される。

また、ダイナミックバーンイン試験を実施する際には、半導体集積回路装置のチップ接合面の温度、つまりジャンクション温度（接合温度）を所望の温度範囲（例えば、半導体集積回路装置の最大動作保証温度以上、且つ最大定格温度未満の温度範囲）内に収まるように設定する必要がある。しかし、環境温度が同一の条件下で複数の半導体集積回路装置に対してバーンイン試験を実施する場合には、製造プロセス条件の変動に伴うリーク電流の増減に起因して、接合温度が所望の温度範囲から外れてしまう半導体集積回路装置（デバイス）が発生する。この問題点について以下に詳述する。

近年の半導体集積回路装置の高集積化に伴って、プロセステクノロジの微細化が進んでいる。このプロセステクノロジの微細化に起因して、半導体集積回路装置内のトランジスタのリーク電流が増大する。ここで、図１３に示すように、リーク電流は、接合温度が上昇すると指数関数的に増大する。また、図１４に示すように、リーク電流はプロセス条件に依存して変動する。例えば、リーク電流は、プロセス条件が信号遷移速度の遅いスロー条件の場合に比べて、プロセス条件が信号遷移速度の早いファスト条件になると２倍以上増大する。このため、例えば図１５に示すように、ファスト条件のデバイスで接合温度が最大定格温度未満となるように試験条件（環境温度、電圧、周波数等）を設定した場合には、スロー条件のデバイスで接合温度が最大動作保証温度未満となる可能性がある。反対に、スロー条件のデバイスで接合温度が最大動作保証温度以上となるように試験条件（環境温度、電圧、周波数等）を設定した場合には、ファスト条件のデバイスで接合温度が最大定格温度以上となる可能性がある。

そこで、バーンイン試験前の工程において測定した半導体集積回路装置毎の電源電流値に基づいて、ダイナミックバーンイン試験時の周波数を適切な周波数に設定する技術が提案されている（例えば、特許文献１参照）。さらに、この従来技術では、ダイナミックバーンイン試験時において、サーミスタ等を用いて半導体集積回路装置内部の温度を測定し、その測定した温度に基づいてバーンイン試験時の周波数を制御している。

特開２０１３−２９４３９号公報

ところが、上記従来技術では、半導体集積回路装置内部の温度を測定するためのサーミスタと、そのサーミスタによる測定結果から周波数を制御する制御信号を生成するための回路（例えば、Ａ／Ｄ変換回路）等を半導体集積回路装置毎に設ける必要がある。このため、部品数が増加することになり、半導体集積回路装置の大型化や製造コストの増大を招くという問題が生じる。

本発明の一観点によれば、内部回路と、半導体集積回路装置の遅延を測定する遅延測定回路と、前記遅延測定回路の測定結果に基づいて、前記半導体集積回路装置の接合温度が所望の温度範囲内に収まるように、前記内部回路の回路動作を行う周波数を制御する周波数制御回路と、を有する。

本発明の一観点によれば、部品数の増大を抑制できるという効果を奏する。

一実施形態の半導体集積回路装置を示すブロック図。 一実施形態のクロック生成回路の内部構成例を示すブロック図。 一実施形態の記憶回路の内部構成例を示すブロック図。 ラッチ回路の出力信号と選択信号との対応関係を示すテーブル。 選択信号とクロック信号との対応関係を示すテーブル。 一実施形態の半導体集積回路装置の試験方法を示すフローチャート。 一実施形態の半導体集積回路装置の特性を推測する方法を示すフローチャート。 一実施形態のウェハ段階の試験方法を示す説明図。 一実施形態の半導体集積回路装置の特性測定方法を示すタイミングチャート。 （ａ）〜（ｅ）は、一実施形態の半導体集積回路装置の特性推測方法を示す説明図。 一実施形態のパッケージ段階の試験方法を示す説明図。 一実施形態のバーンイン試験時におけるプロセス条件と接合温度と電流との関係を示すグラフ。 接合温度に対するリーク電流の変化を示すグラフ。 プロセス条件に対するリーク電流の変化を示すグラフ。 従来のバーンイン試験時におけるプロセス条件と接合温度と電流との関係を示すグラフ。

以下、図１〜図１２に従って一実施形態を説明する。
まず、図１〜図３に従って、半導体集積回路装置１０の内部構成例について説明する。この半導体集積回路装置１０は、ダイナミックバーンイン試験（以下、単に「バーンイン試験」ともいう。）の被測定デバイス（ＤＵＴ：Device Under Test）である。

図１に示すように、半導体集積回路装置１０は、クロック生成回路１１と、記憶回路１２と、内部回路１３とを有している。
クロック生成回路１１には、半導体集積回路装置１０の外部からクロック端子Ｐ１を通じてクロック信号ＣＬＫが入力されるとともに、外部からリセット端子Ｐ２を通じてリセット信号ＲＥが入力される。クロック生成回路１１は、クロック信号ＣＬＫに基づいて、バーンイン試験時に使用するクロック信号ＣＬＫｏｕｔを生成する。クロック生成回路１１は、バーンイン試験前に、当該半導体集積回路装置１０の遅延を測定し、その測定した遅延に基づく半導体集積回路装置１０の特性（遅延特性）を記憶回路１２に書き込む。クロック生成回路１１は、記憶回路１２に書き込まれた特性に基づいて、半導体集積回路装置１０の接合温度が所望の温度範囲（つまり、バーンイン試験実施可能な温度範囲）内に収まる特性を推測する。ここで、上記所望の温度範囲は、例えば、半導体集積回路装置１０の最大動作保証温度（例えば、１２５℃）以上、且つ半導体集積回路装置１０の最大定格温度（例えば、１５０℃）未満の温度範囲に設定される。なお、最大動作保証温度は、半導体集積回路装置１０の動作を保証する温度範囲である動作保証温度の上限温度である。また、最大定格温度は、その温度を超えると半導体集積回路装置１０内部の部品等が熱により壊れてしまう限界の温度である。

クロック生成回路１１は、上記推測した特性に基づいて、クロック信号ＣＬＫｏｕｔの周波数を設定する。例えば、クロック生成回路１１は、上記推測した特性に基づいて設定された分周比でクロック信号ＣＬＫを分周してクロック信号ＣＬＫｏｕｔを生成する。そして、クロック信号ＣＬＫｏｕｔは、内部回路１３に供給される。

内部回路１３は、所定の信号処理、データ処理、計算処理や論理演算等を実行する回路であり、その動作は特定のものに限定されない。内部回路１３は、例えば、多数のフリップフロップ回路（ＦＦ回路）や遅延回路等を含んでいる。バーンイン試験では、内部回路１３に対してクロック生成回路１１からクロック信号ＣＬＫｏｕｔが入力され、そのクロック信号ＣＬＫｏｕｔにより内部回路１３内のＦＦ回路等が動作する。すなわち、クロック信号ＣＬＫｏｕｔの周波数は、バーンイン試験時における内部回路１３の動作周波数になる。

次に、図２に従って、クロック生成回路１１の内部構成例について説明する。
クロック生成回路１１は、初段のラッチ回路２０と、２段目のＮ個（ここでは、７個）のラッチ回路２１〜２７と、遅延回路３０と、選択信号生成回路４０と、制御回路４１と、分周回路５０と、選択回路６０とを有している。

ラッチ回路２０は、例えば、リセット端子Ｒを有するＤ−フリップフロップ回路（Ｄ−ＦＦ回路）である。ラッチ回路２０のクロック端子には、クロック信号ＣＬＫが入力される。ラッチ回路２０の入力端子Ｄには、高電位側電源線が接続されており、高電位側の電源電圧ＶＤＤが供給される。ラッチ回路２０のリセット端子Ｒには、リセット信号ＲＥが供給される。

ラッチ回路２０は、Ｌレベル（例えば、グランドレベル）のリセット信号ＲＥに応答して、Ｌレベル（例えば、グランドレベル）固定の出力信号Ｄ０を出力端子Ｑから出力する（リセット状態）。また、ラッチ回路２０は、Ｈレベル（例えば、電源電圧ＶＤＤレベル）のリセット信号ＲＥに応答して、リセット状態を解除し、クロック入力（例えば、クロック信号ＣＬＫの立ち上がりエッジ）を待つアクティブ状態になる。そして、ラッチ回路２０は、Ｈレベルのリセット信号ＲＥが入力されている期間に、クロック信号ＣＬＫのＬレベル（第１レベル）からＨレベル（第２レベル）への遷移（立ち上がりエッジ）に応答して、電源電圧ＶＤＤレベル（所定レベル）の信号をラッチするとともに、電源電圧ＶＤＤレベル（Ｈレベル）の出力信号Ｄ０を出力する。この出力信号Ｄ０は、遅延回路３０に供給される。

遅延回路３０は、Ｎ個（ここでは、７個）の遅延回路３１〜３７を有している。遅延回路３１〜３７は、２段目のラッチ回路２１〜２７の前段にそれぞれ設けられている。すなわち、遅延回路３０内の遅延回路３１〜３７の個数は、ラッチ回路２１〜２７の個数と同数となる。

遅延回路３１〜３７には、ラッチ回路２０の出力信号Ｄ０が供給される。遅延回路３１〜３７は、出力信号Ｄ０に互いに異なる遅延量を与えて遅延信号Ｄｄ１〜Ｄｄ７をそれぞれ生成する。

具体的には、遅延回路３１は、出力信号Ｄ０に第１の遅延量を与えて遅延信号Ｄｄ１を生成する。遅延回路３２は、出力信号Ｄ０に、第１の遅延量よりも大きい第２の遅延量を与えて遅延信号Ｄｄ２を生成する。遅延回路３３は、出力信号Ｄ０に、第２の遅延量よりも大きい第３の遅延量を与えて遅延信号Ｄｄ３を生成する。遅延回路３４は、出力信号Ｄ０に、第３の遅延量よりも大きい第４の遅延量を与えて遅延信号Ｄｄ４を生成する。遅延回路３５は、出力信号Ｄ０に、第４の遅延量よりも大きい第５の遅延量を与えて遅延信号Ｄｄ５を生成する。遅延回路３６は、出力信号Ｄ０に、第５の遅延量よりも大きい第６の遅延量を与えて遅延信号Ｄｄ６を生成する。遅延回路３７は、出力信号Ｄ０に、第６の遅延量よりも大きい第７の遅延量を与えて遅延信号Ｄｄ７を生成する。

このように、遅延回路３１〜３７における遅延量は、第１の遅延量＜第２の遅延量＜第３の遅延量＜第４の遅延量＜第５の遅延量＜第６の遅延量＜第７の遅延量という順番で、遅延回路３１から遅延回路３７に向かって順に大きくなるように設定されている。但し、これら遅延回路３１〜３７における遅延量は、例えば、環境温度（周囲温度）に依存して変化するとともに、半導体集積回路装置１０のプロセス条件に依存して変化する。ここで、環境温度が高くなると、半導体集積回路装置１０では、配線抵抗の増大等に起因して信号遷移速度が遅くなる。このため、プロセス条件が同一である場合には、環境温度が高いほど遅延回路３１〜３７における遅延量が大きくなる。一方、環境温度が同一である場合には、プロセス条件が信号遷移速度の早いファスト条件である場合に比べて、プロセス条件が信号遷移速度の遅いスロー条件である場合の方が遅延回路３１〜３７における遅延量が大きくなる。ここで、１つの半導体集積回路装置１０内のクロック生成回路１１及び内部回路１３ではプロセス条件が同一となるため、遅延回路３１〜３７における遅延量は、内部回路１３におけるプロセス条件を反映したものである。

ラッチ回路２１〜２７は、例えば、リセット端子Ｒを有するＤ−ＦＦ回路である。ラッチ回路２１〜２７のクロック端子には、クロック信号ＣＬＫが供給される。ラッチ回路２１〜２７のリセット端子Ｒには、リセット信号ＲＥが供給される。ラッチ回路２１〜２７の入力端子Ｄには、遅延回路３１〜３７からの遅延信号Ｄｄ１〜Ｄｄ７がそれぞれ供給される。

ラッチ回路２１〜２７は、Ｌレベルのリセット信号ＲＥに応答して、Ｌレベル固定の出力信号Ｄ１〜Ｄ７を出力端子Ｑからそれぞれ出力する（リセット状態）。また、ラッチ回路２１〜２７は、Ｈレベルのリセット信号ＲＥに応答して、リセット状態を解除し、クロック入力（例えば、クロック信号ＣＬＫの立ち上がりエッジ）を待つアクティブ状態になる。

ラッチ回路２１は、Ｈレベルのリセット信号ＲＥが入力されている期間に、クロック信号ＣＬＫの立ち上がりエッジに応答して遅延信号Ｄｄ１をラッチし、その遅延信号Ｄｄ１と同等のレベルを持つ出力信号Ｄ１を出力する。ラッチ回路２２は、Ｈレベルのリセット信号ＲＥが入力されている期間に、クロック信号ＣＬＫの立ち上がりエッジに応答して遅延信号Ｄｄ２をラッチし、その遅延信号Ｄｄ２と同等のレベルを持つ出力信号Ｄ２を出力する。ラッチ回路２３は、Ｈレベルのリセット信号ＲＥが入力されている期間に、クロック信号ＣＬＫの立ち上がりエッジに応答して遅延信号Ｄｄ３をラッチし、その遅延信号Ｄｄ３と同等のレベルを持つ出力信号Ｄ３を出力する。ラッチ回路２４は、Ｈレベルのリセット信号ＲＥが入力されている期間に、クロック信号ＣＬＫの立ち上がりエッジに応答して遅延信号Ｄｄ４をラッチし、その遅延信号Ｄｄ４と同等のレベルを持つ出力信号Ｄ４を出力する。ラッチ回路２５は、Ｈレベルのリセット信号ＲＥが入力されている期間に、クロック信号ＣＬＫの立ち上がりエッジに応答して遅延信号Ｄｄ５をラッチし、その遅延信号Ｄｄ５と同等のレベルを持つ出力信号Ｄ５を出力する。ラッチ回路２６は、Ｈレベルのリセット信号ＲＥが入力されている期間に、クロック信号ＣＬＫの立ち上がりエッジに応答して遅延信号Ｄｄ６をラッチし、その遅延信号Ｄｄ６と同等のレベルを持つ出力信号Ｄ６を出力する。ラッチ回路２７は、Ｈレベルのリセット信号ＲＥが入力されている期間に、クロック信号ＣＬＫの立ち上がりエッジに応答して遅延信号Ｄｄ７をラッチし、その遅延信号Ｄｄ７と同等のレベルを持つ出力信号Ｄ７を出力する。

例えば出力信号Ｄ０がＨレベルに遷移してから次のクロック信号ＣＬＫの立ち上がりエッジが発生するまでの第１期間に、Ｈレベルの出力信号Ｄ０に応答して遅延信号Ｄｄ１〜Ｄｄ７がＨレベルに遷移すると、上記立ち上がりエッジに応答してＨレベルの遅延信号Ｄｄ１〜Ｄｄ７をラッチ回路２１〜２７でラッチすることができる。このとき、遅延信号Ｄｄ１〜Ｄｄ７は、互いに異なる遅延量を出力信号Ｄ０に対して付加して生成された信号である。ここで、上述したように、遅延信号Ｄｄ１〜Ｄｄ７に与えられる遅延量は、半導体集積回路装置１０のプロセス条件等に応じて変動する。このため、半導体集積回路装置１０のプロセス条件に応じて、上記次のクロック信号ＣＬＫの立ち上がりエッジに応答してＨレベルの遅延信号Ｄｄ１〜Ｄｄ７をラッチすることのできるラッチ回路２１〜２７の個数が変化する。したがって、Ｈレベルの遅延信号Ｄｄ１〜Ｄｄ７をラッチできたラッチ回路２１〜２７の個数、つまり上記次のクロック信号ＣＬＫの立ち上がりエッジに応答して出力されるＨレベルの出力信号Ｄ１〜Ｄ７の個数から、半導体集積回路装置１０のプロセス条件を測定することができる。換言すると、Ｈレベルの遅延信号Ｄｄ１〜Ｄｄ７をラッチできたラッチ回路２１〜２７の個数から、プロセス条件等に応じて変動する半導体集積回路装置１０（クロック生成回路１１、記憶回路１２及び内部回路１３）の遅延を測定することができる。例えば、Ｈレベルの信号をラッチできたラッチ回路２１〜２７の個数が多いほど、半導体集積回路装置１０の遅延が小さい、つまり信号遷移速度が速いファスト条件であると判断することができる。

選択信号生成回路４０には、ラッチ回路２１〜２７の出力信号Ｄ１〜Ｄ７とクロック信号ＣＬＫとが供給される。選択信号生成回路４０は、出力信号Ｄ１〜Ｄ７の信号レベルの組み合わせに応じて、Ｍビット（ここでは、８ビット）の選択信号ＳＳ０〜ＳＳ７を生成する。例えば、選択信号生成回路４０は、上記第１期間後のクロック信号ＣＬＫの立ち下がりエッジ発生時における出力信号Ｄ１〜Ｄ７の信号レベルの組み合わせに応じて、選択信号ＳＳ０〜ＳＳ７を生成する。そして、選択信号生成回路４０は、生成した選択信号ＳＳ０〜ＳＳ７を制御回路４１に出力する。

図４は、出力信号Ｄ１〜Ｄ７の信号レベルと選択信号ＳＳ０〜ＳＳ７の信号レベルとの対応関係（変換表）を示している。例えば、選択信号生成回路４０は、出力信号Ｄ１〜Ｄ７が全てＬレベルである場合（つまり、プロセス条件がスロー条件である場合）には、Ｈレベルの選択信号ＳＳ０及びＬレベルの選択信号ＳＳ１〜ＳＳ７を生成する。選択信号生成回路４０は、出力信号Ｄ１がＨレベルであって、出力信号Ｄ２〜Ｄ７がＬレベルである場合には、Ｈレベルの選択信号ＳＳ１及びＬレベルの選択信号ＳＳ０，ＳＳ２〜ＳＳ７を生成する。選択信号生成回路４０は、出力信号Ｄ１，Ｄ２がＨレベルであって、出力信号Ｄ３〜Ｄ７がＬレベルである場合には、Ｈレベルの選択信号ＳＳ２及びＬレベルの選択信号ＳＳ０，ＳＳ１，ＳＳ３〜ＳＳ７を生成する。同様に、選択信号生成回路４０は、出力信号Ｄ１〜Ｄ７のうちＨレベルの信号の個数が３個の場合には、選択信号ＳＳ０〜ＳＳ７のうち選択信号ＳＳ３のみをＨレベルとし、出力信号Ｄ１〜Ｄ７のうちＨレベルの信号の個数が４個の場合には、選択信号ＳＳ０〜ＳＳ７のうち選択信号ＳＳ４のみをＨレベルとする。選択信号生成回路４０は、出力信号Ｄ１〜Ｄ７のうちＨレベルの信号の個数が５個の場合には、選択信号ＳＳ０〜ＳＳ７のうち選択信号ＳＳ５のみをＨレベルとし、出力信号Ｄ１〜Ｄ７のうちＨレベルの信号の個数が６個の場合には、選択信号ＳＳ０〜ＳＳ７のうち選択信号ＳＳ６のみをＨレベルとする。そして、選択信号生成回路４０は、出力信号Ｄ１〜Ｄ７が全てＨレベルである場合（つまり、プロセス条件がファスト条件である場合）には、選択信号ＳＳ０〜ＳＳ７のうち選択信号ＳＳ７のみをＨレベルとする。

制御回路４１は、選択信号生成回路４０からの選択信号ＳＳ０〜ＳＳ７を記憶回路１２に書き込む。制御回路４１は、例えば、バーンイン試験前に入力される選択信号ＳＳ０〜ＳＳ７を記憶回路１２に書き込む。例えば、制御回路４１は、バーンイン試験前において、最大動作保証温度（例えば、１２５℃）よりも低く、常温（例えば、１５〜２５℃）よりも低い第１温度（例えば、−４０℃）のときの半導体集積回路装置１０の特性（遅延）を示す選択信号ＳＳ０〜ＳＳ７を入力し、それら選択信号ＳＳ０〜ＳＳ７を記憶回路１２に書き込む。また、制御回路４１は、バーンイン試験前の工程において、最大動作保証温度よりも低く、且つ第１温度及び常温よりも高い第２温度（例えば、８５℃）の時の半導体集積回路装置１０の特性（遅延）を示す選択信号ＳＳ０〜ＳＳ７を入力し、それら選択信号ＳＳ０〜ＳＳ７を記憶回路１２に書き込む。

ここで、図３に従って、記憶回路１２の内部構成例について説明する。
記憶回路１２は、１個又は複数（ここでは、３個）のヒューズ回路１２Ａ〜１２Ｃを有している。ヒューズ回路１２Ａは、選択信号ＳＳ０〜ＳＳ７のビット数に対応する個数（ここでは、８個）のヒューズ素子７０〜７７を有している。ヒューズ回路１２Ｂは、選択信号ＳＳ０〜ＳＳ７のビット数に対応する個数（ここでは、８個）のヒューズ素子８０〜８７を有している。ヒューズ回路１２Ｃは、選択信号ＳＳ０〜ＳＳ７のビット数に対応する個数（ここでは、８個）のヒューズ素子９０〜９７を有している。各ヒューズ素子７０〜７７，８０〜８７，９０〜９７には、選択信号ＳＳ０〜ＳＳ７の１ビット分の情報（「０」又は「１」）が記憶される。なお、本例の各ヒューズ素子７０〜７７，８０〜８７，９０〜９７には、初期値として「０」が記憶されている。

例えば、ヒューズ回路１２Ａのヒューズ素子７０〜７７には、第１温度の時（低温時）の特性を示す選択信号ＳＳ０〜ＳＳ７に対応する情報がそれぞれ記憶される。また、ヒューズ回路１２Ｂのヒューズ素子８０〜８７には、第２温度の時（高温時）の特性を示す選択信号ＳＳ０〜ＳＳ７に対応する情報がそれぞれ記憶される。同様に、ヒューズ回路１２Ｃのヒューズ素子９０〜９７には、選択信号ＳＳ０〜ＳＳ７に対応する情報が記憶される。

図２に示す制御回路４１は、記憶回路１２に書き込まれた特性に基づいて、バーンイン試験実施可能な温度範囲における特性を推測する。本例の制御回路４１は、ヒューズ回路１２Ａ，１２Ｂに書き込まれた情報（つまり、低温時の特性と高温時の特性）を読み込み、それら２つの特性に基づいて、接合温度が所望の温度範囲に収まるときの特性を推測する。制御回路４１は、推測結果を記憶回路１２のヒューズ回路１２Ｃ（図３参照）に書き込む。

制御回路４１は、バーンイン試験前において、バーンイン試験を実施する際の温度（バーンイン試験温度）のときの半導体集積回路装置１０の特性（遅延）を示す選択信号ＳＳ０〜ＳＳ７を入力する。制御回路４１は、バーンイン試験温度における特性を示す選択信号ＳＳ０〜ＳＳ７と、記憶回路１２に記憶された推測結果とを比較する。制御回路４１は、比較の結果、バーンイン試験温度における特性が推測結果と一致する場合には、その特性を示す選択信号ＳＳ０〜ＳＳ７をそのまま選択信号ＳＧ０〜ＳＧ７として選択回路６０に出力する。一方、制御回路４１は、比較の結果、バーンイン試験温度における特性が推測結果と一致しない場合には、推測結果の範囲内に収まるように変更した選択信号ＳＧ０〜ＳＧ７を選択回路６０に出力する。

分周回路５０は、Ｎ個（ここでは、７個）の分周器５１〜５７を有している。分周器５１〜５７には、クロック信号ＣＬＫとリセット信号ＲＥとが供給される。分周器５１〜５７は、所定の分周比に応じてクロック信号ＣＬＫを分周してクロック信号ＣＬＫ１〜ＣＬＫ７をそれぞれ生成する。分周器５１の分周比は、「（ｍ−１）／ｍ」に設定されている。ここで、ｍは整数であり、本例では８に設定されている。すなわち、本例の分周器５１の分周比は「７／８」に設定されている。同様に、分周器５２の分周比は「（ｍ−２）／ｍ（本例では、６／８）」に設定され、分周器５３の分周比は「（ｍ−３）／ｍ（本例では、５／８）」に設定され、分周器５４の分周比は「（ｍ−４）／ｍ（本例では、４／８）」に設定されている。分周器５５の分周比は「（ｍ−５）／ｍ（本例では、３／８）」に設定され、分周器５６の分周比は「（ｍ−６）／ｍ（本例では、２／８）」に設定され、分周器５７の分周比は「（ｍ−７）／ｍ（本例では、１／８）」に設定されている。このため、クロック信号ＣＬＫ１〜ＣＬＫ７の周波数は、クロック信号ＣＬＫ１＞ＣＬＫ２＞ＣＬＫ３＞ＣＬＫ４＞ＣＬＫ５＞ＣＬＫ６＞ＣＬＫ７の順に高くなる。

選択回路６０には、外部から入力されるクロック信号ＣＬＫがクロック信号ＣＬＫ０として供給されるとともに、分周器５１〜５７からクロック信号ＣＬＫ１〜ＣＬＫ７が供給される。すなわち、選択回路６０には、互いに異なる周波数を持つ８つのクロック信号ＣＬＫ０〜ＣＬＫ７が供給される。また、選択回路６０には、制御回路４１から選択信号ＳＧ０〜ＳＧ７が供給される。選択回路６０は、選択信号ＳＧ０〜ＳＧ７に基づいて、クロック信号ＣＬＫ０〜ＣＬＫ７のうち１つのクロック信号を選択し、選択したクロック信号をクロック信号ＣＬＫｏｕｔとして出力する。例えば、選択回路６０は、選択信号ＳＧ０〜ＳＧ７の信号レベルの組み合わせに応じて、クロック信号ＣＬＫ０〜ＣＬＫ７から１つのクロック信号（つまり、１つの周波数）を選択する。

図５は、選択信号ＳＧ０〜ＳＧ７の信号レベルと、選択されるクロック信号ＣＬＫ０〜ＣＬＫ７との対応関係を示している。例えば、選択回路６０は、Ｈレベルの選択信号ＳＧ０に応答して、外部から入力されるクロック信号ＣＬＫ０をそのままクロック信号ＣＬＫｏｕｔとして出力する。同様に、選択回路６０は、Ｈレベルの選択信号ＳＧ１に応答してクロック信号ＣＬＫ１を選択し、Ｈレベルの選択信号ＳＧ２に応答してクロック信号ＣＬＫ２を選択し、Ｈレベルの選択信号ＳＧ３に応答してクロック信号ＣＬＫ３を選択する。また、選択回路６０は、Ｈレベルの選択信号ＳＧ４に応答してクロック信号ＣＬＫ４を選択し、Ｈレベルの選択信号ＳＧ５に応答してクロック信号ＣＬＫ５を選択し、Ｈレベルの選択信号ＳＧ６に応答してクロック信号ＣＬＫ６を選択し、Ｈレベルの選択信号ＳＧ７に応答してクロック信号ＣＬＫ７を選択する。

なお、本実施形態において、ラッチ回路２０〜２７、遅延回路３０〜３７及び選択信号生成回路４０は遅延測定回路の一例、制御回路４１、分周回路５０（分周器５１〜５７）及び選択回路６０は周波数制御回路の一例である。ラッチ回路２０は第１ラッチ回路の一例、ラッチ回路２１〜２７は第２ラッチ回路の一例、クロック信号ＣＬＫは第１クロック信号の一例、クロック信号ＣＬＫ１〜ＣＬＫ７は第２クロック信号の一例、
次に、図６〜図１２に従って、半導体集積回路装置１０の試験方法について説明する。

まず、バーンイン試験前に、上記第１温度（例えば、−４０℃）の環境下において、半導体集積回路装置１０の特性（遅延）を測定する（ステップＳ１）。この測定は、バーンイン試験前であればいつ実施してもよいが、例えばウェハ段階で実施する。本実施形態では、ウェハ段階で特性測定を実施する場合について説明する。

図８に示すように、本例では、ウェハ段階において、複数の半導体集積回路装置１０が形成された半導体ウェハ１００に対して特性測定が実施される。この特性測定は、例えば、リーク電流の測定や遅延故障の検出等を低温環境下で実施するウェハ検査と並行して行うことができる。

ここで、図９に従って、半導体集積回路装置１０の特性（遅延）の測定方法について説明する。なお、図９では、説明を簡略化するために、８ビットの選択信号ＳＳ０〜ＳＳ７のうち５ビットの選択信号ＳＳ０〜ＳＳ４のみを図示し、それら選択信号ＳＳ０〜ＳＳ４に対応する出力信号Ｄ０〜Ｄ４及び遅延信号Ｄｄ１〜Ｄｄ４のみを図示している。

特性測定では、例えば、ウェハ検査を実施するテスタ１０１（図８参照）から所定の周波数を持つクロック信号ＣＬＫが半導体集積回路装置１０のクロック端子Ｐ１に供給されるとともに、テスタ１０１からリセット信号ＲＥがリセット端子Ｐ２に供給される。特性測定が開始される際には、まず、リセット信号ＲＥがＬレベルに遷移される（時刻ｔ１参照）。このＬレベルのリセット信号ＲＥに応答して、ラッチ回路２０〜２７及び分周器５１〜５７がリセットされ、出力信号Ｄ０〜Ｄ７が全てＬレベルとなる。このため、Ｈレベルの選択信号ＳＳ０及びＬレベルの選択信号ＳＳ１〜ＳＳ７が生成される。続いて、時刻ｔ１から所定期間経過後に、リセット信号ＲＥがＨレベルに遷移される（時刻ｔ２参照）。このＨレベルのリセット信号ＲＥに応答して、ラッチ回路２０〜２７がアクティブ状態になる（リセット解除）。このリセット解除は、例えば、クロック信号ＣＬＫとは非同期のタイミングで発生する。その後、クロック信号ＣＬＫの立ち上がりエッジが発生すると（時刻ｔ３参照）、初段のラッチ回路２０で電源電圧ＶＤＤレベルがラッチされ、ラッチ回路２０の出力信号Ｄ０がＬレベルからＨレベルに遷移される。

次いで、次のクロック信号ＣＬＫの立ち上がりエッジが発生すると（時刻ｔ４参照）、その立ち上がりエッジに応答して、２段目のラッチ回路２１〜２７で遅延信号Ｄｄ１〜Ｄｄ７（つまり、出力信号Ｄ０に所定の遅延量を与えた信号）がラッチされる。このとき、ラッチ回路２１〜２７では、遅延回路３１〜３７における遅延量に応じて、Ｈレベルの信号を取り込めないラッチ回路が発生する場合がある。すなわち、時刻ｔ３から時刻ｔ４までの第１期間Ｔ１に、ＬレベルからＨレベルに遷移しない遅延信号Ｄｄ１〜Ｄｄ７が発生する場合がある。換言すると、遅延回路３１〜３７における遅延量が第１期間Ｔ１よりも長くなると、時刻ｔ４までに遅延信号Ｄｄ１〜Ｄｄ７がＨレベルに遷移せずに、Ｈレベルの信号を取り込めないラッチ回路２１〜２７が発生する。図９に示した例では、第１期間Ｔ１において遅延信号Ｄｄ１，Ｄｄ２，Ｄｄ３がこの順番でＨレベルに遷移し、時刻ｔ４の後に遅延信号Ｄｄ４がＨレベルに遷移する。なお、遅延信号Ｄｄ４がＨレベルに遷移した後に、図示を省略した遅延信号Ｄｄ５，Ｄｄ６，Ｄｄ７がこの順番でＨレベルに遷移する。このため、図９に示した例では、時刻ｔ４におけるクロック信号ＣＬＫの立ち上がりエッジに応答して、ラッチ回路２１〜２３でＨレベルの遅延信号Ｄｄ１〜Ｄｄ３が取り込まれ、ラッチ回路２４〜２７でＬレベルの遅延信号Ｄｄ４〜Ｄｄ７が取り込まれる。すると、ラッチ回路２１〜２３からＨレベルの出力信号Ｄ１〜Ｄ３が出力され、ラッチ回路２４〜２７からＬレベルの出力信号Ｄ４〜Ｄ７が出力される。これら出力信号Ｄ１〜Ｄ７の信号レベルの組み合わせに応じて、選択信号生成回路４０は、Ｈレベルの選択信号ＳＳ３及びＬレベルの選択信号ＳＳ０，ＳＳ１，ＳＳ２，ＳＳ４〜ＳＳ７を生成する（図４参照）。

ここで、上述したように、遅延回路３１〜３７における遅延量は、環境温度に依存して変化するとともに、半導体集積回路装置１０のプロセス条件に依存して変化する。例えば、遅延回路３１〜３７における遅延量は、環境温度が同一である場合には、プロセス条件がファスト条件側に向かうほど小さくなる。このため、プロセス条件がファスト条件側に向かうほど、時刻ｔ４でＨレベルの信号を取り込むことのできるラッチ回路の個数が多くなる。このように、プロセス条件に応じて、出力信号Ｄ１〜Ｄ７の信号レベルの組み合わせが変化する。このため、それら出力信号Ｄ１〜Ｄ７の信号レベルの組み合わせに応じて生成した選択信号ＳＳ０〜ＳＳ７は、半導体集積回路装置１０のプロセス条件を反映しており、そのプロセス条件に応じて変動する半導体集積回路装置１０の遅延を反映している。例えば、Ｈレベルとなる選択信号が選択信号ＳＳ０〜ＳＳ７のうち選択信号ＳＳ０側に近づくほど半導体集積回路装置１０の遅延が大きい特性（スロー条件）であることを示し、Ｈレベルとなる選択信号が選択信号ＳＳ７側に近づくほど半導体集積回路装置１０の遅延が小さい特性（ファスト条件）であることを示す。

ステップＳ１では、以上説明した特性測定を、環境温度（周囲温度）が常温よりも低い第１温度（低温）の環境下で実施する。すなわち、ステップＳ１で生成される選択信号ＳＳ０〜ＳＳ７は、低温時における半導体集積回路装置１０の特性（遅延）を示している。このとき、本例では、選択信号生成回路４０からＨレベルの選択信号ＳＳ７及びＬレベルの選択信号ＳＳ０〜ＳＳ６が出力されるものとする。

続いて、制御回路４１は、低温時の特性を示す選択信号ＳＳ０〜ＳＳ７を記憶回路１２に書き込む（ステップＳ２）。具体的には、図１０（ａ）に示すように、制御回路４１は、ステップＳ１で選択信号生成回路４０から入力された選択信号ＳＳ０〜ＳＳ７（つまり、Ｈレベルの選択信号ＳＳ７及びＬレベルの選択信号ＳＳ０〜ＳＳ６）を、記憶回路１２のヒューズ回路１２Ａに書き込む。より具体的には、ヒューズ回路１２Ａ内のヒューズ素子７０〜７７のうち、Ｈレベルの選択信号ＳＳ７に対応するヒューズ素子７７のみに「１」の情報を書き込む。

次いで、上記第１温度（例えば、−４０℃）の環境下において、テスタ１０１による半導体集積回路装置１０の良否判定が実施される（ステップＳ３）。テスタ１０１は、例えば、ウェハ段階の半導体集積回路装置１０に形成された内部回路１３にプローブ針を介して電気信号を供給するとともに、プローブ針を介して内部回路１３から出力される信号を受け取り、その受け取った信号に基づいて内部回路１３の動作を検査することにより、半導体集積回路装置１０の良否を判定する。この良否判定において不良品と判定された場合には（ステップＳ３でＦａｉｌ）、その半導体集積回路装置１０に対する試験を終了する。一方、良否判定において良品と判定された場合には（ステップＳ３でＰａｓｓ）、ステップＳ４に移る。

次に、バーンイン試験前に、環境温度が第１温度及び常温よりも高い第２温度（例えば、８５℃）の環境下において、半導体集積回路装置１０の特性を測定する（ステップＳ４）。このときに生成される選択信号ＳＳ０〜ＳＳ７は、高温時における半導体集積回路装置１０の特性（遅延）を示している。本例では、選択信号生成回路４０からＨレベルの選択信号ＳＳ６及びＬレベルの選択信号ＳＳ０〜ＳＳ５，ＳＳ７が出力されるものとする。

なお、高温環境下における特性測定は、低温環境下における特性測定（ステップＳ１参照）と同様に、バーンイン試験前であればいつ実施してもよいが、例えばウェハ段階で実施する。例えば、特性測定は、高温環境下で実施されるウェハ検査と並行して行うことができる。

続いて、制御回路４１は、高温時の特性を示す選択信号ＳＳ０〜ＳＳ７を記憶回路１２に書き込む（ステップＳ５）。具体的には、図１０（ｂ）に示すように、制御回路４１は、ステップＳ４で生成された選択信号ＳＳ０〜ＳＳ７（つまり、Ｈレベルの選択信号ＳＳ６及びＬレベルの選択信号ＳＳ０〜ＳＳ５，ＳＳ７）を、記憶回路１２のヒューズ回路１２Ｂに書き込む。より具体的には、ヒューズ回路１２Ｂ内のヒューズ素子８０〜８７のうち、Ｈレベルの選択信号ＳＳ６に対応するヒューズ素子８６のみに「１」の情報を書き込む。

次いで、上記第２温度の環境下において、テスタ１０１による半導体集積回路装置１０の良否判定が実施される（ステップＳ６）。この良否判定において不良品と判定された場合には（ステップＳ６でＦａｉｌ）、その半導体集積回路装置１０に対する試験を終了する。一方、良否判定において良品と判定された場合には（ステップＳ６でＰａｓｓ）、ステップＳ７に移る。

次に、制御回路４１は、第１温度（例えば、−４０℃）時の特性と、第２温度（例えば、８５℃）時の特性とに基づいて、半導体集積回路装置１０の接合温度が所望の温度範囲内に収まる半導体集積回路装置１０の特性を推測する（ステップＳ７）。以下に、ステップＳ７における半導体集積回路装置１０の特性推測方法の一例について説明する。

図７に示すステップＳ２１において、まず、制御回路４１は、ヒューズ回路１２Ａに記憶された情報（つまり、第１温度時の特性）と、ヒューズ回路１２Ｂに記憶された情報（つまり、第２温度時の特性）とを読み込む。本例の制御回路４１は、ヒューズ回路１２Ａから選択信号ＳＳ０〜ＳＳ７＝１０００００００という特性を読み出すとともに、ヒューズ回路１２Ｂから選択信号ＳＳ０〜ＳＳ７＝０１００００００という特性を読み出す。

次に、制御回路４１は、読み出した特性に基づいて、第１温度時（低温時）における半導体集積回路装置１０の電力と、第２温度時（高温時）における半導体集積回路装置１０の電力とを算出する（ステップＳ２２）。例えば、制御回路４１は、読み出した特性と、内部回路１３に含まれる部品の仕様、いわゆるデータシート等の情報とに基づいて、低温時の電力と高温時の電力とを算出する。ここで、データシートには、例えば、プロセス条件、温度、電圧、リーク電流、動作時消費電力等が記憶されている。本工程における電力の算出方法の一例を以下に説明する。

本工程では、電力を以下の式により算出することができる。
電力＝定常消費電力＋動作消費電力 …（１）
ここで、上記式１における定常消費電力及び動作消費電力は、例えば以下の式により算出することができる。

定常消費電力＝（リーク電流）×（回路規模）×（電圧） …（２）
動作消費電力＝（パラメータ）×（回路規模）×（周波数）×（動作率） …（３）
上記式３におけるパラメータは、温度（第１温度又は第２温度）と予め設定した電圧とによって決定されるデータシートのパラメータである。また、上記式３における周波数は、記憶回路１２から読み出した特性に基づいて算出される。このため、上記式１〜式３により算出される低温（第１温度）時の電力は、第１温度時における半導体集積回路装置１０の特性（遅延）と、その特性を測定した温度（つまり、第１温度）とを反映した値となる。また、上記式１〜式３により算出される高温（第２温度）時の電力は、第２温度時における半導体集積回路装置１０の特性（遅延）と、その特性を測定した温度（つまり、第２温度）とを反映した値となる。

続いて、制御回路４１は、第１温度時の電力と、第２温度時の電力とに基づいて、半導体集積回路装置１０の接合温度が所望の温度範囲（例えば、最大動作保証温度以上最大定格温度未満の温度範囲）内の温度となるときの電力を算出（推測）する（ステップＳ２３）。例えば、制御回路４１は、第１温度時の電力と第２温度時の電力との比（電力比）に基づいて、接合温度がバーンイン試験の実施可能な温度範囲内の温度であるときの電力を算出する。具体的には、制御回路４１は、上記電力比と、第１温度と第２温度との温度差と、第１温度又は第２温度と最大動作保証温度との温度差とに基づいて、接合温度が最大動作保証温度であるときの電力を算出（推測）する。また、制御回路４１は、上記電力比と、第１温度と第２温度との温度差と、第１温度又は第２温度と最大定格温度との温度差とに基づいて、接合温度が最大定格温度であるときの電力を算出（推測）する。

次いで、制御回路４１は、ステップＳ２３で算出した電力に基づいて、バーンイン試験を実施可能な周波数（動作周波数）を算出する（ステップＳ２４）。例えば、制御回路４１は、接合温度が最大動作保証温度であるときの電力に基づいて、バーンイン試験を実施可能な周波数の下限値を算出（推測）する。また、制御回路４１は、接合温度が最大定格温度であるときの電力に基づいて、バーンイン試験を実施可能な周波数の上限値を算出（推測）する。

そして、制御回路４１は、バーンイン試験を実施可能な周波数に基づいて、バーンイン試験を実施可能な半導体集積回路装置１０の特性（遅延）を推測する（ステップＳ２５）。例えば、制御回路４１は、バーンイン試験を実施可能な周波数の下限値及び上限値に基づいて、接合温度が最大動作保証温度以上最大定格温度未満の温度範囲内の温度になるときの特性の範囲を算出する。本例では、選択信号ＳＳ５〜ＳＳ７のいずれか１つがＨレベルとなる特性が最大動作保証温度未満の温度範囲の特性であると推測され、選択信号ＳＳ０，ＳＳ１のいずれか１つがＨレベルとなる特性が最大定格温度以上の温度範囲の特性であると推測される。すなわち、本例では、選択信号ＳＳ２〜ＳＳ４のいずれか１つがＨレベルとなる特性が、バーンイン試験を実施可能な特性であると推測される。

次に、図６に示すステップＳ８において、制御回路４１は、推測した特性を記憶回路１２のヒューズ回路１２Ｃに書き込む。例えば図１０（ｃ）に示すように、制御回路４１は、バーンイン試験を実施できない温度範囲（つまり、最大動作保証温度未満の温度範囲、及び最大定格温度以上の温度範囲）の特性であると推測された選択信号ＳＳ０〜ＳＳ７に対応するヒューズ素子９０〜９７に「１」の情報を書き込む。本例では、最大動作保証温度未満の温度範囲の遅延特性であると推測された選択信号ＳＳ５〜ＳＳ７に対応するヒューズ素子９５〜９７に「１」の情報を書き込む。また、最大定格温度以上の温度範囲の特性であると推測された選択信号ＳＳ０，ＳＳ１に対応するヒューズ素子９０，９１に「１」の情報を書き込む。これにより、バーンイン試験を実施可能な特性であると推測された選択信号ＳＳ２〜ＳＳ４に対応するヒューズ素子９２〜９４には初期値である「０」の情報が書き込まれたことになる。すなわち、「０」の情報が書き込まれたヒューズ素子９２〜９４に対応する選択信号ＳＳ２〜ＳＳ４のいずれか１つがＨレベルである場合には、バーンイン試験を実施可能な温度範囲の特性であると判断することができる。

続いて、バーンイン試験を実施可能な温度範囲の特性が書き込まれた半導体集積回路装置１０がパッケージ化され、そのパッケージ化された半導体集積回路装置１０の良否判定が実施される（ステップＳ９）。この良否判定は、常温（例えば、１５〜２５℃）の環境下で実施される。また、本ステップの良否判定は、バーンイン試験前に実施される。この良否判定において不良品と判定された場合には（ステップＳ９でＦａｉｌ）、その半導体集積回路装置１０に対する試験を終了する。一方、良否判定において良品と判定された場合には（ステップＳ９でＰａｓｓ）、ステップＳ１０に移る。

ステップＳ１０では、まず、図１１に示すように、ステップＳ９で良品と判定された半導体集積回路装置１０をバーンインボード１１０に搭載する。ここで、バーンインボード１１０は、ＩＣソケット１１２がマトリクス状に取り付けられた試験基板１１１を有している。試験基板１１１の一つの辺には、半導体集積回路装置１０に電力や信号を供給する金端子群１１３が設けられている。そして、各ＩＣソケット１１２にパッケージ化された半導体集積回路装置１０が接続される。

ステップＳ１０では、続いて、バーンイン試験を実施する際の温度（バーンイン試験温度）と同じ温度環境下において、ステップＳ１，Ｓ４における特性測定と同様の条件により、ＩＣソケット１１２に接続された半導体集積回路装置１０に対して特性測定を実施する。すなわち、環境温度が第２温度よりも高いバーンイン試験温度（第３温度）の環境下において、ステップＳ１，Ｓ４における特性測定と同一の周波数のクロック信号ＣＬＫを用いて、パッケージ化された半導体集積回路装置１０に対して特性測定を実施する。なお、バーンイン試験温度は、例えば１２５℃に設定されている。また、クロック信号ＣＬＫの周波数は、例えば、スロー条件の半導体集積回路装置１０であっても、その半導体集積回路装置１０の接合温度が最大動作保証温度以上の温度を確保することのできる周波数に設定されている。例えば、本工程の特性測定では、複数の半導体集積回路装置１０が搭載されたバーンインボード１１０が恒温槽内に配備され、恒温槽内の温度がバーンイン試験温度に設定された状態で、パッケージ検査を実施するテスタ１１５から金端子群１１３を介して半導体集積回路装置１０にクロック信号ＣＬＫ、リセット信号ＲＥ及び電力が供給される。そして、クロック生成回路１１では、ステップＳ１，Ｓ４と同様に、半導体集積回路装置１０における遅延に応じた選択信号ＳＳ０〜ＳＳ７が生成される。このときに生成される選択信号ＳＳ０〜ＳＳ７は、バーンイン試験温度における半導体集積回路装置１０の特性を示している。

次いで、制御回路４１は、ステップＳ１０で測定した特性が、ステップＳ７で推測した特性と一致するか否かを判定する（ステップＳ１１）。例えば、制御回路４１は、ヒューズ回路１２Ｃに記憶された情報（つまり、バーンイン試験を実施可能と推測された特性）を読み出し、その特性とステップＳ１０で測定された特性（つまり、バーンイン試験温度における特性）とを比較する。このとき、図１０（ｄ）に示すように、ステップＳ１０で生成された選択信号ＳＳ０〜ＳＳ７が、選択信号ＳＳ４のみがＨレベルとなる特性である場合には、ステップＳ７で推測された特性（ここでは、選択信号ＳＳ２〜ＳＳ４のいずれか１つがＨレベルとなる特性）と一致する（ステップＳ１１でＹＥＳ）。この場合には、ステップＳ１２に移る。

ステップＳ１２では、まず、ステップＳ１０で生成された選択信号ＳＳ０〜ＳＳ７がそのまま選択信号ＳＧ０〜ＳＧ７として選択回路６０に供給され、それら選択信号ＳＧ０〜ＳＧ７により選択されるクロック信号ＣＬＫ０〜ＣＬＫ７がクロック信号ＣＬＫｏｕｔとして出力される。すなわち、本例では、選択信号ＳＧ０〜ＳＧ７＝０００１００００（選択信号ＳＳ０〜ＳＳ７＝０００１００００）によって、クロック信号ＣＬＫ４がクロック信号ＣＬＫｏｕｔとして選択される。これにより、バーンイン試験時に内部回路１３の回路動作を行う周波数（動作周波数）は、（ｍ−４）／ｍの分周比に応じてクロック信号ＣＬＫを分周して生成されたクロック信号ＣＬＫ４が持つ周波数に設定される。そして、ステップＳ１２では、ステップＳ１０で生成された選択信号ＳＳ０〜ＳＳ７により選択された周波数でバーンイン試験が実施される。これにより、半導体集積回路装置１０の接合温度が所望の温度範囲（最大動作保証温度以上最大定格温度未満の温度範囲）に収まるように設定された周波数でバーンイン試験を実施することができる。

一方、図１０（ｅ）に示すように、ステップＳ１０で生成された選択信号ＳＳ０〜ＳＳ７が、選択信号ＳＳ１のみがＨレベルとなる特性である場合には、ステップＳ７で推測された特性（ここでは、選択信号ＳＳ２〜ＳＳ４のいずれか１つがＨレベルとなる特性）と一致しない（ステップＳ１１でＮＯ）。この場合に、ステップＳ１０で生成された選択信号ＳＳ０〜ＳＳ７をそのまま利用してクロック信号ＣＬＫｏｕｔの周波数を設定すると、半導体集積回路装置１０の接合温度が最大動作保証温度未満又は最大定格温度以上になる可能性がある。本例では、選択信号ＳＳ０〜ＳＳ７＝００００００１０によりクロック信号ＣＬＫ１をクロック信号ＣＬＫｏｕｔとして選択すると、図１２の破線曲線で示すように、バーンイン試験時における半導体集積回路装置１０の接合温度が最大定格温度以上になる可能性がある。そこで、この場合には、ステップＳ１３において、ステップＳ１０で生成された選択信号ＳＳ０〜ＳＳ７を、ステップＳ７で推測された特性（本例では、選択信号ＳＳ３のみがＨレベルとなる特性）と一致するように変更する。すなわち、この場合の制御回路４１は、Ｈレベルの選択信号ＳＧ３及びＬレベルの選択信号ＳＧ０〜ＳＧ２，ＳＧ４〜ＳＧ７を選択回路６０に出力する。そして、これら選択信号ＳＧ０〜ＳＧ７によって、クロック信号ＣＬＫ３がクロック信号ＣＬＫｏｕｔとして選択される。これにより、バーンイン試験時に内部回路１３の回路動作を行う周波数は、（ｍ−３）／ｍの分周比に応じてクロック信号ＣＬＫを分周して生成されたクロック信号ＣＬＫ３が持つ周波数に設定される。そして、ステップＳ１３では、推測特性に基づいて生成された選択信号ＳＧ０〜ＳＧ７により選択された周波数でバーンイン試験が実施される。このとき、クロック信号ＣＬＫ３の周波数は、ステップＳ１０で生成された選択信号ＳＳ０〜ＳＳ７により選択されるクロック信号ＣＬＫ１の周波数よりも低い。すなわち、本例のステップＳ１３では、バーンイン試験時の接合温度が所望の温度範囲に収まるように、クロック信号ＣＬＫｏｕｔの周波数が、クロック信号ＣＬＫ１の周波数から、そのクロック信号ＣＬＫ１よりも周波数の低いクロック信号ＣＬＫ３の周波数に変更される。このようにクロック信号ＣＬＫの周波数を下げたことにより、図１２に示したファスト条件のように、ダイナミック電流が小さくなり、半導体集積回路装置１０全体の電流が小さくなる。これにより、半導体集積回路装置１０の消費電力を小さくできるため、半導体集積回路装置１０の接合温度を下げることができる。この結果、半導体集積回路装置１０の接合温度を所望の温度範囲（最大動作保証温度以上最大定格温度未満の温度範囲）に収めた状態でバーンイン試験を実施することができる。

以上説明したステップＳ１０〜Ｓ１４は、バーンインボード１１０に搭載された複数の半導体集積回路装置１０の各々に対して実施される。このため、個々の半導体集積回路装置１０において、プロセス条件を反映した特性（遅延）に応じて、クロック信号ＣＬＫｏｕｔの周波数を制御することができる。

次いで、図６に示すステップＳ１４では、バーンイン試験後の半導体集積回路装置１０に対して良否判定が実施される（ステップＳ１４）。この良否判定において不良品と判定された場合には（ステップＳ１４でＦａｉｌ）、その半導体集積回路装置１０が不良品であるとして試験を終了する。一方、良否判定において良品と判定された場合には（ステップＳ１４でＰａｓｓ）、その半導体集積回路装置１０が良品であるとして試験を終了する。

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）バーンイン試験前に、第１温度の環境下において、ラッチ回路２０〜２７及び遅延回路３１〜３７等を用いて半導体集積回路装置１０の遅延を測定するようにした。そして、測定した遅延に基づいて、半導体集積回路装置１０の接合温度が所望の温度範囲内に収まるように、バーンイン試験時のクロック信号ＣＬＫｏｕｔの周波数を設定するようにした。これにより、サーミスタやＡ／Ｄ変換回路等を設けることなく、接合温度が所望の温度範囲内に収まるように、バーンイン試験時の動作周波数を制御することができる。したがって、従来技術に比べて部品数の増大を抑制することができ、半導体集積回路装置１０の大型化を抑制することができる。この結果、製造コストの削減に貢献することができる。

また、半導体集積回路装置１０のプロセス条件に依存して変動する半導体集積回路装置１０の遅延に基づいて、バーンイン試験時の動作周波数が制御される。これにより、半導体集積回路装置１０のプロセス条件に合わせて動作周波数が設定される。このため、プロセス条件がスロー条件であってもファスト条件であっても、接合温度を所望の温度範囲内に収めた状態でバーンイン試験を好適に実施することができる。

（２）さらに、個々の半導体集積回路装置１０に対してバーンイン試験時の動作周波数を制御することができる。このため、例えばバーンイン試験時の環境温度（つまり、バーンイン試験温度）やクロック信号ＣＬＫの周波数等の外部設定条件を変更することなく、バーンイン試験時の動作周波数を制御することにより、個々の半導体集積回路装置１０で接合温度を制御することができる。これにより、個々の半導体集積回路装置１０において、外部設定条件を変更することなく、接合温度を所望の温度範囲内に収めた状態でバーンイン試験を好適に実施することができる。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態におけるクロック生成回路１１の内部構成は特に限定されない。例えば、遅延回路３０内の遅延回路３１〜３７の個数、２段目のラッチ回路２１〜２７の個数は特に限定されない。また、選択信号ＳＳ０〜ＳＳ７及び選択信号ＳＧ０〜ＳＧ７のビット数も特に限定されない。分周回路５０内の分周器５１〜５７の個数や分周器５１〜５７における分周比も特に限定されない。

・上記実施形態における記憶回路１２の内部構成は特に限定されない。例えば、選択信号ＳＳ０〜ＳＳ７を記憶する回路としてはヒューズ回路１２Ａ〜１２Ｃに限定されず、半導体集積回路装置１０の特性（遅延）を示す信号を記憶することのできる回路であれば特に限定されない。例えば、ヒューズ回路１２Ａ，１２Ｂのいずれか一方を省略してもよい。このとき、例えばヒューズ回路１２Ｂを省略した場合には、ヒューズ回路１２Ａに、低温時の特性と高温時の特性との２つの特性を書き込むようにしてもよい。また、ヒューズ回路１２Ａ，１２Ｂを省略してもよい。この場合には、例えば、低温時の特性と高温時の特性との２つの特性をヒューズ回路１２Ｃに書き込んだ後に、さらにステップＳ７で推測した特性をヒューズ回路１２Ｃに書き込むようにしてもよい。

・上記実施形態のステップＳ１（低温時の特性測定）及びステップＳ４（高温時の特性測定）は、バーンイン試験前であればいつ実施してもよい。例えば、ステップＳ１，Ｓ４をパッケージ段階で実施するようにしてもよい。

・上記実施形態におけるステップＳ１〜Ｓ３を省略してもよい。この場合には、例えば、低温時の特性及び高温時の特性のうち高温時の特性のみに基づいて、バーンイン試験を実施可能な特性を推測するようにしてもよい。

・上記実施形態におけるステップＳ４〜Ｓ６を省略してもよい。この場合には、例えば、低温時の特性及び高温時の特性のうち低温時の特性のみに基づいて、バーンイン試験を実施可能な特性を推測するようにしてもよい。

・上記実施形態におけるステップＳ１〜Ｓ６を省略してもよい。この場合には、例えば、バーンイン試験温度時に測定された特性に基づいて、バーンイン試験を実施可能な特性を推測するようにしてもよい。なお、この場合には、バーンイン試験温度時に測定された特性（選択信号ＳＳ０〜ＳＳ７）に基づいて、直ちにバーンイン試験を実施可能な特性を推測して選択信号ＳＧ０〜ＳＧ７を生成することにより、記憶回路１２を省略することもできる。

・上記実施形態では、バーンイン試験温度で測定した特性と推測した特性との比較結果に基づいて、クロック信号ＣＬＫｏｕｔの周波数を選択する選択信号ＳＧ０〜ＳＧ７を生成するようにした。これに限らず、例えば、バーンイン試験温度時における特性測定を省略してもよい。この場合には、推測した特性、つまりバーンイン試験を実施可能と推測された特性から直接選択信号ＳＧ０〜ＳＧ７を生成するようにしてもよい。

・上記実施形態の分周回路５０では、所定の分周比に応じてクロック信号ＣＬＫを分周する分周器５１〜５７のみを設けるようにした。これに限らず、例えば、分周回路５０内に、クロック信号ＣＬＫの周波数を整数倍に逓倍してクロック信号を生成する逓倍器を設けるようにしてもよい。

１０ 半導体集積回路装置
１１ クロック信号生成回路
１２ 記憶回路
１２Ａ〜１２Ｃ ヒューズ回路
１３ 内部回路
２０ ラッチ回路（第１ラッチ回路）
２１〜２７ ラッチ回路（第２ラッチ回路）
３０ 遅延回路
４０ 選択信号生成回路
４１ 制御回路
５０ 分周回路
６０ 選択回路
ＣＬＫ クロック信号（第１クロック信号）
ＣＬＫｏｕｔ クロック信号
Ｄ０ 出力信号
Ｄｄ１〜Ｄｄ７ 遅延信号
Ｄ１〜Ｄ７ 出力信号
ＣＬＫ１〜ＣＬＫ７ クロック信号（第２クロック信号）
ＳＳ０〜ＳＳ７ 選択信号
ＳＧ０〜ＳＧ７ 選択信号

Claims (9)

1. 半導体集積回路装置であって、
   内部回路と、
   前記半導体集積回路装置の遅延を測定する遅延測定回路と、
   前記遅延測定回路の測定結果に基づいて、前記半導体集積回路装置の接合温度が所望の温度範囲内に収まるように、前記内部回路の回路動作を行う周波数を制御する周波数制御回路と、
   を有することを特徴とする半導体集積回路装置。
2. 前記遅延測定回路は、
   所定周波数の第１クロック信号が入力されるとともに、前記第１クロック信号の第１レベルから該第１レベルとは異なる第２レベルへの遷移に応答して、所定レベルの信号をラッチする第１ラッチ回路と、
   前記第１ラッチ回路の出力信号が入力されるＮ（但し、Ｎは２以上の整数）個の遅延回路と、
   前記第１クロック信号が入力されるとともに、前記Ｎ個の遅延回路で生成される遅延信号がそれぞれ入力されるＮ個の第２ラッチ回路と、を有し、
   前記Ｎ個の遅延回路は、互いに異なる遅延量を前記第１ラッチ回路の出力信号に付加して前記遅延信号を生成することを特徴とする請求項１に記載の半導体集積回路装置。
3. 前記周波数制御回路は、
   前記第１クロック信号に基づいて、互いに異なる周波数を持つ複数の第２クロック信号を生成する回路と、
   前記測定結果に基づいて、前記第１クロック信号及び前記複数の第２クロック信号の中から１つのクロック信号を選択する選択回路と、を有することを特徴とする請求項２に記載の半導体集積回路装置。
4. 前記周波数制御回路は、環境温度が第１温度のときの前記測定結果と、環境温度が第１温度と異なる第２温度のときの前記測定結果とに基づいて、前記接合温度が前記所望の温度範囲内に収まるように前記周波数を制御することを特徴とする請求項１〜３のいずれか一項に記載の半導体集積回路装置。
5. 環境温度が第１温度のときの前記測定結果と環境温度が前記第１温度より高い第２温度のときの前記測定結果に基づいて算出された前記測定結果の推測値を示す情報を格納する記憶回路を有し、
   前記周波数制御回路は、環境温度が前記第２温度より高い第３温度のときの前記測定結果と、前記記憶回路に格納された情報を比較することにより、前記周波数を制御することを特徴とする請求項１〜３のいずれか一項に記載の半導体集積回路装置。
6. スクリーニング試験の前に、第１温度の環境下において半導体集積回路装置の遅延を測定する工程と、
   前記測定された遅延に基づいて、前記半導体集積回路装置の接合温度が所望の温度範囲内に収まるときの前記半導体集積回路装置の遅延を推測する工程と、
   前記推測した遅延に基づいて、前記接合温度が前記所望の温度範囲内に収まるように、内部回路の回路動作を行う周波数を設定する工程と、
   前記設定した周波数で前記スクリーニング試験を実施する工程と、
   を有することを特徴とする半導体集積回路装置の試験方法。
7. 前記スクリーニング試験の前に、前記第１温度とは異なる第２温度の環境下において前記半導体集積回路装置の遅延を測定する工程を有し、
   前記遅延を推測する工程は、前記第１温度の環境下で測定された遅延と前記第２温度の環境下で測定された遅延とに基づいて、前記接合温度が前記所望の温度範囲内に収まるときの前記半導体集積回路装置の遅延を推測することを特徴とする請求項６に記載の半導体集積回路装置の試験方法。
8. 前記スクリーニング試験の前に、前記スクリーニング試験を実施する温度の環境下において前記半導体集積回路装置の遅延を測定する工程を有し、
   前記周波数を設定する工程は、
   前記スクリーニング試験を実施する温度の環境下で測定された遅延と、前記推測した遅延との比較結果に基づいて、前記接合温度が所望の温度範囲内に収まるように前記周波数を設定することを特徴とする請求項７に記載の半導体集積回路装置の試験方法。
9. 前記遅延を推測する工程は、
   前記第１温度の環境下で測定された遅延に基づいて、前記第１温度のときの前記半導体集積回路装置の電力を算出するとともに、前記第２温度の環境下で測定された遅延に基づいて、前記第２温度のときの前記半導体集積回路装置の電力を算出する工程と、
   前記第１温度のときの前記半導体集積回路装置の電力と、前記第２温度のときの前記半導体集積回路装置の電力とに基づいて、前記接合温度が前記所望の温度範囲内に収まるときの電力を推測する工程と、
   前記推測した電力に基づいて、前記接合温度が前記所望の温度範囲内に収まるときの周波数を推測する工程と、
   を有することを特徴とする請求項７又は８に記載の半導体集積回路装置の試験方法。