JP2006203687A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2006203687A JP2006203687A JP2005014621A JP2005014621A JP2006203687A JP 2006203687 A JP2006203687 A JP 2006203687A JP 2005014621 A JP2005014621 A JP 2005014621A JP 2005014621 A JP2005014621 A JP 2005014621A JP 2006203687 A JP2006203687 A JP 2006203687A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- integrated circuit
- semiconductor integrated
- holding means
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 遅延基準データを出力する遅延基準データ保持手段と、前記遅延基準データ保持手段の出力データを入力とする遅延データ保持手段と、前記遅延基準データ保持手段の出力データと前記遅延データ保持手段との一致を比較するデータ比較手段と、比較すべきタイミングで前記データ比較手段の結果を保持する遅延比較結果保持手段と、前記遅延比較結果保持手段により制御されるシステム制御手段を持つことにより、半導体集積回路に通電後にチップ温度が上昇し、ホールドタイムを満たす条件となった時点で、システムが起動する。これにより、遅延バッファ数を削減することができる。
【選択図】 図1
Description
元々不要なバッファを挿入することでチップコストアップ、開発期間増大を招いている。また、消費電力の増大にもつながる。従って、これらのバッファ挿入をなくすか、削減することが課題となっていた。
本発明の実施の形態として、遅延検出回路とその動作について説明する。
第1の実施形態で説明した遅延検出回路は、半導体集積回路チップ内に1個或いは複数個内蔵される。一例を図3に示す。801は半導体集積回路チップを表している。100が第1の実施形態で説明した遅延検出回路である。遅延検出回路100とシステム制御部110以外の回路においては、動作保証温度の下限温度では動作せず、温度が上昇しないと動作しない設計になっているものとする。半導体集積回路チップ801に通電後、遅延検出回路100が動作を始める。機能804、機能805、機能806は、システム制御部110に制御されて停止中である。もし、各機能がこのまま動作を始めたとしても、前述の通り、動作保証温度の下限温度では正常には動作しない。
第1の実施形態で説明した遅延検出回路は、ホールドタイムが確保できた時点でその旨を出力しているが、逆に考えると、ホールドタイムが確保できていない状態も検出することが可能である。
遅延検出回路の別の形態としてセットアップタイム検出回路の一例を図5に示す。
101,102,201,203,1032 フリップフロップ(データ保持素子)
103 ロード/ホールド制御付きフリップフロップ(データ保持素子)
104 積論理(アンドゲート)
110 システム制御部
121,122,123 リピータバッファ
202 組み合わせ回路
504 遅延バッファ
801,901 半導体集積回路チップ
804,805,806 機能回路
1004 排他的論理和(Exclusive ORゲート)
1031 組み合わせ回路
Claims (15)
- 遅延基準データを出力する遅延基準データ保持手段と、前記遅延基準データ保持手段の出力データを入力とする遅延データ保持手段と、前記遅延基準データ保持手段とその遅延データ保持手段が基準クロックの同じタイミングでデータを保持してしまうホールドタイムエラーを検出するホールドタイムエラー検出手段と、前記ホールドタイムエラー検出手段による検出結果を保持するエラー検出結果保持手段と、前記エラー検出結果保持手段により制御されるシステム制御手段を持つことを特徴とする半導体集積回路。
- 請求項1記載の遅延基準データ保持手段、遅延データ保持手段、ホールドタイムエラー検出手段、エラー検出結果保持手段で構成する遅延検出回路を複数持ち、前記複数の遅延検出回路の各々の検出結果により前記システム制御手段を制御することを特長とする半導体集積回路。
- 請求項2記載の半導体集積回路において、制御対象となる回路を取り囲んで配置することを特長とする半導体集積回路。
- 請求項2記載の半導体集積回路において、制御対象とする回路を複数に分割し、その各々に請求項1記載の半導体集積回路、或いは請求項3記載の半導体集積回路を持つことを特長とする半導体集積回路。
- 請求項1記載の半導体集積回路において、エラー検出結果保持手段から正常動作の保証が得られたことを確認してリセットを解除或いはシステム起動させることを特長とする半導体集積回路。
- 請求項1において、前記システム制御手段は、エラー検出状況に応じて外部に取り付けた半導体冷却手段や半導体加熱手段を制御することを特長とする半導体集積回路。
- 請求項1において、前記システム制御手段は、エラー検出状況に応じて動作電圧を制御してデータ遅延値の正常値に保つことを特長とする半導体集積回路。
- 請求項1記載の半導体集積回路において、起動時から正常動作が求められる回路においては、請求項1記載のシステム制御手段の制御対象とせずに起動時から動作させることにより、半導体温度を上昇させ、その他の回路のデータ遅延値を正常化させることを特長とする半導体集積回路。
- 遅延基準データを出力する遅延基準データ保持手段と、前記遅延基準データ保持手段の出力データを入力とする遅延データ保持手段と、前記遅延基準データ保持手段と遅延データ保持手段が基準クロックの次のタイミングでデータを保持できない遅延データ保持手段のセットアップタイムエラーを検出するセットアップタイムエラー検出手段と、前記セットアップタイムエラー検出手段による検出結果を保持するエラー検出結果保持手段と、前記エラー検出結果保持手段により制御されるシステム制御手段を持つことを特徴とする半導体集積回路。
- 請求項9記載の遅延基準データ保持手段、遅延データ保持手段、セットアップタイムエラー検出手段、エラー検出結果保持手段で構成するセットアップタイム検出回路を複数持ち、前記複数のセットアップタイム検出回路の各々の検出結果により前記システム制御手段を制御することを特長とする半導体集積回路。
- 請求項9記載の半導体集積回路において、制御対象となる回路を取り囲んで配置することを特長とする半導体集積回路。
- 請求項10記載の半導体集積回路において、制御対象とする回路を複数に分割し、その各々に請求項9記載の半導体集積回路、或いは請求項11記載の半導体集積回路を持つことを特長とする半導体集積回路。
- 請求項9において、前記システム制御手段は、エラー検出状況に応じて外部に取り付けた半導体冷却手段や半導体加熱手段を制御することを特長とする半導体集積回路。
- 請求項9において、前記システム制御手段は、エラー検出状況に応じて動作電圧を制御してデータ遅延値の正常値に保つことを特長とする半導体集積回路。
- 請求項9において、前記システム制御手段は、エラー検出状況に応じて動作中機能の動作クロックの周波数を下げて正常動作範囲内に抑えることを特長とする半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014621A JP4798999B2 (ja) | 2005-01-21 | 2005-01-21 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005014621A JP4798999B2 (ja) | 2005-01-21 | 2005-01-21 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006203687A true JP2006203687A (ja) | 2006-08-03 |
JP4798999B2 JP4798999B2 (ja) | 2011-10-19 |
Family
ID=36961271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005014621A Expired - Fee Related JP4798999B2 (ja) | 2005-01-21 | 2005-01-21 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4798999B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005984A (ja) * | 2005-06-22 | 2007-01-11 | Kawasaki Microelectronics Kk | データ転送回路 |
JP2008311767A (ja) * | 2007-06-12 | 2008-12-25 | Fujitsu Microelectronics Ltd | 半導体装置 |
JP2009044709A (ja) * | 2007-07-17 | 2009-02-26 | Renesas Technology Corp | 半導体装置 |
JP2009206557A (ja) * | 2008-02-26 | 2009-09-10 | Nec Corp | フレームパルス信号ラッチ回路および位相調整方法 |
JP2009213048A (ja) * | 2008-03-06 | 2009-09-17 | Fujitsu Microelectronics Ltd | 半導体装置および半導体装置の制御方法 |
JP2012195751A (ja) * | 2011-03-16 | 2012-10-11 | Seiko Epson Corp | 半導体集積回路 |
JP2016138799A (ja) * | 2015-01-27 | 2016-08-04 | 株式会社ソシオネクスト | 半導体集積回路装置及び半導体集積回路装置の試験方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324950A (ja) * | 1992-05-21 | 1993-12-10 | Nec Field Service Ltd | 情報処理装置の論理カード |
JP2003067434A (ja) * | 2001-08-30 | 2003-03-07 | Mitsubishi Electric Corp | 論理回路改善装置及び方法並びにプログラム |
JP2005004496A (ja) * | 2003-06-12 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法およびレイアウト装置 |
-
2005
- 2005-01-21 JP JP2005014621A patent/JP4798999B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324950A (ja) * | 1992-05-21 | 1993-12-10 | Nec Field Service Ltd | 情報処理装置の論理カード |
JP2003067434A (ja) * | 2001-08-30 | 2003-03-07 | Mitsubishi Electric Corp | 論理回路改善装置及び方法並びにプログラム |
JP2005004496A (ja) * | 2003-06-12 | 2005-01-06 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト方法およびレイアウト装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007005984A (ja) * | 2005-06-22 | 2007-01-11 | Kawasaki Microelectronics Kk | データ転送回路 |
JP4610423B2 (ja) * | 2005-06-22 | 2011-01-12 | 川崎マイクロエレクトロニクス株式会社 | データ転送回路 |
JP2008311767A (ja) * | 2007-06-12 | 2008-12-25 | Fujitsu Microelectronics Ltd | 半導体装置 |
JP2009044709A (ja) * | 2007-07-17 | 2009-02-26 | Renesas Technology Corp | 半導体装置 |
JP2009206557A (ja) * | 2008-02-26 | 2009-09-10 | Nec Corp | フレームパルス信号ラッチ回路および位相調整方法 |
JP2009213048A (ja) * | 2008-03-06 | 2009-09-17 | Fujitsu Microelectronics Ltd | 半導体装置および半導体装置の制御方法 |
JP2012195751A (ja) * | 2011-03-16 | 2012-10-11 | Seiko Epson Corp | 半導体集積回路 |
JP2016138799A (ja) * | 2015-01-27 | 2016-08-04 | 株式会社ソシオネクスト | 半導体集積回路装置及び半導体集積回路装置の試験方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4798999B2 (ja) | 2011-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4798999B2 (ja) | 半導体集積回路 | |
US8125246B2 (en) | Method and apparatus for late timing transition detection | |
JP5317356B2 (ja) | クロック制御信号生成回路、クロックセレクタ、及び情報処理装置 | |
JP2005243176A (ja) | 半導体装置及び電圧制御方法 | |
JP2009192461A (ja) | 半導体集積回路装置 | |
JP4237616B2 (ja) | 共通リセット及びより遅いリセットクロックを使用するシステム及び方法 | |
JP2005149313A (ja) | 半導体集積回路の設計方法および半導体集積回路 | |
US9256504B2 (en) | Semiconductor integrated circuit including a state machine | |
US7123995B1 (en) | Dynamic circuit operation adjustment based on distributed on-chip temperature sensors | |
US9304531B2 (en) | Dynamically scaling voltage/frequency | |
JP2009205377A (ja) | リセット制御を有する集積回路装置 | |
JP5806050B2 (ja) | 出力制御スキャンフリップフロップ、それを備えた半導体集積回路及び半導体集積回路の設計方法 | |
US11054853B2 (en) | Integrated circuit device | |
US11146252B2 (en) | Logic and flip-flop circuit timing margins controlled based on scan-pattern transition processing | |
US8239715B2 (en) | Method and apparatus for a robust embedded interface | |
US7685484B2 (en) | Methods for the support of JTAG for source synchronous interfaces | |
US7277969B2 (en) | Bus system design method, bus system, and device unit | |
JP2006301944A (ja) | 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法 | |
US20240110976A1 (en) | Electronic device and method for performing clock gating in electronic device | |
JP2006093393A (ja) | 半導体集積回路 | |
JPH10111742A (ja) | インタフェース回路 | |
JPH0799434A (ja) | 低消費電力化回路 | |
CN116028414A (zh) | 功耗控制电路和控制装置 | |
JP2011029965A (ja) | 半導体装置 | |
CN114499492A (zh) | 具有测试机制的隔离电路及其测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |