JP2006301944A - 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法 - Google Patents
多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法 Download PDFInfo
- Publication number
- JP2006301944A JP2006301944A JP2005122618A JP2005122618A JP2006301944A JP 2006301944 A JP2006301944 A JP 2006301944A JP 2005122618 A JP2005122618 A JP 2005122618A JP 2005122618 A JP2005122618 A JP 2005122618A JP 2006301944 A JP2006301944 A JP 2006301944A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- data
- supply circuit
- supply system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】 多電源の電子回路の設計において(電源オンオフ制御での)貫通電流の可能性のある部分を自動的に漏れなく抽出する。
【解決手段】 複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出するブロック接続抽出手段と、上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、ハイインピーダンス状態が入力されて固定値を出力する回路が設けられているか否かを判定するチェック手段とを有する、多電源回路の電源オンオフシーケンスでの貫通電流発生チェックを行う多電源回路検証装置を提供する。
【選択図】図1
【解決手段】 複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出するブロック接続抽出手段と、上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、ハイインピーダンス状態が入力されて固定値を出力する回路が設けられているか否かを判定するチェック手段とを有する、多電源回路の電源オンオフシーケンスでの貫通電流発生チェックを行う多電源回路検証装置を提供する。
【選択図】図1
Description
本発明は、LSI等の多電源回路の設計の適性を検証する多電源回路検証装置、多電源回路検証方法、及びそのような多電源回路を製造する多電源回路製造方法に関する。
近年、LSIなどの電子集積回路が複数の電源系統を持ち、アクティブ状態に無い回路ブロックの電源系統をオフの状態にして消費電力の低減を図る、というように設計されることが一般的になってきている。しかし、このような設計を採用する場合、次のような問題が生じることがある。
LSIなどの電子集積回路内で、異なる電源系統に属する2つの回路ブロックが入力出力関係で接続されている場合、前段の回路ブロックの電源系統がオフになり後段の回路ブロックの電源系統がオンの状態を維持している状況になると、両回路ブロックの接続信号がハイインピーダンス状態となりこれにより後段の回路ブロック内に貫通電流が起る可能性が大きくなることがある。
上記問題点の解決のために、通常、前段の回路ブロックの電源系統のオンオフ制御信号を入力に持つ2入力ゲート(ANDゲート)、又は、プルアップ回路若しくはプルダウン回路が、両回路ブロックの接続信号線に挿入される。ところが、これらの回路が挿入されているかどうかの確認を論理シミュレーションで自動的に行うことは困難である。そこで、確認は目視に依存して行われることになるが、そうするとどうしても確認漏れが生じてしまう。
なお、特許文献1は、多電源の半導体集積回路装置において、スクライブ領域にウェハテスト用パッドを形成することなく、かつ半導体集積回路装置のレイアウト面積を増大させることなく、ウェハテスト用パッドの数を増やす発明を開示している。また、特許文献2は、多電源集積回路の検証方法およびその装置において、レイアウト設計前に、回路中の電圧接続違反を漏れなく効率的に検出する発明を開示している。
特開2003−209176号公報
特開2003−345853号公報
本発明は、多電源の電子回路において、(電源オンオフ制御での)貫通電流の可能性のある部分を自動的に漏れなく抽出することを目的とする。
本発明は、上記の目的を達成するために為されたものである。本発明に係る請求項1に記載の多電源回路検証装置は、
複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出するブロック接続抽出手段と、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、ハイインピーダンス状態が入力されて固定値を出力する回路が設けられているか否かを判定するチェック手段とを有する、
多電源回路の電源オンオフシーケンスでの貫通電流発生チェックを行う多電源回路検証装置である。
複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出するブロック接続抽出手段と、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、ハイインピーダンス状態が入力されて固定値を出力する回路が設けられているか否かを判定するチェック手段とを有する、
多電源回路の電源オンオフシーケンスでの貫通電流発生チェックを行う多電源回路検証装置である。
本発明に係る請求項2に記載の多電源回路検証装置は、
上記のチェック手段が、
上記多電源回路データと、電源系統と電源オンオフ制御信号の対応データに基づいて、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されているか否かを判定する第1のチェック手段であることを特徴とする請求項1に記載の多電源回路検証装置である。
上記のチェック手段が、
上記多電源回路データと、電源系統と電源オンオフ制御信号の対応データに基づいて、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されているか否かを判定する第1のチェック手段であることを特徴とする請求項1に記載の多電源回路検証装置である。
本発明に係る請求項3に記載の多電源回路検証装置は、
上記のチェック手段が、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、プルダウン回路又はプルアップ回路が構成されているか否かを判定する第2のチェック手段であることを特徴とする請求項1に記載の多電源回路検証装置である。
上記のチェック手段が、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、プルダウン回路又はプルアップ回路が構成されているか否かを判定する第2のチェック手段であることを特徴とする請求項1に記載の多電源回路検証装置である。
本発明に係る請求項4に記載の多電源回路検証方法は、
複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出するステップと、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、ハイインピーダンス状態が入力されて固定値を出力する回路が設けられているか否かを判定するステップとを含む、
多電源回路の電源オンオフシーケンスでの貫通電流発生チェックを行う多電源回路検証方法である。
複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出するステップと、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、ハイインピーダンス状態が入力されて固定値を出力する回路が設けられているか否かを判定するステップとを含む、
多電源回路の電源オンオフシーケンスでの貫通電流発生チェックを行う多電源回路検証方法である。
本発明に係る請求項5に記載の多電源回路検証方法は、
上記の判定するステップが、
(A)上記多電源回路データと、電源系統と電源オンオフ制御信号の対応データに基づいて、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されているか否かを判定するステップであることを特徴とする請求項4に記載の多電源回路検証方法である。
上記の判定するステップが、
(A)上記多電源回路データと、電源系統と電源オンオフ制御信号の対応データに基づいて、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されているか否かを判定するステップであることを特徴とする請求項4に記載の多電源回路検証方法である。
本発明に係る請求項6に記載の多電源回路検証方法は、
上記の判定するステップが、
(B)上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、プルダウン回路又はプルアップ回路が構成されているか否かを判定するステップであることを特徴とする請求項4に記載の多電源回路検証方法である。
上記の判定するステップが、
(B)上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、プルダウン回路又はプルアップ回路が構成されているか否かを判定するステップであることを特徴とする請求項4に記載の多電源回路検証方法である。
本発明に係る請求項7に記載の多電源回路製造方法は、
複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出する第1の工程と、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されているか否かを判定する第2の工程と、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、プルダウン回路又はプルアップ回路が構成されているか否かを判定する第3の工程と、
上記の電源系統の異なる回路ブロック間を接続する信号線に対して、上記の第2の工程で、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されていないと判断され、且つ、上記の第3の工程で、プルダウン回路もプルアップ回路も構成されていないと判断された場合に、
信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲート、又は、プルダウン回路若しくはプルアップ回路が、挿入された回路データを形成する第4の工程と、
上記多電源回路データと、上記第4の工程で形成された回路データとに基づいて、多電源回路を製造する第5の工程と
を含む多電源回路製造方法である。
複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出する第1の工程と、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されているか否かを判定する第2の工程と、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、プルダウン回路又はプルアップ回路が構成されているか否かを判定する第3の工程と、
上記の電源系統の異なる回路ブロック間を接続する信号線に対して、上記の第2の工程で、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されていないと判断され、且つ、上記の第3の工程で、プルダウン回路もプルアップ回路も構成されていないと判断された場合に、
信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲート、又は、プルダウン回路若しくはプルアップ回路が、挿入された回路データを形成する第4の工程と、
上記多電源回路データと、上記第4の工程で形成された回路データとに基づいて、多電源回路を製造する第5の工程と
を含む多電源回路製造方法である。
本発明を利用することにより、(電源オンオフ制御での)多電源電子回路において、貫通電流の可能性のある部分を自動的に漏れなく抽出することが可能になる。
以下、図面を参照して本発明に係る好適な実施形態を説明する。
[第1の実施形態]
図1は、本発明に係る第1の実施形態の多電源回路検証装置の全体の構成を示すブロック図である。第1の実施形態に係る多電源回路検証装置は、ブロック接続抽出手段10、及び電源オンオフ制御適用チェック手段12を含み、入力データとして機能検証用多電源用多電源回路データ2、電源・回路ブロック対応データ4、及び電源・制御信号対応データ6を利用し、出力データとしてチェック結果データ8を出力する。
図1は、本発明に係る第1の実施形態の多電源回路検証装置の全体の構成を示すブロック図である。第1の実施形態に係る多電源回路検証装置は、ブロック接続抽出手段10、及び電源オンオフ制御適用チェック手段12を含み、入力データとして機能検証用多電源用多電源回路データ2、電源・回路ブロック対応データ4、及び電源・制御信号対応データ6を利用し、出力データとしてチェック結果データ8を出力する。
なお、本発明に係る多電源回路検証装置は、一般的なコンピュータにて実現されるものである。従って、機能検証用多電源回路データ2、電源・回路ブロック対応データ4、電源・制御信号対応データ6、及びチェック結果データ8は、記憶装置に記憶されるデータであり、ブロック接続抽出手段10、及び電源オンオフ制御適用チェック手段12は、コンピュータに適切なプログラムを搭載して実現される手段である。また、本発明に係る多電源回路検証装置は、ディスプレイなどの表示手段を備えることが望ましい。
図6は、図1に示す多電源回路検証装置の動作フロー図である。図2は、機能検証用多電源回路データ2のデータ例である。図2では、わかりやすくするためデータ例を概略の回路図で示している。本発明の第1の実施形態に係る多電源回路検証装置は、図2に示すデータ例から、回路ブロック間の接続信号がハイインピーダンス状態となり得るものを抽出し特定する(図5参照)装置である。
図6の動作フロー図を参照しつつ、図1に示す多電源回路検証装置が図2のデータ例に対して行う動作を説明する。
[ステップS02];まず、ブロック接続抽出手段10が機能検証用多電源回路データ2を読み込む。図2のデータ例は一つの回路14を含み、該回路14は複数の回路ブロック(回路ブロックa、回路ブロックb、回路ブロックc、及び回路ブロックd)を含む。
[ステップS04];次に、ブロック接続抽出手段10が、電源・回路ブロック対応データ4を読み込み、異なる電源系統の回路ブロック同士を接続している信号線を抽出する。電源・回路ブロック対応データ4の例を図3(2)に示す。図3(2)に示すデータは、回路ブロックcが電源系統VCC1に属し、回路ブロックa、回路ブロックb、及び回路ブロックdが電源系統VCC2に属することを表している。これらのデータをステップS02で読み込んだ機能検証用多電源回路データ2(図2参照)に照らし合わせて、異なる電源系統の回路ブロック同士を接続している信号線を判断する。図2のデータ例において、異なる電源系統の回路ブロック同士を接続している信号線は、図3(1)で太線により表されている信号線である。
[ステップS06];次に、電源オンオフ制御適用チェック手段12が、ステップS04で抽出した信号線に関して、電源・制御信号対応データ6を参照にしてハイインピーダンスが発生し得る構成であるか否かを判断する。
電源・制御信号対応データ6の例を図4(2)に示す。図4(2)のデータ例において、“vcc1on”と“vcc2on”は、回路14の外部端子である(図4(1)参照)。図4(2)のデータ例は、外部端子vcc1onが“Hi”状態であるとき電源系統VCC1がオン状態であることを示し、外部端子vcc2onが“Hi”状態であるとき電源系統VCC2がオン状態であることを示す。つまり、外部端子vcc1onは電気系統VCC1の制御信号に繋がっていることと、外部端子vcc2onは電気系統VCC2の制御信号に繋がっていることを示している。
図4(1)は、図2に示す回路14の回路ブロックc付近の拡大図である。図2に示す回路14に関してステップS04で抽出された信号線(図3(1)参照)は、図4(1)では回路ブロックcの端子1に接続する信号線と、端子2に接続する信号線とである。この2本の信号線に対して、ハイインピーダンス状態が入力されて固定値を出力する回路が、設けられているか否かが判定される。その判定の具体例は、次の2種類の判定である。
(1)第1の判定は、信号線の前段の回路ブロックが属する電源系統の制御信号を、一つの入力とするANDゲート(図4(3)(a)参照)が、信号線に挿入されているかどうかの判定である。
(2)第2の判定は、信号線に対してプルダウン回路(図4(3)(b))、又はプルアップ回路(図4(3)(c))が構成されているかどうかの判定である。
第1の判定で所定のANDゲートが挿入されている、又は、第2の判定でプルダウン回路又はプルアップ回路が構成されている、と判定されれば、信号線における接続信号がハイインピーダンス状態とならないと判断される。逆に、第1の判定で所定のANDゲートが挿入されておらず、且つ第2の判定でプルダウン回路もプルアップ回路も構成されていないと判定されれば、信号線における接続信号がハイインピーダンス状態となり得ると判断される。
(2)第2の判定は、信号線に対してプルダウン回路(図4(3)(b))、又はプルアップ回路(図4(3)(c))が構成されているかどうかの判定である。
第1の判定で所定のANDゲートが挿入されている、又は、第2の判定でプルダウン回路又はプルアップ回路が構成されている、と判定されれば、信号線における接続信号がハイインピーダンス状態とならないと判断される。逆に、第1の判定で所定のANDゲートが挿入されておらず、且つ第2の判定でプルダウン回路もプルアップ回路も構成されていないと判定されれば、信号線における接続信号がハイインピーダンス状態となり得ると判断される。
図4(1)に示す回路14では、回路ブロックcの端子2に接続される信号線ではプルダウン16が構成されているため、この信号線には問題がないことになる。一方、回路ブロックcの端子1に接続される信号線には、プルダウン回路、プルアップ回路、及び所定のANDゲートのいずれも備わらないため、この信号線における接続信号がハイインピーダンス状態となり得ることになる。
[ステップS08];最後に、電源オンオフ制御適用チェック手段12が、ステップS06でハイインピーダンス状態となり得ると判断された信号線についてのチェック結果データ8を出力する。ディスプレイなどの表示手段は、出力されたチェック結果データ8を表示することができる。例えば、図5に示すように、回路ブロックbと回路ブロックcを接続する信号線の接続信号が、ハイインピーダンス状態となり得るとして、ハイライト表示される。
[第2の実施形態]
本発明に係る第2の実施形態の多電源回路検証装置は、第1の実施形態の多電源回路検証装置が出力したチェック結果データ8を基に、ハイインピーダンス状態の発生を回避する回路の回路データを自動的に形成する装置である。なお、第2の実施形態の多電源回路検証装置も一般的なコンピュータにて実現されるものである。
本発明に係る第2の実施形態の多電源回路検証装置は、第1の実施形態の多電源回路検証装置が出力したチェック結果データ8を基に、ハイインピーダンス状態の発生を回避する回路の回路データを自動的に形成する装置である。なお、第2の実施形態の多電源回路検証装置も一般的なコンピュータにて実現されるものである。
上述のように、図4(1)に示す回路14では、回路ブロックcの端子1に接続される信号線における接続信号が、ハイインピーダンス状態となり得ると判定されている。そこで、回路14において端子1の直前に、前段の回路ブロックbが属する電源系統VCC2の制御信号を一つの入力とする、即ち、外部端子vcc2onからの信号を一つの入力とする、ANDゲートを自動的に挿入すれば、ハイインピーダンス状態の発生を回避することができる。自動挿入した回路例を図7に示す。
このように第2の実施形態の多電源回路検証装置は、電源系統の異なる回路ブロック間を接続する信号線に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されていないと判断され、且つ、プルダウン回路もプルアップ回路も構成されていないと判断された場合に、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入された回路の回路データを自動的に形成する。
また、第2の実施形態の多電源回路検証装置は、ハイインピーダンスとなり得ると判定された場合、即ち、電源系統の異なる回路ブロック間を接続する信号線に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されていないと判断され、且つ、プルダウン回路もプルアップ回路も構成されていないと判断された場合に、その信号線の箇所にプルダウン回路若しくはプルアップ回路が設けられた回路の回路データを形成するようにしてもよい。要するに、ハイインピーダンス状態が入力されて固定値を出力する回路が設けられた回路データを形成するようにすればよい。
2・・・機能検証用多電源用多電源回路データ、4・・・電源・回路ブロック対応データ、6・・・電源・制御信号対応データ、8・・・チェック結果データ、10・・・ブロック接続抽出手段、12・・・電源オンオフ制御適用チェック手段、14・・・回路、16・・・プルダウン回路。
Claims (7)
- 複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出するブロック接続抽出手段と、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、ハイインピーダンス状態が入力されて固定値を出力する回路が設けられているか否かを判定するチェック手段とを有する、
多電源回路の電源オンオフシーケンスでの貫通電流発生チェックを行う多電源回路検証装置。 - 上記のチェック手段が、
上記多電源回路データと、電源系統と電源オンオフ制御信号の対応データに基づいて、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されているか否かを判定する第1のチェック手段であることを特徴とする請求項1に記載の多電源回路検証装置。 - 上記のチェック手段が、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、プルダウン回路又はプルアップ回路が構成されているか否かを判定する第2のチェック手段であることを特徴とする請求項1に記載の多電源回路検証装置。 - 複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出するステップと、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、ハイインピーダンス状態が入力されて固定値を出力する回路が設けられているか否かを判定するステップとを含む、
多電源回路の電源オンオフシーケンスでの貫通電流発生チェックを行う多電源回路検証方法。 - 上記の判定するステップが、
(A)上記多電源回路データと、電源系統と電源オンオフ制御信号の対応データに基づいて、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されているか否かを判定するステップであることを特徴とする請求項4に記載の多電源回路検証方法。 - 上記の判定するステップが、
(B)上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、プルダウン回路又はプルアップ回路が構成されているか否かを判定するステップであることを特徴とする請求項4に記載の多電源回路検証方法。 - 複数の電源系統に属する複数の回路ブロックを含む多電源回路の設計データである多電源回路データから、電源系統と回路ブロックの対応データに基づいて、電源系統の異なる回路ブロック間を接続する信号線データを抽出する第1の工程と、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されているか否かを判定する第2の工程と、
上記多電源回路データにおける、上記の電源系統の異なる回路ブロック間を接続する信号線の夫々に対して、プルダウン回路又はプルアップ回路が構成されているか否かを判定する第3の工程と、
上記の電源系統の異なる回路ブロック間を接続する信号線に対して、上記の第2の工程で、信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲートが挿入されていないと判断され、且つ、上記の第3の工程で、プルダウン回路もプルアップ回路も構成されていないと判断された場合に、
信号線の前段の回路ブロックが属する電源系統の制御信号を入力とするANDゲート、又は、プルダウン回路若しくはプルアップ回路が、挿入された回路データを形成する第4の工程と、
上記多電源回路データと、上記第4の工程で形成された回路データとに基づいて、多電源回路を製造する第5の工程と
を含む多電源回路製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005122618A JP2006301944A (ja) | 2005-04-20 | 2005-04-20 | 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005122618A JP2006301944A (ja) | 2005-04-20 | 2005-04-20 | 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006301944A true JP2006301944A (ja) | 2006-11-02 |
Family
ID=37470158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005122618A Pending JP2006301944A (ja) | 2005-04-20 | 2005-04-20 | 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006301944A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013218591A (ja) * | 2012-04-11 | 2013-10-24 | Renesas Electronics Corp | Lsi設計支援装置及びlsi設計方法 |
JP2015041112A (ja) * | 2013-08-20 | 2015-03-02 | 株式会社リコー | 回路デザイン電気的チェックシステム |
JP2015041113A (ja) * | 2013-08-20 | 2015-03-02 | 株式会社リコー | 回路デザイン電気的チェックシステム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11328238A (ja) * | 1998-05-12 | 1999-11-30 | Toshiba Corp | 多電源集積回路の評価装置及び多電源集積回路の評価方法 |
JP2002163322A (ja) * | 2000-11-29 | 2002-06-07 | Nec Microsystems Ltd | 論理回路検証方法とその装置 |
JP2004335843A (ja) * | 2003-05-09 | 2004-11-25 | Nec Electronics Corp | 半導体回路装置の設計方法、設計された半導体回路装置、設計システム、及び記録媒体 |
WO2005033984A1 (ja) * | 2003-10-03 | 2005-04-14 | Matsushita Electric Industrial Co., Ltd. | ネットリスト変換方法、ネットリスト変換装置、静止状態貫通電流検出方法、及び静止状態貫通電流検出装置 |
-
2005
- 2005-04-20 JP JP2005122618A patent/JP2006301944A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11328238A (ja) * | 1998-05-12 | 1999-11-30 | Toshiba Corp | 多電源集積回路の評価装置及び多電源集積回路の評価方法 |
JP2002163322A (ja) * | 2000-11-29 | 2002-06-07 | Nec Microsystems Ltd | 論理回路検証方法とその装置 |
JP2004335843A (ja) * | 2003-05-09 | 2004-11-25 | Nec Electronics Corp | 半導体回路装置の設計方法、設計された半導体回路装置、設計システム、及び記録媒体 |
WO2005033984A1 (ja) * | 2003-10-03 | 2005-04-14 | Matsushita Electric Industrial Co., Ltd. | ネットリスト変換方法、ネットリスト変換装置、静止状態貫通電流検出方法、及び静止状態貫通電流検出装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013218591A (ja) * | 2012-04-11 | 2013-10-24 | Renesas Electronics Corp | Lsi設計支援装置及びlsi設計方法 |
JP2015041112A (ja) * | 2013-08-20 | 2015-03-02 | 株式会社リコー | 回路デザイン電気的チェックシステム |
JP2015041113A (ja) * | 2013-08-20 | 2015-03-02 | 株式会社リコー | 回路デザイン電気的チェックシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20040031007A1 (en) | Automatic placement and routing apparatus automatically inserting a capacitive cell | |
JP2006146601A (ja) | 半導体集積回路のレイアウト設計方法 | |
JP2006301944A (ja) | 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法 | |
JP2006085576A (ja) | 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム | |
JP4740788B2 (ja) | 半導体集積回路 | |
US8028255B2 (en) | Semiconductor integrated circuit, semiconductor integrated circuit design support device, and semiconductor integrated circuit manufacturing method | |
JP2008108826A (ja) | 半導体装置 | |
JP2006155524A (ja) | 半導体集積回路の検証方法、検証装置および検証プログラム | |
JP3262070B2 (ja) | 出力バッファ | |
JP2008053606A (ja) | 半導体装置のレイアウト方法およびレイアウトプログラム | |
US6947292B2 (en) | Primary functional circuit board suitable for use in verifying chip function by alternative manner | |
CN103901959B (zh) | 主机板及其电源管理方法 | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
US7861197B2 (en) | Method of verifying design of logic circuit | |
JP2002190527A (ja) | 半導体集積回路 | |
JP4387338B2 (ja) | 半導体集積回路の設計方法 | |
KR20110109553A (ko) | 전압 인가 장치의 전압 인가 방법 | |
KR20010036160A (ko) | 집적 회로 장치의 래이아웃 검증 방법 | |
JP2008058200A (ja) | 半導体集積回路装置 | |
US7508237B2 (en) | Mainboard, electronic component, and controlling method of logic operation | |
US7694252B1 (en) | Method and system for static verification of multi-voltage circuit design | |
CN115808641A (zh) | 电路的漏电检测方法与其处理系统 | |
JP4886311B2 (ja) | 半導体集積回路及びそのテスト方法 | |
JP2009004700A (ja) | スペアセルの挿入/配置方法 | |
JP4781729B2 (ja) | 半導体装置およびその設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |