JPH11328238A - 多電源集積回路の評価装置及び多電源集積回路の評価方法 - Google Patents

多電源集積回路の評価装置及び多電源集積回路の評価方法

Info

Publication number
JPH11328238A
JPH11328238A JP10129245A JP12924598A JPH11328238A JP H11328238 A JPH11328238 A JP H11328238A JP 10129245 A JP10129245 A JP 10129245A JP 12924598 A JP12924598 A JP 12924598A JP H11328238 A JPH11328238 A JP H11328238A
Authority
JP
Japan
Prior art keywords
cell
connection
input
vddl
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10129245A
Other languages
English (en)
Inventor
Masahiro Kanazawa
正博 金沢
Masayoshi Usami
公良 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10129245A priority Critical patent/JPH11328238A/ja
Priority to US09/310,588 priority patent/US6266798B1/en
Publication of JPH11328238A publication Critical patent/JPH11328238A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 この発明は、設計の段階で電圧接続違反、冗
長な接続を検出し、又は検出した違反や接続を自動修正
できる多電源集積回路の評価装置ならびに評価方法を提
供することを課題とする。 【解決手段】 この発明は、セルライブラリと２電源ネ
ットリストを入力する入力装置１と、回路の電圧接続違
反を検出する検出手段ならびに検出された違反を登録す
る登録手段の機能を備えたＣＡＤ部２と、登録された電
圧接続違反を出力する出力装置３を有して構成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電源電圧の異なる
複数の電源を使用した集積回路の接続違反又は冗長な接
続を検出し、あるいは検出した接続違反又は冗長な接続
を自動修正する多電源集積回路の評価装置ならびに評価
方法に関する。
【０００２】
【従来の技術】従来から多用されているＣＭＯＳ回路の
消費電力の大部分は、負荷容量の充放電によるものであ
り、ＣＭＯＳ回路の低消費電力化のためには、電源電圧
を下げることがたいへん有効である。しかし、一様に回
路全体の電源電圧を下げることは、回路動作を遅くする
ことになり、タイミングが間に合わなくなってしまい、
回路が所定の動作をしなくなってしまうおそれがある。
そこで、タイミングが間に合わなくなるようなクリティ
カルな部分は、高い電源電圧（ＶＤＤＨ）で駆動するセ
ル（ＶＤＤＨセル）を使用し、タイミングに余裕のある
セルを低い電源電圧（ＶＤＤＬ）で駆動するセル（ＶＤ
ＤＬセル）にする手法が考えられる。
【０００３】このような２つ以上の異なる電源電圧を利
用するＣＭＯＳ回路において、例えば図７に示すように
ＶＤＤＬセル１０１の出力がＶＤＤＨセル１０２の入力
となってしまえば、もしもＶＤＤＬ＜ＶＤＤＨ−｜Ｖｔ
ｈｐ｜（ＶｔｈｐはＰチャネルトランジスタのしきい
値）であれば、ＶＤＤＨセル１０２におけるＰチャネル
トランジスタ１０３がカットオフできなくなり、ＶＤＤ
Ｈの電源からＰチャネルトランジスタ１０３、Ｎチャネ
ルトランジスタ１０４を介してグランドに貫通電流が流
れてしまう。このため、消費電力の無駄が生じるととも
に回路動作が不安定になるおそれがあった。また、この
２電源ＣＭＯＳ回路の出力がＶＤＤＬセルから出ている
ものであった場合には、この回路の出力を受ける側がＶ
ＤＤＨセルであれば同様に貫通電流を生じさせる結果に
なる。
【０００４】したがって、このような２つ以上の異なる
電源電圧を利用するＣＭＯＳ回路にあって、電源電圧の
低いセルの出力が電源電圧の高いセルの入力となる場合
には、図８に示すようにＶＤＤＬセル１０１のＶＤＤＬ
レベルの出力信号電圧をＶＤＤＨセル１０２のＶＤＤＨ
レベルの入力信号電圧に変換するレベルコンバータ（Ｌ
Ｃ）セル１０５が必要になっていた。また、２電源回路
においては、上述したようにＬＣセルが必要であるが、
ＬＣセルはパワーのオーバーヘッドになるため、必要の
ないＬＣセルがあれば、パワーの損失を起こしているこ
とになる。
【０００５】しかしながら、従来にあっては、セルベー
スの論理回路レベルでの２電源混在のネットを評価する
装置ならびに評価方法はなかった。
【０００６】
【発明が解決しようとする課題】以上説明したように、
複数の電源電圧を使用した従来の集積回路にあって、低
い電源電圧で駆動されているセルから信号を受ける高い
電源電圧で駆動されているセルにおいては、高位電源か
ら低位電源へ流れる貫通電流が生じるため、信号レベル
を変換するレベルコンバータが必要になっていた。この
ようなレベルコンバータを使用することは消費電力の増
加を招くため、消費電力の増加を抑えるためにはレベル
コンバータを確実に必要な箇所にだけ挿入しなければな
らなかった。
【０００７】しかし、従来では、回路設計の段階でレベ
ルコンバータを設けなければならない箇所や、逆に不要
なレベルコンバータを確実に判別する装置や手法がなか
った。このため、回路の設計段階で上記不具合を解消す
ることができなかった。
【０００８】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、設計の段階で
電圧接続違反、冗長な接続を検出し、又は検出した違反
や接続を自動修正し、設計段階で多電源集積回路の不具
合を容易に除去できる多電源集積回路の評価装置ならび
に評価方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、高位電源電圧（ＶＤＤＨ）
で駆動されるＶＤＤＨセルと、低位電源電圧（ＶＤＤ
Ｌ）で駆動されるＶＤＤＬセルと、入力されたＶＤＤＬ
レベルの信号をＶＤＤＨレベルの信号に変換して出力す
るＬＣ（レベルコンバータ）セルと、内部においてＶＤ
ＤＬレベルの信号をＶＤＤＨレベルの信号に変換して出
力する機能を備えたＬＣ付きセルのそれぞれのセルの属
性が登録されたセルライブラリと、前記それぞれのセル
ならびに回路全体の入力端子、出力端子の接続関係が登
録された２電源ネットリストを入力する入力装置と、前
記入力装置により入力された前記それぞれのセルならび
に回路全体の入力端子、出力端子の接続関係を探索し、
ＶＤＤＬセルの出力とＶＤＤＨセルの入力との第１の接
続、又はＶＤＤＬセルの出力と回路全体の出力端子との
第２の接続を検出する検出手段と、前記検出手段により
第１の接続又は第２の接続が検出された場合には、これ
らの接続を電圧接続違反として登録する登録手段と、前
記登録手段により登録された電圧接続違反を出力する出
力装置とを有することを特徴とする。
【００１０】請求項２記載の発明は、高位電源電圧（Ｖ
ＤＤＨ）で駆動されるＶＤＤＨセルと、低位電源電圧
（ＶＤＤＬ）で駆動されるＶＤＤＬセルと、入力された
ＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変換し
て出力するＬＣ（レベルコンバータ）セルと、内部にお
いてＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変
換して出力する機能を備えたＬＣ付きセルのそれぞれの
セルの属性が登録されたセルライブラリと、前記それぞ
れのセルならびに回路全体の入力端子、出力端子の接続
関係が登録された２電源ネットリストを入力する入力装
置と、前記入力装置により入力された前記それぞれのセ
ルならびに回路全体の入力端子、出力端子の接続関係を
探索し、ＶＤＤＬセルの出力とＶＤＤＨセルの入力との
第１の接続、又はＶＤＤＬセルの出力と回路全体の出力
端子との第２の接続、又はＶＤＤＨセルの出力とＬＣセ
ルの入力との第３の接続、又はＬＣセルの出力とＶＤＤ
Ｌセルの入力が接続され、かつこのＬＣセルの出力がＶ
ＤＤＨセルの入力か出力端子に接続されていない第４の
接続、又はＬＣセルの出力とＬＣセルの入力との第５の
接続、又はＬＣセルの入力とＬＣ付きセルの出力との第
６の接続、又はＬＣ付きセルの入力とＬＣセルの出力が
接続され、かつこのＬＣセルの出力がＶＤＤＨセルの入
力か出力端子に接続されていない第７の接続、又は回路
全体の入力端子とＬＣセルの入力との第８の接続、ＶＤ
ＤＨセルの出力とＬＣ付きセルの入力が接続され、かつ
このＬＣ付きセルの他の入力がＶＤＤＬセルの出力に接
続されていない第９の接続、又はＬＣ付きセルの出力と
ＶＤＤＬセルの入力が接続され、かつこのＬＣ付きセル
の出力がＶＤＤＨセルの入力か出力端子に接続されてい
ない第１０の接続、又はＬＣ付きセルの入力とＬＣ付き
セルの出力が接続され、かつこの入力側のＬＣ付きセル
の出力がＶＤＤＨセルの入力か出力端子に接続されてい
ない第１１の接続、又は入力端子とＬＣ付きセルの入力
が接続され、かつこのＬＣ付きセルの他の入力がＶＤＤ
Ｌセルの出力に接続されていない第１２の接続を検出す
る検出手段と、前記検出手段により第１ならびに第２の
接続が検出された場合には、これらの接続を電圧接続違
反として登録し、前記検出手段により第３〜第８の接続
が検出された場合には、これらの第３〜第８の接続を冗
長な接続として登録し、前記検出手段により第９〜第１
２の接続が検出された場合には、これらの第９〜第１２
の接続を冗長な可能性がある接続として登録する登録手
段と、前記登録手段により登録された電圧接続違反、冗
長な接続又は冗長な可能性がある接続を出力する出力装
置とを有することを特徴とする。
【００１１】請求項３記載の発明は、高位電源電圧（Ｖ
ＤＤＨ）で駆動されるＶＤＤＨセルと、低位電源電圧
（ＶＤＤＬ）で駆動されるＶＤＤＬセルと、入力された
ＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変換し
て出力するＬＣ（レベルコンバータ）セルと、内部にお
いてＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変
換して出力する機能を備えたＬＣ付きセルのそれぞれの
セルの属性が登録されたセルライブラリと、前記それぞ
れのセルならびに回路全体の入力端子、出力端子の接続
関係が登録された２電源ネットリストを入力する入力装
置と、前記入力装置により入力された前記それぞれのセ
ルならびに回路全体の入力端子、出力端子の接続関係を
探索し、ＶＤＤＬセルの出力とＶＤＤＨセルの入力との
第１の接続、又はＶＤＤＬセルの出力と回路全体の出力
端子との第２の接続を検出する検出手段と、前記検出手
段により第１の接続又は第２の接続が検出された場合に
は、これらの接続を電圧接続違反として登録する登録手
段と、信号のタイミングを考慮しない場合に、前記登録
手段により登録された第１の接続は、ＶＤＤＬセルとＶ
ＤＤＨセルの間にＬＣセルを挿入し、又はＶＤＤＬセル
と同機能のＬＣ付きセルがある場合には、このＶＤＤＬ
セルを同機能のＬＣ付きセルに置き換えて修正し、第２
の接続は、ＶＤＤＬセルと出力端子の間にＬＣセルを挿
入し、又はＶＤＤＬセルと同機能のＬＣ付きセルがある
場合には、このＶＤＤＬセルを同機能のＬＣ付きセルに
置き換えて修正する第１の修正手法、あるいは第１の接
続は、ＶＤＤＨセルをＶＤＤＬセルに置き換え、さらに
置き換えたＶＤＤＬセルの出力にＶＤＤＨセルが接続さ
れていればそれもＶＤＤＬセルに置き換え、ＶＤＤＬセ
ルとＶＤＤＨセルの接続がなくなるまで繰り返し、ＶＤ
ＤＨセルから置き換えられたＶＤＤＬセルが出力端子と
の接続になったならば、ＶＤＤＬセルと出力端子との間
にＬＣセルを挿入し、又はＶＤＤＬセルと同機能のＬＣ
付きセルがある場合には、このＶＤＤＬセルを同機能の
ＬＣ付きセルに置き換えて修正する第２の修正手法、も
しくは第１の接続は、ＶＤＤＬセルをＶＤＤＨセルに置
き換え、さらに置き換えたＶＤＤＨセルの入力にＶＤＤ
Ｌセルが接続されていればそれもＶＤＤＨセルに置き換
え、これをＶＤＤＬセルとＶＤＤＨセルの接続がなくな
るまで繰り返す第３の修正手法のいずれかの修正手法に
より第１又は第２の接続を修正し、信号のタイミングを
考慮する場合には、まず前記第２の修正手法を試みて、
タイミングが違反する場合には修正をせずに前記第１の
修正手法を試みて、それでもタイミングが違反する場合
には修正をせずに前記第３の修正手法を用いて前記第１
の接続又は第２の接続を修正し、修正後に前記電源ネッ
トリストを更新登録する修正更新手段と、前記修正更新
手段により登録された電圧接続違反又は２電源ネットリ
ストを出力する出力装置とを有することを特徴とする。
【００１２】請求項４記載の発明は、高位電源電圧（Ｖ
ＤＤＨ）で駆動されるＶＤＤＨセルと、低位電源電圧
（ＶＤＤＬ）で駆動されるＶＤＤＬセルと、入力された
ＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変換し
て出力するＬＣ（レベルコンバータ）セルと、内部にお
いてＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変
換して出力する機能を備えたＬＣ付きセルのそれぞれの
セルの属性が登録されたセルライブラリと、前記それぞ
れのセルならびに回路全体の入力端子、出力端子の接続
関係が登録された２電源ネットリストを入力する入力装
置と、前記入力装置により入力された前記それぞれのセ
ルならびに回路全体の入力端子、出力端子の接続関係を
探索し、ＶＤＤＬセルの出力とＶＤＤＨセルの入力との
第１の接続、又はＶＤＤＬセルの出力と回路全体の出力
端子との第２の接続、又はＶＤＤＨセルの出力とＬＣセ
ルの入力との第３の接続、又はＬＣセルの出力とＶＤＤ
Ｌセルの入力が接続され、かつこのＬＣセルの出力がＶ
ＤＤＨセルの入力か出力端子に接続されていない第４の
接続、又はＬＣセルの出力とＬＣセルの入力との第５の
接続、又はＬＣセルの入力とＬＣ付きセルの出力との第
６の接続、又はＬＣ付きセルの入力とＬＣセルの出力が
接続され、かつこのＬＣセルの出力がＶＤＤＨセルの入
力か出力端子に接続されていない第７の接続、又は回路
全体の入力端子とＬＣセルの入力との第８の接続、ＶＤ
ＤＨセルの出力とＬＣ付きセルの入力が接続され、かつ
このＬＣ付きセルの他の入力がＶＤＤＬセルの出力に接
続されていない第９の接続、又はＬＣ付きセルの出力と
ＶＤＤＬセルの入力が接続され、かつこのＬＣ付きセル
の出力がＶＤＤＨセルの入力か出力端子に接続されてい
ない第１０の接続、又はＬＣ付きセルの入力とＬＣ付き
セルの出力が接続され、かつこの入力側のＬＣ付きセル
の出力がＶＤＤＨセルの入力か出力端子に接続されてい
ない第１１の接続、又は入力端子とＬＣ付きセルの入力
が接続され、かつこのＬＣ付きセルの他の入力がＶＤＤ
Ｌセルの出力に接続されていない第１２の接続を検出す
る検出手段と、前記検出手段により第１ならびに第２の
接続が検出された場合には、これらの接続を電圧接続違
反として登録し、前記検出手段により第３〜第８の接続
が検出された場合には、これらの第３〜第８の接続を冗
長な接続として登録し、前記検出手段により第９〜第１
２の接続が検出された場合には、これらの第９〜第１２
の接続を冗長な可能性がある接続として登録する登録手
段と、信号のタイミングを考慮しない場合に、前記登録
手段により登録された第１の接続は、ＶＤＤＬセルとＶ
ＤＤＨセルの間にＬＣセルを挿入し、又はＶＤＤＬセル
と同機能のＬＣ付きセルがある場合には、このＶＤＤＬ
セルを同機能のＬＣ付きセルに置き換えて修正し、第２
の接続は、ＶＤＤＬセルと出力端子の間にＬＣセルを挿
入し、又はＶＤＤＬセルと同機能のＬＣ付きセルがある
場合には、このＶＤＤＬセルを同機能のＬＣ付きセルに
置き換えて修正する第１の修正手法、あるいは第１の接
続は、ＶＤＤＨセルをＶＤＤＬセルに置き換え、さらに
置き換えたＶＤＤＬセルの出力にＶＤＤＨセルが接続さ
れていればそれもＶＤＤＬセルに置き換え、ＶＤＤＬセ
ルとＶＤＤＨセルの接続がなくなるまで繰り返し、ＶＤ
ＤＨセルから置き換えられたＶＤＤＬセルが出力端子と
の接続になったならば、ＶＤＤＬセルと出力端子との間
にＬＣセルを挿入し、又はＶＤＤＬセルと同機能のＬＣ
付きセルがある場合には、このＶＤＤＬセルを同機能の
ＬＣ付きセルに置き換えて修正する第２の修正手法、も
しくは第１の接続は、ＶＤＤＬセルをＶＤＤＨセルに置
き換え、さらに置き換えたＶＤＤＨセルの入力にＶＤＤ
Ｌセルが接続されていればそれもＶＤＤＨセルに置き換
え、これをＶＤＤＬセルとＶＤＤＨセルの接続がなくな
るまで繰り返す第３の修正手法のいずれかの修正手法に
より第１又は第２の接続を修正し、信号のタイミングを
考慮する場合には、まず前記第２の修正手法を試みて、
タイミングが違反する場合には修正をせずに前記第１の
修正手法を試みて、それでもタイミングが違反する場合
には修正をせずに前記第３の修正手法を用いて前記第１
の接続又は第２の接続を修正し、修正後に前記電源ネッ
トリストを更新登録し、前記冗長な第３〜第８の接続は
冗長なＬＣセルを削除して修正し、前記冗長な可能性が
ある第９〜第１２の接続は設計者の判断によりＬＣ付き
セルをＬＣ付きでない同様な機能のセルに置き換えて修
正し、修正後に前記２電源ネットリストを更新登録する
修正更新手段と、前記修正更新手段により登録された電
圧接続違反、冗長な接続、冗長な可能性がある接続又は
２電源ネットリストを出力する出力装置とを有すること
を特徴とする。
【００１３】請求項５記載の発明は、高位電源電圧（Ｖ
ＤＤＨ）で駆動されるＶＤＤＨセルと、低位電源電圧
（ＶＤＤＬ）で駆動されるＶＤＤＬセルと、入力された
ＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変換し
て出力するＬＣ（レベルコンバータ）セルと、内部にお
いてＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変
換して出力する機能を備えたＬＣ付きセルのそれぞれの
セルの属性が登録されたセルライブラリと、前記それぞ
れのセルならびに回路全体の入力端子、出力端子の接続
関係が登録された２電源ネットリストを入力し、入力さ
れた前記それぞれのセルならびに回路全体の入力端子、
出力端子の接続関係を探索し、ＶＤＤＬセルの出力とＶ
ＤＤＨセルの入力との第１の接続、又はＶＤＤＬセルの
出力と回路全体の出力端子との第２の接続を検出し、第
１ならびに第２の接続が検出された場合には、これらの
接続を電圧接続違反として登録し、登録された電圧接続
違反を出力することを特徴とする。
【００１４】請求項６記載の発明は、高位電源電圧（Ｖ
ＤＤＨ）で駆動されるＶＤＤＨセルと、低位電源電圧
（ＶＤＤＬ）で駆動されるＶＤＤＬセルと、入力された
ＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変換し
て出力するＬＣ（レベルコンバータ）セルと、内部にお
いてＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変
換して出力する機能を備えたＬＣ付きセルのそれぞれの
セルの属性が登録されたセルライブラリと、前記それぞ
れのセルならびに回路全体の入力端子、出力端子の接続
関係が登録された２電源ネットリストを入力し、入力さ
れた前記それぞれのセルならびに回路全体の入力端子、
出力端子の接続関係を探索し、ＶＤＤＬセルの出力とＶ
ＤＤＨセルの入力との第１の接続、又はＶＤＤＬセルの
出力と回路全体の出力端子との第２の接続、ＶＤＤＨセ
ルの出力とＬＣセルの入力との第３の接続、又はＬＣセ
ルの出力とＶＤＤＬセルの入力が接続され、かつこのＬ
Ｃセルの出力がＶＤＤＨセルの入力か出力端子に接続さ
れていない第４の接続、又はＬＣセルの出力とＬＣセル
の入力との第５の接続、又はＬＣセルの入力とＬＣ付き
セルの出力との第６の接続、又はＬＣ付きセルの入力と
ＬＣセルの出力が接続され、かつこのＬＣセルの出力が
ＶＤＤＨセルの入力か出力端子に接続されていない第７
の接続、又は回路全体の入力端子とＬＣセルの入力との
第８の接続、ＶＤＤＨセルの出力とＬＣ付きセルの入力
が接続され、かつこのＬＣ付きセルの他の入力がＶＤＤ
Ｌセルの出力に接続されていない第９の接続、又はＬＣ
付きセルの出力とＶＤＤＬセルの入力が接続され、かつ
このＬＣ付きセルの出力がＶＤＤＨセルの入力か出力端
子に接続されていない第１０の接続、又はＬＣ付きセル
の入力とＬＣ付きセルの出力が接続され、かつこの入力
側のＬＣ付きセルの出力がＶＤＤＨセルの入力か出力端
子に接続されていない第１１の接続、又は入力端子とＬ
Ｃ付きセルの入力が接続され、かつこのＬＣ付きセルの
他の入力がＶＤＤＬセルの出力に接続されていない第１
２の接続を検出し、第１ならびに第２の接続が検出され
た場合には、これらの接続を電圧接続違反として登録
し、第３〜第８の接続が検出された場合には、これらの
第３〜第８の接続を冗長な接続として登録し、第９〜第
１２の接続が検出された場合には、これらの第９〜第１
２の接続を冗長な可能性がある接続として登録し、登録
された電圧接続違反を出力することを特徴とする。
【００１５】請求項７記載の発明は、高位電源電圧（Ｖ
ＤＤＨ）で駆動されるＶＤＤＨセルと、低位電源電圧
（ＶＤＤＬ）で駆動されるＶＤＤＬセルと、入力された
ＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変換し
て出力するＬＣ（レベルコンバータ）セルと、内部にお
いてＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変
換して出力する機能を備えたＬＣ付きセルのそれぞれの
セルの属性が登録されたセルライブラリと、前記それぞ
れのセルならびに回路全体の入力端子、出力端子の接続
関係が登録された２電源ネットリストを入力し、入力さ
れた前記それぞれのセルならびに回路全体の入力端子、
出力端子の接続関係を探索し、ＶＤＤＬセルの出力とＶ
ＤＤＨセルの入力との第１の接続、又はＶＤＤＬセルの
出力と回路全体の出力端子との第２の接続を検出し、第
１ならびに第２の接続が検出された場合には、これらの
接続を電圧接続違反として登録し、信号のタイミングを
考慮しない場合に、前記登録手段により登録された第１
の接続は、ＶＤＤＬセルとＶＤＤＨセルの間にＬＣセル
を挿入し、又はＶＤＤＬセルと同機能のＬＣ付きセルが
ある場合には、このＶＤＤＬセルを同機能のＬＣ付きセ
ルに置き換えて修正し、第２の接続は、ＶＤＤＬセルと
出力端子の間にＬＣセルを挿入し、又はＶＤＤＬセルと
同機能のＬＣ付きセルがある場合には、このＶＤＤＬセ
ルを同機能のＬＣ付きセルに置き換えて修正する第１の
修正手法、あるいは第１の接続は、ＶＤＤＨセルをＶＤ
ＤＬセルに置き換え、さらに置き換えたＶＤＤＬセルの
出力にＶＤＤＨセルが接続されていればそれもＶＤＤＬ
セルに置き換え、ＶＤＤＬセルとＶＤＤＨセルの接続が
なくなるまで繰り返し、ＶＤＤＨセルから置き換えられ
たＶＤＤＬセルが出力端子との接続になったならば、Ｖ
ＤＤＬセルと出力端子との間にＬＣセルを挿入し、又は
ＶＤＤＬセルと同機能のＬＣ付きセルがある場合には、
このＶＤＤＬセルを同機能のＬＣ付きセルに置き換えて
修正する第２の修正手法、もしくは第１の接続は、ＶＤ
ＤＬセルをＶＤＤＨセルに置き換え、さらに置き換えた
ＶＤＤＨセルの入力にＶＤＤＬセルが接続されていれば
それもＶＤＤＨセルに置き換え、これをＶＤＤＬセルと
ＶＤＤＨセルの接続がなくなるまで繰り返す第３の修正
手法のいずれかの修正手法により第１又は第２の接続を
修正し、信号のタイミングを考慮する場合には、まず前
記第２の修正手法を試みて、タイミングが違反する場合
には修正をせずに前記第１の修正手法を試みて、それで
もタイミングが違反する場合には修正をせずに前記第３
の修正手法を用いて前記第１の接続又は第２の接続を修
正し、修正後に前記２電源ネットリストを更新登録し、
登録された電圧接続違反又は電源ネットリストを出力す
ることを特徴とする。
【００１６】請求項８記載の発明は、高位電源電圧（Ｖ
ＤＤＨ）で駆動されるＶＤＤＨセルと、低位電源電圧
（ＶＤＤＬ）で駆動されるＶＤＤＬセルと、入力された
ＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変換し
て出力するＬＣ（レベルコンバータ）セルと、内部にお
いてＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変
換して出力する機能を備えたＬＣ付きセルのそれぞれの
セルの属性が登録されたセルライブラリと、前記それぞ
れのセルならびに回路全体の入力端子、出力端子の接続
関係が登録された２電源ネットリストを入力し、入力さ
れた前記それぞれのセルならびに回路全体の入力端子、
出力端子の接続関係を探索し、ＶＤＤＬセルの出力とＶ
ＤＤＨセルの入力との第１の接続、又はＶＤＤＬセルの
出力と回路全体の出力端子との第２の接続、ＶＤＤＨセ
ルの出力とＬＣセルの入力との第３の接続、又はＬＣセ
ルの出力とＶＤＤＬセルの入力が接続され、かつこのＬ
Ｃセルの出力がＶＤＤＨセルの入力か出力端子に接続さ
れていない第４の接続、又はＬＣセルの出力とＬＣセル
の入力との第５の接続、又はＬＣセルの入力とＬＣ付き
セルの出力との第６の接続、又はＬＣ付きセルの入力と
ＬＣセルの出力が接続され、かつこのＬＣセルの出力が
ＶＤＤＨセルの入力か出力端子に接続されていない第７
の接続、又は回路全体の入力端子とＬＣセルの入力との
第８の接続、ＶＤＤＨセルの出力とＬＣ付きセルの入力
が接続され、かつこのＬＣ付きセルの他の入力がＶＤＤ
Ｌセルの出力に接続されていない第９の接続、又はＬＣ
付きセルの出力とＶＤＤＬセルの入力が接続され、かつ
このＬＣ付きセルの出力がＶＤＤＨセルの入力か出力端
子に接続されていない第１０の接続、又はＬＣ付きセル
の入力とＬＣ付きセルの出力が接続され、かつこの入力
側のＬＣ付きセルの出力がＶＤＤＨセルの入力か出力端
子に接続されていない第１１の接続、又は入力端子とＬ
Ｃ付きセルの入力が接続され、かつこのＬＣ付きセルの
他の入力がＶＤＤＬセルの出力に接続されていない第１
２の接続を検出し、第１ならびに第２の接続が検出され
た場合には、これらの接続を電圧接続違反として登録
し、第３〜第８の接続が検出された場合には、これらの
第３〜第８の接続を冗長な接続として登録し、第９〜第
１２の接続が検出された場合には、これらの第９〜第１
２の接続を冗長な可能性がある接続として登録し、信号
のタイミングを考慮しない場合に、前記登録手段により
登録された第１の接続は、ＶＤＤＬセルとＶＤＤＨセル
の間にＬＣセルを挿入し、又はＶＤＤＬセルと同機能の
ＬＣ付きセルがある場合には、このＶＤＤＬセルを同機
能のＬＣ付きセルに置き換えて修正し、第２の接続は、
ＶＤＤＬセルと出力端子の間にＬＣセルを挿入し、又は
ＶＤＤＬセルと同機能のＬＣ付きセルがある場合には、
このＶＤＤＬセルを同機能のＬＣ付きセルに置き換えて
修正する第１の修正手法、あるいは第１の接続は、ＶＤ
ＤＨセルをＶＤＤＬセルに置き換え、さらに置き換えた
ＶＤＤＬセルの出力にＶＤＤＨセルが接続されていれば
それもＶＤＤＬセルに置き換え、ＶＤＤＬセルとＶＤＤ
Ｈセルの接続がなくなるまで繰り返し、ＶＤＤＨセルか
ら置き換えられたＶＤＤＬセルが出力端子との接続にな
ったならば、ＶＤＤＬセルと出力端子との間にＬＣセル
を挿入し、又はＶＤＤＬセルと同機能のＬＣ付きセルが
ある場合には、このＶＤＤＬセルを同機能のＬＣ付きセ
ルに置き換えて修正する第２の修正手法、もしくは第１
の接続は、ＶＤＤＬセルをＶＤＤＨセルに置き換え、さ
らに置き換えたＶＤＤＨセルの入力にＶＤＤＬセルが接
続されていればそれもＶＤＤＨセルに置き換え、これを
ＶＤＤＬセルとＶＤＤＨセルの接続がなくなるまで繰り
返す第３の修正手法のいずれかの修正手法により第１又
は第２の接続を修正し、信号のタイミングを考慮する場
合には、まず前記第２の修正手法を試みて、タイミング
が違反する場合には修正をせずに前記第１の修正手法を
試みて、それでもタイミングが違反する場合には修正を
せずに前記第３の修正手法を用いて前記第１の接続又は
第２の接続を修正し、修正後に前記２電源ネットリスト
を更新登録し、前記冗長な第３〜第８の接続は冗長なＬ
Ｃセルを削除して修正し、前記冗長な可能性がある第９
〜第１２の接続は設計者の判断によりＬＣ付きセルをＬ
Ｃ付きでない同様な機能のセルに置き換えて修正し、修
正後に前記２電源ネットリストを更新登録し、登録され
た電圧接続違反、冗長な接続、冗長な可能性がある接続
又は電源ネットリストを出力することを特徴とする。
【００１７】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。
【００１８】図１は請求項１〜４記載の発明の一実施形
態に係る多電源集積回路の評価装置の構成を示す図であ
り、請求項５〜８記載の発明の一実施形態に係る多電源
集積回路の評価方法をプログラムにより実施する装置で
ある。
【００１９】図１に示すこの実施形態の評価装置は、Ｃ
ＡＤシステムとして構築された入力装置１により２電源
ネットリスト、セルライブラリを入力し、入力されたこ
れらの情報を用いて、不具合な接続を検出する検出手
段、検出結果を登録する登録手段の機能を備えたＣＡＤ
部２においてプログラムにより多電源集積回路を評価
し、評価結果を出力装置３を介して出力するシステムで
ある。
【００２０】入力装置１により入力される入力情報は、
従来から用いられている例えばネット中心の設計言語に
よって記述されており、セルライブラリは、高位電源電
圧（ＶＤＤＨ）で駆動されるＶＤＤＨセルと、低位電源
電圧（ＶＤＤＬ）で駆動されるＶＤＤＬセルと、入力さ
れたＶＤＤＬレベルの信号をＶＤＤＨレベルの信号に変
換して出力するＬＣセルと、内部においてＶＤＤＬレベ
ルの信号をＶＤＤＨレベルの信号に変換して出力する機
能を備えたＬＣ付きセルのそれぞれのセルの属性を示す
ものであり、２電源ネットリストは、上記それぞれのセ
ルならびに評価しようとする回路全体の入力端子、出力
端子の接続関係を示したものである。
【００２１】このような入力情報に基づいて、評価しよ
うとする回路の入力側又は出力側から既存の探索手法に
より回路を探索し、図２に示すフローチャートにしたが
って電圧接続違反（違反接続ネット、違反セルインスタ
ンス、あるいはその両方）を検出し、検出した違反をリ
ストに登録し、登録された違反を出力装置３を介して画
面もしくはファイルとして出力する。探索の一方法とし
て、回路の入力側からと出力側の両方から回路の探索を
行う。回路の両方から探索することにより、片側からの
探索では検出できない可能性があるＥＣＯ（engineerin
g change order）セルを含んだ回路でももれなく接続の
チェックが可能になる。
【００２２】評価の対象となる回路は、例えば図３に示
すように接続構成されており、回路の入力端子ならびに
出力端子は、ＶＤＤＨレベルで信号振幅がなされるもの
とする。
【００２３】図２において、まず、ネットリストに含ま
れる全セルと全入端子及び出力端子をリストに登録す
る。これらのリストに登録された対象物（セル，入力端
子，出力端子）にマーキングが全てされるまで以下のル
ープに入る。リストからマーキングがないものを１つ取
り出してマーキングし対象物とする。
【００２４】マーキングされた対象物がセルである場合
に、そのセルがＬＣもしくはＬＣ付きセルである場合に
は、この前後には電気的違反が存在しない。対象物とし
ては開放し、ループの先頭に戻る。そのセルがＶＤＤＨ
セルの場合は、セルの入力がＶＤＤＬセル出力に接続し
ていれば、この接続は電圧違反のため、違反リストに登
録する。セルの入力がＶＤＤＬセル以外の出力に接続し
ていれば、電気的に問題がない。対象物のセルの入出力
すべてに対して上記のチェックをしたら、対象物として
は開放し、ループの先頭に戻る。
【００２５】そのセルがＶＤＤＬセルの場合は、セルの
出力がＶＤＤＨセルの入力か出力端子に接続していれ
ば、この接続は電圧違反のため、違反リストに登録す
る。セルの出力がＶＤＤＨセルの入力と出力端子以外に
接続していれば、電気的に問題がない。対象物のセルの
入出力すべてに対して上記のチェックをしたら、対象物
としては開放し、ループの先頭に戻る。
【００２６】マーキングされた対象物が入力端子あるい
は出力端子であった場合に、入力端子であるとき、この
後の接続には電気的違反が存在しない。出力端子である
場合は、ＶＤＤＬセルに接続していれば、この接続は電
圧違反のため、違反リストに登録する。出力端子がＶＤ
ＤＬセル以外に接続している場合には、電気的に問題が
ない。対象物の入出力端子の接続すべてに対して上記の
チェックをしたら、対象物としては開放し、ループの先
頭に戻る。
【００２７】このようにして、全てのリストがマーキン
グされたなら、ループを抜け、違反リストに登録された
接続違反を画面、ファイルに出力する。
【００２８】図３に示す回路を評価対象にしたときに
は、違反リストには図３に示す違反接続の部分が登録さ
れる。
【００２９】このような実施形態にあっては、電源接続
違反を設計段階で発見できるようになり、接続違反を設
計段階で容易に修正することが可能となり、一方、接続
違反が検出されない場合であっても、設計された回路が
低消費電力回路として機能することが保証される。
【００３０】図４は請求項６記載の発明の一実施形態に
係る多電源集積回路の評価方法のフローチャートを示す
図である。
【００３１】この実施形態の特徴とするところは、上記
実施形態の評価装置において、上記実施形態に加えて、
冗長な接続（無駄なＬＣを含んだ接続）についても検出
して登録し出力するようにしたことにあり、他は上記実
施形態と同様である。
【００３２】図４において、まず、ネットリストに含ま
れる全セルと全入力端子及び出力端子をリストに登録す
る。これらのリストに登録された対象物（セル，入力端
子，出力端子）にマーキングが全てされるまで以下のル
ープに入る。リストからマーキングがないものを１つ取
り出してマーキングし対象物とする。
【００３３】マーキングされた対象物がセルである場合
に、そのセルがＶＤＤＨセルである場合には、セルの入
力がＶＤＤＬセルの出力に接続していれば、この接続は
電圧違反のため、違反リストに登録する。セルの出力が
ＬＣセルの入力に接続している場合は、この接続は冗長
な（レベル変換をする必要がないのにレベル変換をして
いる）ので、冗長リストに登録する。セルの出力がＬＣ
付きセルの入力に接続し、かつこのＬＣ付きセルの入力
にＶＤＤＬセルの出力が接続していない場合は、この接
続は冗長の可能性がある（レベル変換機能が必ずしも必
要ではない）ため、冗長の可能性リストに登録する。Ｖ
ＤＤＨセルで上記以外の接続であれば、電気的違反、冗
長、冗長の可能性が存在しない。対象物のセルの入出力
すべてに対して上記のチェックをしたら対象物としては
開放し、ループの先頭に戻る。
【００３４】次に、そのセルがＶＤＤＬセルの場合に、
セルの出力がＶＤＤＨセルの入力に接続している、ある
いは出力端子に接続している場合は、この接続は電圧違
反のため、違反リストに登録する。セルの入力がＬＣセ
ルの出力に接続している場合に、このＬＣセルの出力が
ＶＤＤＨセルか出力端子に接続していなければ、この接
続は冗長な（レベル変換をする必要がない）ので、冗長
リストに登録する。セルの入力がＬＣ付きセルの出力に
接続している場合に、このＬＣ付きセルの出力がＶＤＤ
Ｈセルか出力端子に接続していない場合には、この接続
は冗長の可能性がある（レベル変換機能が必ずしも必要
ではない）ため、冗長の可能性リストに登録する。ＶＤ
ＤＬセルで上記以外の接続であれば、電気的違反、冗
長、冗長の可能性が存在しない。対象物のセルの入出力
すべてに対して上記のチェックをしたら対象物としては
開放し、ループの先頭に戻る。
【００３５】次に、そのセルがＬＣセルの場合、セルの
入力が、ＶＤＤＨセルの出力に接続しているか、ＬＣセ
ルの出力に接続しているか、ＬＣ付きセルの出力に接続
しているか、入力端子に接続しているか、あるいはセル
の出力がＬＣセルの入力に接続している場合には、この
接続は冗長な（レベル変換をする必要がない）ので、冗
長リストに登録する。セルの出力が、ＶＤＤＬセルの入
力かＬＣ付きセルの入力に接続し、かつこのＬＣセルの
出力がＶＤＤＨセルの入力か出力端子に接続していない
場合には、この接続は冗長なので冗長リストに登録す
る。ＬＣセルで上記以外の接続であれば、電気的違反、
冗長、冗長の可能性が存在しない。対象物のセルの入出
力すべてに対して上記のチェックをしたら対象物として
は開放し、ループの先頭に戻る。
【００３６】次に、そのセルがＬＣ付きセルの場合に、
セルの出力がＬＣセルの入力に接続している場合は、こ
の接続は冗長な（レベル変換をする必要がない）ので、
冗長リストに登録する。セルの入力がＬＣセルの出力に
接続し、かつこのＬＣセルの出力がＶＤＤＨセルの入力
か出力端子に接続していない場合には、この接続は冗長
なので冗長リストに登録する。セルの出力がＶＤＤＬセ
ルの入力かＬＣ付きセルの入力に接続しているか、セル
の入力がＬＣ付きセルの出力に接続し、かつ入力側のＬ
Ｃ付きセルの出力がＶＤＤＨセルの入力か出力端子に接
続していない場合には、この接続は冗長の可能性がある
（レベル変換機能が必ずしも必要でない）ため、冗長の
可能性リストに登録する。セルの入力が、ＶＤＤＨセル
の出力か入力端子に接続し、かつこのＬＣ付きセルの入
力にＶＤＤＬセルの出力が接続していない場合には、こ
の接続は冗長の可能性があるため、冗長の可能性リスト
に登録する。ＬＣ付きセルで上記以外の接続であれば、
電気的違反、冗長、冗長の可能性が存在しない。対象物
のセルの入出力すべてに対して上記のチェックをしたら
対象物としては開放し、ループの先頭に戻る。
【００３７】マーキングされた対象物が入力端子あるい
は出力端子であった場合に、入力端子であるとき、ＬＣ
セルの入力に接続していれば、この接続は冗長な（レベ
ル変換をする必要がない）ので、冗長リストに登録す
る。ＬＣ付きセルに接続しており、かつＬＣ付きセルの
入力にＶＤＤＬセルの出力が接続している場合には、こ
の接続は冗長の可能性がある（レベル変換機能が必ずし
も必要ではない）ため、冗長の可能性リストに登録す
る。入力端子で上記以外の接続であれば、電気的違反、
冗長、冗長の可能性が存在しない。対象物の入力端子の
接続すべてに対して上記のチェックをしたら対象物とし
ては開放し、ループの先頭に戻る。マーキングされた対
象物が入力端子あるいは出力端子であった場合に、出力
端子であるとき、ＶＤＤＬセルの出力に接続していれ
ば、この接続は電圧違反のため、違反リストに登録す
る。上記以外の接続であれば、電気的違反、冗長、冗長
の可能性が存在しない。対象物の出力端子の接続すべて
に対して上記のチェックをしたら対象物としては開放
し、ループの先頭に戻る。
【００３８】このようにして、全てのリストがマーキン
グされたなら、ループを抜け、違反リスト、冗長リス
ト、冗長の可能性リストに登録された接続を、出力装置
３を介して画面、ファイルに出力する。
【００３９】図３に示す回路を評価対象にしたときで
は、図３に示すように違反リストに違反接続の部分、冗
長リストに冗長なＬＣセルの接続部分が登録される。
【００４０】このような実施形態においては、上記実施
形態で得られる効果に加えて、冗長な接続関係に対して
も電圧接続違反と同様な効果を得ることができる。
【００４１】次に、請求項３記載の発明の一実施形態に
係る多電源集積回路の評価装置、ならびに請求項７記載
の発明の一実施形態に係る多電源集積回路の評価方法を
説明する。
【００４２】この実施形態の特徴とするところは、図２
に示す実施形態の装置のＣＡＤ部２に修正更新手段の機
能を加え、検出された電圧接続違反を自動修正するよう
にしたことにあり、他は図３に示す実施形態と同様であ
る。
【００４３】電圧接続違反の自動修正方法は、信号のタ
イミングを考慮しない場合は、以下に示す３つの修正手
法に基づいて行われる。
【００４４】１．ＶＤＤＬセルとＶＤＤＨセルの接続の
場合に、この間にＬＣセルを挿入しネットリストを更新
する。ＶＤＤＬセルと同機能のＬＣ付きセルがある場合
には、ＶＤＤＬセルをＬＣ付きセルに変更し、ネットリ
ストを更新する。ＶＤＤＬセルと出力端子の接続の場合
も同様に、この間にＬＣセルを挿入しネットリストを更
新する。ＶＤＤＬセルと同機能のＬＣ付きセルがある場
合には、ＶＤＤＬセルをＬＣ付きセルに変更し、ネット
リストを更新する。
【００４５】２．ＶＤＤＬセルの出力とＶＤＤＨセルの
入力との接続の場合は、ＶＤＤＨセルをＶＤＤＬセルに
置き換え、さらに置き換えたＶＤＤＬセルの出力にＶＤ
ＤＨセルが接続されていればそれもＶＤＤＬセルに置き
換え、ＶＤＤＬセルとＶＤＤＨセルの接続がなくなるま
で繰り返し、もしもＶＤＤＨセルから置き換えられたＶ
ＤＤＬセルが出力端子との接続になったならば、ＶＤＤ
Ｌセルと出力端子との間にＬＣセルを挿入し、又はＶＤ
ＤＬセルと同機能のＬＣ付きセルがある場合には、この
ＶＤＤＬセルを同機能のＬＣ付きセルに置き換えて修正
する。
【００４６】３．ＶＤＤＬセルとＶＤＤＨセルの接続の
場合は、ＶＤＤＬセルをＶＤＤＨセルに置き換える。さ
らに、置き換えたセルの入力にＶＤＤＬセルがあればそ
れもＶＤＤＨセルに置き換える。これをＶＤＤＬセルと
ＶＤＤＨセルの接続がなくなるまで繰り返す。
【００４７】これら、３つのいずれかの手法を用いて自
動修正する。
【００４８】一方、信号のタイミングを考慮する場合に
は、上記１，２，３の手法において、手法２、１、３の
順序で適用する。これは、この順序はパワーが少なくな
る順序であるからである。１電源でのタイミングが保証
されていれば、最悪の場合でも、３で必ずタイミング保
証ができるネットリストを求めることができる。
【００４９】このような実施形態においては、上記の実
施形態で得られる効果に加えて、電圧接続違反の修正を
容易に行うことができる。
【００５０】次に、請求項４記載の発明の一実施形態に
係る多電源集積回路の評価装置、ならびに請求項８記載
の発明の一実施形態に係る多電源集積回路の評価方法を
説明する。
【００５１】この実施形態の特徴とするところは、上記
全ての実施形態を含み、さらに冗長な接続を自動修正す
る機能を加えたことにあり、図５に示すルールに従って
電圧接続違反、冗長な接続ならびに冗長な可能性がある
接続をチェックするようにしており、他は上記実施形態
と同様である。
【００５２】冗長な接続ならびに冗長な可能性がある接
続の自動修正方法は、まず、ネットリストから冗長なＬ
Ｃセルを削除する。次に、冗長な可能性があるＬＣ付き
セルをＬＣ付きでない機能が同じセルに置き換える。冗
長な可能性があるというのは、ＬＣ付きセルが意図的に
配置されていない場合であり、何らかの要因によりその
ＬＣ付きセルが意図的にＬＣ付きセルになっている場合
には、冗長でないとして置き換えはしない。このような
冗長な接続を修正した後、上記した電圧接続違反を修正
する。ここで、冗長な接続を先に自動修正するのは、冗
長な回路を修正することにより、タイミングに余裕がで
きるからである。図３に示す電圧接続違反ならびに冗長
な接続を含むネットリストは、上記実施形態の実施の後
図６に示すような電圧接続違反ならびに冗長な接続が除
去された最適な回路構成を得ることができる。
【００５３】
【発明の効果】以上説明したように、この発明によれ
ば、多電源を用いた場合に不具合を生じさせる接続がな
いことをチェックすることにより、不具合がないことが
示されれば電気的に問題がない低消費電力回路として保
証できる。また、不具合を生じさせる接続があった場合
でも、自動修正機能を備えることにより、最終回路が電
気的に問題のない低消費電力回路であることを保証でき
る。
【図面の簡単な説明】
【図１】請求項１，２，３又は４記載の発明の一実施形
態に係る多電源集積回路の評価装置の構成を示す図であ
る。
【図２】請求項５記載の発明の一実施形態に係る多電源
集積回路の評価方法を実施するフローチャートを示す図
である。
【図３】不具合を含む２電源集積回路の一構成を示す図
である。
【図４】請求項６記載の発明の一実施形態に係る多電源
集積回路の評価方法を実施するフローチャートを示す図
である。
【図５】請求項８記載の発明の一実施形態に係る多電源
集積回路の評価方法における接続のルールを示す図であ
る。
【図６】図３に示す回路の不具合を修正した回路構成を
示す図である。
【図７】電圧接続違反の一例を示す図である。
【図８】図７に示す違反例にＬＣセルを挿入した構成を
示す図である。
【符号の説明】
１ 入力装置 ２ ＣＡＤ部 ３ 出力装置

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 高位電源電圧（ＶＤＤＨ）で駆動される
    ＶＤＤＨセルと、低位電源電圧（ＶＤＤＬ）で駆動され
    るＶＤＤＬセルと、入力されたＶＤＤＬレベルの信号を
    ＶＤＤＨレベルの信号に変換して出力するＬＣ（レベル
    コンバータ）セルと、内部においてＶＤＤＬレベルの信
    号をＶＤＤＨレベルの信号に変換して出力する機能を備
    えたＬＣ付きセルのそれぞれのセルの属性が登録された
    セルライブラリと、前記それぞれのセルならびに回路全
    体の入力端子、出力端子の接続関係が登録された２電源
    ネットリストを入力する入力装置と、 前記入力装置により入力された前記それぞれのセルなら
    びに回路全体の入力端子、出力端子の接続関係を探索
    し、ＶＤＤＬセルの出力とＶＤＤＨセルの入力との第１
    の接続、又はＶＤＤＬセルの出力と回路全体の出力端子
    との第２の接続を検出する検出手段と、 前記検出手段により第１の接続又は第２の接続が検出さ
    れた場合には、これらの接続を電圧接続違反として登録
    する登録手段と、 前記登録手段により登録された電圧接続違反を出力する
    出力装置とを有することを特徴とする多電源集積回路の
    評価装置。
  2. 【請求項２】 高位電源電圧（ＶＤＤＨ）で駆動される
    ＶＤＤＨセルと、低位電源電圧（ＶＤＤＬ）で駆動され
    るＶＤＤＬセルと、入力されたＶＤＤＬレベルの信号を
    ＶＤＤＨレベルの信号に変換して出力するＬＣ（レベル
    コンバータ）セルと、内部においてＶＤＤＬレベルの信
    号をＶＤＤＨレベルの信号に変換して出力する機能を備
    えたＬＣ付きセルのそれぞれのセルの属性が登録された
    セルライブラリと、前記それぞれのセルならびに回路全
    体の入力端子、出力端子の接続関係が登録された２電源
    ネットリストを入力する入力装置と、 前記入力装置により入力された前記それぞれのセルなら
    びに回路全体の入力端子、出力端子の接続関係を探索
    し、ＶＤＤＬセルの出力とＶＤＤＨセルの入力との第１
    の接続、又はＶＤＤＬセルの出力と回路全体の出力端子
    との第２の接続、又はＶＤＤＨセルの出力とＬＣセルの
    入力との第３の接続、又はＬＣセルの出力とＶＤＤＬセ
    ルの入力が接続され、かつこのＬＣセルの出力がＶＤＤ
    Ｈセルの入力か出力端子に接続されていない第４の接
    続、又はＬＣセルの出力とＬＣセルの入力との第５の接
    続、又はＬＣセルの入力とＬＣ付きセルの出力との第６
    の接続、又はＬＣ付きセルの入力とＬＣセルの出力が接
    続され、かつこのＬＣセルの出力がＶＤＤＨセルの入力
    か出力端子に接続されていない第７の接続、又は回路全
    体の入力端子とＬＣセルの入力との第８の接続、ＶＤＤ
    Ｈセルの出力とＬＣ付きセルの入力が接続され、かつこ
    のＬＣ付きセルの他の入力がＶＤＤＬセルの出力に接続
    されていない第９の接続、又はＬＣ付きセルの出力とＶ
    ＤＤＬセルの入力が接続され、かつこのＬＣ付きセルの
    出力がＶＤＤＨセルの入力か出力端子に接続されていな
    い第１０の接続、又はＬＣ付きセルの入力とＬＣ付きセ
    ルの出力が接続され、かつこの入力側のＬＣ付きセルの
    出力がＶＤＤＨセルの入力か出力端子に接続されていな
    い第１１の接続、又は入力端子とＬＣ付きセルの入力が
    接続され、かつこのＬＣ付きセルの他の入力がＶＤＤＬ
    セルの出力に接続されていない第１２の接続を検出する
    検出手段と、 前記検出手段により第１ならびに第２の接続が検出され
    た場合には、これらの接続を電圧接続違反として登録
    し、前記検出手段により第３〜第８の接続が検出された
    場合には、これらの第３〜第８の接続を冗長な接続とし
    て登録し、前記検出手段により第９〜第１２の接続が検
    出された場合には、これらの第９〜第１２の接続を冗長
    な可能性がある接続として登録する登録手段と、 前記登録手段により登録された電圧接続違反、冗長な接
    続又は冗長な可能性がある接続を出力する出力装置とを
    有することを特徴とする多電源集積回路の評価装置。
  3. 【請求項３】 高位電源電圧（ＶＤＤＨ）で駆動される
    ＶＤＤＨセルと、低位電源電圧（ＶＤＤＬ）で駆動され
    るＶＤＤＬセルと、入力されたＶＤＤＬレベルの信号を
    ＶＤＤＨレベルの信号に変換して出力するＬＣ（レベル
    コンバータ）セルと、内部においてＶＤＤＬレベルの信
    号をＶＤＤＨレベルの信号に変換して出力する機能を備
    えたＬＣ付きセルのそれぞれのセルの属性が登録された
    セルライブラリと、前記それぞれのセルならびに回路全
    体の入力端子、出力端子の接続関係が登録された２電源
    ネットリストを入力する入力装置と、 前記入力装置により入力された前記それぞれのセルなら
    びに回路全体の入力端子、出力端子の接続関係を探索
    し、ＶＤＤＬセルの出力とＶＤＤＨセルの入力との第１
    の接続、又はＶＤＤＬセルの出力と回路全体の出力端子
    との第２の接続を検出する検出手段と、 前記検出手段により第１の接続又は第２の接続が検出さ
    れた場合には、これらの接続を電圧接続違反として登録
    する登録手段と、 信号のタイミングを考慮しない場合に、前記登録手段に
    より登録された第１の接続は、ＶＤＤＬセルとＶＤＤＨ
    セルの間にＬＣセルを挿入し、又はＶＤＤＬセルと同機
    能のＬＣ付きセルがある場合には、このＶＤＤＬセルを
    同機能のＬＣ付きセルに置き換えて修正し、第２の接続
    は、ＶＤＤＬセルと出力端子の間にＬＣセルを挿入し、
    又はＶＤＤＬセルと同機能のＬＣ付きセルがある場合に
    は、このＶＤＤＬセルを同機能のＬＣ付きセルに置き換
    えて修正する第１の修正手法、あるいは第１の接続は、
    ＶＤＤＨセルをＶＤＤＬセルに置き換え、さらに置き換
    えたＶＤＤＬセルの出力にＶＤＤＨセルが接続されてい
    ればそれもＶＤＤＬセルに置き換え、ＶＤＤＬセルとＶ
    ＤＤＨセルの接続がなくなるまで繰り返し、ＶＤＤＨセ
    ルから置き換えられたＶＤＤＬセルが出力端子との接続
    になったならば、ＶＤＤＬセルと出力端子との間にＬＣ
    セルを挿入し、又はＶＤＤＬセルと同機能のＬＣ付きセ
    ルがある場合には、このＶＤＤＬセルを同機能のＬＣ付
    きセルに置き換えて修正する第２の修正手法、もしくは
    第１の接続は、ＶＤＤＬセルをＶＤＤＨセルに置き換
    え、さらに置き換えたＶＤＤＨセルの入力にＶＤＤＬセ
    ルが接続されていればそれもＶＤＤＨセルに置き換え、
    これをＶＤＤＬセルとＶＤＤＨセルの接続がなくなるま
    で繰り返す第３の修正手法のいずれかの修正手法により
    第１又は第２の接続を修正し、信号のタイミングを考慮
    する場合には、まず前記第２の修正手法を試みて、タイ
    ミングが違反する場合には修正をせずに前記第１の修正
    手法を試みて、それでもタイミングが違反する場合には
    修正をせずに前記第３の修正手法を用いて前記第１の接
    続又は第２の接続を修正し、修正後に前記電源ネットリ
    ストを更新登録する修正更新手段と、 前記修正更新手段により登録された電圧接続違反又は２
    電源ネットリストを出力する出力装置とを有することを
    特徴とする多電源集積回路の評価装置。
  4. 【請求項４】 高位電源電圧（ＶＤＤＨ）で駆動される
    ＶＤＤＨセルと、低位電源電圧（ＶＤＤＬ）で駆動され
    るＶＤＤＬセルと、入力されたＶＤＤＬレベルの信号を
    ＶＤＤＨレベルの信号に変換して出力するＬＣ（レベル
    コンバータ）セルと、内部においてＶＤＤＬレベルの信
    号をＶＤＤＨレベルの信号に変換して出力する機能を備
    えたＬＣ付きセルのそれぞれのセルの属性が登録された
    セルライブラリと、前記それぞれのセルならびに回路全
    体の入力端子、出力端子の接続関係が登録された２電源
    ネットリストを入力する入力装置と、 前記入力装置により入力された前記それぞれのセルなら
    びに回路全体の入力端子、出力端子の接続関係を探索
    し、ＶＤＤＬセルの出力とＶＤＤＨセルの入力との第１
    の接続、又はＶＤＤＬセルの出力と回路全体の出力端子
    との第２の接続、又はＶＤＤＨセルの出力とＬＣセルの
    入力との第３の接続、又はＬＣセルの出力とＶＤＤＬセ
    ルの入力が接続され、かつこのＬＣセルの出力がＶＤＤ
    Ｈセルの入力か出力端子に接続されていない第４の接
    続、又はＬＣセルの出力とＬＣセルの入力との第５の接
    続、又はＬＣセルの入力とＬＣ付きセルの出力との第６
    の接続、又はＬＣ付きセルの入力とＬＣセルの出力が接
    続され、かつこのＬＣセルの出力がＶＤＤＨセルの入力
    か出力端子に接続されていない第７の接続、又は回路全
    体の入力端子とＬＣセルの入力との第８の接続、ＶＤＤ
    Ｈセルの出力とＬＣ付きセルの入力が接続され、かつこ
    のＬＣ付きセルの他の入力がＶＤＤＬセルの出力に接続
    されていない第９の接続、又はＬＣ付きセルの出力とＶ
    ＤＤＬセルの入力が接続され、かつこのＬＣ付きセルの
    出力がＶＤＤＨセルの入力か出力端子に接続されていな
    い第１０の接続、又はＬＣ付きセルの入力とＬＣ付きセ
    ルの出力が接続され、かつこの入力側のＬＣ付きセルの
    出力がＶＤＤＨセルの入力か出力端子に接続されていな
    い第１１の接続、又は入力端子とＬＣ付きセルの入力が
    接続され、かつこのＬＣ付きセルの他の入力がＶＤＤＬ
    セルの出力に接続されていない第１２の接続を検出する
    検出手段と、 前記検出手段により第１ならびに第２の接続が検出され
    た場合には、これらの接続を電圧接続違反として登録
    し、前記検出手段により第３〜第８の接続が検出された
    場合には、これらの第３〜第８の接続を冗長な接続とし
    て登録し、前記検出手段により第９〜第１２の接続が検
    出された場合には、これらの第９〜第１２の接続を冗長
    な可能性がある接続として登録する登録手段と、 信号のタイミングを考慮しない場合に、前記登録手段に
    より登録された第１の接続は、ＶＤＤＬセルとＶＤＤＨ
    セルの間にＬＣセルを挿入し、又はＶＤＤＬセルと同機
    能のＬＣ付きセルがある場合には、このＶＤＤＬセルを
    同機能のＬＣ付きセルに置き換えて修正し、第２の接続
    は、ＶＤＤＬセルと出力端子の間にＬＣセルを挿入し、
    又はＶＤＤＬセルと同機能のＬＣ付きセルがある場合に
    は、このＶＤＤＬセルを同機能のＬＣ付きセルに置き換
    えて修正する第１の修正手法、あるいは第１の接続は、
    ＶＤＤＨセルをＶＤＤＬセルに置き換え、さらに置き換
    えたＶＤＤＬセルの出力にＶＤＤＨセルが接続されてい
    ればそれもＶＤＤＬセルに置き換え、ＶＤＤＬセルとＶ
    ＤＤＨセルの接続がなくなるまで繰り返し、ＶＤＤＨセ
    ルから置き換えられたＶＤＤＬセルが出力端子との接続
    になったならば、ＶＤＤＬセルと出力端子との間にＬＣ
    セルを挿入し、又はＶＤＤＬセルと同機能のＬＣ付きセ
    ルがある場合には、このＶＤＤＬセルを同機能のＬＣ付
    きセルに置き換えて修正する第２の修正手法、もしくは
    第１の接続は、ＶＤＤＬセルをＶＤＤＨセルに置き換
    え、さらに置き換えたＶＤＤＨセルの入力にＶＤＤＬセ
    ルが接続されていればそれもＶＤＤＨセルに置き換え、
    これをＶＤＤＬセルとＶＤＤＨセルの接続がなくなるま
    で繰り返す第３の修正手法のいずれかの修正手法により
    第１又は第２の接続を修正し、信号のタイミングを考慮
    する場合には、まず前記第２の修正手法を試みて、タイ
    ミングが違反する場合には修正をせずに前記第１の修正
    手法を試みて、それでもタイミングが違反する場合には
    修正をせずに前記第３の修正手法を用いて前記第１の接
    続又は第２の接続を修正し、修正後に前記電源ネットリ
    ストを更新登録し、前記冗長な第３〜第８の接続は冗長
    なＬＣセルを削除して修正し、前記冗長な可能性がある
    第９〜第１２の接続は設計者の判断によりＬＣ付きセル
    をＬＣ付きでない同様な機能のセルに置き換えて修正
    し、修正後に前記２電源ネットリストを更新登録する修
    正更新手段と、 前記修正更新手段により登録された電圧接続違反、冗長
    な接続、冗長な可能性がある接続又は２電源ネットリス
    トを出力する出力装置とを有することを特徴とする多電
    源集積回路の評価装置。
  5. 【請求項５】 高位電源電圧（ＶＤＤＨ）で駆動される
    ＶＤＤＨセルと、低位電源電圧（ＶＤＤＬ）で駆動され
    るＶＤＤＬセルと、入力されたＶＤＤＬレベルの信号を
    ＶＤＤＨレベルの信号に変換して出力するＬＣ（レベル
    コンバータ）セルと、内部においてＶＤＤＬレベルの信
    号をＶＤＤＨレベルの信号に変換して出力する機能を備
    えたＬＣ付きセルのそれぞれのセルの属性が登録された
    セルライブラリと、前記それぞれのセルならびに回路全
    体の入力端子、出力端子の接続関係が登録された２電源
    ネットリストを入力し、 入力された前記それぞれのセルならびに回路全体の入力
    端子、出力端子の接続関係を探索し、ＶＤＤＬセルの出
    力とＶＤＤＨセルの入力との第１の接続、又はＶＤＤＬ
    セルの出力と回路全体の出力端子との第２の接続を検出
    し、 第１ならびに第２の接続が検出された場合には、これら
    の接続を電圧接続違反として登録し、 登録された電圧接続違反を出力することを特徴とする多
    電源集積回路の評価方法。
  6. 【請求項６】 高位電源電圧（ＶＤＤＨ）で駆動される
    ＶＤＤＨセルと、低位電源電圧（ＶＤＤＬ）で駆動され
    るＶＤＤＬセルと、入力されたＶＤＤＬレベルの信号を
    ＶＤＤＨレベルの信号に変換して出力するＬＣ（レベル
    コンバータ）セルと、内部においてＶＤＤＬレベルの信
    号をＶＤＤＨレベルの信号に変換して出力する機能を備
    えたＬＣ付きセルのそれぞれのセルの属性が登録された
    セルライブラリと、前記それぞれのセルならびに回路全
    体の入力端子、出力端子の接続関係が登録された２電源
    ネットリストを入力し、 入力された前記それぞれのセルならびに回路全体の入力
    端子、出力端子の接続関係を探索し、ＶＤＤＬセルの出
    力とＶＤＤＨセルの入力との第１の接続、又はＶＤＤＬ
    セルの出力と回路全体の出力端子との第２の接続、ＶＤ
    ＤＨセルの出力とＬＣセルの入力との第３の接続、又は
    ＬＣセルの出力とＶＤＤＬセルの入力が接続され、かつ
    このＬＣセルの出力がＶＤＤＨセルの入力か出力端子に
    接続されていない第４の接続、又はＬＣセルの出力とＬ
    Ｃセルの入力との第５の接続、又はＬＣセルの入力とＬ
    Ｃ付きセルの出力との第６の接続、又はＬＣ付きセルの
    入力とＬＣセルの出力が接続され、かつこのＬＣセルの
    出力がＶＤＤＨセルの入力か出力端子に接続されていな
    い第７の接続、又は回路全体の入力端子とＬＣセルの入
    力との第８の接続、ＶＤＤＨセルの出力とＬＣ付きセル
    の入力が接続され、かつこのＬＣ付きセルの他の入力が
    ＶＤＤＬセルの出力に接続されていない第９の接続、又
    はＬＣ付きセルの出力とＶＤＤＬセルの入力が接続さ
    れ、かつこのＬＣ付きセルの出力がＶＤＤＨセルの入力
    か出力端子に接続されていない第１０の接続、又はＬＣ
    付きセルの入力とＬＣ付きセルの出力が接続され、かつ
    この入力側のＬＣ付きセルの出力がＶＤＤＨセルの入力
    か出力端子に接続されていない第１１の接続、又は入力
    端子とＬＣ付きセルの入力が接続され、かつこのＬＣ付
    きセルの他の入力がＶＤＤＬセルの出力に接続されてい
    ない第１２の接続を検出し、 第１ならびに第２の接続が検出された場合には、これら
    の接続を電圧接続違反として登録し、第３〜第８の接続
    が検出された場合には、これらの第３〜第８の接続を冗
    長な接続として登録し、第９〜第１２の接続が検出され
    た場合には、これらの第９〜第１２の接続を冗長な可能
    性がある接続として登録し、 登録された電圧接続違反を出力することを特徴とする多
    電源集積回路の評価方法。
  7. 【請求項７】 高位電源電圧（ＶＤＤＨ）で駆動される
    ＶＤＤＨセルと、低位電源電圧（ＶＤＤＬ）で駆動され
    るＶＤＤＬセルと、入力されたＶＤＤＬレベルの信号を
    ＶＤＤＨレベルの信号に変換して出力するＬＣ（レベル
    コンバータ）セルと、内部においてＶＤＤＬレベルの信
    号をＶＤＤＨレベルの信号に変換して出力する機能を備
    えたＬＣ付きセルのそれぞれのセルの属性が登録された
    セルライブラリと、前記それぞれのセルならびに回路全
    体の入力端子、出力端子の接続関係が登録された２電源
    ネットリストを入力し、 入力された前記それぞれのセルならびに回路全体の入力
    端子、出力端子の接続関係を探索し、ＶＤＤＬセルの出
    力とＶＤＤＨセルの入力との第１の接続、又はＶＤＤＬ
    セルの出力と回路全体の出力端子との第２の接続を検出
    し、 第１ならびに第２の接続が検出された場合には、これら
    の接続を電圧接続違反として登録し、 信号のタイミングを考慮しない場合に、前記登録手段に
    より登録された第１の接続は、ＶＤＤＬセルとＶＤＤＨ
    セルの間にＬＣセルを挿入し、又はＶＤＤＬセルと同機
    能のＬＣ付きセルがある場合には、このＶＤＤＬセルを
    同機能のＬＣ付きセルに置き換えて修正し、第２の接続
    は、ＶＤＤＬセルと出力端子の間にＬＣセルを挿入し、
    又はＶＤＤＬセルと同機能のＬＣ付きセルがある場合に
    は、このＶＤＤＬセルを同機能のＬＣ付きセルに置き換
    えて修正する第１の修正手法、あるいは第１の接続は、
    ＶＤＤＨセルをＶＤＤＬセルに置き換え、さらに置き換
    えたＶＤＤＬセルの出力にＶＤＤＨセルが接続されてい
    ればそれもＶＤＤＬセルに置き換え、ＶＤＤＬセルとＶ
    ＤＤＨセルの接続がなくなるまで繰り返し、ＶＤＤＨセ
    ルから置き換えられたＶＤＤＬセルが出力端子との接続
    になったならば、ＶＤＤＬセルと出力端子との間にＬＣ
    セルを挿入し、又はＶＤＤＬセルと同機能のＬＣ付きセ
    ルがある場合には、このＶＤＤＬセルを同機能のＬＣ付
    きセルに置き換えて修正する第２の修正手法、もしくは
    第１の接続は、ＶＤＤＬセルをＶＤＤＨセルに置き換
    え、さらに置き換えたＶＤＤＨセルの入力にＶＤＤＬセ
    ルが接続されていればそれもＶＤＤＨセルに置き換え、
    これをＶＤＤＬセルとＶＤＤＨセルの接続がなくなるま
    で繰り返す第３の修正手法のいずれかの修正手法により
    第１又は第２の接続を修正し、信号のタイミングを考慮
    する場合には、まず前記第２の修正手法を試みて、タイ
    ミングが違反する場合には修正をせずに前記第１の修正
    手法を試みて、それでもタイミングが違反する場合には
    修正をせずに前記第３の修正手法を用いて前記第１の接
    続又は第２の接続を修正し、修正後に前記２電源ネット
    リストを更新登録し、 登録された電圧接続違反又は電源ネットリストを出力す
    ることを特徴とする多電源集積回路の評価方法。
  8. 【請求項８】 高位電源電圧（ＶＤＤＨ）で駆動される
    ＶＤＤＨセルと、低位電源電圧（ＶＤＤＬ）で駆動され
    るＶＤＤＬセルと、入力されたＶＤＤＬレベルの信号を
    ＶＤＤＨレベルの信号に変換して出力するＬＣ（レベル
    コンバータ）セルと、内部においてＶＤＤＬレベルの信
    号をＶＤＤＨレベルの信号に変換して出力する機能を備
    えたＬＣ付きセルのそれぞれのセルの属性が登録された
    セルライブラリと、前記それぞれのセルならびに回路全
    体の入力端子、出力端子の接続関係が登録された２電源
    ネットリストを入力し、 入力された前記それぞれのセルならびに回路全体の入力
    端子、出力端子の接続関係を探索し、ＶＤＤＬセルの出
    力とＶＤＤＨセルの入力との第１の接続、又はＶＤＤＬ
    セルの出力と回路全体の出力端子との第２の接続、ＶＤ
    ＤＨセルの出力とＬＣセルの入力との第３の接続、又は
    ＬＣセルの出力とＶＤＤＬセルの入力が接続され、かつ
    このＬＣセルの出力がＶＤＤＨセルの入力か出力端子に
    接続されていない第４の接続、又はＬＣセルの出力とＬ
    Ｃセルの入力との第５の接続、又はＬＣセルの入力とＬ
    Ｃ付きセルの出力との第６の接続、又はＬＣ付きセルの
    入力とＬＣセルの出力が接続され、かつこのＬＣセルの
    出力がＶＤＤＨセルの入力か出力端子に接続されていな
    い第７の接続、又は回路全体の入力端子とＬＣセルの入
    力との第８の接続、ＶＤＤＨセルの出力とＬＣ付きセル
    の入力が接続され、かつこのＬＣ付きセルの他の入力が
    ＶＤＤＬセルの出力に接続されていない第９の接続、又
    はＬＣ付きセルの出力とＶＤＤＬセルの入力が接続さ
    れ、かつこのＬＣ付きセルの出力がＶＤＤＨセルの入力
    か出力端子に接続されていない第１０の接続、又はＬＣ
    付きセルの入力とＬＣ付きセルの出力が接続され、かつ
    この入力側のＬＣ付きセルの出力がＶＤＤＨセルの入力
    か出力端子に接続されていない第１１の接続、又は入力
    端子とＬＣ付きセルの入力が接続され、かつこのＬＣ付
    きセルの他の入力がＶＤＤＬセルの出力に接続されてい
    ない第１２の接続を検出し、 第１ならびに第２の接続
    が検出された場合には、これらの接続を電圧接続違反と
    して登録し、第３〜第８の接続が検出された場合には、
    これらの第３〜第８の接続を冗長な接続として登録し、
    第９〜第１２の接続が検出された場合には、これらの第
    ９〜第１２の接続を冗長な可能性がある接続として登録
    し、 信号のタイミングを考慮しない場合に、前記登録手段に
    より登録された第１の接続は、ＶＤＤＬセルとＶＤＤＨ
    セルの間にＬＣセルを挿入し、又はＶＤＤＬセルと同機
    能のＬＣ付きセルがある場合には、このＶＤＤＬセルを
    同機能のＬＣ付きセルに置き換えて修正し、第２の接続
    は、ＶＤＤＬセルと出力端子の間にＬＣセルを挿入し、
    又はＶＤＤＬセルと同機能のＬＣ付きセルがある場合に
    は、このＶＤＤＬセルを同機能のＬＣ付きセルに置き換
    えて修正する第１の修正手法、あるいは第１の接続は、
    ＶＤＤＨセルをＶＤＤＬセルに置き換え、さらに置き換
    えたＶＤＤＬセルの出力にＶＤＤＨセルが接続されてい
    ればそれもＶＤＤＬセルに置き換え、ＶＤＤＬセルとＶ
    ＤＤＨセルの接続がなくなるまで繰り返し、ＶＤＤＨセ
    ルから置き換えられたＶＤＤＬセルが出力端子との接続
    になったならば、ＶＤＤＬセルと出力端子との間にＬＣ
    セルを挿入し、又はＶＤＤＬセルと同機能のＬＣ付きセ
    ルがある場合には、このＶＤＤＬセルを同機能のＬＣ付
    きセルに置き換えて修正する第２の修正手法、もしくは
    第１の接続は、ＶＤＤＬセルをＶＤＤＨセルに置き換
    え、さらに置き換えたＶＤＤＨセルの入力にＶＤＤＬセ
    ルが接続されていればそれもＶＤＤＨセルに置き換え、
    これをＶＤＤＬセルとＶＤＤＨセルの接続がなくなるま
    で繰り返す第３の修正手法のいずれかの修正手法により
    第１又は第２の接続を修正し、信号のタイミングを考慮
    する場合には、まず前記第２の修正手法を試みて、タイ
    ミングが違反する場合には修正をせずに前記第１の修正
    手法を試みて、それでもタイミングが違反する場合には
    修正をせずに前記第３の修正手法を用いて前記第１の接
    続又は第２の接続を修正し、修正後に前記２電源ネット
    リストを更新登録し、前記冗長な第３〜第８の接続は冗
    長なＬＣセルを削除して修正し、前記冗長な可能性があ
    る第９〜第１２の接続は設計者の判断によりＬＣ付きセ
    ルをＬＣ付きでない同様な機能のセルに置き換えて修正
    し、修正後に前記２電源ネットリストを更新登録し、 登録された電圧接続違反、冗長な接続、冗長な可能性が
    ある接続又は電源ネットリストを出力することを特徴と
    する多電源集積回路の評価方法。
JP10129245A 1998-05-12 1998-05-12 多電源集積回路の評価装置及び多電源集積回路の評価方法 Pending JPH11328238A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10129245A JPH11328238A (ja) 1998-05-12 1998-05-12 多電源集積回路の評価装置及び多電源集積回路の評価方法
US09/310,588 US6266798B1 (en) 1998-05-12 1999-05-12 Multi-power supply integrated circuit evaluation system and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10129245A JPH11328238A (ja) 1998-05-12 1998-05-12 多電源集積回路の評価装置及び多電源集積回路の評価方法

Publications (1)

Publication Number Publication Date
JPH11328238A true JPH11328238A (ja) 1999-11-30

Family

ID=15004798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10129245A Pending JPH11328238A (ja) 1998-05-12 1998-05-12 多電源集積回路の評価装置及び多電源集積回路の評価方法

Country Status (2)

Country Link
US (1) US6266798B1 (ja)
JP (1) JPH11328238A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085576A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム
JP2006301944A (ja) * 2005-04-20 2006-11-02 Ricoh Co Ltd 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190572A (ja) * 2000-12-20 2002-07-05 Fujitsu Ltd 半導体装置、レイアウトデータ設計装置、及び記録媒体
US6721927B2 (en) * 2002-03-29 2004-04-13 International Business Machines Corporation Substituting high performance and low power macros in integrated circuit chips
JP2003345845A (ja) * 2002-05-22 2003-12-05 Mitsubishi Electric Corp 自動配置配線装置
US7089510B2 (en) * 2003-11-24 2006-08-08 International Business Machines Corp. Method and program product of level converter optimization
JP2006329814A (ja) * 2005-05-26 2006-12-07 Denso Corp ボード上に実装された回路の検査方法
EP2726887B1 (en) * 2011-07-01 2015-03-25 Telefonaktiebolaget LM Ericsson (PUBL) Device and method for emi source location
US8510701B2 (en) * 2012-01-16 2013-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Over stress verify design rule check

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389874A (en) * 1991-09-18 1995-02-14 Hewlett-Packard Company Method for control of ground bounce above an internal ground plane in a short-wire board test fixture
US5625566A (en) * 1995-02-01 1997-04-29 Harris Corporation Configuration dependent auto-biasing of bipolar transistor
US5594368A (en) 1995-04-19 1997-01-14 Kabushiki Kaisha Toshiba Low power combinational logic circuit
US6029177A (en) * 1997-11-13 2000-02-22 Electronic Data Systems Corporation Method and system for maintaining the integrity of a database providing persistent storage for objects

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006085576A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd 半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム
JP4495557B2 (ja) * 2004-09-17 2010-07-07 富士通マイクロエレクトロニクス株式会社 半導体集積回路のレイアウト装置、半導体集積回路のレイアウトプログラムおよび半導体集積回路のレイアウトシステム
JP2006301944A (ja) * 2005-04-20 2006-11-02 Ricoh Co Ltd 多電源回路検証装置、多電源回路検証方法、及び多電源回路製造方法

Also Published As

Publication number Publication date
US6266798B1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
US7305639B2 (en) Method and apparatus for specifying multiple voltage domains and validating physical implementation and interconnections in a processor chip
US10733342B2 (en) System and method for hierarchical power verification
CN102879731B (zh) 一种数字集成电路的测试方法
JP3117910B2 (ja) 組み合わせ論理回路及びその設計方法
US20050204317A1 (en) Integrated circuit design system, integrated circuit design program, and integrated circuit design method
JPH11328238A (ja) 多電源集積回路の評価装置及び多電源集積回路の評価方法
US7103862B2 (en) Method to design and verify an integrated circuit device with multiple power domains
US6907587B2 (en) System and method for correcting connectivity errors in a mask layout file
US8255859B2 (en) Method and system for verification of multi-voltage circuit design
US6285975B1 (en) System and method for detecting floating nodes within a simulated integrated circuit
US5515302A (en) Method for identifying excessive power consumption sites within a circuit
KR960012657B1 (ko) 지연시간 계산장치 및 지연시간 계산방법
CN114880975A (zh) 一种硬件木马的生成方法、系统、设备以及介质
US7334207B2 (en) Automatic placement based ESD protection insertion
US20160292332A1 (en) System for verifying timing constraints of ic design
US6496962B1 (en) Standard library generator for cell timing model
US20050251776A1 (en) Integrated circuit design system
US8028255B2 (en) Semiconductor integrated circuit, semiconductor integrated circuit design support device, and semiconductor integrated circuit manufacturing method
US7415685B2 (en) Method of verifying the power off effect of a design entity at register transfer level and method of modeling the power off effect
CN110518897B (zh) 移除d触发器复位、置位引脚的方法、d触发器以及电路
US6473725B1 (en) Method of accurate simulation of logic circuits
JP4855283B2 (ja) 半導体集積回路の設計装置
US20080042693A1 (en) Design structures comprising receiver circuits for generating digital clock signals
JP2007140877A (ja) 論理等価性検証システム及びそれを用いた検証方法
Neuner Hierarchical Verification and Hierarchical Synthesis of the Power-Down Mode of Analog Circuits