KR960012657B1 - 지연시간 계산장치 및 지연시간 계산방법 - Google Patents

지연시간 계산장치 및 지연시간 계산방법 Download PDF

Info

Publication number
KR960012657B1
KR960012657B1 KR1019920014722A KR920014722A KR960012657B1 KR 960012657 B1 KR960012657 B1 KR 960012657B1 KR 1019920014722 A KR1019920014722 A KR 1019920014722A KR 920014722 A KR920014722 A KR 920014722A KR 960012657 B1 KR960012657 B1 KR 960012657B1
Authority
KR
South Korea
Prior art keywords
delay time
calculating
delay
delay parameter
output
Prior art date
Application number
KR1019920014722A
Other languages
English (en)
Other versions
KR930004877A (ko
Inventor
나오코 오모리
미치오 고모다
Original Assignee
미쓰비시덴키 가부시키가이샤
시키 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤, 시키 모리야 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR930004877A publication Critical patent/KR930004877A/ko
Application granted granted Critical
Publication of KR960012657B1 publication Critical patent/KR960012657B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay

Abstract

요약없음

Description

지연시간 계산장치 및 지연시간 계산방법
제1도는 이 발명의 한 실시예인 지연시간 계산장치를 표시하는 블록도.
제2도는 매크로셀의 출력배선부의 RC모델을 표시하는 등가회로도.
제3도는 제1도에서 표시한 지연시간 계산장치의 동작을 표시하는 플로차트.
제4도는 종래의 지연시간 계산장치를 표시하는 블록도.
제5도는 매트로셀간의 신호전달지연을 설명하는 블록도.
* 도면의 주요부분에 대한 부호의 설명
11 : RC집중정수계산부12 : 레이아우트패턴 기억파일
13 : 지연파라미터 계산부파라미터 계산부14 : 지연파라미터 기억파일
15 : 출력인피던스 계산부16 : 지연시간 계산부
이 발명은 MOS트랜지스터로 되는 논리기능블록의 입력으로부터 출력에 이르는 신호전파(播) 시간지연을 계산하는 지연시간 계산장치 및 지연시간 계산방법에 관한 것이다.
제4도는 종래의 논리기능블록(이하, 「매크로셀」이라 한다)간의 지연시간을 계산하는 지연시간 계산장치의 구성을 표시하는 블록도이다. 또 지연시간 계산장치라는 것은 제5도에 표시하는 바와 같이 논리기능블록(이하, 「매크로셀」이라 한다)(21),(22)간에 있어서, 매크로셀(21)이 입력신호(S21)를 얻어서 출력신호(22)(매크로셀(22)의 입력신호)를 출력할때까지의 신호전파 지연시간 DT를 구하는 장치이다.
이하 제5도를 참조해서 제4도에서 표시한 지연시간 계산장치의 설명을 한다.
RC집중정수계산부(1)는 레이아우트패턴 기억파일(2)로부터, 매크로셀(21),(22)을 포함한 레이아우트패턴 정보(D2)를 채취 이 레이아우트패턴정보 D2로부터 마이크로셀(21),(22)간의 실배선장(長)을 추출하고 매크로셀(21)(22)간의 배선을 분포정수선로로서 포착하고, 매크로셀(21),(22)간의 실배선장으로부터 매크로셀(21)의 출력(핀)측 배선부의 RC집중정수로서 저항 집중정수 R 및 용량집중정수(C)를 산출한다.
지연파라미터 검색부(3)는 레이아우트패턴 기억파일(2)로부터 레이아우트패턴정보(D2)를 채취, 매크로셀(21)의 종별을 인식하고, 매크로셀(21)에 고유의 고유지연항(KO)를 지연정보기억파일(4)에 기억된 고정지연정보(D4)로부터 검색한다. 출력인피던스 검색부(5)는 레이아우트패턴 기억파일로부터, 레이아우트패턴정보(D2)를 채취, 매크로셀(21)의 종별을 인식하고, 매크로셀(21)에 고유의 고정출력인피던스(RSO)를 지연정보 기억파일(4)에 기억된 고정지연정보(D4)로부터 검색한다. 지연시간 계산부(6)는 각부(1),(3) 및 (5)로 각각 검색된 파라미터(R), (C), (KO) 및 (RSO)에 따라, 소정의 지연계산식을 연산함으로써 매크로셀(21)의 입력으로부터 출력에 이르기까지의 지연시간을 계산한다.
종래의 지연기산 계산장치는 이상과 같이 구성되어 있고, 지연시간을 구하는 경우의 1파라미터로 되는 논리기능블록(매크로셀 21)의 출력인피던스를 논리기능블록의 종류에 따른 고정치로 하고 있었다. 그러나 실제적으로는, 매크로셀(21)의 출력인피던스는 고정이 아니고 매크로가 MOS트랜지스터로 구성되어 있는 경우, 그 출력인피던스는 게이트 전압 및 드레인 전압에 의존하는 것이 알려져 있다. 따라서 종래와 같이 출력 인피던스를 매크로셀마다의 고정치로 하면, 고정도(精度)로 지연시간을 계산할 수 없다는 문제점이 있었다. 또 종래 방식으로 고정도의 지연시간을 구하려고, 매크로셀마다의 출력인피던스를, 게이트 전압이나 드레인 전압의 착오에 의해 다시 세분화 하면, 고정지연정보파일(4)에 기억하는 용량이 대폭적으로 증가해버려, 현실적이 아니다.
이 발명은 상기 문제점을 해결하기 위해 된것으로, MOS트랜지스터로 되는 논리기능블록의 입력으로부터 출력에 이를때가지의 신호전파 지연시간을 정확히 계산할 수 있는 지연시간 계산장치 및 방법을 얻는 것을 목적으로 한다.
이 발명에 관한 청구항 1기재의 지연시간 계산장치는, MOS트랜지스터로 구성된 논리기능블록의 입력으로부터 출력에 이르기까지의 신호전파 지연시간을 계산하는 장치로, 상기 논리기능블록의 입력부로부터 출력부까지의 레이아우트패턴을 포함하는 배치배선결과를 부여하는 배치배선결과 부여수단과, 여러가지의 논리기능블록에 대응해서 입력슬루레이트(slew Rate)의 함수인 적어도 하나의 지연파라미터를 기억한 지연파라미터의 기억수단과, 상기 배치배선결과에 따라 상기 논리기능블곡의 출력측 배선부의 RC집중정수를 산출하는 RC집중정수계산부와 상기 논리기능블록에 대응한 지연파라미터를 선택지연파라미터로해서 상기 지연 파라미터 기여수단으로부터 채취함과 동시에, 상기 배치배선결과에 따라 상기 논리기능블록의 입력슬루레이트를 구하고 이 입력슬루레이트에서의 이 선택지연파라미터의 치를 선택지연파라미터 결정치로서 출력하는 지연파라미터 결정수단과, 상기 RC집중정수의 용량성분 및 상기 선택지연파라미터 결정치에 따라, 소정의 출력인피던스 계산식으로부터 상기 논리기능블록의 출력인피던스를 산출하는 출력인피던스 계산수단과, 상기 RC집중정수 및 상기 출력인피던스에 따라 소정의 지연시간 계산식에 의해 상기 신호전파 지연시간을 계산하는 지연시간 계산수단을 구비해서 구성되어 있다.
또 청구항 2기재의 지연시간 계산방법은, MOS트랜지스터로 되어 있는 논리기능블록의 입력으로부터 출력에 이르는 신호전달 지연시간을 계산하는 방법으로 상기 논리기능블록의 입력부로부터 출력부까지의 레이아우트패턴을 포함하는 배치배선결과에 따라, 상기 논리기능블록의 출력측 배선부의 RC집중정수를 산출하는 스텝과, 상기 논리기능블록에 대응해서 입력슬루레이트의 함수인 적어도 하나의 지연파라미터인 선택지연파라미터를 추출하는 스텝과, 상기 배치배선결과에 따라, 상기 논리기능블록의 입력슬루레이트를 구하고, 상기 선택지연파라미터에 상기 입력슬루레이트를 넣어 맞추어 선택지연파라미터 결정치를 구하는 스텝과, 상기 RC집중정수의 용량성분 및 상기 선택지연파라미터 결정치에 따라, 소정의 인피던스 계산식으로부터 상기 논리기능블록의 출력인피던스를 산출하는 스텝과, 상기 RC집중정수 및 상기 출력인피던스에 따라 소정의 지연시간 계산식으로부터 상기 신호전파 지연시간을 계산하는 스텝을 구비해서 구성되어있다.
이 발명에서 출력인피던스 계산부는 RC집중정수의 용량성분 및 선택지연파라미터 결정치에 따라, 소정의 인피던스 계산식으로부터 논리기능블록의 출력인피던스를 구하고 있다. 그리고 상기 선택지연파라미터는 지연파라미터 결정수단에 의해, 논리기능블록의 입력슬루레이트에 따라 결정된다. 따라서, 논리기능블록의 출력인피던스는, 그 입력슬루레이트 및 출력용량성분에 따라 결정된 치료된다. 제1도는 이 발명의 한 실시예인 구성을 표시하는 블록도이다. 또 지연시간 계산장치라는 것은, 종래와 같이 제5도에 표시하는 바와 같이 매크로셀(21),(22)간에 있어서, 매크로셀(21)이 입력신호(S21)를 얻어 출력신호(S22)(매크로셀(22)의 입력(S22)을 출력할때까지의 신호전파 지연시간 DT를 구하는 정치이다. 매크로셀(21)을 CMOS인버터라 가정하고, 입력신호(S21)로 하고, 하강(Trailing edge)신호가 입력할때의 출력측 배선부의 RC모델의 등가회로는 제2도에 표시하는 것과 같이 된다. 동도면에서 RS가 매크로셀(21)의 출력인피던스, R가 매크로셀(21)의 출력측 배선부의 RC집중정수의 저항집중정수, C가 매크로셀(21)의 출력측 배선부의 RC집중정수의 용량 집중정수이다.
이 등가회로에 있어서 지연시간 DT는 용량집중정수 C의 충전과정에서 노드 N1로 부터 얻어지는 매크로셀(21)의 출력전압 VS가 임계치 전압(Threshold Voltage)에 같아질때까지의 시간으로 구할 수가 있다. 그래서 충전을 개시하고부터의 시간을 t, 매크로셀(21)의 전원전압을 E, 임계치 계수를 β라고 하면, 출력전압 VS는 하기와 같이 결정된다.
[수 1]
또, VS=β·E가 되는 시간 t를 지연시간 DT라 하면 고정지연 KO를 고려해서, 지연시간 DT는 하기와 같이 구할 수 있다.
[수 2]
한편, 지연파라미터 K1∼K3에 따른 상세지연 계산식을 [수 3]에 표시하는 바와 같이 모델화 할 수 있다.
또, K1∼K3는 슬루레이트 tr의 함수이다.
[수 3]
DT=K1+K2·Ck3
일반적으로, 매크로셀(21)의 출력인피던스 RS는 저항집중정수 R과의 의존관계는 무시할 수 있으므로, 수2에 있어서 R=0로 근사하게 되어도 관계없다. 그리고, R=0로 근사한 수 2와 수 3을 비교함으로써 고정지연항 K0=K1이 되는 동시에, 출력인피던스 RS는 하기와 같이 결정한다.
[수 4]
즉 매크로셀(21)의 출력인피던스 RS는 종래와 같이 매크로셀(21)의 종류마다의 고정치는 아니고 이 입력 슬루레이트 tr과 출력측 배선부의 용량집중정수 C에 의해 결정되는 값이 된다. 또 입력슬루레이트 tr은 MOS트랜지스터에 인가되는 게이트 전압과, 상관관계가 있고, 출력측 배선부의 용량집중정수 C는 MOS트랜지스터의 드레인 전압에 상관관계가 있기 때문에 출력인피던스 RS는 MOS트랜지스터의 게이트 전압 및 드레인 전압의 변화를 고려해서 계산된 정도가 높은 값이 된다.
이하 제5도를 참조해서, 제1도에서 표시한 지연시간 계산장치의 설명을 한다. RC집중정수계산부(11)는 레이아우트패턴 기억파일(12)로 부터, 매크로셀(21),(22)를 포함한 레이아우트패턴정보(D12)를 채취해 이 레이아우트패턴정보(D12)로부터 매크로셀(21),(22)간의 실배선정을 추출하고, 매크로셀(21),(22)간의 분포정수선로서 포착하고, 매크로셀(21),(22)간의 실배선장으로부터, 매크로셀(21)의 출력(핀)측 배선부의 RC집중정수로서 저항집중정수 R 및 용량집중정수 C를 산출한다.
지연파라미터 계산부(13)는 레이아우트패턴 기억파일(12)로부터, 레이아우트패턴정보(D12)를 채취, 매크로셀(21)의 종류를 인식하고, 지연파라미터 기억파일(14)에 기억된 지연파리미터정보(D14)로부터, 매크로셀(21)에 대응한 적어도 하나의 지연파라미터 함수 K(tr)(제2도에서 표시한 모델에서는 수 3의 K1∼K3에 상당)을 검색한다. 또 tr는 입력신호 S21의 슬루레이트이다.
또 지연파라미터 계산부(13)은, 레이아우트패턴정보(D12)로부터 매크로셀(21)의 입력측의 총용량을 산출하고, 이 총용량치에 따라 매크로셀(21)의 입력신호(S21)의 슬루레이트 tr(v/n3)를 계산하고 슬루레이트 tr에 따라, 검색한 지연파라미터 함수 K(tr)를 계산함으로써, 지연파라미터 K를 결정한다.
출력인피던스 계산부(15)는, RC집중정수계산부(11)로부터 얻은 용량집중정수 C와, 지연파라미터 계산부(13)로부터 얻은 고정지연항을 제거하는 지연파라미터 K에 따라, 수 4에서 표시한 바와 같은 계산식을 연산함으로써 매크로셀(21)의 출력인피던스 RS를 계산한다.
지연시간 계산부(16)는 RC집중정수계산부(11)로부터 얻은 용량집중정수 C 및 저항집중정수 R, 지연파라미터 계산부(13)로부터 얻은, 고정지연항에 상당하는 지연파라미터 K 및 출력인피던스 계산부(13)로부터 얻은 출력인피던스 RS에 따라, 수 2에서 표시한 바와 같은 계산식을 연산함으로써 매크로셀(11)의 입력으로부터 출력에 이르기까지의 지연시간 DT를 계산한다.
제3도는, 제1도에 표시한 지연시간 계산장치의 지연시간 계산동작을 표시하는 플로차트이다.
동도면을 참조해서, 스텝 S1에서 RC집중정수계산부(11)가 레이아우트패턴 기억파일(12)로부터 취한 레이아우트패턴정보(D12)로부터 매크로셀(21),(22)간의 실배선장에 따라, 매크로셀(21)의 출력측 배선부의 RC집중정수로서 저항집중정수 R 및 용량집중정수 C를 산출한다. 그리고, 스텝 S2에서 지연파라미터 계산부(13)가 레이아우트패턴 기억파일(12)로부터 레이아우트패턴정보(D12)를 채취하고, 매크로셀(21)의 종류를 인식하고, 매크로셀(21)에 대응한 적어도 하나의 지연파라미터 함수 K(tr)를, 지연파라미터 기억파일(14)에 기억된 지연파라미터정보(D14)로부터 검색한다.
또, 스텝 S3에서, 지연파라미터 계산부(13)는 레이아우트패턴정보(D12)로부터 매크로셀(21)의 입력측의 총용량을 산출해서 이 총용량치에 따라 매크로셀(21)의 입력신호(S21)의 슬루레이트 tr을 계산하고, 슬루레이트 tr에 따라 지연파라미터 함수 K(tr)을 계산함으로써, 지연파라미터 K를 결정한다.
그리고, 스텝 S4에서 출력인피던스 계산부(15)는, RC집중정수계산부(11)로부터 얻은 용량집중정수 C와, 지연파라미터 계산부(13)로부터 얻은 고정지연항이외의 지연파라미터 K에 따라, 수 4에서 표시하는 바와같은 계산식을 연산함으로써, 매크로셀(21)의 출력인피던스 RS를 계산한다.
그후, 스텝 S5에서 지연시간 계산부(6)는 RC집중정수계산부(11)로부터 얻은 용량집중정수 C 및 저항집중정수 R, 지연파라미터 계산부(13)로부터 얻은 고정지연항에 상당하는 지연파라미터 K 및 출력인피던스 계산부(13)로부터 얻은 출력인피던스 RS에 따라, 수 2에서 표시하는 바와 같은 계산식을 연산함으로써, 매크로셀(11)의 입력으로부터 출력에 이르기까지의 지연시간 DT를 계산한다.
이와 같이 지연시간 DT를 구할때, 이 지연시간 계산식의 중요한 파라미터가 되는 매크로셀(21)의 출력인피던스 RS를 MOS트랜지스터의 게이트 전압 및 드레인 전압에 각각 의존성이 있는 입력슬루레이트 및 출력배선용량에 따라, 정확히 구했기 때문에, 지연시간 DT의 정도를 종래의 것과 비교해 비약적으로 높일 수가 있다.
또, 고정지연항(수 3의 K3등)도 고정치가 아니고, 입력슬루레이트 tr에 따라 계산하도록 하였기 때문에 그만큼, 지연시간 DT의 정도가 향상한다. 또 지연파라미터 K 각각은 입력슬루레이트 tr에 따른 함수로 했기 때문에, 지연파라미터파일(14)에 기억해야할 용량은 종래에 비해서 그리 많이 증가하지 않는다. 또, 매크로셀(21)의 출력인피던스 RS를 구할때 사용하는 상세지연 계산식을 수 3에 표시한 것외에, 예를 들어, 하기의 수 5에 표시하는 바와 같이 모델화할 수도 있다. 또 K1'∼K4'는 슬루레이트 tr의 함수이다.
[수 5]
이때, R=0에서 근사한 수 2와 수 5를 비교함으로써, 고정 지연항 K0=K4'로 하는 동시에, 출력인피던스 RS를 하기와 같이 결정하게 된다.
[수 6]
또, 본 실시예에서는, 제2도에 표시하는 바와 같이, 매크로셀(21)의 RC집중정수를 편의적으로 R·C 1개씩으로 하였으나, 각각 두개 이상의 R·C에 의해 집중정수회로에 근사한 RC모델에도, 본 발명을 적용할 수가 있다.
이상 설명한 바와 같이, 청구항 1기재의 지연시간 계산장치에 의하면, 출력인피던스 계산부에 의해, RC집중정수의 용량성분 및 선택지연파라미터 결정치에 따라 소정의 출력인 인피던스 계산식에 의해 논리기능블록의 출력인피던스를 구하고 있다. 그리고 상기 선택지연파라미터는, 지연파라미터 결정수단에 의해, 논리기능블록의 입력슬루레이트에 따라 구할 수가 있다.
논리기능블록의 입력슬루레이트 및 출력측 배선부의 RC집중정수의 용량성분은 각각 MOS트랜지스터의 게이트 전압 및 드레인전압과 상관이 있기 때문에, 이 입력슬루레이트 및 용량성분에 따라 가변적으로 결정되는 논리기능블록의 출력인피던스는, MOS트랜지스터의 게이트 전압 및 드레인 전압에 대응한 정도 높은 치가 된다.
이 결과, 출력인피던스를 중요한 파라미터로한 지연시간 계산식에 의해 계산되는, 논리기능블록의 입력에서 출력까지의 지연시간의 정도는 향상하게 된다. 또, 청구항 2기재의 지연시간 계산방법에 의하면, 청구항 1기재의 지연시간 계산장치와 같게 해서, 논리기능블록의 출력인피던스를, MOS트랜지스터의 게이트 전압 및 드레인 전압의 변화에 대응해 정도 좋게 구함으로써 논리기능블록의 입력에서 출력까지의 지연시간을 정확히 계산할 수가 있다.

Claims (2)

  1. MOS트랜지스터로 된 논리기능블록의 입력으로부터 출력까지의 신호전파 지연시간을 계산하는 지연시간 계산장치로서 상기 논리기능블록의 입력부로부터 출력부에 이르기까지의 레이아우트패턴을 포함하는 배치배선결과를 부여하는 배치배선결과 부여수단과 각종의 논리기능블록에 대응해서 입력슬루레이트의 함수인 적어도 하나의 지연파라미터를 기억한 지연파라미터 기억수단과, 상기 배치배선결과에 따라, 상기 논리기능블록의 출력측 배선부의 RC집중정수를 산출하는 RC집중정수계산부와, 상기 논리기능블록에 대응한 지연파라미터를 선택지연파라미터로서, 상기 지연파라미터 기억수단으로부터 채취함과 동시에, 상기 배치배선결과에 따라, 상기 논리기능블록의 입력슬루레이트를 구하고, 이 입력슬루레이트에서의 이 선택지연파라미터의 값을 선택지연파라미터 결정치로 출력하는 지연파라미터 결정수단과, 상기 RC집중정수의 용량성분 및 상기 선택지연파라미터 결정치에 따라, 소정의 출력인피던스 계산식으로부터 상기 논리기능블록의 출력인피던스를 산출하는 출력인피던스 계산수단과, 상기 RC집중정수 및 상기 출력인피던스에 따라, 소정의 지연시간 계산식으로부터 상기 신호전파 지연시간을 계산하는 지연시간 계산수단을 구비한 지연시간 계산장치.
  2. MOS트랜지스터를 포함하는 논리기능블록의 입력으로부터 출력에 이르기까지의 신호전파 지연시간을 계산하는 지연시간 계산방법으로서, 상기 논리기능블록의 입력부로부터 출력부까지의 레이아우트패턴을 포함하는 배치배선결과에 따라, 상기 논리기능블록의 출력측 배선의 RC집중정수를 산출하는 스텝과, 상기 논리기능블록에 대응해서, 입력슬루레이트의 함수인 적어도 하나의 지연파라미터인 선택지연파라미터를 추출 하는 스텝과, 상기 배치배선결과에 따라, 상기 논리기능블록의 입력슬루레이트를 구하고, 상기 선택지연파라미터에 상기 입력슬루레이트를 맞추어, 선택지연파라미터 결정치를 구하는 스텝과, 상기 RC집중정수의 용량성분 및 상기 선택지연파라미터 결정치에 따라, 소정의 출력인피던스 계산식에 의해 상기 논리기능블록의 출력인피던스를 산출하는 스텝과, 상기 RC집중정수 및 상기 출력인피던스에 따라, 소정의 지연시간 계산식으로부터 상기 신호전파 지연시간을 계산하는 스텝을 구비한 지연시간 계산방법.
KR1019920014722A 1991-08-23 1992-08-14 지연시간 계산장치 및 지연시간 계산방법 KR960012657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-211785 1991-08-23
JP3211785A JP2854733B2 (ja) 1991-08-23 1991-08-23 遅延時間計算装置及び遅延時間計算方法

Publications (2)

Publication Number Publication Date
KR930004877A KR930004877A (ko) 1993-03-23
KR960012657B1 true KR960012657B1 (ko) 1996-09-23

Family

ID=16611567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014722A KR960012657B1 (ko) 1991-08-23 1992-08-14 지연시간 계산장치 및 지연시간 계산방법

Country Status (4)

Country Link
US (1) US5515291A (ko)
JP (1) JP2854733B2 (ko)
KR (1) KR960012657B1 (ko)
DE (1) DE4227251C2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207989B2 (ja) * 1993-12-21 2001-09-10 三菱電機株式会社 遅延時間計算装置
US5761076A (en) * 1994-04-19 1998-06-02 Hitachi, Ltd. Method for evaluating a driving characteristic of a device for a wiring, based upon lower order coefficients of series expansion form of complex admittance of the wiring
US5703798A (en) * 1995-04-25 1997-12-30 Mentor Graphics Corporation Switch level simulation employing dynamic short-circuit ratio
US6202195B1 (en) 1996-07-26 2001-03-13 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit layout method
JPH1049561A (ja) * 1996-08-07 1998-02-20 Mitsubishi Electric Corp 信号遅延計算方法
US5896300A (en) * 1996-08-30 1999-04-20 Avant| Corporation Methods, apparatus and computer program products for performing post-layout verification of microelectronic circuits by filtering timing error bounds for layout critical nets
JPH1092942A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体集積回路の最適化装置とその最適化方法
JP3938220B2 (ja) * 1996-11-29 2007-06-27 富士通株式会社 大規模集積回路装置の製造方法及び大規模集積回路装置
JP3925980B2 (ja) * 1997-03-04 2007-06-06 株式会社ルネサステクノロジ ゲート遅延計算装置およびゲート遅延計算方法
US6166576A (en) * 1998-09-02 2000-12-26 Micron Technology, Inc. Method and apparatus for controlling timing of digital components
US7082587B2 (en) * 2001-12-18 2006-07-25 Cadence Design Systems, Inc. Method of estimating path delays in an IC
WO2005101285A1 (en) * 2004-04-12 2005-10-27 University Of Florida Research Foundation, Inc. Time-mode analog computation circuits and methods
US7185298B2 (en) * 2004-12-17 2007-02-27 Lsi Logic Corporation Method of parasitic extraction from a previously calculated capacitance solution
CN103163449B (zh) * 2013-04-01 2016-04-06 河海大学常州校区 信号电路时延检测系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196475A (en) * 1976-09-02 1980-04-01 Genrad, Inc. Method of and apparatus for automatic measurement of impedance or other parameters with microprocessor calculation techniques
US4342089A (en) * 1976-09-02 1982-07-27 Genrad, Inc. Method of and apparatus for automatic measurement of circuit parameters with microprocessor calculation techniques
US4263651A (en) * 1979-05-21 1981-04-21 International Business Machines Corporation Method for determining the characteristics of a logic block graph diagram to provide an indication of path delays between the blocks
US4587480A (en) * 1982-06-17 1986-05-06 Storage Technology Partners Delay testing method for CMOS LSI and VLSI integrated circuits
JPS6050940A (ja) * 1983-08-31 1985-03-22 Toshiba Corp 半導体集積回路
US4698760A (en) * 1985-06-06 1987-10-06 International Business Machines Method of optimizing signal timing delays and power consumption in LSI circuits
JPH01163840A (ja) * 1987-12-21 1989-06-28 Nec Corp 遅延時間チエック方式
JP2550138B2 (ja) * 1988-03-18 1996-11-06 株式会社日立製作所 バイポーラトランジスタと電界効果トランジスタとを有する半導体集積回路装置
DE3910507A1 (de) * 1989-04-01 1990-10-04 Asea Brown Boveri Verfahren und vorrichtung zur pruefung des zeitlichen verhaltens von digitalen schaltkreisen
US5202841A (en) * 1989-07-14 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Layout pattern verification system
US5231588A (en) * 1989-08-15 1993-07-27 Advanced Micro Devices, Inc. Programmable gate array with logic cells having symmetrical input/output structures

Also Published As

Publication number Publication date
US5515291A (en) 1996-05-07
JPH0555384A (ja) 1993-03-05
KR930004877A (ko) 1993-03-23
DE4227251A1 (de) 1993-02-25
DE4227251C2 (de) 1998-08-27
JP2854733B2 (ja) 1999-02-03

Similar Documents

Publication Publication Date Title
KR960012657B1 (ko) 지연시간 계산장치 및 지연시간 계산방법
KR100510035B1 (ko) 핫캐리어열화추정방법
US6066177A (en) Method and apparatus for calculating delay for logic circuit and method of calculating delay data for delay library
US6675118B2 (en) System and method of determining the noise sensitivity characterization for an unknown circuit
US5345401A (en) Logic circuit simulator for verifying circuit operations having MOS transistors
US6634015B2 (en) Computer-readable storage media stored with a delay library for designing a semiconductor integrated circuit device
JPH0660139A (ja) Ｍｏｓトランジスタの論理機能ブロックの消費電力計算装置
US20120123745A1 (en) Adaptive Content-aware Aging Simulations
US6239607B1 (en) Simulation-based method for estimating leakage currents in defect-free integrated circuits
US7086019B2 (en) Systems and methods for determining activity factors of a circuit design
US6671862B1 (en) Method and apparatus for simplifying a circuit model
CN116227410A (zh) 电路仿真方法及设备
US20070006110A1 (en) Net list conversion method, net list conversion device, still-state leak current detection method, and still-state leak current detection device
JPH11328238A (ja) 多電源集積回路の評価装置及び多電源集積回路の評価方法
US6629295B1 (en) Design automation method and device
Millman et al. Special applications of the voting model for bridging faults
US7127385B2 (en) Delay time estimation method and recording medium storing estimation program
Konuk et al. Charge-based fault simulation for CMOS network breaks
US6204698B1 (en) Robust low voltage swing sense amplifier
JP3296320B2 (ja) ゲート遅延計算装置、及びゲート遅延計算プログラムを記録した記録媒体
US20230367937A1 (en) System and Method for Generating Device Model Parameter
US7134107B1 (en) System and method for determining detail of analysis in a circuit design
US20020112215A1 (en) Method and system for finding static NAND and NOR gates within a circuit and identifying the constituent FETs each gate
Teng et al. iRULE: Fast hot-carrier reliability diagnosis using macro-models
CN116882356B (zh) 一种版图布局中高压电平转换影响低压信号的预测方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070906

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee