JP2016096246A5 - フレキシブルプリント配線板のソルダーレジスト形成方法、及びプリント配線板 - Google Patents

フレキシブルプリント配線板のソルダーレジスト形成方法、及びプリント配線板 Download PDF

Info

Publication number
JP2016096246A5
JP2016096246A5 JP2014231564A JP2014231564A JP2016096246A5 JP 2016096246 A5 JP2016096246 A5 JP 2016096246A5 JP 2014231564 A JP2014231564 A JP 2014231564A JP 2014231564 A JP2014231564 A JP 2014231564A JP 2016096246 A5 JP2016096246 A5 JP 2016096246A5
Authority
JP
Japan
Prior art keywords
substrate
solder resist
wiring board
printed wiring
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2014231564A
Other languages
English (en)
Other versions
JP2016096246A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2014231564A priority Critical patent/JP2016096246A/ja
Priority claimed from JP2014231564A external-priority patent/JP2016096246A/ja
Priority to US14/842,283 priority patent/US20160143150A1/en
Publication of JP2016096246A publication Critical patent/JP2016096246A/ja
Publication of JP2016096246A5 publication Critical patent/JP2016096246A5/ja
Abandoned legal-status Critical Current

Links

Description

本発明の実施形態は、プリント配線板のソルダーレジスト、及びプリント配線板に関する。
本発明は、製造性の向上を図ることができるソルダーレジスト形成方法、及びプリント配線板を提供することを目的とする。
実施形態によれば、フレキシブルプリント配線板のソルダーレジスト形成方法は、パッドが設けられた基板の表面に、前記パッドの少なくとも中央部を避けるように部分的にソルダーレジスト材料をインクジェット方式で塗布し、前記インクジェット方式により前記ソルダーレジスト材料の塗布量を位置によって変え、前記ソルダーレジスト材料を硬化させることを含む。

Claims (7)

  1. パッドが設けられた基板の表面に、前記パッドの少なくとも中央部を避けるように部分的にソルダーレジスト材料をインクジェット方式で塗布し、前記インクジェット方式により前記ソルダーレジスト材料の塗布量を位置によって変え、
    前記ソルダーレジスト材料を硬化させる
    ことを含むフレキシブルプリント配線板のソルダーレジスト形成方法。
  2. 前記基板の表面は検出マークを含み、
    前記検出マークに基づいて前記ソルダーレジスト材料の塗布位置を調整する
    請求項1に記載のフレキシブルプリント配線板のソルダーレジスト形成方法。
  3. 基板と、
    前記基板に設けられた表層パターンと、
    前記基板の厚さ方向で前記表層パターンに重ならない領域に設けられる第1部分と、前記基板の厚さ方向で前記表層パターンと重なる領域に設けられる第2部分とを含むソルダーレジストとを具備し、
    前記第1部分の厚さは、前記表層パターンの厚さ分、前記第2部分の厚さよりも厚いことを特徴とするプリント配線板。
  4. 基板と、
    前記基板に設けられ、第1配線と、前記第1配線よりも高速な信号が流れる第2配線とを含む表層パターンと、
    前記第1配線とその周囲を覆う第1部分と、前記第2配線とその周囲を覆う第2部分とを含むソルダーレジストとを具備し、
    前記第2部分の厚さは、前記第1部分の厚さよりも薄いことを特徴とするプリント配線板。
  5. 基板と、
    前記基板に設けられ、第1配線と、前記第1配線よりも高速な信号が流れる第2配線とを含む表層パターンと、
    前記第1配線とその周囲を覆う第1部分と、前記第2配線とその周囲を覆う第2部分とを含むソルダーレジストとを具備し、
    前記第2部分は、前記第1部分よりも誘電率が低い材料で形成されることを特徴とするプリント配線板。
  6. 基板と、
    前記基板に設けられるパッドと、
    前記パッドの少なくとも中央部を避けるように塗布され前記パッドの周囲に形成される第1部分と、前記第1部分の外側に形成される第2部分とを含むソルダーレジストとを具備し、
    前記第2部分は、前記第1部分と比べて光の反射率が低いことを特徴とするプリント配線板。
  7. 基板と、
    前記基板に設けられるパッドと、
    前記パッドの少なくとも中央部を避けるように塗布され、前記パッドの周囲を囲む枠状の凸部が設けられているソルダーレジストと
    を具備するプリント配線板。
JP2014231564A 2014-11-14 2014-11-14 フレキシブルプリント配線板のソルダーレジスト形成方法 Abandoned JP2016096246A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014231564A JP2016096246A (ja) 2014-11-14 2014-11-14 フレキシブルプリント配線板のソルダーレジスト形成方法
US14/842,283 US20160143150A1 (en) 2014-11-14 2015-09-01 Method of manufacturing a flexible printed circuit board including a solder resist layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014231564A JP2016096246A (ja) 2014-11-14 2014-11-14 フレキシブルプリント配線板のソルダーレジスト形成方法

Publications (2)

Publication Number Publication Date
JP2016096246A JP2016096246A (ja) 2016-05-26
JP2016096246A5 true JP2016096246A5 (ja) 2017-05-18

Family

ID=55963038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014231564A Abandoned JP2016096246A (ja) 2014-11-14 2014-11-14 フレキシブルプリント配線板のソルダーレジスト形成方法

Country Status (2)

Country Link
US (1) US20160143150A1 (ja)
JP (1) JP2016096246A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012702A (ja) * 2014-06-30 2016-01-21 ファナック株式会社 ソルダコートの濡れ性と耐食性を両立させたプリント基板およびその製造方法
CN106550531A (zh) * 2015-09-17 2017-03-29 鸿富锦精密工业(武汉)有限公司 电路板
DE102017121726A1 (de) * 2017-09-19 2019-03-21 FELA GmbH Leiterplatte mit Lötstoppschicht und Verfahren zur mindestens abschnittsweisen Beschichtung einer Leiterplatte mit einer Lötstoppschicht
DE102019116103B4 (de) * 2019-06-13 2021-04-22 Notion Systems GmbH Verfahren zum Beschriften einer Leiterplatte durch Erzeugen von Schattierungen in einer funktionalen Lackschicht
JP7474630B2 (ja) 2020-03-31 2024-04-25 太陽ホールディングス株式会社 硬化性組成物およびその硬化物
CN115415622B (zh) * 2022-07-29 2024-02-02 广州广合科技股份有限公司 一种用于mini LED的PCB直显板的制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060087031A1 (en) * 2004-10-25 2006-04-27 Fujifilm Electronic Imaging Ltd. Assembly and method
JP5461356B2 (ja) * 2010-09-30 2014-04-02 京セラSlcテクノロジー株式会社 配線基板

Similar Documents

Publication Publication Date Title
JP2016096246A5 (ja) フレキシブルプリント配線板のソルダーレジスト形成方法、及びプリント配線板
WO2016058477A3 (zh) 一种防伪膜、防伪膜的制作工艺及覆膜工艺
JP2014179457A5 (ja)
CN105609532B (zh) 阵列基板及其制作方法、显示面板
JP2016031499A5 (ja)
JP2010219210A5 (ja) 半導体装置
PH12017501647A1 (en) Optical element having a coating for enhanced visibility of a mark and method for making the optical element
JP2013153069A5 (ja)
JP2016009118A5 (ja)
JP2013525918A5 (ja)
JP2017520915A5 (ja)
IN2015DN03284A (ja)
JP2015103490A5 (ja)
JP2013098566A5 (ja)
JP2015012034A5 (ja)
JP2007208200A5 (ja)
JP2015153816A5 (ja)
JP2013093386A5 (ja)
TN2020000113A1 (en) Printed and coated release foil
WO2012087072A3 (ko) 인쇄회로기판 및 이의 제조 방법
WO2021101125A3 (ko) 유연한 기판의 3차원 구조물 기반의 신경전극 및 이의 제조 방법
JP2015195272A5 (ja)
JP2020038758A5 (ja)
WO2014037450A3 (en) Card with marbled visual effect and associated manufacturing process.
JP2014154580A5 (ja)