JP2016092724A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016092724A5 JP2016092724A5 JP2014228021A JP2014228021A JP2016092724A5 JP 2016092724 A5 JP2016092724 A5 JP 2016092724A5 JP 2014228021 A JP2014228021 A JP 2014228021A JP 2014228021 A JP2014228021 A JP 2014228021A JP 2016092724 A5 JP2016092724 A5 JP 2016092724A5
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- skew
- output
- clock
- skew adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 description 41
- OMFHQUCUWSMFOJ-FMONCPFKSA-N COMP protocol Chemical compound ClCCN(CCCl)P1(=O)NCCCO1.O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1.C=1N=C2N=C(N)N=C(N)C2=NC=1CN(C)C1=CC=C(C(=O)N[C@@H](CCC(O)=O)C(O)=O)C=C1.C([C@H](C[C@]1(C(=O)OC)C=2C(=C3C([C@]45[C@H]([C@@]([C@H](OC(C)=O)[C@]6(CC)C=CCN([C@H]56)CC4)(O)C(=O)OC)N3C=O)=CC=2)OC)C[C@@](C2)(O)CC)N2CCC2=C1NC1=CC=CC=C21 OMFHQUCUWSMFOJ-FMONCPFKSA-N 0.000 description 39
- 101710004053 CWINV2 Proteins 0.000 description 35
- 101700082630 INV1 Proteins 0.000 description 32
- 101710018955 CIN7 Proteins 0.000 description 31
- 101710004056 CWINV1 Proteins 0.000 description 31
- 239000004065 semiconductor Substances 0.000 description 14
- 238000000034 method Methods 0.000 description 12
- 230000003111 delayed Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000003334 potential Effects 0.000 description 6
- 230000000875 corresponding Effects 0.000 description 5
- 230000001629 suppression Effects 0.000 description 4
- 230000001174 ascending Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003287 optical Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Description
本発明は、スキュー調整回路及びスキュー調整方法に関し、特に多相クロック信号のスキューを調整するためのスキュー調整回路及びスキュー調整方法に関する。
従来より、高速伝送路を有する半導体集積回路において、多相クロックは、単相クロックと比較して、クロックスキュー(半導体集積回路の各ノードへのクロックの到達タイミングのずれ。タイミングスキューと呼ばれることもある。以下、「スキュー」という。)の精緻な調整が可能であることから、広く使用されている。したがって、多相クロックが高速伝送路を有する半導体集積回路において担う役割は重要である。
多相クロックを使用する半導体集積回路において、典型的には、送信装置で多相クロックを生成し、該多相クロックを受信装置に送信する方式と、送信装置から送信される単相クロックに基づいて受信装置で多相クロックを生成する方式とが存在する。前者の方式では、高速伝送路を介して受信装置に到達した多相クロックの間で発生するスキューを調整する必要がある。一方、後者の方式では、単相クロックの周波数が多相クロックの周波数の逓倍の周波数を用いる必要がある。従来、前者の方式では、受信装置に到達した多相クロックの間で発生するスキューを調整することの難度が高いことから、後者の方式が一般に使用されてきた。
例えば、下記特許文献1に開示される位相調整回路は、受信信号を受ける識別再生回路及び遅延微分回路と、遅延微分回路の出力を受けるタイミング抽出フィルタと、タイミング抽出フィルタの出力するクロック信号の位相を調整する位相可変回路とを備え、位相可変回路の出力するクロック信号に従って識別再生回路がデータ信号をラッチするように構成された光受信回路においてクロック信号の位相を調整するために使用される位相調整回路を開示する。該位相調整回路は、識別再生回路の入力信号及び出力信号の位相差を検出する第1排他的論理和回路と、遅延微分回路の出力及び第1排他的論理和回路の出力を受ける第2排他的論理和回路と、ローパスフィルタを介して第2排他的論理和回路の出力を受ける比較器とをさらに備え、比較器が所定の参照信号を参照して出力する信号を位相可変回路の制御信号として用いるように構成されることを特徴とする。
また、例えば、下記特許文献2に開示されるスキュー調整回路は、排他的論理和を使用してクロックのスキューを調整するスキュー調整回路を開示する。該スキュー調整回路は、第1クロック信号を遅延するための第1遅延回路と、前記第1クロック信号とは位相が異なる第2クロック信号を遅延するための第2遅延回路と、前記第1クロック信号と上記第2クロック信号との中間の位相とされる第3クロック信号を遅延するための第3遅延回路と、前記第1遅延回路の出力及び前記第3遅延回路の出力の排他的論理和を得る第1論理ゲートと、前記第2遅延回路の出力及び前記第3遅延回路の出力の排他的論理和を得る第2論理ゲートと、前記第1論理ゲートの出力及び前記第2論理ゲートの出力の差分に基づいて前記第3遅延回路における遅延時間を調整するためのフィードバック電圧を前記第3遅延回路に供給するフィードバック経路と、を有する。
さらに、例えば、下記特許文献3に開示される位相差平滑化装置は、多相クロックの位相誤差を低減する位相差平滑化装置を開示する。該位相差平滑化装置は、入力多相クロックのうち所望の位相関係にある複数のクロックを入力して各クロックの位相に所望の重み付けをする重み付け手段と、前記重み付けされたクロックを加算する加算手段と、を有する位相フィルタ回路を前記多相クロックの位相数と同数備え、前記位相フィルタ回路から出力されたクロックを出力多相クロックとして出力する。
昨今のさらなるクロックの高速化に伴い、半導体集積回路は、非常に高速(例えば5GHz以上)で動作することが求められている。したがって、非常に高速で動作する半導体集積回路では、多相クロックの周波数の逓倍の周波数を有する単相クロックを制御することが困難になってきている。
一方、特許文献1及び特許文献2に開示される従前の回路は、多相クロック間のスキュー(位相差)を検出するための回路に排他的論理和ゲートを使用していた。排他的論理和ゲートは、2入力の場合、2つの入力信号の状態が状態“1”及び“0”となるタイミングと、状態“0”及び“1”となるタイミングとの2つのタイミングで状態“1”を出力する。排他的論理和ゲートは、自身の特性ばらつきなどを原因として、該2つのタイミングのうち一方又は両方のタイミングについてずれたタイミングで状態“1”を出力する場合がある。かかる場合、ローパスフィルタの出力の電位は、2つの入力信号のスキューが実際には所望のスキューでないにも関わらず所望の電位となってしまう。かかる問題は、半導体集積回路が非常に高速で動作しない従来では、無視できる程度のものであったが、非常に高速で動作する半導体集積回路においては無視できない課題である。
また、非常に高速で動作する半導体集積回路において、スキューを検出するための回路自身の特性ばらつきも無視できなくなってきている。したがって、このような回路には、自身の特性のばらつきを校正することによって、該特性ばらつきを抑制するための校正機能が求められている。特許文献1及び特許文献2に開示される従前の回路は、多相クロックの間のスキューを検出するための回路に排他的論理和ゲートを使用しており、また、特許文献3に開示される従前の回路は、該回路そのものの特性ばらつきの抑制を何ら考慮していないため、高精度で多相クロックの間のスキューを調整することができないという課題を有していた。
そこで、本発明は、非常に高速で動作する半導体集積回路において、多相クロックの間のスキューを高精度で調整することができるスキュー調整回路及びスキュー調整方法を提供することを目的とする。
また、本発明は、自己校正機能を備える多相クロックの間のスキューを高精度で調整することができるスキュー調整回路及びスキュー調整方法を提供することを目的とする。
上記課題を解決するための本発明は、以下の技術的特徴乃至は発明特定事項を含んで構成される。
すなわち、ある観点に従う本発明は、所定の位相制御信号に基づいて、第1の入力クロックの位相を調整し、該調整された第1の入力クロックを出力クロックとして出力する位相調整回路と、入力される信号間の論理積を演算する論理積回路と、前記論理積回路による演算の結果に基づいて、所定の電圧信号を生成する積分回路と、前記所定の電圧信号の電位と所定の参照電圧信号の電位とを比較する比較回路と、前記比較回路による比較の結果に基づいて、前記所定の位相制御信号を生成する位相調整量制御回路と、前記論理積回路に入力すべき信号を選択するための制御を行う制御回路と、を備え、前記制御回路は、第1のモードにおいて、前記出力クロック及び第2の入力クロックが選択されるように制御を行う、スキュー調整回路である。
ここで、前記スキュー調整回路は、前記比較の結果に基づいて、前記所定の参照電圧信号を生成する電圧制御回路をさらに備え、前記制御回路は、第2のモードにおいて、前記第1の入力クロックが選択されるように制御を行い、前記電圧制御回路は、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きいことを示す場合に、前記所定の参照電圧信号の電位を所定の値だけ上昇させ、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくないことを示す場合に、前記所定の参照電圧信号の電位を保持するように制御を行っても良い。
また、前記位相調整量制御回路は、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きいことを示す場合、前記所定の位相制御信号の電位を所定の値だけ上昇させ、前記比較の結果が、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくないことを示す場合、前記所定の位相制御信号の電位を保持するように制御を行っても良い。
さらに、別の観点に従う本発明は、互いに所定の位相差を有する多相クロック間のスキューをそれぞれ調整する複数のスキュー調整回路を備える多相スキュー調整回路であって、前記複数のスキュー調整回路のそれぞれは、第1の入力端子と、第2の入力端子と、出力端子と、所定の比較信号に基づいて、前記第1の入力端子に入力される第1の入力クロックの位相を調整し、該調整された第1の入力クロックを出力クロックとして前記出力端子から出力する位相調整回路と、前記出力クロックと前記第2の入力端子に入力される第2の入力クロックとの論理積を演算する論理積回路と、前記論理積回路による演算の結果に基づいて、所定の電圧信号を生成する積分回路と、前記所定の電圧信号の電位と所定の参照電圧信号の電位とを比較する比較回路と、前記比較回路による比較の結果に基づいて、前記所定の位相制御信号を生成する位相調整量制御回路と、を備え、一の前記スキュー調整回路は、該第1の入力端子で、前段の前記スキュー調整回路の該第1の入力端子に入力される第1の入力クロックに対して所定の位相差を有する第1の入力クロックを受けるとともに、該第2の入力端子で、後段の前記スキュー調整回路の該出力端子から出力される前記出力クロックを受けるように構成される、多相スキュー調整回路である。
ここで、前記複数のスキュー調整回路における最後段の前記スキュー調整回路は、該第2の入力端子で、最前段の前記スキュー調整回路の該出力端子から出力される前記出力クロックを受けるように構成されても良い。
さらに、別の観点に従う本発明は、互いに所定の位相差を有する多相クロック間のスキューをそれぞれ調整する複数のスキュー調整回路を備える多相スキュー調整回路であって、前記複数のスキュー調整回路のそれぞれは、第1の入力端子と、第2の入力端子と、出力端子と、所定の比較信号に基づいて、前記第1の入力端子に入力される第1の入力クロックの位相を調整し、該調整された第1の入力クロックを出力クロックとして前記出力端子から出力する位相調整回路と、前記出力クロックと前記第2の入力端子に入力される第2の入力クロックとの論理積を演算する論理積回路と、前記論理積回路による演算の結果に基づいて、所定の電圧信号を生成する積分回路と、前記所定の電圧信号の電位と所定の参照電圧信号の電位とを比較する比較回路と、前記比較回路による比較の結果に基づいて、前記所定の位相制御信号を生成する制御回路と、を備え、一の前記スキュー調整回路は、該第1の入力端子で、前段の前記スキュー調整回路の該第1の入力端子に入力される第1の入力クロックに対して所定の位相差を有する第1の入力クロックを受けるとともに、該第2の入力端子で、前段の前記スキュー調整回路の該出力端子から出力される前記出力クロックを受ける、多相スキュー調整回路である。
ここで、前記多相スキュー調整回路は、前記一のスキュー調整回路における最前段の前記スキュー調整回路の該第2の入力端子に所望の電位が入力されるように構成されても良い。
さらに、別の観点に従う本発明は、多段に接続された複数のスキュー調整回路を備える多相スキュー調整回路における多相クロックのスキューを調整する方法であって、スキューの調整を行うスキュー調整回路から出力される出力クロックと、該スキュー調整回路に入力される他のスキュー調整回路からの出力クロックとの間のスキューを調整するスキュー調整ステップを含み、前記スキュー調整ステップは、最後段のスキュー調整回路から出力される出力クロックと、最前段のスキュー調整回路から出力され前記最後段のスキュー調整回路に入力される出力クロックとの間のスキューを調整する第1の調整ステップと、一のスキュー調整回路から出力される出力クロックと、前記一のスキュー調整回路の後段のスキュー調整回路から出力され前記一のスキュー調整回路に入力される出力クロックとの間のスキューを調整する第2の調整ステップと、を含み、前記最後段の前段のスキュー調整回路から降順に前記第2の調整ステップを繰り返す、多相クロックのスキューを調整する方法である。
ここで、前記複数のスキュー調整回路のそれぞれが、所定の位相制御信号を校正するための校正ステップをさらに含み、前記校正ステップは、所定の参照電圧信号の電位を初期値に設定することと、外部から入力される第1の入力クロックに基づく所定の電圧信号の電位と前記所定の参照電圧信号の電位とを比較することと、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きい場合、前記所定の参照電圧信号の電位を所定の値だけ上昇させることと、を含み、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくなくなるまで、前記比較すること及び前記上昇させることを繰り返し、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくなくなった場合に、前記所定の参照電圧信号の電位を保持しても良い。
また、前記スキュー調整ステップは、スキューの調整を行うスキュー調整回路が出力する前記出力クロックの位相を初期値に設定することと、前記スキューの調整を行うスキュー調整回路が出力する出力クロック及び前記スキューの調整を行うスキュー調整回路に入力される出力クロックの間の位相差を検出することと、検出した前記位相差に基づく所定の電圧信号の電位と、所定の参照電圧信号の電位とを比較することと、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きい場合、前記一のスキュー調整回路が出力する出力クロックの位相を所定の値だけ変更することと、を含み、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくなくなるまで、前記位相差を検出することと、前記比較することと、前記変更することと、を繰り返し、前記比較の結果、前記所定の電圧信号の電位が前記所定の参照電圧信号の電位よりも大きくない場合、前記スキューの調整を行うスキュー調整回路が出力する出力クロックの位相を保持しても良い。
さらに別の観点に従う本発明は、多段に接続された複数のスキュー調整回路を備える多相スキュー調整回路における多相クロックのスキューを調整する方法であって、一のスキュー調整回路から出力される出力クロックと、前記一のスキュー調整回路の前段のスキュー調整回路から出力され前記一のスキュー調整回路に入力される出力クロックとの間のスキューを調整するステップを含み、最前段の後段のスキュー調整回路から昇順に前記ステップを繰り返す、多相クロックのスキューを調整する方法である。
本発明によれば、スキュー調整回路は、非常に高速で動作する半導体集積回路において、高精度で多相クロックの間のスキューを調整することができるようになる。
また、本発明によれば、スキュー調整回路は自己校正機能を備えることによって自身の特性ばらつきを校正することで、該特性ばらつきを抑制することができ、したがって、多相クロックの間のスキューを高精度で調整することができるようになる。
本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。
次に、本発明の実施の形態について、図面を参照しつつ説明する。
図1Aは、本発明の一実施形態に係る受信装置の概略構成の一例を示す図である。同図に示すように、本実施形態に係る受信装置1は、例えば、多相スキュー調整回路10と、制御回路20とを含んで構成される。
多相スキュー調整回路10は、多相入力クロックINを受け、基準クロックCLKに基づいて、該多相入力クロックINの間に発生するスキューに対して、制御回路20から出力される制御信号CNTに従う調整を行い、該調整の結果を多相出力クロックOUTとして外部に出力する。多相スキュー調整回路10は、例えば、複数のスキュー調整回路11(x)を含んで構成される(xは、スキュー調整回路11を識別するための数である。)。本例では、4つのスキュー調整回路11(1)乃至11(4)が示されている。なお、以下では、複数のスキュー調整回路11(x)を特に区別する必要がないときは、スキュー調整回路11と表記することもある。
より具体的には、多相スキュー調整回路10において、スキュー調整回路11(x)(ただし、x≠1、x≠2)は、入力クロックIN(x)を入力端子i1で受けるとともに、次段のスキュー調整回路11(x+1)において位相が調整された出力クロックOUT(x+1)を入力端子i2で受け、制御回路20から出力される基準クロックCLKに基づいて、該2つのクロックの間のスキューに対して制御回路20から出力される制御信号CNTに従う調整を行い、出力クロックOUT(x)として該クロックを出力端子oから外部及び前段のスキュー調整回路11(x−1)の入力端子i2に出力する。
また、スキュー調整回路11(2)は、入力クロックIN(2)を入力端子i1で受けるとともに、次段のスキュー調整回路11(3)において位相が調整された出力クロックOUT(3)を入力端子i2で受け、制御回路20から出力される基準クロックCLKに基づいて、該2つのクロックの間のスキューに対して制御回路20から出力される制御信号CNTに従う調整を行い、出力クロックOUT(2)として該クロックを出力端子oから外部に出力する。
また、最後段のスキュー調整回路11(x_max)(x_maxは、スキュー調整回路11の総数とする。)は、入力クロックIN(x_max)を入力端子i1で受け、最前段のスキュー調整回路11(1)から出力される出力クロックOUT(1)を入力端子i2で受け、制御回路20から出力される基準クロックCLKに基づいて、該2つのクロックの間のスキューに対して制御回路20から出力される制御信号CNTに従う調整を行い、出力クロックOUT(x_max)として該クロックを出力端子oから外部及びスキュー調整回路11(x_max−1)の入力端子i2に出力する。また、最前段のスキュー調整回路11(1)の入力端子i2には、基準クロックCLKに対する自己校正を行うのみで、スキュー調整回路11間のスキュー調整は行わないため、接地線GNDの電位が入力される。
なお、本実施形態では、多相スキュー調整回路10は、4つのスキュー調整回路11(1)乃至11(4)を含んで構成されるが、これに限られるものではなく、任意の数のスキュー調整回路11から構成されるものであって良い。また、本実施形態においては、最前段のスキュー調整回路11(1)の入力端子i2には、接地線GNDの電位が入力されるが、これに限られるものではなく、所望の電位が入力されても良い。
制御回路20は、多相スキュー調整回路10の各スキュー調整回路11の制御を行う。制御回路20は、各スキュー調整回路11の動作モード(例えば、通常動作モード、自己校正モード、及びスキュー調整モード)を示す制御信号CNTと、スキュー調整回路11の各構成要素が動作する際の基準となる基準クロックCLKとを多相スキュー調整回路10の各スキュー調整回路11に出力する。
具体的には、制御回路20は、まず、制御信号CNTによって、各スキュー調整回路11を自己校正モードに設定する。スキュー調整回路11は、自己校正モードを示す制御信号CNTに従って、自身の特性ばらつきを校正する。次に、制御回路20は、制御信号CNTによってスキュー調整回路11(2)乃至11(x_max)を最後段から降順となるように順番にスキュー調整モードに設定する。これにより、スキュー調整回路11(x_max)は、スキュー調整モードを示す制御信号CNTに従って、入力クロックIN(x_max)及びスキュー調整回路11(1)の出力クロックOUT(1)の間のスキューを調整し、該調整の結果を設定として記憶する。かかる調整が終了した後に、スキュー調整回路11(x_max−1)は、スキュー調整モードを示す制御信号CNTに従って、入力クロックIN(x_max−1)及びスキュー調整回路11(x_max)の出力クロックOUT(x_max)の間のスキューを調整し、該調整の結果を設定として記憶する。以降、同様にスキュー調整回路11(x_max−2)によって、入力クロックIN(x_max−2)及び出力クロックOUT(x_max−1)の間のスキューを調整し、該調整の結果を設定として記憶する。最後に、制御回路20は、通常動作モードを示す制御信号CNTによって、各スキュー調整回路11を通常動作モードに設定する。各スキュー調整回路11は、通常動作モードを示す制御信号CNTに従って、スキュー調整モードで記憶した設定で入力クロックINに対してスキューの調整を行い、出力クロックOUTを外部に出力する。なお、制御回路20が多相スキュー調整回路10を制御する方法の詳細に関しては後述する。
以上のように構成される受信装置1は、多相入力クロックINを受け、該多相入力クロックINの間に発生するスキューに対して制御回路20から出力される制御信号CNTに従う調整を行い、該スキューの調整を行ったクロックを多相出力クロックOUTとして出力する。これにより、受信装置1は、多相クロックINの間に発生するスキューを調整する。
図1Bは、本発明の一実施形態に係る受信装置の概略構成の他の例を示す図である。同図に示すように、本実施形態に係る受信装置1’は、多相スキュー調整回路10’における複数のスキュー調整回路11の接続関係が、図1Aに示したものと異なっており、これに応じて、以下に述べるように、制御回路20の制御も異なっている。
すなわち、多相スキュー調整回路10’において、スキュー調整回路11(x)(ただし、x≠1)は、入力クロックIN(x)を入力端子i1で受けるとともに、スキュー調整回路11(x−1)において位相が調整された出力クロックOUT(x−1)を入力端子i2で受け、制御回路20から出力される基準クロックCLKに基づいて、該2つのクロックの間のスキューに対して制御回路20から出力される制御信号CNTに従う調整を行い、出力クロックOUT(x)として該クロックを出力端子oから外部及びスキュー調整回路11(x+1)の入力端子i2に出力する。また、最前段のスキュー調整回路11(1)の入力端子i2には多相スキュー調整回路10と同様に接地線GNDの電位が入力される。
制御回路20は、上述したように、まず制御信号CNTによって、各スキュー調整回路11を自己校正モードに設定する。スキュー調整回路11は、自己校正モードを示す制御信号CNTに従って、自身の特性ばらつきを校正する。次に、制御回路20は、制御信号CNTによってスキュー調整回路11(2)乃至11(x_max)を2段目から昇順となるように順番にスキュー調整モードに設定する。スキュー調整回路11(2)は、スキュー調整モードを示す制御信号CNTに従って、入力クロックIN(2)及びスキュー調整回路11(1)の出力クロックOUT(1)の間のスキューを調整し、該調整の結果を設定として記憶する。かかる調整が終了した後に、スキュー調整回路11(3)は、スキュー調整モードを示す制御信号CNTに従って、入力クロックIN(3)及びスキュー調整回路11(2)の出力クロックOUT(2)の間のスキューを調整し、該調整の結果を設定として記憶する。以降、同様にスキュー調整回路11(x_max)によって、入力クロックIN(x_max)及び出力クロックOUT(x_max−1)の間のスキューを調整し、該調整の結果を設定として記憶する。最後に、上述したように、制御回路20は、制御信号CNTによって、各スキュー調整回路11を通常動作モードに設定する。各スキュー調整回路11は、通常動作モードを示す制御信号CNTに従って、スキュー調整モードで記憶した設定で入力クロックINに対してスキューの調整を行い、出力クロックOUTを外部に出力する。
以上のように構成される受信装置1’もまた、多相入力クロックINの間に発生するスキューを調整し、多相出力クロックOUTとして出力することができる。
図2は、本発明の一実施形態に係る多相スキュー調整回路におけるスキュー調整回路の一例を示す図である。同図に示すように、本実施形態に係るスキュー調整回路11(x)(ただし、x≠1)は、位相調整回路111と、容量素子C1と、論理否定回路INV2と、スキュー検出回路112とを含んで構成される。なお、ここでは、図1Aに示した多相スキュー調整回路10を前提に説明するが、当業者であれば、図1Bに示した多相スキュー調整回路10’にも同様に適用できることを理解すべきである。
位相調整回路111は、スキュー調整回路11(x)の入力端子i1に入力される入力クロックIN(x)に対して、スキュー検出回路112から出力される比較信号COMP_Oに従い電流源I1及びI2の電流値を制御することによって、その波形を調整することによって位相を調整し、該位相を調整したクロックをなまりクロックBLUNTとして論理否定回路INV2に出力する。また、位相調整回路111は、比較信号COMP_Oに従う電圧によって、なまりクロックBLUNTの電位が論理否定回路INV2のスレッショルドレベルに達する前に入力クロックIN(x)の次の周期が到来することにより発生する波形崩れを防ぐために、1周期毎に一定時間が経過した時に強制的に信号の状態を遷移させるための構成要素を有する。かかる位相調整回路111は、例えば、論理否定回路INV1と、電流源I1及びI2と、遅延回路1111と、スイッチSW1及びSW2と、電流制御回路1112とを含んで構成される。
論理否定回路INV1は、例えば、インバータ回路である。論理否定回路INV1は、入力クロックIN(x)に対して、スイッチSW1及びSW2と、電流源I1及びI2とに従って位相の調整を行い、該位相を調整したクロックをなまりクロックBLUNTとして論理否定回路INV2に出力する。具体的には、論理否定回路INV1は、スキュー調整回路11(x)の入力端子i1に入力される入力クロックIN(x)に対して、遅延回路1111によってそのオン/オフが制御されるスイッチSW1及びSW2と、電流制御回路1112によってその電流値が制御される電流源I1及びI2とに従って、位相を調整し、該位相を調整したクロックをなまりクロックBLUNTとして論理否定回路INV2に出力する。本例では、論理否定回路INV1は、その入力端子はスキュー調整回路11(x)の入力端子i1に接続され、その出力端子は、論理否定回路INV2の入力端子に接続され、その電源端子は、スイッチSW1の一端と電流源I1の一端とに接続され、その接地端子は、スイッチSW2の一端と電流源I2の一端とに接続される。
電流源I1は、例えば、カレントミラー回路である。電流源I1は、電流制御回路1112から出力される位相制御信号DBITに従って電流値を調整し、該電流値を調整した電流を論理否定回路INV1の電源端子に供給する。これにより、電流源I1は、電流制御回路1112によって制御される電圧値に従って、なまりクロックBLUNTの立ち上がり時間を制御することとなる。本例では、電流源I1は、その一端は論理否定回路INV1の電源端子と、スイッチSW1の一端とに接続され、他端は電源線VDDに接続される。
電流源I2は、例えば、カレントミラー回路である。電流源I2は、電流制御回路1112から出力される位相制御信号DBITに従って電流値を調整し、該電流値を調整した電流を論理否定回路INV1の接地端子から引き抜いて、該引き抜いた電流を接地線GNDに供給する。これにより、電流源I2は、電流制御回路1112によって制御される電圧値に従って、なまりクロックBLUNTの立ち下がり時間を制御することとなる。本例では、電流源I2は、その一端は論理否定回路INV1の接地端子と、スイッチSW2の一端とに接続され、他端は接地線GNDに接続される。
遅延回路1111は、例えば、遅延用バッファやD型フリップフロップ、遅延制御回路(DLL:Delay Locked Loop)である。遅延回路1111は、入力クロックIN(x)に対して所定の遅延時間を与え、該所定の遅延時間を与えたクロックをスイッチSW1及びSW2の制御端子に出力する。ここで、所定の遅延時間は、例えば、入力クロックIN(x)の周期の約1/3の時間であるが、これに限られるものではなく、上述した入力クロックIN(x)の波形崩れを防ぐことができるように、少なくとも入力クロックIN(x)の周期よりも短く、かつ、電流源I1及びI2によるなまりクロックBLUNTの正常な波形のなまりを阻害しない程度に長い時間であれば、任意の時間であってよい。
スイッチSW1は、例えば、MOSトランジスタである。スイッチSW1は、遅延回路1111から出力される遅延された入力クロックIN(x)に従って、論理否定回路INV1の電源端子への電流の供給のオン/オフを制御する。具体的には、スイッチSW1は、遅延回路1111から出力される遅延されたクロックIN(x)に従ってそのオン/オフが制御されることによって、電源線VDDから論理否定回路INV1の電源端子への電流の供給のオン/オフを制御する。本例では、スイッチSW1は、その一端は論理否定回路INV1の電源端子と、電流源I1の一端とに接続され、他端は電源線VDDに接続され、制御端子は、遅延回路1111の出力端子と、スイッチSW2の制御端子とに接続される。
スイッチSW2は、例えば、MOSトランジスタである。スイッチSW2は、遅延回路1111から出力される遅延された入力クロックIN(x)に従って、論理否定回路INV1の接地端子からの電流の引き抜きのオン/オフを制御する。具体的には、スイッチSW2は、遅延回路1111から出力される遅延されたクロックIN(x)に従ってそのオン/オフが制御されることによって、論理否定回路INV1の電源端子から接地線GNDへの電流の引き抜きのオン/オフを制御する。本例では、スイッチSW2は、その一端は論理否定回路INV1の接地端子と、電流源I2の一端とに接続され、他端は接地線GNDに接続され、制御端子は、遅延回路1111の出力端子と、スイッチSW1の制御端子とに接続される。
なお、遅延回路1111と、スイッチSW1及びSW2とは、上述したように、位相制御信号DBITに従うなまりによって、なまりクロックBLUNTの電位が論理否定回路INV2のスレッショルドレベルに達する前に入力クロックIN(x)の次の周期が到来することにより発生する波形崩れを防ぐために、1周期毎に一定時間が経過した時に強制的に信号の状態を遷移させるために位相調整回路111に設けられる。
電流制御回路1112は、制御回路20から出力される制御信号CNTに従って、デジタル信号である位相制御信号DBITを生成し、電流源I1及びI2が生成する電流の電流値を制御する。具体的には、電流制御回路1112は、制御信号CNTがスキュー調整モードを示す場合、比較回路COMPから出力される比較信号COMP_Oの電位を判断する。電流制御回路1112は、比較信号COMP_Oの電位が例えば“H”であると判断する場合、位相制御信号DBITの状態を所定の値ΔI(例えば1LSB)だけ上昇させ、該信号を電流源I1及びI2に出力する。一方、電流制御回路1112は、比較信号COMP_Oの電位が例えば“L”であると判断する場合、位相制御信号DBITの状態を内部レジスタ(図示せず)に記憶し、該信号を電流源I1及びI2に出力する。上述したように、位相調整回路111は、電流源I1及びI2が生成する電流の電流値に従って入力クロックIN(x)の位相を調整するため、電流制御回路1112は、電流源I1及びI2が生成する電流値を制御することによって、位相調整回路111が調整する位相の量を制御する位相調整量制御回路として機能する。なお、本例においては、電流制御回路1112は、比較信号COMP_Oの電位が“H”であると判断する場合、位相制御信号DBITの状態を所定の値ΔIだけ上昇させるが、これに限られるものではなく、位相制御信号DBITの状態は所定の値ΔIだけ下降されてもよい。
また、電流制御回路1112は、制御信号CNTが通常動作モードを示す場合、スキュー調整モードで記憶した校正の結果を有する位相制御信号DBITを生成し、該信号を電流源I1及びI2に出力する。また、電流制御回路1112は、制御信号CNTが自己校正モードを示す場合、その動作を停止する。
以上のように構成される位相調整回路111は、スキュー検出回路112から出力される比較信号COMPに従って、入力クロックIN(x)の位相を調整し、該クロックをなまりクロックBLUNTとして論理否定回路INV2に出力する。これにより、位相調整回路111は、スキュー検出回路112が出力する比較信号COMPに従って、入力クロックIN(x)の位相の調整を行うこととなる。また、位相調整回路111は、遅延回路1111によって論理否定回路INV1の電源端子及び電源線VDDの短絡と、接地端子及び接地線GNDの短絡とのオン/オフを制御することによって、なまりクロックBLUNTの電位が論理否定回路INV2のスレッショルドレベルに達する前に入力クロックIN(x)の次の周期が到来することにより発生する波形崩れを防ぐことができる。
容量素子C1は、例えば、MOMキャパシタである。容量素子C1は、位相調整回路111から出力されるなまりクロックBLUNTに対して容量値に従うなまりを与え、該なまりを与えたなまりクロックBLUNTを論理否定回路INV2に出力する。容量素子C1は、その一端は、位相調整回路111と、論理否定回路INV2の入力端子とに接続され、その他端は、接地線GNDに接続される。
論理否定回路INV2は、例えば、インバータ回路である。論理否定回路INV2は、位相調整回路111から出力されるなまりクロックBLUNTに対して論理否定を行い、該論理否定の結果を出力クロックOUT(x)として、該クロックをスキュー検出回路112の連動スイッチSW3の一方の一端と、出力端子oを介してスキュー調整回路11(x−1)の入力端子i2(図示せず)と、外部とに出力する。
スキュー検出回路112は、制御回路20から出力される制御信号CNTに従って、自身を通常動作モード、自己校正モード、及びスキュー調整モードに設定し、該モードに従う動作を行う。具体的には、スキュー検出回路112は、自己校正モードでは、自身の特性ばらつきの校正を行い、該校正の結果を電圧制御回路1122に記憶する。スキュー検出回路112は、スキュー調整モードでは、該記憶した校正の結果に従って、2つの入力端子に入力されるクロックの間のスキューを検出し、該検出したスキューを比較信号COMP_Oとして電流制御回路1112に出力する。スキュー検出回路112は、通常動作モードではその動作を停止する。スキュー検出回路112は、例えば、連動スイッチSW3及びSW4と、論理積回路ANDと、ローパスフィルタ(LPF:Low-Pass-Filter)1121と、比較回路COMPと、電圧制御回路1122と、電圧生成回路1123と、スイッチSW5とを含んで構成される。
連動スイッチSW3は、例えば、MOSトランジスタである。連動スイッチSW3は、制御回路20から出力される制御信号CNTに従って、そのオン/オフが制御される。具体的には、連動スイッチSW3は、制御信号CNTが自己校正モード及び通常動作モードを示す場合、オフに制御される。また、連動スイッチSW3は、制御信号CNTがスキュー調整モードを示す場合、オンに制御される。本例では、連動スイッチSW3は、その一方の入力端子の一端は論理否定回路INV2の出力端子及び出力端子oに接続され、その一方の入力端子の他端は論理積回路ANDの入力端子の一方と、連動スイッチSW4の一方の入力端子の他端とに接続され、その他方の入力端子の一端は入力端子i2に接続され、その他方の入力端子の他端は、論理積回路ANDの入力端子の他方と、連動スイッチSW4の他方の入力端子の他端とに接続され、その制御端子は制御端子ctに接続される。
連動スイッチSW4は、例えば、MOSトランジスタである。連動スイッチSW4は、制御回路20から出力される制御信号CNTに従って、そのオン/オフが制御される。具体的には、連動スイッチSW4は、制御信号CNTが自己校正モードを示す場合、オンに制御される。また、連動スイッチSW4は、制御信号CNTがスキュー調整モード又は通常動作モードを示す場合、オフに制御される。本例では、連動スイッチSW4は、その一方の入力端子の一端は入力端子i1及び自身の他方の入力端子の一端に接続され、その一方の入力端子の他端は論理積回路ANDの入力端子の一方と、連動スイッチSW3の一方の入力端子の他端とに接続され、その他方の入力端子の一端は、入力端子i1及び自身の一方の入力端子の一端に接続され、その他方の入力端子の他端は、論理積回路ANDの入力端子の他方と、連動スイッチSW3の他方の入力端子の他端とに接続され、その制御端子は制御端子ctに接続される。
論理積回路ANDは、例えば、ANDゲートである。論理積回路ANDは、自身の2つの入力端子に入力されるクロックに対して論理積を行い、該論理積の結果を位相差信号DIF_PHとして、ローパスフィルタ1121に出力する。具体的には、論理積回路ANDは、連動スイッチSW3又はSW4から2つの入力端子に入力されるクロックに対して論理積を行うことによって、2つのクロックの間のスキューを検出し、該論理積の結果(すなわち、該検出したスキュー)を位相差信号DIF_PHとして、ローパスフィルタ1121に出力する。
ローパスフィルタ1121は、論理積回路ANDから出力される位相差信号DIF_PHに対して高周波成分を除去し、アナログ電圧信号Zとして比較回路COMPの非反転端子“+”に出力する。具体的には、ローパスフィルタ1121は、論理積回路ANDから出力される2つのクロックのスキューを示す位相差信号DIF_PHに対して、積分演算を行い、高周波成分を除去することによって該信号の波形を平滑化し、アナログ電圧信号Zとして比較回路COMPの非反転端子“+”に出力する。すなわち、本実施形態において、ローパスフィルタ1121は、積分回路として機能する。
比較回路COMPは、例えば、コンパレータである。比較回路COMPは、ローパスフィルタ1121から出力されるアナログ電圧信号Zの電位と、電圧生成回路1123から出力される参照電圧信号VREFの電位を比較し、どちらの信号の電位が大きいかを判断し、該判断結果を比較信号COMP_Oとして出力する。具体的には、比較回路COMPは、ローパスフィルタ1121から非反転端子“+”に出力されるアナログ電圧信号Zの電位と、電圧生成回路1123から反転端子“−”に出力される参照電圧信号VREFの電位を比較し、どちらの信号の電位が大きいかを判断し、該判断結果を比較信号COMP_OとしてスイッチSW5の一端と、電圧制御回路1122とに出力する。
電圧制御回路1122は、制御回路20から出力される制御信号CNTに従って、デジタル信号である電圧制御信号RBITを生成し、電圧生成回路1123が出力する参照電圧信号VREFの電位を制御する。具体的には、電圧制御回路1122は、制御信号CNTが自己校正モードを示す場合、比較回路COMPから出力される比較信号COMP_Oの電位を判断する。電圧制御回路1122は、比較信号COMP_Oの電位が例えば、“H”(すなわち、電源線VDDの電位)であると判断する場合、電圧制御信号RBITの状態を所定の値Δv(例えば、1LSB:Least Significant Bit)だけ上昇させ、該信号を電圧生成回路1123に出力する。一方、電圧制御回路1122は、比較信号COMP_Oの電位が例えば“L”(すなわち、接地線GNDの電位)であると判断する場合、電圧制御信号RBITの状態を内部レジスタ(図示せず)に記憶し、該信号を電圧生成回路1123に出力する。なお、本例においては、電圧制御回路1122は、比較信号COMP_Oの電位が“H”であると判断する場合、電圧制御信号RBITの状態を所定の値Δvだけ上昇させるが、これに限られるものではなく、電圧制御信号RBITの状態は所定の値Δvだけ下降されてもよい。
また、電圧制御回路1122は、制御信号CNTがスキュー調整モードを示す場合、自己校正モードで記憶した校正の結果を示す電圧制御信号RBITを生成し、該信号を電圧生成回路1123に出力する。また、電圧制御回路1122は、制御信号が通常動作モードを示す場合、その動作を停止する。
電圧生成回路1123は、電圧制御回路1122から出力される電圧制御信号RBITと、制御回路20から出力される制御信号CNTに従って、参照電圧信号VREFを生成し、該信号を比較回路COMPの反転端子“−”に出力する。具体的には、電圧生成回路1123は、制御信号CNTが自己校正モードを示す場合、電源線VDDの電位の1/2の電位を基準として、電圧制御回路1122から出力される電圧制御信号RBITに従う電位を参照電圧信号VREFとして、該信号を比較回路COMPの反転端子“−”に出力する。電圧生成回路1123は、制御信号CNTがスキュー調整モード又は通常動作モードを示す場合、電源線VDDの電位の1/4の電位を基準として、電圧制御回路1122から出力される電圧制御信号RBITに従う電位を参照電圧信号VREFとして、該信号を比較回路COMPの反転端子“−”に出力する。
スイッチSW5は、例えば、MOSトランジスタである。スイッチSW5は、制御回路20から出力される制御信号CNTに従って、そのオン/オフが制御される。具体的には、スイッチSW5は、制御信号CNTが自己校正モード又は通常動作モードを示す場合、オフに制御される。また、スイッチSW5は、制御信号CNTがスキュー調整モードを示す場合、オンに制御される。本例では、スイッチSW5は、その入力端子の一端は比較回路COMPの出力端子及び電圧制御回路1122に接続され、その入力端子の他端は、電流制御回路1112に接続され、その制御端子は制御端子ctに接続される。
以上のように構成されるスキュー検出回路112は、自己校正モードで自身の特性のばらつきを校正し、該校正の結果を電圧制御回路1122に記憶する。また、スキュー検出回路112は、スキュー調整モードでは、自己校正モードで記憶した校正の結果に従って、2つの入力端子に入力されるクロックの間のスキューを論理積回路ANDによって検出し、該検出の結果を電流制御回路1112に出力する。また、スキュー検出回路112は、通常動作モードではその動作を停止する。これにより、スキュー検出回路112は、自身の特性のばらつきを校正するとともに、論理積回路ANDによって2つのクロックの間のスキューを検出することによって、非常に高速(例えば5GHz)で動作する半導体集積回路における多相クロックの間のスキューを高精度で検出することができる。
以上のように構成されるスキュー調整回路11(x)は、制御回路20の制御の下で、自己校正モードにおいてスキュー検出回路112の特性のばらつきを校正する。次に、スキュー調整回路11(x)は、スキュー調整モードにおいて、自己校正モードで記憶したスキュー検出回路112の校正の結果に従って、入力クロックIN(x)及び出力クロックOUT(x+1)との間のスキューを論理積回路ANDによって検出し、該検出した結果を電流制御回路1112によって位相調整回路111の電流源I1及びI2が供給する電流の電流値に反映させる。スキュー調整回路11(x)は、スキュー調整モードにおけるかかる制御を該2つのクロックの間のスキューが所望のスキューになるまで繰り返し、該所望のスキューとなる電流値を電流制御回路1112に記憶する。最後にスキュー調整回路11(x)は、通常動作モードにおいて、スキュー調整モードで記憶した電流値に従って、位相調整回路111の電流源I1及びI2の電流を調整することによって、入力クロックIN(x)の位相を調整し、これにより、入力クロックIN(x)及び出力クロックOUT(x+1)の間のスキューが調整されることとなる。
上述したようなスキュー調整回路11(x)は、自己校正モードにおいて自身の特性のばらつきを校正するとともに、スキュー調整モードで論理積回路ANDによって2つのクロックの間のスキューを検出することによって、通常動作モードにおいて非常に高速(例えば5GHz)で動作する半導体集積回路における多相クロックの間のスキューを高精度で調整することができる。
図3は、本発明の一実施形態に係るスキュー調整回路におけるなまりクロックに対する校正を説明するためのタイミングチャートである。具体的には、同図(a)は、スキュー調整回路11によってなまりクロックBLUNTのなまりが急峻に校正された場合の該クロックのタイミングチャートを示し、また、同図(b)は、スキュー調整回路11によってなまりクロックBLUNTのなまりが緩やかに校正された場合の該クロックのタイミングチャートを示す。
同図(a)において、入力クロックIN(x)が交番するタイミングをそれぞれ時刻t301、t304、t307及びt308と定義する。また、電流制御回路1112の制御に従う電流源I1及びI2によって、なまりクロックBLUNTのなまりが急峻になったものを、なまりクロックBLUNT’と示すものとする。また、本実施形態において、論理否定回路INV2のスレッショルドレベルは“H”の1/2の電位とする。また、なまりクロックBLUNT及びBLUNT’が電位“L”から論理否定回路INV2のスレッショルドレベル(すなわち、“H”の1/2の電位)に達する時刻をそれぞれ時刻t302(2)及びt302(1)と、なまりクロックBLUNT及びBLUNT’が電位“H”から論理否定回路INV2のスレッショルドレベルに達する時刻をそれぞれ時刻t305(2)及びt305(1)と、入力クロックINが到達した後に遅延回路1111がスイッチSW1及びSW2をオンにする時刻を時刻t303及びt306とそれぞれ定義する。
電流制御回路1112の制御によって電流源I1及びI2の電流値が例えば基準の電流値に制御される場合、論理否定回路INV1は、電源側及び接地側の電流が基準の電流値であることから、該電流値に従って入力クロックINに所定のなまりを与え、なまりクロックBLUNTとして該クロックを出力する。これにより、論理否定回路INV1は、入力クロックIN(x)が交番すると(時刻t301)、なまりクロックBLUNTの電位を“L”から“H”へと遷移させる。また、時刻t301で論理否定回路INV2が出力する出力クロックOUT(x)の電位は“H”である。時刻t301で論理否定回路INV1によって“L”から“H”へと遷移され始めたなまりクロックBLUNTの電位は、時刻t302(2)で、論理否定回路INV2のスレッショルドレベルに達するため、論理否定回路INV2は、時刻t302(2)で、出力クロックOUT(x)の電位を“H”から“L”へと遷移させる。時刻t303では、なまりクロックBLUNTの電位は“H”に達していないが、遅延回路1111の制御によってスイッチSW1がオンとなるため、なまりクロックBLUNTの電位は、強制的に“H”となる。
また、論理否定回路INV1は、入力クロックIN(x)が交番すると(時刻t304)、なまりクロックBLUNTの電位を“H”から“L”へと遷移させる。時刻t304で論理否定回路INV1によって“H”から“L”へと遷移され始めたなまりクロックBLUNTの電位は、時刻t305(2)で、論理否定回路INV2のスレッショルドレベルに達するため、論理否定回路INV2は、時刻t305(2)で出力クロックOUT(x)の電位を“L”から“H”へと遷移させる。時刻t306では、なまりクロックBLUNTの電位は“L”に達していないが、遅延回路1111の制御によってスイッチSW2がオンとなることによって、なまりクロックBLUNTの電位は、時刻t306で強制的に“L”となる。
電流制御回路1112の制御によって電流源I1及びI2の電流値が基準の電流値よりも大きくなるように制御される場合、電源側及び接地側の電流が基準の電流値より大きい電流値であることから、論理否定回路INV1は、入力クロックIN(x)に対して論理否定を行うとともに、該クロックに基準となるなまりよりも急峻ななまりを与えられたなまりクロックBLUNT’を生成する。これにより、論理否定回路INV1は、入力クロックIN(x)が交番すると(時刻t301)、なまりクロックBLUNT’の電位を“L”から“H”へと遷移させる。図示されるように、時刻t301で、論理否定回路INV2が出力する出力クロックOUT(x)の電位は“H”である。時刻t301で論理否定回路INV1によって“L”から“H”へと遷移され始めたなまりクロックBLUNT’の電位は、時刻t302(1)で、論理否定回路INV2のスレッショルドレベルに達するため、論理否定回路INV2は、時刻t302(1)で、出力クロックOUT(x)の電位を“H”から“L”へと遷移させる。そして、論理否定回路INV1は、時刻t303でSW1がオンとなるまでに該クロックの電位を“H”にする。
また、論理否定回路INV1は、入力クロックIN(x)が交番すると(時刻t304)、なまりクロックBLUNT’の電位を“H”から“L”へと遷移させる。時刻t304で論理否定回路INV1によって“H”から“L”へと遷移され始めたなまりクロックBLUNT’の電位は、時刻t305(1)で、論理否定回路INV2のスレッショルドレベルに達するため、論理否定回路INV2は、時刻t305(1)で、出力クロックOUT(x)の電位を“L”から“H”へと遷移させる。そして、論理否定回路INV1は、時刻t306までに該クロックの電位を“L”とする。
このように、電流制御回路1112の制御によってなまりクロックBLUNTのなまりが急峻になるように電流源I1及びI2の電流値が制御される場合、位相調整回路111の論理否定回路INV1は、なまりクロックBLUNTのなまりが急峻でない場合(同図(a)の実線)と比べて進んだ位相(同図(a)の二点鎖線)を有する出力クロックOUT(x)を出力することとなる。
次に、同図(b)を参照して、スキュー調整回路11によってなまりクロックBLUNTのなまりが緩やかに校正された場合を説明する。また、電流制御回路1112の制御に従う電流源I1及びI2によって、なまりクロックBLUNTのなまりが緩やかになったものを、なまりクロックBLUNT’’と示すものとする。また、時刻t301乃至t308は図3Aで説明したものと同じである。また、同図におけるなまりクロックBLUNTの状態の遷移に関しては、図3(a)で説明した通りであるため、その説明を省略する。
電流制御回路1112の制御によって電流源I1及びI2の電流値が基準の電流値よりも小さい電流値に制御される場合、電源側及び接地側の電流が基準の電流値より小さい電流値であることから、論理否定回路INV1は、入力クロックIN(x)に対して論理否定を行うとともに、該クロックに緩やかななまりを与えられたなまりクロックBLUNT’’を生成する。これにより、論理否定回路INV1は、入力クロックIN(x)が交番すると(時刻t301)、なまりクロックBLUNT’’の電位を“L”から“H”へと緩やかに遷移させる。また、時刻t301で、論理否定回路INV2が出力する出力クロックOUT(x)の電位は“H”である。時刻t303においてなまりクロックBLUNT’’の電位はまだ論理否定回路INV2のスレッショルドレベルに達していないが、時刻t303で遅延回路1111の制御によってスイッチSW1がオンとなることによって、なまりクロックBLUNT’’の電位は、時刻t303で強制的に“H”となる。時刻t303で、論理否定回路INV2は、なまりクロックBLUNT’’の電位“H”に従って、出力クロックOUT(x)の電位を“H”から“L”へと遷移させる。
また、論理否定回路INV1は、入力クロックIN(x)が交番すると(時刻t304)、なまりクロックBLUNT’’の電位を“H”から“L”へと緩やかに遷移させる。時刻t306においてなまりクロックBLUNT’’の電位はまだ論理否定回路INV2のスレッショルドレベルに達していないが、時刻t306で遅延回路1111の制御によってスイッチSW2がオンとなることによって、なまりクロックBLUNT’’の電位は、時刻t306で強制的に“L”となる。また、論理否定回路INV2は、なまりクロックBLUNT’’の電位“L”に従って、出力クロックOUT(x)の電位を“L”から“H”へと遷移させる。なお、なまりクロックBLUNT、BLUNT’及びBLUNT’’の電位は、時刻t307及びt308において、時刻t301及び時刻t304と同様に遷移を始める。
電流制御回路1112の制御によってなまりクロックBLUNTのなまりが緩やかになるように電流源I1及びI2の電流値が制御される場合、位相調整回路111の論理否定回路INV2は、なまりクロックBLUNTのなまりが緩やかでない場合と比べて遅れた位相を有する出力クロックOUT(x)を出力することとなる。
上述したように、位相調整回路111は、電流制御回路1112の制御に従って位相が調整された出力クロックOUT(x)を出力することとなる。また、位相調整回路111は、電流源I1及びI2によって与えられるなまりが緩やかである場合に、なまりクロックBLUNTの電位がスレッショルド電位に達する前に入力クロックIN(x)の次の周期が到来することによって発生する波形崩れを防ぐために、入力クロックIN(x)が到達してから所定の時間後になまりクロックBLUNTの電位を強制的に遷移させることが分かる。
図4は、本発明の一実施形態における電圧生成回路の一例を示す図である。同図に示すように、本実施形態に係る電圧生成回路1123は、複数の抵抗Rと、複数のスイッチVSW(1)乃至VSW(n+2)(ここで、nは電源線VDDの1/4の電位を出力するスイッチVSWを示す値である。)と、スイッチ制御回路1124とを含んで構成される。電圧生成回路1123は、上述したように、制御回路20から出力される制御信号CNTと、電圧制御回路1122から出力される電圧制御信号RBITとに従う参照電圧信号VREFを生成し、該信号を比較回路COMPの反転端子“−”に出力する。
複数の抵抗Rは、例えば、ポリシリコン抵抗や拡散抵抗であり、それぞれ直列に接続されることによって、ラダー抵抗を構成する。本例では、該ラダー抵抗は、その一端は電源線VDDに接続され、その他端は接地線GNDに接続され、各抵抗R同士を接続するノードには、それぞれスイッチVSW(1)乃至VSW(n+2)の一端が接続される。ラダー抵抗は、電源線VDDの電位を抵抗Rで分圧することによって、各ノードから分圧比に応じた電位をそれぞれスイッチVSW(1)乃至VSW(n+2)に出力する。
複数のスイッチVSWは、例えば、MOSトランジスタであり、スイッチ制御回路1124の制御によってそのオン/オフが制御される。本例では、複数のスイッチVSWのそれぞれは、その一端は各ラダー抵抗の各抵抗R同士を接続するノードにそれぞれ接続され、その他端は比較回路COMPの反転端子“−”に接続され、その制御端子は、スイッチ制御回路1124に接続される。
スイッチ制御回路1124は、制御回路20から出力される制御信号CNTと、電圧制御回路1122から出力される電圧制御信号RBITとに従って、複数のスイッチVSWのうちいずれか一つのスイッチをオンとして、他のスイッチをオフとする。具体的には、スイッチ制御回路1124は、制御回路20から出力される制御信号CNTが、自己校正モードを示す場合、電源線VDDの1/2の電位(すなわち、同図におけるVDD/2のノード)を基準として、電圧制御回路1122から出力される電圧制御信号RBITに対応するスイッチVSW(m―α)乃至VSW(m+α)のうちいずれか一つのスイッチVSWをオンにして、他のスイッチVSWをオフにする。ここで、mは電源線VDDの1/2の電位を出力するスイッチVSWを示す値であり、αは正の整数である。一方、スイッチ制御回路1124は、制御回路20から出力される制御信号CNTが、通常動作モード又はスキュー調整モードを示す場合、電源線VDDの1/4の電位(同図におけるVDD/4のノード)を基準として、電圧制御回路1122から出力される電圧制御信号RBITに対応するスイッチVSW(n―α/2)乃至VSW(n+α/2)のうちいずれか一つのスイッチをオンにして、他のスイッチVSWをオフにする。
以上のように構成される電圧生成回路1123は、制御信号CNT及び電圧制御信号RBITに従う参照電圧信号VREFを生成し、該信号を比較回路COMPの反転端子“−”に出力することとなる。
[自己校正モードにおける動作の説明]
図5は、本発明の一実施形態におけるスキュー調整回路の自己校正モードにおける動作の一例を示す図である。同図に示すように、制御回路20はその状態を自己校正モードとする制御信号CNTを生成し、スキュー検出回路112及び電流制御回路1112に出力する。
図5は、本発明の一実施形態におけるスキュー調整回路の自己校正モードにおける動作の一例を示す図である。同図に示すように、制御回路20はその状態を自己校正モードとする制御信号CNTを生成し、スキュー検出回路112及び電流制御回路1112に出力する。
連動スイッチSW3及びSW4は、制御信号CNTの状態“自己校正モード”に従って、その状態をそれぞれ“オフ”及び“オン”とする。これにより、論理積回路ANDの2つの入力端子には、一対の連動スイッチSW4のそれぞれを介する入力クロックIN(x)及びIN(x)’が入力されることとなる。
論理積回路ANDは、一対の入力クロックIN(x)及びIN(x)’に対して論理積を行い、該論理積の結果を位相差信号DIF_PHとしてローパスフィルタ1121に出力する。一対の入力クロックIN(x)及びIN(x)’は略同じ信号であるため、論理積回路ANDは、入力クロックIN(x)を位相差信号DIF_PHとしてローパスフィルタ1121に出力する。
ローパスフィルタ1121は、論理積回路ANDから出力される位相差信号DIF_PHから高周波成分を除去して、アナログ電圧信号Zとして比較回路COMPの非反転端子“+”に出力する。論理積回路ANDは、入力クロックIN(x)を位相差信号DIF_PHとして出力するため、入力クロックIN(x)のデューティ比が例えば50%である場合、ローパスフィルタ1121は、略“H”の1/2の電位をアナログ電圧信号Zとして比較回路COMPの非反転端子“+”に出力する。
比較回路COMPは、ローパスフィルタ1121から出力されるアナログ電圧信号Zの電位と、電圧生成回路1123から出力される参照電圧信号VREFの電位とを比較し、該比較結果を比較信号COMP_Oとして電圧制御回路1122に出力する(図中、矢印ARW2)。なお、スイッチSW5は、制御信号CNTの状態“自己校正モード”に従い、その状態はオフとなっている。
電圧制御回路1122は、制御信号CNTが示す状態“自己校正モード”に従い、比較回路COMPから出力される比較信号COMP_Oの状態を判断する。電圧制御回路1122は、比較信号COMP_Oの状態が“H”であると判断する場合、電圧制御信号RBITの状態を1LSB上昇させ、該信号を電圧生成回路1123に出力するとともに、内部信号である校正終了信号CAL_DONE(図示せず)の状態を“L”にする。そして、電圧生成回路1123は、制御信号CNTの状態“自己校正モード”に従い、電源線VDDの1/2の電位を基準として、電圧制御回路1122から出力される電圧制御信号RBITの状態に従う参照電圧信号VREFを生成し、該信号を比較回路COMPの反転端子“−”に出力する(図中、矢印ARW1)。
電圧制御回路1122及び電圧生成回路1123は、かかる動作を比較信号COMP_Oの状態が“L”となるまで繰り返し実行する。すなわち、自己校正モードでのスキュー調整回路11(x)における信号は、矢印ARW1及びARW2が示す経路を伝搬する。電圧制御回路1122は、比較信号COMP_Oの状態が“L”であると判断する場合、電圧制御信号RBITの状態を内部レジスタに記憶するととともに、内部信号である校正終了信号CAL_DONEの状態を“L”から“H”へと遷移させる。そして、電圧生成回路1123は、その動作を停止し、スキュー調整回路11は、自己校正モードの動作を終了する。
図6は、本発明の一実施形態に係るスキュー検出回路の論理積回路の自己校正モードにおける入出力信号のタイミングチャートである。同図において、入力クロックIN(x)及び入力クロックIN(x)’の状態が遷移するタイミングをそれぞれ時刻t601乃至t606と定義する。
上述したように、入力クロックIN(x)及び入力クロックIN(x)’は略同じ信号であるため、論理積回路ANDは、時刻t601乃至t606で入力クロックIN(x)を位相差信号DIF_PHとしてローパスフィルタ1121に出力する。また、時刻t601から時刻t602までの期間th、及び時刻t602から時刻t603までの期間tlは、それぞれ入力クロックIN(x)の“H”期間及び“L”期間である。入力クロックIN(x)のデューティ比が50%である場合、期間th及びtlの長さは等しくなり、ローパスフィルタ1121は“H”の1/2の電位をアナログ電圧信号Zとして出力する。
図7は、本発明の一実施形態に係る位相差検出回路の電圧生成回路の自己校正モードにおける動作を示す図である。同図に示すように、制御回路20はその状態を自己校正モードとする制御信号CNTを生成し、該信号をスイッチ制御回路1124に出力する。
上述したように、スイッチ制御回路1124は、電圧制御信号RBITの状態に従って、VDDの電位の1/2を基準として(すなわち、同図におけるVDD/2のノード)対応するスイッチVSWをオンにして、その他のスイッチVSWをオフにする。ここで、電圧制御信号RBITが、例えば、VDDの1/2よりもやや高い状態を示す場合、スイッチ制御回路1124は、スイッチVSW(m−α)をオンとして(すなわち、同図上部の破線で囲った部分P1(1))、他のスイッチVSWをオフとする。一方、電圧制御信号RBITが例えば、VDDの1/2よりもやや低い状態を示す場合、スイッチ制御回路1124は、スイッチVSW(m+α)をオンとして(すなわち、同図中央部の破線で囲った部分P1(2))、その他のスイッチVSWをオフとする。なお、同図において、値αは2であるものとして示されているが、これに限られず、値αは任意の整数であって良い。
図8は、本発明の一実施形態に係る位相差検出回路の自己校正モードにおける動作を示すタイミングチャートである。同図において、電圧生成回路1123は、参照電圧信号VREFの電位を“L”又は“H”の1/2の電位より十分に低い電位に設定するものと仮定する。また、同図において、基準クロックCLKが交番するタイミングをそれぞれ時刻t801乃至t812と定義する。
時刻t801で、制御回路20は、制御信号CNTの状態を自己校正モードに設定する。時刻t802で、電圧生成回路1123は、制御信号CNTの状態“自己校正モード”を受け、参照電圧信号VREFの電位を“L”又は“H”の1/2の電位より十分に低い電位に設定する。このとき、比較回路COMPは、アナログ電圧信号Zの方が参照電圧信号VREFの電位よりも高いため、“H”を出力する。また、電圧制御回路1122は、内部信号である校正終了信号CAL_DONEの状態を“L”に設定する。
時刻t803では、電圧制御回路1122は、電圧制御信号RBITの状態を1LSB上昇させるとともに、電圧制御回路1122が自己校正モードであることから、校正終了信号CAL_DONEの状態を“L”に維持する。そして、電圧生成回路1123は、制御信号CNT及び1LSB上昇した電圧制御信号RBITに従う参照電圧信号VREFを生成し、比較回路COMPの反転端子“−”に出力する。比較回路COMPは、アナログ電圧信号Z及び参照電圧信号VREFの電位を比較する。アナログ電圧信号Zの電位の方が参照電圧信号VREFの電位よりも高いため、比較回路COMPは、比較信号COMP_Oの電位を“H”として電圧制御回路1122に出力する。時刻t804乃至時刻t808で、電圧制御回路1122、電圧生成回路1123及び比較回路COMPは、時刻t803と同じ動作を繰り返す。
時刻t809で、電圧制御回路1122及び電圧生成回路1123は、時刻t803と同様の動作を行う。そして、比較回路COMPは、アナログ電圧信号Z及び参照電圧信号VREFの電位を比較する。この場合、アナログ電圧信号Zの電位の方が参照電圧信号VREFの電位よりも低いため、比較回路COMPは、比較信号COMP_Oの電位を“L”として電圧制御回路1122に出力する。時刻t809より僅かに後の時刻で電圧制御回路1122は、校正終了信号CAL_DONEの状態を“L”から“H”に遷移させるとともに、電圧制御信号RBITの状態を内部レジスタに記憶する。そして、電圧生成回路1123はその動作を停止して、スキュー検出回路112は自己校正モードにおける動作を終了する。
[スキュー調整モードにおける動作の説明]
図9は、本発明の一実施形態におけるスキュー調整回路のスキュー調整モードにおける動作の一例を示す図である。同図に示すように、制御回路20は、その状態をスキュー調整モードとする制御信号CNTを生成し、該信号をスキュー検出回路112及び電流制御回路1112に出力する。
図9は、本発明の一実施形態におけるスキュー調整回路のスキュー調整モードにおける動作の一例を示す図である。同図に示すように、制御回路20は、その状態をスキュー調整モードとする制御信号CNTを生成し、該信号をスキュー検出回路112及び電流制御回路1112に出力する。
連動スイッチSW3及びSW4は、制御信号CNTの状態“スキュー調整モード”に従って、その状態をそれぞれ“オン”及び“オフ”とする。これにより、論理積回路ANDの2つの入力端子には入力クロックIN(x)及び出力クロックOUT(x+1)が入力されることとなる。
論理積回路ANDは、入力クロックIN(x)及び出力クロックOUT(x+1)に対して論理積を行い、該論理積の結果を位相差信号DIF_PHとしてローパスフィルタ1121に出力する。論理積回路ANDは、入力クロックIN(x)及び出力クロックOUT(x+1)の間のスキューを検出し、該検出の結果を位相差信号DIF_PHとしてローパスフィルタ1121に出力することとなる。
ローパスフィルタ1121は、論理積回路ANDから出力される位相差信号DIF_PHから高周波成分を除去して、アナログ電圧信号Zとして比較回路COMPの非反転端子“+”に出力する。入力クロックIN(x)及び出力クロックOUT(x+1)の位相差は、四相の場合約90°であるため、2つのクロックのデューティ比がいずれも50%である場合、ローパスフィルタ1121は、およそ“H”の1/4の電位をアナログ電圧信号Zとして比較回路COMPの非反転端子“+”に出力することとなる。
比較回路COMPは、ローパスフィルタ1121から出力されるアナログ電圧信号Zの電位と、電圧生成回路1123から出力される参照電圧信号VREFの電位とを比較し、該比較結果を比較信号COMP_Oとして電圧制御回路1122及びスイッチSW5に出力する(図中、矢印ARW3)。なお、スイッチSW5は、制御信号CNTの状態“スキュー調整モード”に従い、その状態はオンとなっている。
電圧制御回路1122は、制御信号CNTが示す状態“スキュー調整モード”に従い、“自己校正モード”で記憶した校正の結果を有する電圧制御信号RBITを電圧生成回路1123に出力する。そして、電圧生成回路1123は、制御信号CNTの状態“スキュー調整モード”に従い、電源線VDDの1/4の電位を基準として、電圧制御回路1122から出力される電圧制御信号RBITの状態に従う参照電圧信号VREFを生成し、該信号を比較回路COMPの反転端子“−”に出力する。
電流制御回路1112は、制御信号CNTが示す状態“スキュー調整モード”に従い、比較回路COMPから出力される比較信号COMP_Oの状態を判断する。電流制御回路1112は、比較信号COMP_Oの状態が“L”であると判断する場合、位相制御信号DBITの状態を1LSB上昇させ、該信号を位相調整回路111の電流源I1及びI2に出力するとともに、内部信号である校正終了信号CAL_DONEの状態を“L”にする。そして、位相調整回路111は、電流制御回路1112から出力される位相制御信号DBITの状態に従うなまりクロックBLUNTを生成し、該クロックを論理積回路ANDの入力端子の一方に出力する(図中、矢印ARW4)。
電流制御回路1112及び位相調整回路111は、かかる動作を比較信号COMP_Oの状態が“H”となるまで繰り返し実行する。すなわち、スキュー調整モードでのスキュー調整回路11(x)における信号は、矢印ARW3及びARW4が示す経路を伝搬する。電流制御回路1112は、比較信号COMP_Oの状態が“H”であると判断する場合、位相制御信号DBITの状態を内部レジスタに記憶するととともに、内部信号である校正終了信号CAL_DONEの状態を“L”から“H”へと遷移させる。そして、電流制御回路1112は、その動作を停止し、スキュー調整回路11は、スキュー調整モードの動作を終了する。
図10は、本発明の一実施形態に係るスキュー検出回路の論理積回路のスキュー調整モードにおける入出力信号のタイミングチャートである。同図において、入力クロックIN(x)及び出力クロックOUT(x)の状態が遷移するタイミングをそれぞれ時刻t1001乃至t1012と定義する。
上述したように、入力クロックIN(x)と出力クロックOUT(x)とは四相の場合約90°の位相差を有するため、論理積回路ANDは、時刻t1001乃至t1002でその状態を“H”として、時刻t1002乃至t1005でその状態を“L”とする位相差信号DIF_PHをローパスフィルタ1121に出力することとなる。また、時刻t1001から時刻t1002までの期間th、及び時刻t1002から時刻t1005までの期間tlは、それぞれ入力クロックIN(x)の“H”期間及び“L”期間である。入力クロックIN(x)のデューティ比が例えば50%である場合、期間thは、期間thと期間tlとを合わせた長さの約1/4となり、ローパスフィルタ1121は“H”の1/4の電位をアナログ電圧信号Zとして出力することとなる。
図11は、本発明の一実施形態に係るスキュー検出回路の電圧生成回路のスキュー調整モードにおける動作を示す図である。同図に示すように、制御回路20は、その状態をスキュー調整モードとする制御信号CNTを生成し、該信号をスイッチ制御回路1124に出力する。
上述したように、スイッチ制御回路1124は、電圧制御信号RBITの状態に従って、VDDの電位の1/4を基準として(すなわち、同図におけるVDD/4のノード)対応するスイッチVSWをオンにして、その他のスイッチVSWをオフにする。ここで、電圧制御信号RBITが例えば、VDDの1/4よりもやや高い状態を示す場合、スイッチ制御回路1124は、スイッチVSW(n−α/2)をオンとして(すなわち、同図中央部の破線で囲った部分P2(1))、その他のスイッチVSWをオフとする。一方、電圧制御信号RBITが例えば、VDDの1/4よりもやや低い状態を示す場合、スイッチ制御回路1124は、スイッチVSW(n+α/2)をオンとして(すなわち、同図下部の破線で囲った部分P2(2))、その他のスイッチVSWをオフとする。なお、同図において、値α/2は1であるように示されているが、あくまで一例であり、値α/2は任意の値であって良い。
図12は、本発明の一実施形態に係るスキュー検出回路のスキュー調整モードにおける動作を示すタイミングチャートである。同図において、電流制御回路1112は、位相制御信号DBITの電位を“L”又は“H”の1/4の電位より十分に低い電位に設定するものと仮定する。また、同図において、基準クロックCLKが交番するタイミングをそれぞれ時刻t1201乃至t1212と定義する。
時刻t1201で、制御回路20は、制御信号CNTの状態をスキュー調整モードに設定する。時刻t1202で、電流制御回路1112は、制御信号CNTの状態“スキュー調整モード”を受け、位相制御信号DBITの電位を“L”又は“H”の1/4の電位より十分に低い電位に設定する。比較回路COMPは、アナログ電圧信号Zの方が参照電圧信号VREFの電位よりも低いため“L”を出力する。また、電流制御回路1112は、内部信号である校正終了信号CAL_DONEの状態を“L”に設定する。
時刻t1203で、電流制御回路1112は、位相制御信号DBITの状態を1LSB上昇させるとともに、校正終了信号CAL_DONEの状態を“L”に維持する。そして、電流制御回路1112は、1LSB上昇させた位相制御信号DBITを位相調整回路111の電流源I1及びI2に出力する。位相調整回路111は、位相制御信号DBITの従うなまりを入力クロックIN(x)に対して与え、該クロックをなまりクロックBLUNTとして、論理否定回路INV2を介して論理積回路ANDの入力端子の一方に出力する。そして、比較回路COMPは、論理積回路ANDからローパスフィルタ1121を介して入力されるアナログ電圧信号Z及び参照電圧信号VREFの電位を比較する。アナログ電圧信号Zの電位の方が参照電圧信号VREFの電位よりも低いため、比較回路COMPは比較信号COMP_Oの電位を“L”として電流制御回路1112に出力する。時刻t1204乃至時刻t1208で、位相調整回路111、スキュー検出回路112及び電流制御回路1112は、時刻t1203と同じ動作を繰り返す。
時刻t1209で、位相調整回路111及び電流制御回路1112は、時刻t1203と同様の動作を行う。そして、比較回路COMPは、アナログ電圧信号Z及び参照電圧信号VREFの電位を比較する。この場合、アナログ電圧信号Zの電位の方が参照電圧信号VREFの電位よりも高いため、比較回路COMPは比較信号COMP_Oの電位を“H”として電流制御回路1112に出力する。時刻t1209より僅かに後の時刻で電流制御回路1112は、校正終了信号CAL_DONEの状態を“L”から“H”に遷移させるとともに、位相制御信号DBITの状態を内部レジスタに記憶する。そして、電流制御回路1112はスキュー調整モードにおける動作を終了する。
[通常動作モードにおける動作の説明]
図2に戻り、制御回路20が制御信号の状態を“通常動作モード”に設定した場合の動作を説明する。連動スイッチSW3及びSW4と、スイッチSW5とは、制御信号CNTの状態“通常動作モード”に従って、その状態を“オフ”とする。これにより、スキュー検出回路112は、通常動作モードではその動作を停止する。
図2に戻り、制御回路20が制御信号の状態を“通常動作モード”に設定した場合の動作を説明する。連動スイッチSW3及びSW4と、スイッチSW5とは、制御信号CNTの状態“通常動作モード”に従って、その状態を“オフ”とする。これにより、スキュー検出回路112は、通常動作モードではその動作を停止する。
電流制御回路1112は、制御信号CNTの状態“通常動作モード”に従って、スキュー調整モードで記憶した校正の結果を有する位相制御信号DBITを位相調整回路111に出力する。位相調整回路111は、電流制御回路1112から出力される位相制御信号DBITに従うなまりを入力クロックIN(x)に対して与え、該クロックをなまりクロックBLUNTとして論理否定回路INV2に出力する。論理否定回路INV2はなまりクロックBLUNTに対して論理否定を行い、該論理否定の結果を出力クロックOUT(x)として外部に出力する。
[各モードを含む全体の動作の説明]
図13Aは、本発明の一実施形態に係る多相スキュー調整回路のスキュー調整方法を概略的に示すためのフローチャートである。具体的には、図13Aは、本発明の一実施形態に係る多相スキュー調整回路10により多相入力クロックINの間のスキューを調整するための方法を示すフローチャートである。以下では、4つのスキュー調整回路11(1)乃至11(4)を含む多相スキュー調整回路10を例にして説明する。
図13Aは、本発明の一実施形態に係る多相スキュー調整回路のスキュー調整方法を概略的に示すためのフローチャートである。具体的には、図13Aは、本発明の一実施形態に係る多相スキュー調整回路10により多相入力クロックINの間のスキューを調整するための方法を示すフローチャートである。以下では、4つのスキュー調整回路11(1)乃至11(4)を含む多相スキュー調整回路10を例にして説明する。
まず、制御回路20は、各スキュー調整回路11(x)のスキュー検出回路112を自己校正モードに設定し、自己校正モードにおける動作を実行する(ステップS1301)。かかる動作は、典型的には、並列的乃至は並行的に実行されるが、逐次的に実行されても良い。なお、ステップS1301の処理における各スキュー検出回路112の処理の詳細は、図14を参照して説明される。
各スキュー調整回路11(x)のスキュー検出回路112の自己校正が終了した後、制御回路20は、各スキュー調整回路11(x)に入力される2つのクロックの間のスキュー調整を所定の順番で実行する(ループA:S1302A乃至S1304)。すなわち、制御回路20は、最後段のスキュー調整回路11(4)から最前段の次段のスキュー調整回路(2)へと降順にスキューの調整を行うように制御する。
より具体的には、制御回路20は、まず、スキューの調整をすべき一のスキュー調整回路11(x)を選択する(S1303)。続いて、制御回路20は、選択したスキュー調整回路11(x)をスキュー調整モードに設定し、スキュー調整回路11(x)に入力される入力クロックIN(x)と出力クロックOUT(x+1)との間のスキューを調整する(S1304)。なお、ステップS1304の処理の詳細は、図15を参照して説明される。
制御回路20は、選択したスキュー調整回路に対するスキューの調整が終了すると、次にスキューの調整をすべき一のスキュー調整回路11(x)を選択すべく、xの値を1つデクリメントし、ステップS1303の処理に戻る。制御回路20は、全てのスキュー調整回路11に対するスキューの調整が終了するまで、上記処理を繰り返す。
最後に、多相スキュー調整回路10は、各スキュー調整回路11を通常動作モードに設定する。多相スキュー調整回路10は、ステップS1301乃至S1304の処理で行った設定に従って、多相入力クロックINに対してスキューを調整し、多相出力クロックOUTを出力する(S1305)。
図13Bは、本発明の一実施形態に係る多相スキュー調整回路のスキュー調整方法を概略的に示すためのフローチャートである。具体的には、図13Bは、本発明の一実施形態に係る多相スキュー調整回路10’により多相入力クロックINの間のスキューを調整するための方法を示すフローチャートである。なお、多相スキュー調整回路10’により多相入力クロックIN間のスキューを調整する方法については、多相スキュー調整回路10による該方法と、選択するスキュー調整回路11(x)の順番が異なるのみであり、ステップS1301、及びS1303乃至S1305の処理は図13Aで説明したものと同じであるため、該処理の説明を適宜省略して、説明する。
ステップS1301の処理において、各スキュー調整回路11(x)のスキュー検出回路112の自己校正が終了した後、制御回路20は、各スキュー調整回路11(x)に入力される2つのクロックの間のスキュー調整を所定の順番で実行する(ループB:S1302B乃至S1304)。すなわち、制御回路20は、2段目のスキュー調整回路11(2)から最後段のスキュー調整回路11(x)へと昇順にスキューの調整を行うように制御する。
より具体的には、制御回路20は、まず、スキューの調整をすべき一のスキュー調整回路11(x)を選択する(S1303)。続いて、制御回路20は、選択したスキュー調整回路11(x)をスキュー調整モードに設定し、スキュー調整回路11(x)に入力される入力クロックINと出力クロックOUTとの間のスキューを調整する(S1304)。なお、ステップS1304の処理の詳細は、図15を参照して説明される。
制御回路20は、選択したスキュー調整回路11(x)に対するスキューの調整が終了すると、次にスキューの調整をすべき一のスキュー調整回路11(x)を選択すべく、xの値を1つインクリメントし、ステップS1303の処理に戻る。制御回路20は、全てのスキュー調整回路11に対するスキューの調整が終了するまで、上記処理を繰り返す。
最後に、多相スキュー調整回路10’は、各スキュー調整回路11を通常動作モードに設定する。多相スキュー調整回路10’は、ステップS1301乃至S1304の処理で行った設定に従って、多相入力クロックINに対してスキューを調整し、多相出力クロックOUTを出力する(S1305)。
図14は、本発明の一実施形態に係るスキュー調整回路の自己校正モードでの動作を概略的に説明するためのフローチャートであり、図13A及び図13BにおけるステップS1301の処理の詳細を示している。
まず、選択されたスキュー調整回路11(x)は、参照電圧信号VREFの電位を初期値(例えば0V)に設定する(S1401)。次に、スキュー調整回路11(x)は、ローパスフィルタ1121が出力するアナログ電圧信号Zの電位と、電圧生成回路1123が出力する参照電圧信号VREFの電位とを比較する(S1402)。
続いて、スキュー調整回路11(x)は、ステップS1402の処理で比較した結果、アナログ電圧信号Zの電位の方が、参照電圧信号VREFの電位よりも高いと判断する場合(S1403のYes)、電圧制御回路1122が出力する電圧制御信号RBITの電位を所定の値Δv(例えば1LSB(Least Significant Bit)で示される値)だけ上昇させ(S1404)、ステップS1402の処理に戻る。これに対して、スキュー調整回路11(x)は、アナログ電圧信号Zの電位の方が、参照電圧信号VREFの電位よりも低いと判断する場合、電圧制御回路1122の内部信号である校正終了信号CAL_DONEの状態を“H”として、電圧制御信号RBITの状態を内部レジスタに記憶させる(S1405)。そして、スキュー調整回路11(x)は、自己校正モードにおける動作を終了して、元のフローに戻る。
図15は、本発明の一実施形態に係るスキュー調整回路のスキュー調整モードでの動作を概略的に説明するためのフローチャートであり、図13A及び図13BにおけるステップS1304の処理の詳細を示している。
まず、選択されたスキュー調整回路11(x)は、位相制御信号DBITの状態を初期値(例えば、位相調整回路111が出力するなまりクロックBLUNTのなまり具合が最大又は最小となる値)に設定する(S1501)。次に、出力クロックOUT(x)と、他のスキュー調整回路11(x)から入力端子i2に入力される出力クロックOUTとの間のスキューを論理積回路ANDにより検出する(S1502)。次に、スキュー調整回路11は、論理積回路ANDにより検出されたスキューに基づいてローパスフィルタ1121によって生成されるアナログ電圧信号Zの電位と、電圧生成回路1123が出力する参照電圧信号VREFの電位とを比較する(S1503)。
スキュー調整回路11(x)は、ステップS1503の処理で比較した結果、アナログ電圧信号Zの電位の方が、参照電圧信号VREFの電位よりも低いと判断する場合(S1504のYes)、電流制御回路1112が出力する位相制御信号DBITの状態をΔI(例えば1LSBで示される値)だけ上昇させ(S1505)、ステップS1502の処理に戻る。一方、スキュー調整回路11(x)は、アナログ電圧信号Zの電位の方が、参照電圧信号VREFの電位よりも高いと判断する場合(S1504のNo)、電流制御回路1112の内部信号である校正終了信号CAL_DONEの状態を“H”として、位相制御信号DBITの状態を内部レジスタに記憶させ(S1506)、スキュー調整モードにおける動作を終了して、元のフローに戻る。
次に、多相スキュー調整回路10が多相クロックのスキューを調整する動作を図16乃至図20に示すタイミングチャートを参照して説明する。図16乃至図20は、本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。
具体的には、図16は、本実施形態に係る多相スキュー調整回路10において、多相クロックIN(1)乃至IN(4)にスキューが存在しない場合の各種信号のタイミングチャートである。同図において、入力クロックIN(1)乃至IN(4)の間にスキューが存在しない場合に、該クロックがその状態を遷移させるタイミングをそれぞれ時刻t1601乃至t1612と定義する。
同図に示すように、入力クロックIN(1)乃至IN(4)は、それぞれ90°の位相差を有している。従って、スキュー調整回路11(1)乃至11(4)は、それぞれ90°の位相差を有する出力クロックOUT(1)乃至OUT(4)を出力する。
スキュー調整回路11(4)の論理積回路ANDは、時刻t1605まで、入力クロックIN(4)及び出力クロックOUT(1)のいずれかの状態が“L”であるため、その状態を“L”とする位相差信号DIF_PH(4)を出力する。そして、スキュー調整回路11(4)の論理積回路ANDは、時刻t1605で該2つのクロックの状態“H”を検出し、位相差信号DIF_PHの状態を“H”とする。また、スキュー調整回路11(4)の論理積回路ANDは、時刻t1606乃至t1609では、該2つのクロックのいずれかの状態が“L”であるため、位相差信号DIF_PH(4)の状態を“L”とする。スキュー調整回路11(4)の論理積回路ANDは、時刻t1609乃至時刻t1612で時刻t1605乃至時刻t1608と同様の動作を行う。
スキュー調整回路11(3)の論理積回路ANDは、時刻t1604まで、入力クロックIN(3)及び出力クロックOUT(4)のいずれかの状態が“L”であるため、その状態を“L”とする位相差信号DIF_PH(3)を出力する。そして、スキュー調整回路11(3)の論理積回路ANDは、時刻t1604で該2つのクロックの状態“H”を検出し、位相差信号DIF_PHの状態を“H”とする。また、スキュー調整回路11(3)の論理積回路ANDは、時刻t1605乃至t1608では、該2つのクロックのいずれかの状態が“L”であるため、位相差信号DIF_PH(3)の状態を“L”とする。スキュー調整回路11(3)の論理積回路ANDは、時刻t1608乃至時刻t1611で時刻t1604乃至時刻t1607と同様の動作を行う。
スキュー調整回路11(2)の論理積回路ANDは、時刻t1603まで、入力クロックIN(2)及び出力クロックOUT(3)のいずれかの状態が“L”であるため、その状態を“L”とする位相差信号DIF_PH(2)を出力する。そして、スキュー調整回路11(2)の論理積回路ANDは、時刻t1603で該2つのクロックの状態“H”を検出し、位相差信号DIF_PHの状態を“H”とする。また、スキュー調整回路11(2)の論理積回路ANDは、時刻t1604乃至t1607では、該2つのクロックのいずれかの状態が“L”であるため、位相差信号DIF_PH(2)の状態を“L”とする。スキュー調整回路11(2)の論理積回路ANDは、時刻t1607乃至時刻t1610で時刻t1603乃至時刻t1606と同様の動作を行う。
図17は、本実施形態に係る多相スキュー調整回路11において、多相クロックIN(1)乃至IN(4)にスキューが存在する場合の各種信号のタイミングチャートである。同図における時刻t1601乃至t1612は、図16で説明したものと同じであるため、その説明を省略する。
同図に示すように、入力クロックIN(2)及びIN(4)は、スキューが存在しない場合(図16を参照)と比べて、やや進んだ位相を有しており、入力クロックIN(3)は、スキューが存在しない場合と比べて、やや遅れた位相を有している。
これにより、スキュー調整回路11(4)の論理積回路ANDが出力する位相差信号DIF_PH(4)の“H”の期間はやや短くなり、スキュー調整回路11(3)の論理積回路ANDが出力する位相差信号DIF_PH(3)の“H”の期間はやや長くなり、スキュー調整回路11(2)の論理積回路ANDが出力する位相差信号DIF_PH(2)の“H”の期間はやや短くなっていることが分かる。
また、多相スキュー調整回路10が出力する多相出力クロックOUTは、多相クロックの間のスキューの調整が行われない場合、入力クロックINと同じとなるため、出力クロックOUT(2)及びOUT(4)は、スキューが存在しない場合と比べて、やや進んだ位相を有しており、出力クロックOUT(3)は、スキューが存在しない場合と比べて、やや遅れた位相を有していることが分かる。
図18は、本実施形態に係る多相スキュー調整回路10において、多相クロックIN(1)乃至IN(4)にスキューが存在する場合に、スキュー調整回路11(4)に対してスキュー調整を行った時の各種信号のタイミングチャートである。同図における時刻t1601乃至t1612は、図16で説明したものと同じであるため、その説明を省略する。
同図に示すように、入力クロックIN(2)及びIN(4)は、スキューが存在しない場合(図16を参照)と比べて、やや進んだ位相を有しており、入力クロックIN(3)は、スキューが存在しない場合と比べて、やや遅れた位相を有している。
これにより、スキュー調整回路11(3)の論理積回路ANDが出力する位相差信号DIF_PH(3)の“H”の期間はやや長くなり、スキュー調整回路11(2)の論理積回路ANDが出力する位相差信号DIF_PH(2)の“H”の期間はやや短くなっていることが分かる。一方、スキュー調整回路11(4)は、入力クロックIN(4)及び出力クロックOUT(1)の論理積の積分値がVDD/4となるように、電流制御回路1112が入力クロックIN(4)の位相を調整する。これにより、スキュー調整回路11(4)の論理積回路ANDが出力する位相差信号DIF_PH(4)の波形は、図17に示す波形から一定期間後に図18に示す波形に変化し、結果として該信号の“H”の期間はスキューがない場合(すなわち図16)と比較して変化がなくなる。
また、出力クロックOUT(2)は、スキューが存在しない場合と比べてやや進んだ位相を有しており、出力クロックOUT(3)は、スキューが存在しない場合と比べてやや遅れた位相を有していることが分かる。一方、出力クロックOUT(4)は、上述した動作により、スキューが調整されるため、スキューが存在しない場合と比べても特に変化がなくなることが分かる。
図19は、本実施形態に係る多相スキュー調整回路10において、多相クロックIN(1)乃至IN(4)にスキューが存在する場合に、スキュー調整回路11(3)及び11(4)に対してスキュー調整を行った時の各種信号のタイミングチャートである。同図における時刻t1601乃至t1612は、図16で説明したものと同じであるため、その説明を省略する。
同図に示すように、入力クロックIN(2)及びIN(4)は、スキューが存在しない場合(図16を参照)と比べて、やや進んだ位相を有しており、入力クロックIN(3)は、スキューが存在しない場合と比べて、やや遅れた位相を有している。
これにより、スキュー調整回路11(2)の論理積回路ANDが出力する位相差信号DIF_PH(2)の“H”の期間はやや短くなっていることが分かる。一方、スキューの調整が行われたスキュー調整回路11(3)及び11(4)の論理積回路ANDが出力する位相差信号DIF_PH(3)及びDIF_PH(4)の“H”の期間は、上述した動作により、スキューが調整されるため、スキューがない場合と比較して変化がなくなることが分かる。
また、出力クロックOUT(2)は、スキューが存在しない場合と比べてやや進んだ位相を有していることが分かる。一方、出力クロックOUT(3)及びOUT(4)は、上述した動作によりスキューが調整されるため、スキューが存在しない場合と比べても特に変化がないことが分かる。
図20は、本実施形態に係る多相スキュー調整回路10において、多相クロックIN(1)乃至IN(4)にスキューが存在する場合に、スキュー調整回路11(2)乃至11(4)に対してスキュー調整を行った時の各種信号のタイミングチャートである。同図における時刻t1601乃至t1612は、図16で説明したものと同じであるため、その説明を省略する。
同図に示すように、入力クロックIN(2)及びIN(4)は、スキューが存在しない場合(図16を参照)と比べて、やや進んだ位相を有しており、入力クロックIN(3)は、スキューが存在しない場合と比べて、やや遅れた位相を有している。
しかしながら、スキューの調整が行われたスキュー調整回路11(2)乃至11(4)の論理積回路ANDが出力する位相差信号DIF_PH(2)乃至DIF_PH(4)の“H”の期間は、上述した動作によりスキューが調整されるため、スキューがない場合と比較して変化がないことが分かる。さらに、出力クロックOUT(2)乃至OUT(4)は、上述した動作によりスキューが調整されるため、スキューが存在しない場合と比べても特に変化がないことが分かる。
図21は、本実施形態に係る多相スキュー調整回路における各種信号のタイミングチャートである。具体的には、図21は、本実施形態に係る多相スキュー調整回路10において、入力クロックIN(2)の位相を敢えて前後にずらした際に、スキュー調整回路11(2)乃至11(4)に対してスキュー調整を行った時の各種信号のタイミングチャートである。
同図に示すように、入力クロックIN(2)の位相が前後にずれた場合においても、出力クロックOUT(2)はスキューが存在しない場合と同じように(すなわち、出力クロックOUT(4)に対して180°の位相差を有する)出力されることが分かる。
上述したように、多相スキュー調整回路10は、各スキュー調整回路11を自己校正モードに設定して、自己校正を実行させ、次いで最前段から一段後段又は最後段のスキュー調整回路11から順番にスキュー調整モードに設定して、スキュー調整を実行させることによって、多相クロックの間に存在するスキューを抑制することができる。さらに、スキュー調整回路11は、自身の特性ばらつきを校正する自己校正機能を有し、さらに多相クロックの間のスキューを論理積回路ANDによって検出するため、非常に高速で動作する半導体集積回路における多相クロックの間に発生するスキューを高精度で調整することができる。
上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。
例えば、本明細書に開示される方法においては、その結果に矛盾が生じない限り、ステップ、動作又は機能を並行して又は異なる順に実施しても良い。説明されたステップ、動作及び機能は、単なる例として提供されており、ステップ、動作及び機能のうちのいくつかは、発明の要旨を逸脱しない範囲で、省略でき、また、互いに結合させることで一つのものとしてもよく、また、他のステップ、動作又は機能を追加してもよい。
また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ(技術的事項)を適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。
本発明は、半導体集積回路の分野に広く利用することができる。
1…受信装置
10…多相スキュー調整回路
11…スキュー調整回路
111…位相調整回路
1111…遅延回路
1112…電流制御回路
112…スキュー検出回路
1121…ローパスフィルタ
1122…電圧制御回路
1123…電圧生成回路
20…制御回路
10…多相スキュー調整回路
11…スキュー調整回路
111…位相調整回路
1111…遅延回路
1112…電流制御回路
112…スキュー検出回路
1121…ローパスフィルタ
1122…電圧制御回路
1123…電圧生成回路
20…制御回路
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014228021A JP6498912B2 (ja) | 2014-11-10 | 2014-11-10 | スキュー調整回路及びスキュー調整方法 |
US14/937,247 US9692401B2 (en) | 2014-11-10 | 2015-11-10 | Skew adjustment circuit and skew adjustment method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014228021A JP6498912B2 (ja) | 2014-11-10 | 2014-11-10 | スキュー調整回路及びスキュー調整方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016092724A JP2016092724A (ja) | 2016-05-23 |
JP2016092724A5 true JP2016092724A5 (ja) | 2017-11-30 |
JP6498912B2 JP6498912B2 (ja) | 2019-04-10 |
Family
ID=55913046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014228021A Active JP6498912B2 (ja) | 2014-11-10 | 2014-11-10 | スキュー調整回路及びスキュー調整方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9692401B2 (ja) |
JP (1) | JP6498912B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
US10057049B2 (en) | 2016-04-22 | 2018-08-21 | Kandou Labs, S.A. | High performance phase locked loop |
US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
CN110612500B (zh) | 2017-02-28 | 2023-08-04 | 康杜实验室公司 | 多线路时偏的测量和校正方法 |
CN115333530A (zh) | 2017-05-22 | 2022-11-11 | 康杜实验室公司 | 多模式数据驱动型时钟恢复方法和装置 |
US10547294B2 (en) * | 2017-06-09 | 2020-01-28 | Analog Devices, Inc. | Deskew circuit for automated test systems |
US10686583B2 (en) * | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
US10581417B2 (en) * | 2017-09-29 | 2020-03-03 | International Business Machines Corporation | Skew sensor with enhanced reliability |
KR102415198B1 (ko) | 2017-11-20 | 2022-07-04 | 에스케이하이닉스 주식회사 | 스큐 보상 회로 및 이를 포함하는 반도체 장치 |
US10158351B1 (en) | 2017-11-20 | 2018-12-18 | International Business Machines Corporation | Skew control apparatus and algorithm using a low pass filter |
KR102407546B1 (ko) * | 2017-12-04 | 2022-06-13 | 에스케이하이닉스 주식회사 | 스큐 검출 회로 및 이를 이용한 입력 회로 |
US10243614B1 (en) | 2018-01-26 | 2019-03-26 | Kandou Labs, S.A. | Method and system for calibrating multi-wire skew |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
KR102389071B1 (ko) | 2018-06-11 | 2022-04-22 | 칸도우 랩스 에스에이 | 직교 차동 벡터 시그널링 코드들에 대한 스큐 검출 및 보정 |
US11290115B2 (en) | 2018-06-12 | 2022-03-29 | Kandou Labs, S.A. | Low latency combined clock data recovery logic network and charge pump circuit |
US10630272B1 (en) | 2019-04-08 | 2020-04-21 | Kandou Labs, S.A. | Measurement and correction of multiphase clock duty cycle and skew |
US10673443B1 (en) | 2019-04-08 | 2020-06-02 | Kandou Labs, S.A. | Multi-ring cross-coupled voltage-controlled oscillator |
US10958251B2 (en) | 2019-04-08 | 2021-03-23 | Kandou Labs, S.A. | Multiple adjacent slicewise layout of voltage-controlled oscillator |
US11275113B2 (en) | 2020-01-30 | 2022-03-15 | International Business Machines Corporation | Measuring a control system response time |
US11181577B2 (en) * | 2020-01-30 | 2021-11-23 | International Business Machines Corporation | Quantitative skew sensor |
CN112737573A (zh) * | 2020-12-21 | 2021-04-30 | 南京极景微半导体有限公司 | 一种基于菊花链的时钟偏斜校准系统、方法、设备及计算机存储介质 |
US11356197B1 (en) | 2021-03-19 | 2022-06-07 | Kandou Labs SA | Error-tolerant forward error correction ordered set message decoder |
US11463092B1 (en) | 2021-04-01 | 2022-10-04 | Kanou Labs Sa | Clock and data recovery lock detection circuit for verifying lock condition in presence of imbalanced early to late vote ratios |
US11563605B2 (en) | 2021-04-07 | 2023-01-24 | Kandou Labs SA | Horizontal centering of sampling point using multiple vertical voltage measurements |
US11496282B1 (en) | 2021-06-04 | 2022-11-08 | Kandou Labs, S.A. | Horizontal centering of sampling point using vertical vernier |
US11940836B2 (en) * | 2022-03-31 | 2024-03-26 | International Business Machines Corporation | Dual chip clock synchronization |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05235923A (ja) | 1992-02-25 | 1993-09-10 | Sumitomo Electric Ind Ltd | 位相調整回路 |
JPH09211085A (ja) * | 1996-01-31 | 1997-08-15 | Toshiba Corp | スキューキャリブレーション装置 |
JP3758953B2 (ja) * | 2000-07-21 | 2006-03-22 | 富士通株式会社 | スキュー補正装置 |
JP2009152682A (ja) | 2007-12-18 | 2009-07-09 | Ricoh Co Ltd | 位相差平滑化装置 |
JP5277694B2 (ja) * | 2008-04-03 | 2013-08-28 | 日本電気株式会社 | 半導体集積回路 |
JP2011109622A (ja) * | 2009-11-20 | 2011-06-02 | Nec Corp | Dcオフセット及び位相差検出装置及びdcオフセット及び位相差検出方法 |
JP5347955B2 (ja) * | 2009-12-28 | 2013-11-20 | 日本電気株式会社 | 多相クロック間の相間スキュー検出回路、相間スキュー調整回路、および半導体集積回路 |
JP2014089664A (ja) | 2012-10-31 | 2014-05-15 | Renesas Electronics Corp | スキュー調整回路及び光ディスク装置 |
-
2014
- 2014-11-10 JP JP2014228021A patent/JP6498912B2/ja active Active
-
2015
- 2015-11-10 US US14/937,247 patent/US9692401B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6498912B2 (ja) | スキュー調整回路及びスキュー調整方法 | |
JP2016092724A5 (ja) | ||
US8253462B2 (en) | Duty cycle correction method and its implementing circuit | |
US10404262B2 (en) | Integrated circuit having a multiplying injection-locked oscillator | |
JP4337108B2 (ja) | アナログ混用ディジタルdll | |
KR100861919B1 (ko) | 다 위상 신호 발생기 및 그 방법 | |
JP6329024B2 (ja) | クロック生成回路 | |
US9413236B2 (en) | Voltage converter | |
US8581650B2 (en) | Duty cycle correction circuit and delay locked loop circuit including the same | |
US8841951B2 (en) | Apparatus for controlling duty ratio of signal | |
JP2008046578A (ja) | 電圧バッファと電圧バッファのソースドライバ | |
JP2010028809A (ja) | 位相同期ループの出力vcoにおいて50%デューティサイクルを達成するための方法および装置 | |
JP2006319966A (ja) | 位相補間回路及び位相補間信号の発生方法 | |
WO2015199962A1 (en) | Phase-dependent operational amplifiers employing phase-based frequency compensation, and related systems and methods | |
KR101027676B1 (ko) | 위상 동기 장치 | |
KR101334866B1 (ko) | 입력 신호 듀티 사이클 변화에 관계없이 지연을 가지는 지연-로킹 루프 | |
JP2019022136A (ja) | 位相補間器およびタイミング発生器、半導体集積回路 | |
US7764096B2 (en) | DLL circuit and method of controlling the same | |
US10263604B2 (en) | Triangular wave generator | |
US9071232B2 (en) | Integrated circuit with ring oscillator | |
US8237476B2 (en) | Semiconductor memory device having delay lock loop with wide frequency range and delay cell current reduction scheme | |
JP2007003337A (ja) | 半導体集積回路 | |
US10177752B2 (en) | Frequency comparator and early-late detector | |
JP4825738B2 (ja) | パルス幅変調回路 | |
US20140145771A1 (en) | Delay locked loop |