JP2016072572A - 半導体片の製造方法 - Google Patents

半導体片の製造方法 Download PDF

Info

Publication number
JP2016072572A
JP2016072572A JP2014203547A JP2014203547A JP2016072572A JP 2016072572 A JP2016072572 A JP 2016072572A JP 2014203547 A JP2014203547 A JP 2014203547A JP 2014203547 A JP2014203547 A JP 2014203547A JP 2016072572 A JP2016072572 A JP 2016072572A
Authority
JP
Japan
Prior art keywords
back surface
groove
holding member
substrate
uniformity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014203547A
Other languages
English (en)
Other versions
JP5887633B1 (ja
Inventor
広和 松崎
Hirokazu Matsuzaki
広和 松崎
憲二 山崎
Kenji Yamazaki
憲二 山崎
道昭 村田
Michiaki Murata
道昭 村田
橋本　隆寛
Takahiro Hashimoto
隆寛 橋本
健史 皆見
Takeshi Minami
健史 皆見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2014203547A priority Critical patent/JP5887633B1/ja
Priority to US14/817,873 priority patent/US9368406B2/en
Application granted granted Critical
Publication of JP5887633B1 publication Critical patent/JP5887633B1/ja
Publication of JP2016072572A publication Critical patent/JP2016072572A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Dicing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

【課題】隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程において、密着力の均一性に起因する不具合の発生を抑制する。
【解決手段】半導体片の製造方法は、基板の表面に微細溝を形成する工程と、前記基板の裏面から、回転する切削部材で微細溝の幅よりも広い幅の裏面側の溝を微細溝に向けて形成する工程と、裏面側の溝を形成後に、粘着層を有する保持部材を基板裏面に貼り付ける工程と、保持部材を基板裏面に貼りつける前に、基板裏面と保持部材との密着力の均一性を高める工程と、保持部材を基板裏面に貼り付けた状態で保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、間隔が拡張した状態で半導体片を保持部材から離間させる工程とを備える。密着力の均一性を高める工程は、ドライ洗浄Ｓ２０６等である。
【選択図】図７

Description

本発明は、半導体片の製造方法、半導体片を含む回路基板および電子装置に関する。
サファイア基板の表面側から第１の溝を第１のブレードで形成し、その後、裏面側から第１の溝よりも広く深い第２の溝を第２のブレードで形成することで、一枚の基板から取得できるチップ数を減らすことなく歩留まりを向上させることが可能なダイシング方法が提案されている（特許文献１）。また、ウエハ表面からウエハの途中までレーザーで溝を形成し、その後、ウエハ裏面からレーザーによる溝に達する位置までブレードで切削加工することで、ウエハに形成可能な半導体素子の数量を増加させる方法が提案されている（特許文献２）。
特開２００３−１２４１５１号公報 特開２００９−８８２５２号公報
一枚の基板から取得できる半導体片の数を増やすための方法として、基板の表面に表面側の溝を形成し、基板の裏面から、回転する切削部材で、表面側の溝の幅よりも広い幅の裏面側の溝を表面側の溝に向けて形成して、基板を半導体片に個片化する方法が知られている。
この半導体片の製造方法においては、裏面側の溝を形成後に、エキスパンド用のテープなどの保持部材を基板の裏面に貼り付け、基板が張り付いた状態の保持部材を引き延ばすことで、コレット等で個々の半導体片をピックアップしやすいように半導体片同士の間隔を拡張することが行われる。
ここで、上記の製造方法においては、基板と保持部材との密着力の均一性が低い場合などは、隣接する半導体片の間隔を拡張する工程における半導体片の位置ずれや、半導体片を保持部材から離間させる工程における離間不良などが発生する場合があった。
そこで、本発明では、上記の半導体片の製造方法において、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制することを目的とする。
請求項１は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材を前記基板の裏面に貼り付ける工程と、前記保持部材を前記裏面に貼りつける前に、前記裏面と前記保持部材との密着力の均一性を高める工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材から離間させる工程と、を備える半導体片の製造方法。
請求項２は、前記均一性を高める工程は、前記裏面に付着する有機汚染物質を除去することで、前記密着力の均一性を高める工程である、請求項１に記載の半導体片の製造方法。
請求項３は、前記均一性を高める工程は、前記裏面をドライ洗浄する工程である、請求項１または請求項２に記載の半導体片の製造方法。
請求項４は、前記均一性を高める工程は、前記裏面を紫外線オゾン洗浄する工程である、請求項１ないし請求項３のいずれかに記載の半導体片の製造方法。
請求項５は、前記均一性を高める工程における処理条件は、隣接する半導体片の間隔を拡張する工程及び半導体片を保持部材から離間させる工程の少なくとも一方の工程において、前記裏面と前記保持部材との密着力の均一性に起因する不具合が発生する均一性の状態から、不具合が発生しない均一性の状態にする強度である、請求項１ないし請求項４のいずれかに記載の半導体片の製造方法。
請求項６は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、前記均一性を高める工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項１ないし請求項５のいずれかに記載の半導体片の製造方法。
請求項７は、前記均一性を高める工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼りつける前に実施する、請求項１または請求項５のいずれかに記載の半導体片の製造方法。
請求項８は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材を前記基板の裏面に貼り付ける工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する拡張工程と、前記間隔が拡張した状態で、半導体片を前記保持部材から離間させる離間工程と、を備える半導体片の製造方法であって、試作工程における前記拡張工程及び前記離間工程の少なくとも一方の工程において、前記裏面と前記保持部材との密着力の均一性に起因する不具合が発生する場合には、前記保持部材を前記裏面に貼り付ける工程より前に前記裏面と前記保持部材との密着力の均一性を高める工程を追加し、当該均一性を高める工程が追加された前記製造方法で量産工程における半導体片を製造する、半導体片の製造方法。
請求項９は、前記試作工程において、当該均一性を高める工程における処理条件を変化させて、前記裏面と前記保持部材との密着力の均一性に起因する不具合が発生するかを確認し、不具合が発生しないと確認された処理条件を、量産工程で実施する当該均一性を高める工程における処理条件として使用する、請求項８に記載の半導体片の製造方法。
請求項１０は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材を前記基板の裏面に貼り付ける工程と、前記保持部材を前記裏面に貼りつける前に、前記裏面に付着する有機汚染物質を除去する工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材から離間させる工程と、を備える半導体片の製造方法。
請求項１１は、請求項１ないし１０いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
請求項１２は、請求項１１に記載の回路基板を実装する電子装置。
請求項１によれば、保持部材を裏面に貼りつける前に、裏面と保持部材との密着力の均一性を高める処理を行わない場合と比較して、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項２によれば、保持部材を裏面に貼りつける前に、裏面に付着する有機汚染物質を除去しない場合と比較して、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項３によれば、ウエット洗浄と比較し、基板表面への悪影響を抑制できる。
請求項４によれば、他の洗浄方法と比較し、簡便な装置で所望の洗浄効果を得やすい。
請求項５によれば、隣接する半導体片の間隔を拡張する工程及び半導体片を保持部材から離間させる工程の少なくとも一方の工程において、裏面と保持部材との密着力の均一性に起因する不具合の発生を防止できる。
請求項６によれば、均一性を高める工程における他の保持部材への悪影響を防止できる。
請求項７によれば、均一性を高める工程の後で、裏面側の溝を形成に伴い均一性が悪化することを抑制できる。
請求項８、９によれば、均一性を高める工程を追加しない場合と比較し、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項１０によれば、保持部材を裏面に貼り付ける前に、裏面に付着する有機汚染物質を除去する処理を行わない場合と比較して、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
本発明の実施例に係る半導体片の製造工程の一例を示すフローである。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 本発明の実施例に係る半導体片の製造工程における半導体基板の模式的な断面図である。 回路形成完了時の半導体基板（ウエハ）の概略的な平面図である。 図５（Ａ）は、ダイシングブレードによる裏面側の溝が微細溝に到達する深さに到達した例を示す断面図、図５（Ｂ）は、ダイシングブレードによる裏面側の溝が微細溝の手前まで形成された例を示す断面図である。 ＵＶオゾン洗浄器の構成を説明する概略断面図である。 本実施例によるＵＶオゾン洗浄動作を説明するフローチャートである。 本実施例によるＵＶオゾン洗浄の他の動作を説明するフローチャートである。 図９（Ａ）は、接触角を測定する場所を説明する図、図９（Ｂ）は、ＵＶオゾン洗浄前後の測定場所での接触角を示すグラフである。 図１０（Ａ）は、エキスパンド工程を説明する図、図１０（Ｂ）は、基板表面からダイシングブレードでフルダイシングした場合におけるエキスパンド時に生じる応力を説明する図、図１０（Ｃ）は、基板裏面からハーフダンシングした場合におけるエキスパンド時に生じる応力を説明する図である。 エキスパンド後の半導体片の裏面と粘着層との間の密着性のバラつきを説明する図である。 エキスパンド後の半導体片のコレットによるピッキングを説明する図である。 本発明の実施例に係る洗浄条件の決定方法を示すフローである。 本発明の実施例による微細溝の典型的な構成を示す断面図である。 本発明の実施例による微細溝を形成する製造方法のフローを示す図である。 本発明の実施例による製造方法によりフラスコ形状の微細溝の製造工程の概略断面図である。
本発明の半導体片の製造方法は、例えば、複数の半導体素子が形成された半導体ウエハなどの基板状の部材を分割（個片化）して、個々の半導体片（半導体チップ）を製造する方法に適用される。基板上に形成される半導体素子は、特に制限されるものではなく、発光素子、能動素子、受動素子等を含むことができる。一例として、本発明の製造方法は、発光素子を含む半導体片を基板から取り出す方法に適用され、発光素子は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタであることができる。１つの半導体片は、単一の発光素子を含むものであってもよいし、複数の発光素子をアレイ状に配置されたものであってもよく、さらに１つの半導体片は、そのような１つまたは複数の発光素子を駆動する駆動回路を包含することもできる。また、基板は、例えば、シリコン、ＳｉＣ、化合物半導体、サファイア等で構成される基板であることができるが、これらに限定されず、少なくとも半導体を含む基板（以下、総称して半導体基板という）であれば他の材料の基板であってもよい。一例としては、面発光型半導体レーザーや発光ダイオード等の発光素子が形成される、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体基板である。
以下の説明では、複数の発光素子が半導体基板上に形成され、当該半導体基板から個々の半導体片（半導体チップ）を取り出す方法について図面を参照して説明する。なお、図面のスケールや形状は、発明の特徴を分かり易くするために強調しており、必ずしも実際のデバイスのスケールや形状と同一ではないことに留意すべきである。
図１は、本発明の実施例に係る半導体片の製造工程の一例を示すフローである。同図に示すように、本実施例の半導体片の製造方法は、発光素子を形成する工程（Ｓ１００）、半導体基板表面にレジストパターンを形成する工程（Ｓ１０２）、半導体基板の表面に微細溝を形成する工程（Ｓ１０４）、レジストパターンを剥離する工程（Ｓ１０６）、半導体基板の裏面を洗浄する工程（Ｓ１０８）、半導体基板の表面にダイシング用テープを貼付ける工程（Ｓ１１０）、半導体基板の裏面からハーフダイシングをする工程（Ｓ１１２）、ダイシング用テープに紫外線（ＵＶ）を照射し、半導体基板の裏面にエキスパンド用テープを貼付ける工程（Ｓ１１４）、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する工程（Ｓ１１６）、エキスパンド用テープをエキスパンドする工程（Ｓ１１８）、半導体片（半導体チップ）をピッキングし、回路基板等にダイマウントする工程（Ｓ１２０）を含む。図２（Ａ）ないし（Ｅ）、および図３（Ｆ）ないし（Ｊ）に示す半導体基板の断面図は、それぞれステップＳ１００ないしＳ１２０の各工程に対応している。
発光素子を形成する工程（Ｓ１００）では、図２（Ａ）に示すように、ＧａＡｓ等の半導体基板Ｗの表面に、複数の発光素子１００が形成される。発光素子１００は、例えば、面発光型半導体レーザー、発光ダイオード、発光サイリスタ、等である。なお、図面には、発光素子１００として１つの領域を示しているが、１つの発光素子１００は、個片化された１つの半導体片に含まれる素子を例示しており、１つの発光素子１００の領域には、１つの発光素子のみならず、複数の発光素子やその他の回路素子や半導体素子が含まれ得ることに留意すべきである。また、説明を分かり易くするために発光素子を基板表面から突出するように強調して示しているが、発光素子１００は、基板表面とほぼ同一面に形成されるものであってもよい。
図４は、発光素子の形成工程が完了したときの半導体基板Ｗの一例を示す平面図である。図面には、便宜上、中央部分の発光素子１００のみが例示されている。半導体基板Ｗの表面には、複数の発光素子１００が行列方向にアレイ状に形成されている。１つの発光素子１００の平面的な領域は、概ね矩形状であり、各発光素子１００は、一定間隔Ｓを有するスクライブライン等で規定される切断領域１２０によって格子状に離間されている。
発光素子の形成が終了すると、次に、半導体基板Ｗの表面にレジストパターンが形成される（Ｓ１０２）。図２（Ｂ）に示すように、レジストパターン１３０は、半導体基板Ｗの表面のスクライブライン等で規定される切断領域１２０が露出されるように加工される。レジストパターン１３０の加工は、フォトリソ工程によって行われる。
次に、半導体基板Ｗの表面に微細な溝が形成される（Ｓ１０４）。図２（Ｃ）に示すように、レジストパターン１３０をマスクに用い、半導体基板Ｗの表面に一定の深さの微細な溝（以下、便宜上、微細溝または表面側の溝という）１４０が形成される。このような溝は、異方性ドライエッチングにより形成でき、例えば、異方性プラズマエッチング（リアクティブイオンエッチング）により形成される。厚みの薄いダイシングブレードや等方性エッチング等で形成してもよいが、異方性ドライエッチングを用いることで、等方性エッチングで表面側の溝を形成するよりも、幅が狭くても深い溝が形成され、かつダイシングブレードを使用したときよりも微細溝周辺の発光素子１００に振動や応力等が影響するのが抑制される。微細溝１４０の幅Ｓａは、レジストパターン１３０に形成された開口の幅とほぼ等しく、微細溝１４０の幅Ｓａは、例えば、数μｍから十数μｍである。また、その深さは、例えば、約１０μｍから１００μｍ程度であり、少なくとも発光素子等の機能素子が形成される深さよりも深く形成される。微細溝１４０を一般的なダイシングブレードによって形成した場合には、切断領域１２０の間隔Ｓが、ダイシングブレード自体の溝幅及びチッピング量を考慮したマージン幅の合計として４０ないし６０μｍ程度と大きくなる。一方、微細溝１４０を半導体プロセスで形成した場合には、溝幅自体が狭いだけでなく切断のためのマージン幅もダイシングブレードを使用した場合のマージン幅より狭くなる。言い換えれば、切断領域１２０の間隔Ｓが小さくなるため、発光素子をウエハ上に高密度に配置すれば、半導体片の取得数が増加する。なお、本実施例における「表面側」とは発光素子等の機能素子が形成される面側をいい、「裏面側」とは「表面側」とは反対の面側をいう。
次に、レジストパターンを剥離する（Ｓ１０６）。図２（Ｄ）に示すように、レジストパターン１３０を半導体基板の表面から剥離すると、表面には切断領域１２０に沿って形成された微細溝１４０が露出される。なお、微細溝１４０の形状の詳細については後述する。
次に、半導体基板の裏面の洗浄が行われる（Ｓ１０８）。図２（Ｅ）に示すように、基板Ｗの裏面Ｂが洗浄される。裏面洗浄は、以後の工程でエキスパンド用テープを基板裏面に貼り付けるときの密着力の均一性を高めるために行われる。洗浄方法は、ドライ洗浄またはウエット洗浄のいずれであってもよいが、例えば、紫外線（ＵＶ）オゾン洗浄により裏面洗浄が行われる。半導体基板の裏面洗浄により、基板裏面に付着した有機汚染物質を除去する。なお、裏面洗浄の詳細は、後述する。
次に、基板表面に紫外線硬化型のダイシング用テープを貼り付ける（Ｓ１１０）。図３（Ｆ）に示すように、発光素子が形成された基板表面側に粘着層を有するダイシング用テープ１６０が貼り付けられる。ダイシング用テープの貼り付け工程については、後に詳細に説明する。
次に、基板裏面側から微細溝１４０に向けてハーフダイシングが行われる（Ｓ１１２）。ハーフダイシングによる切断方法を特に限定されるものではなく、例えば、ダイシングブレード、レーザー照射などを利用することができる。ここには一例としてダイシングブレードによる例を示す。ダイシングブレードの位置決めは、基板裏面側に赤外線カメラを配置し、基板を透過して間接的に微細溝１４０を検知する方法や、基板表面側にカメラを配置し、直接、微細溝１４０の位置を検知する方法や、その他の公知の方法が利用できる。このような位置決めによって、図３（Ｇ）に示すように、ダイシングブレードによりハーフダイシングが行われ、半導体基板の裏面側に溝１７０が形成される。
図５は、ダイシングブレードにより形成される裏面側の溝を例示している。図５（Ａ）に示すように、ダイシングブレード３００によって形成される裏面側の溝１７０は、半導体基板の表面に形成された微細溝１４０に到達する深さを有するものであってもよいし、図５（Ｂ）に示すように、裏面側の溝１７０が微細溝１４０に到達しないような深さであってもよい。つまり、微細溝１４０と裏面側の溝１７０との間に残存する部分３１０の距離が一定以下であれば、溝１７０と微細溝１４０との間が容易に割断される。ここで、微細溝１４０は、ダイシングブレードによる裏面側に溝１７０の幅Ｓｂよりも狭い幅Ｓａで形成されているが、これは、微細溝１４０を裏面側の溝１７０よりも狭い幅で形成すれば、ダイシングブレードのみで半導体基板を切断する場合と比較し、一枚のウエハから取得できる半導体片の数が増やせるためである。なお、図２（Ｄ）に示す数μｍから十数μｍ程度の微細溝を半導体基板の表面から裏面に至るまで形成できれば、そもそもダイシングブレードを用いて裏面側の溝を形成する必要なないが、そのような深さの微細溝を形成することは容易でない。よって、図３（Ｇ）に示すように、ダイシングブレードによる裏面からのハーフダイシングを組み合わせている。
次に、ダイシング用テープへ紫外線（ＵＶ）を照射し、またエキスパンド用テープを貼り付ける（Ｓ１１４）。図３（Ｈ）に示すようにダイシング用テープ１６０に紫外線１８０が照射され、その粘着層が硬化される。その後、半導体基板の裏面にエキスパンド用テープ１９０が貼り付けられる。
次に、ダイシング用テープを剥離し、エキスパンド用テープに紫外線を照射する（Ｓ１１６）。図３（Ｉ）に示すように、ダイシング用テープ１６０が半導体基板の表面から剥離される。また、基板裏面のエキスパンド用テープ１９０に紫外線２００が照射され、その粘着層が硬化される。次に、エキスパンド用テープがエキスパンドされる（Ｓ１１８）。エキスパンド用テープ１９０は、基材に伸縮性を有し、ダイシング後に個片化した半導体片のピックアップが容易になるようにテープを伸ばし、発光素子の間隔を拡張する。
次に、個片化された半導体片のピッキングおよびダイマウントを行う（Ｓ１２０）。図３（Ｊ）に示すように、エキスパンド用テープ１９０からピッキングされた半導体片２１０が、接着剤やはんだ等の導電性ペーストなどの固定部材２２０を介して回路基板２３０上に実装される。なお、図示はしていないが、本実施例の半導体基板Ｗは、裏面電極として機能する金属層（金電極層）が裏面側の全面に設けられている。裏面電極は、図１におけるＳ１００の前工程、またはＳ１００とＳ１０２の間の工程において、例えば蒸着等により形成される。
次に、ステップＳ１０８で説明した裏面洗浄の詳細について説明する。半導体基板の前処理が終了すると、半導体基板の裏面が洗浄される。ステップＳ１１２で示した裏面からハーフダイシングをした後に裏面洗浄を行う場合には、半導体基板が個々の半導体片に分断されているので、洗浄のために半導体基板を一括して取り扱うことが難しくなる。また、ステップＳ１１０で示した半導体基板の表面にダイシング用テープ１６０を貼り付けた後に裏面洗浄を行う場合には、洗浄工程によってダイシング用テープが劣化するおそれがある。このため、裏面洗浄は、ダイシング用テープの貼り付け前に実施される。一方、半導体基板の前処理工程中に裏面洗浄を行うことも可能であるが、裏面洗浄を行った後に、他の工程が実施されると、洗浄された裏面が再び汚染されてしまう。そこで、裏面洗浄は、前処理の終了後、後処理の開始前に実施される。
本実施例の１つの態様では、半導体基板の裏面洗浄は、ドライ洗浄法が用いられる。ドライ洗浄法には、プラズマ洗浄法やＵＶ洗浄法があり、いずれの洗浄方法を裏面洗浄に適用することができるが、ここでは、装置が簡便であり、作業性の良好なＵＶオゾン洗浄法を用いる。
ＵＶオゾン洗浄は、紫外線の短波長光エネルギーを基板表面に照射することで基板表面上の有機汚染物質の結合を分解する。同時に、紫外線により発生したオゾンから分離した活性酸素が、有機汚染物質と化学的に結合し、二酸化炭素や水などの揮発性物質に分解反応させ有機汚染物質を除去する。半導体基板の裏面をＵＶオゾン洗浄することで、裏面の清浄度が均一化され、以後に貼り付けられるダイシング用テープと基板裏面との間の密着力の均一性が高められる。
図６に、枚様式のＵＶオゾン洗浄器の典型的な構成を模式的に示す。ＵＶオゾン洗浄器４００は、チャンバー４１０と、チャンバー４１０内に配置されたランプ４２０と、ランプ４２０と対向する位置に配置されたステージ４３０とを有する。ランプ４２０は、例えば低圧水銀ランプ等から構成され、紫外線の波長の光をスベージ４３０に向けて照射する。また、ステージ４３０は、高さ調整機構４４０により上下方向に移動可能であり、これにより、ステージ４３０とランプ４２０間の距離を変更することができる。
次に、ＵＶオゾン洗浄工程の動作を図７のフローチャートを用いて説明する。先ず、ＵＶオゾン洗浄の洗浄条件が予め設定される（Ｓ２００）。ランプ４２０によって照射される紫外線の強度は、ほぼ一定であるため、洗浄のための紫外線の照射（洗浄）エネルギーは、照射時間×ワークディスタンスによって調整される。ワークディスタンスとは、ランプ４２０とステージ４３０との間隔、またはランプ４２０とステージ上の基板との間隔である。照射エネルギーを大きくすることは、相対的にワークディスタンスを小さくすること、および／または相対的に照射時間を長くすることであり、有機汚染物質を除去する能力を高めることを意味し、反対に、照射エネルギーを小さくすることは、相対的にワークディスタンスを大きくすること、および／または相対的に照射時間を短くすることであり、有機汚染物質を除去する能力を弱めることを意味する。洗浄条件は、例えば、ＵＶオゾン洗浄器に内蔵のメモリ等に記憶され、コントローラは、メモリから読み出された洗浄条件に従いランプ４２０の照射時間を制御する。また、ワークディスタンスは、高さ調整機構４４０によって設定することができ、この設定もコントローラによって制御可能である。なお、図７のＳ２００で設定する洗浄条件の決定方法の詳細は後述する。
次に、１枚の半導体基板が図示しない搬送機構等によってチャンバー４１０内に搬送され（Ｓ２０２）、半導体基板は、搬送アーム等によって基板裏面が上方を向くように反転され、ステージ４３０上に載置される（Ｓ２０４）。次に、チャンバー４１０の開閉ドアが閉じられ、チャンバー４１０の密閉空間内でランプ４２０が点灯され、基板Ｗの裏面Ｂに紫外線４５０が照射される（Ｓ２０６）。コントローラは、洗浄条件で設定された照射時間に到達したか否かを監視し（Ｓ２０８）、照射時間に到達したとき、ランプ４２０を消灯させ、基板裏面の洗浄を終了させる（Ｓ２１０）。裏面洗浄が終了すると、開閉ドアが開けられ、ステージ４３０から半導体基板が取り出される（Ｓ２１２）。取り出された半導体基板は、次のダイシング用テープの貼り付けを行うテープマウンタへ搬送される。こうして、枚葉単位にて半導体基板の裏面のＵＶオゾン洗浄が行われる。
ＵＶオゾン洗浄された基板裏面には、後の工程であるステップＳ１１４において、エキスパンド用テープが貼り付けられる（図３（Ｇ））。エキスパンド用テープは、基材とその表面に粘着層が形成され、当該粘着層が基板裏面に密着される。基板裏面は、ＵＶオゾン洗浄により有機汚染物質を一様に取り除くように清浄された面であるため、ＵＶオゾン洗浄を実施しない場合と比較し、粘着層が、基板裏面にムラなく均一に接着され、それ故、エキスパンド用テープの密着力の均一性が高められる。
次に、本実施例の他の洗浄例を図８のフローチャートに示す。ステップＳ２００からＳ２１２までの工程は、図７に示す工程と同様であるので、説明を省略する。本例では、ＵＶオゾン洗浄された基板裏面とエキスパンド用テープとの密着力の均一性が一定の基準を満足するか否かを判定し（Ｓ２１４）、均一性が一定の基準を満足するまで、ＵＶオゾン洗浄が繰り返される。ステップＳ２１４において、均一性が一定の基準を満足していないと判定された場合には、コントローラは、Δｔの照射時間を設定し（Ｓ２１６）、以後、ステップＳ２０２〜Ｓ２１２までの工程を繰り返し、再び、均一性が一定の基準を満足するか否かを判定する。なお、図８のステップＳ２００において最初に設定する洗浄条件については、図７のステップＳ２００において設定する洗浄条件とは異なり、密着力の均一性に起因する不良が発生するか否かが不明の条件を設定してもよい。
次に、均一性の判定方法について説明する。基板表面から有機汚染物質が除去されると、基板表面の親水性が向上する。親水性が向上すると、表面エネルギーが小さくなり、表面に落とした水滴の接触角が小さくなる。そこで、親水性を表す表面エネルギーを見る接触角法により均一性を判定する。図９（Ａ）は、基板上の測定場所１〜８を示し、図９（Ｂ）は、ＵＶオゾン洗浄の前後の接触角、つまり、密着力の均一性に起因する不良が発生する状態と発生しない状態の接触角を測定した測定結果を表している。横軸は、基板上の測定位置１〜８に対応し、縦軸は、接触角である。同グラフからわかるように、ＵＶオゾン洗浄後の接触角は、ＵＶオゾン洗浄前の接触角より小さい。例えば、同グラフの測定結果で言えば、ＵＶオゾン洗浄前の接触角は、約３８度以上であり、ＵＶオゾン洗浄後の接触角は、約２５度よりも小さい。また、ＵＶオゾン洗浄前の接触角のばらつき幅は、約３８度〜約８１度の約４３度である。一方、ＵＶオゾン洗浄前の接触角のばらつき幅は、約１０度〜約２２度の約１２度であり、ばらつき幅が抑制されている。つまり、清浄度が向上するとともに均一性も向上している。従って、例えば、複数の測定個所の全てにおいて接触角が３０度よりも小さくなったとき、均一性が一定の基準を満足したと判定することができる。言い換えると、接触角が、ＵＶオゾン洗浄前の接触角より小さい角度であって、予め定められた角度よりも小さいとき、均一性が一定の基準を満足していると判定することができる。また、例えば、複数の測定個所の全てにおける接触角のばらつき幅が２７度よりも小さくなったとき、均一性が一定の基準を満足したと判定することができる。言い換えると、接触角が、ＵＶオゾン洗浄前の接触角のばらつき幅より小さいばらつき幅であって、予め定められたばらつき幅よりも小さいとき、均一性が一定の基準を満足していると判定することができる。
次に、エキスパンド工程（図１のステップＳ１１８）について説明する。上記したように、ＵＶオゾン洗浄された基板裏面には、エキスパンド用テープ１９０が貼り付けられ、エキスパンド用テープ１９０に紫外線を照射した後、エキスパンド用テープ１９０のエキスパンドが行われる。エキスパンド工程では、例えば、図１０（Ａ）に示すようなステージ４６０上に、基板Ｗを含むダイシング用テープ１９０が搭載される。ステージ４６０は、加温状態で徐々に高温になることによって、エキスパンド用テープ１９０が二次元方向に引っ張られ、テープ１９０上の個片化されている半導体片の間隔が拡張される。
図１０（Ｂ）は、半導体基板をダイシングブレードによって切断（フルダイシング）する方法を用いた場合のエキスパンド時に生じる応力を説明する図であり、図１０（Ｃ）は、表面側に微細溝を形成し、ダイシングブレードにより基板裏面からハーフダイシングをする方法を用いた場合のエキスパンド時に生じる応力を説明する図である。
図１０（Ｂ）に示すように、ダイシングブレードにより基板表面からフルダイシングを行う場合には、基板裏面に、基板の保持とエキスパンドを兼ねたエキスパンド用テープ１９０が貼り付けられる。エキスパンド用テープ１９０は、伸縮性のある基材１９２と、基材表面に形成された粘着層１９４とを含み、粘着層１９４が基板裏面に密着される。ダイシング用テープ１９０の貼り付け後、基板表面から、切断領域１２０に沿うようにダイシングブレードによる切断が行われる。ダイシングブレードによる切削深さは、一定のマージンをもって基板裏面よりも僅かに深い位置に設定される。これにより、基板は、各半導体片に完全に切断される。また、切断のためのマージンによりエキスパンド用テープ１９０の一部も切断され、半導体片の外周に倣うように一定の深さの切り込み１９６がエキスパンド用テープ１９０に形成される。
エキスパンド時、基材１９２には引張り力Ｐｂが作用する。このとき、エキスパンド用テープ１９０には切り込み１９６が形成されているため、基材１９２の引張り力Ｐｂが粘着層１９４に全て伝わらず、すなわち、粘着層１９４の引張り力Ｐａは、切り込み１９６により緩和されるため、基材１９２の引張り力Ｐｂよりも小さくなる。一方、ダイシングブレードによる切削時に、粘着層１９４それ自身の粘着力に加えて、ダイシングブレードからの切削圧Ｐ１が加わるため、粘着層１９４と基板裏面との密着力が増強される。それ故、半導体片の裏面は粘着層１９４に強固に密着された状態にある。
これに対し、基板表面に微細溝１４０を形成し、その後に基板裏面からダイシングブレードによるハーフダイシングを行う場合には、ハーフダイシング後にエキスパンド用テープ１９０が貼り付けられるため、ダイシングブレードからの切削圧がダイシング用テープ１９０に印加されず、それ故、粘着層１９４による粘着力Ｐ２は弱いままである（Ｐ２＜Ｐ１）。さらに、エキスパンド用テープ１９０には、図１０（Ｂ）に示すような切り込みが形成されない。このため、エキスパンド時に、基材１９２に作用する引張り力Ｐｂがそのまま粘着層１９４にも作用する。このように、図１０（Ｃ）に示すようなハーフダイシングを行った場合には、図１０（Ｂ）に示すフルダイシングの場合と比較して、粘着層１９４の密着力が小さいにもかかわらず、粘着層１９４と半導体片の裏面との界面に作用する引張り力Ｐｂが大きくなってしまう。
図１１（Ａ）は、図１０（Ｃ）に示すようなハーフダイシングを行ったときのエキスパンド前の状態、図１１（Ｂ）は、エキスパンド後の状態を示している。図１１（Ａ）に示すように、基板は、裏面からのハーフダイシングにより、事実上、個々の半導体片２１０に分断されている。このとき、半導体片２１０の間隔は、基板表面側に形成された微細溝１４０の幅Ｓａであり、例えば、微細溝１４０が異方性ドライエッチングにより形成されたならば、幅Ｓａは、約５μｍにまで小さくなり得る。図１１（Ｂ）に示すように、エキスパンド用テープ１９０がエキスパンドされると、半導体片２１０の間隔がＳｅにまで拡張される。このとき、半導体片２１０の裏面と粘着層１９４との界面には引張り力Ｐｂが作用するが、半導体片２１０の基板裏面に有機汚染物質が付着されていると、粘着層１９４の密着力が損なわれてしまう。また、有機汚染物質が基板裏面に不均一に付着されていると、粘着層１９４の密着力にバラツキが生じてしまう。特に、半導体片２１０の裏面の縁部Ｅｄにおいて、粘着層１９４の密着力の低下する傾向がある。こうした半導体片の裏面と粘着層１９４との間の密着力の劣化あるいはバラツキは、エキスパンド工程において半導体片２１０の間隔Ｓｅが適正な大きさから逸脱する離間不良を生じさせたり、次のピッキング工程（図１のステップＳ１２０）において、エキスパンド用テープから個々の半導体片を離間させるときの障害になり得る。
図１２は、図１１（Ｂ）に示すような半導体片のピッキング工程を説明する図である。ピッキング工程では、エキスパンド用テープに接着された半導体片２１０をコレット４７０により吸着し、半導体片２１０を回路基板等へ実装する。典型的なコレット４７０は、図示するように、平坦な先端部の中央に、空気を吸入する吸入口４８０が形成され、吸入口４８０を介して半導体片２１０を吸着する。半導体片２１０の表面には、発光素子１００等が形成されているため、コレット４７０の先端部は、半導体片２１０から高さＨだけ離間されて位置決めされ、非接触状態で半導体片２１０を吸着しなければならない。コレット４７０により、半導体片２１０Ａを吸着するとき、隣接する半導体片２１０Ｂの密着力が弱かったり、密着力にバラツキがあると、コレット４７０からの吸引力によって半導体片２１０Ｂがエキスパンド用テープ１９０から位置ずれを起こしたり、あるいは同時に吸引されてしまうおそれがある。半導体片２１０Ｂが位置ずれすると、コレット４７０は、半導体片２１０Ｂを正確に吸着することができなくなるおそれがあり、仮に吸着できたとしても、回路基板等に正確にダイマウントすることができないおそれがある。なお、吸引力等のピッキング条件は一般的に基板上の位置にかかわらず一定で行われるため、特に、基板上の位置による密着力のバラツキが大きい場合は、基板上の全ての位置において上記のような不具合を発生させずにピッキングすることが困難となる。また、図１０（Ｃ）に示すように、基板の表面側の溝が微細な溝である場合には、半導体片２１０の間隔がＳｅに拡張されたとしても、当初の幅Ｓａが小さいために間隔Ｓｅもそれ程大きくすることができない。言い換えると、図１０（Ｂ）に示すフルダイシングの場合と同じ量だけ拡張したとしても、基板の表面位置での半導体片２１０の同士の距離（Ｓｅ）は、フルダイシングの場合よりも狭くなってしまう。このため、隣接する半導体片は、フルダイシングの場合と比較しコレット４７０の吸引力の影響をより受けやすく、密着力の均一性に起因した不具合が発生しやすい。さらに上記したように、エキスパンド工程において、粘着層との密着力の不均一が原因で、各半導体片の拡張された間隔Ｓｅが不均一になれば、コレット４７０を半導体片に正確に位置合わせすることが難しくなり、吸着不良や、回路基板等へのマウント不良となり得る。
本実施例では、基板の表面側の溝が微細な溝であるため、基板の裏面洗浄により、半導体片２１０と粘着層間の密着力の劣化を抑制し、密着力の均一性を高めている。これにより、隣接する半導体片がコレット４７０の吸引力によって位置ずれ等をしないようにし、ピッキング時の障害を取り除いている。さらに、エキスパンド工程においても、各半導体片の拡張された間隔Ｓｅを適正な大きさにすることができ、コレットを半導体片に正確に位置決めさせることができる。その結果、各半導体片を回路基板等へ確実にマウントさせることができ、半導体片の製造工程の歩留まりが向上される。
次に、図７のステップＳ２００で設定する洗浄条件の決定方法の一例について説明する。図１３は、図７のステップＳ２００で設定する洗浄条件の決定方法を示すフローである。まず、試作工程において、図１に示したフローに従って半導体基板を個片化処理する（Ｓ３００）。次に、製造上の問題があるか否かを判断する（Ｓ３１０）。具体的には、エキスパンド工程における離間不良、ピッキング工程における吸着不良、ダイマウント工程におけるマウント不良など、裏面とエキスパンド用テープとの密着力の均一性に起因する不良の発生有無を判断する。この判断は、量産工程において許容できる程度であるか否かを基準にする。そして、問題ないと判断した場合は、その洗浄条件（処理条件）を量産工程における洗浄条件として使用する（Ｓ３３０）。すなわち、図７のステップＳ２００で設定する洗浄条件とする。仮に問題があると判断した場合は、裏面洗浄の条件を変更する（Ｓ３２０）。
Ｓ３２０では、半導体基板とエキスパンド用テープの密着力の均一化が向上されるように、図１のステップＳ１０８の裏面洗浄の洗浄条件のパラメータを変更する。例えば、ＵＶオゾン洗浄の照射時間を長くしたり、あるいは、ワークディスタンスを小さくするように変更する。照射時間を長くすること、および／またはワークディスタンスを小さくすることは、洗浄の照射エネルギーを大きく、基板裏面に付着された有機汚染物質が除去され易くなり、清浄度が向上するとともに（図９における接触角が小さくなるとともに）、均一性が向上する。
Ｓ３２０において洗浄条件を変更した後、再度、試作工程において半導体基板を個片化処理する（Ｓ３００）。そして、再度、製造工程において問題があるか否か判断する（Ｓ３１０）。問題がある場合は、問題なくなるまでＳ３００ないしＳ３２０のステップを繰り返す。Ｓ３１０において、問題ないと判断した場合は、その条件を量産工程における洗浄条件として使用する（Ｓ３３０）。すなわち、図７のステップＳ２００で設定する洗浄条件とする。
上記実施例では、半導体片の裏面と粘着層間の密着力の均一性を高めるために、基板裏面をＵＶオゾン洗浄するようにしたが、有機汚染物質を除去することできるのであれば、ＵＶオゾン洗浄に限らず、他の洗浄方法を用いるものであってもよい。有機汚染物質を除去する洗浄方法として、次のようなドライ洗浄やウエット洗浄を用いることができる。ドライ洗浄には、プラズマ洗浄、イオン洗浄、スパッター洗浄、加熱洗浄、ドライアイス噴射洗浄などがあり、これを本実施例の基板裏面の洗浄に適用することができる。また、ウエット洗浄には、アルカリ洗浄、酸洗浄、洗剤洗浄、溶剤洗浄、液体噴射洗浄などがあり、これを本実施例の基板裏面の洗浄に適用することができる。また、裏面とエキスパンド用テープ等の保持部材との密着力の均一性を高められる方法であれば、洗浄以外の方法を使用してもよい。
上記実施例では、半導体片の裏面と粘着層間の密着力の均一性を高めるために有機汚染物質を除去するようにしたが、均一性を高めることができるのであれば、有機汚染物質を除去する以外の方法を用いることが可能である。
また、図６に示すＵＶオゾン洗浄器の構成は一例であって、これ以外にも、卓上コンベア型の光改質装置等を用いることができる。さらに上記実施例では、半導体基板の裏面洗浄を枚葉単位で処理したが、バッチ処理であってもよい。例えば、複数の半導体基板を洗浄液内に浸漬することでバッチ処理が行われる。
上記実施例では、半導体基板の裏面に貼り付ける保持部材としてエキスパンド用テープを例示したが、保持部材は、エキスパンド用テープと同様の機能を有するものであれば良く、例えば、さらに、可撓性を有する基材と、その表面に粘着層または接着層等が形成されるものであればよい。また、保持部材の名称は、テープに限らず、例えば、樹脂やフィルムなどのシート状の部材であってもよい。さらに、基板に密着される粘着層または接着層は、紫外線硬化型のような材料、あるいは、紫外性硬化型でない材料、エポキシ樹脂などであってもよい。
次に、基板表面側に形成される微細溝の変形例について説明する。図２（Ｄ）に示した微細溝１４０は、異方性ドライエッチングにより、基板表面から略垂直に延在する側面を有するストレート状の溝に加工されたが、微細溝は、これ以外の形状であってもよい。
本実施例の微細溝の他の構成例を図１４（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）に示す。図１４（Ａ）に示す微細溝５００は、深さＤ１のほぼ均一な幅Ｓａ１を形成する直線状の側面を含む第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２の球面状の側面及び底面を有する第２の溝部分５２０とを有する。第２の溝部分５２０の幅Ｓａ２は、基板表面と平行な方向の対向する側壁間の内径であり、Ｓａ２＞Ｓａ１の関係にある。図の例では、第２の溝部分５２０の中心近傍において、幅Ｓａ２が最大となる。
図１４（Ｂ）に示す微細溝５００Ａは、深さＤ１のほぼ均一な幅Ｓａ１を形成する直線状の側面を含む第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２のほぼ直線状の側面を有する矩形状の第２の溝部分５３０とを有する。第２の溝部分５３０は、図１４（Ａ）に示す第２の溝部分５２０の球面状の側面及び底面を直線状に変化させたものであり、第２の溝部分５３０の幅Ｓａ２は、基板表面と平行な方向の対向する側壁間の距離であり、この距離は、ほぼ一定である（Ｓａ２＞Ｓａ１）。なお、ここに示す第２の溝部分の形状は例示であって、第２の溝部分の形状は、第１の溝部分の幅Ｓａ１よりも大きな幅をもつ形状であれば良く、例えば、図１４（Ａ）に示す第２の溝部分５２０と、図１４（Ｂ）に示す第２の溝部分５３０の中間の形状、すなわち第２の溝部分が楕円状であってもよい。更に言い換えれば、第２の溝部分は、第１の溝部分との境界部の溝の幅（Ｄ１の深さでの溝の幅）よりも広い幅の空間を有する形状であればよい。
図１４（Ｃ）に示す微細溝５００Ｂは、深さＤ１のほぼ均一な幅Ｓａ１を形成する側面を有する第１の溝部分５１０と、第１の溝部分５１０の下方に連結され、深さＤ２の逆テーパ状の第２の溝部分５４０とを有する。第２の溝部分５４０の側面は、底部に向けて幅が徐々に大きくなるように傾斜されている。第２の溝部分５４０の幅Ｓａ２は、基板表面と水平な方向の対向する側面間の距離であり、当該距離は、第２の溝部分５４０の最下部近傍（下端近傍）で最大となる。
図１４（Ｄ）に示す微細溝５００Ｃは、基板表面の開口幅Ｓａ１から最下部近傍の幅Ｓａ２まで、徐々に幅が大きくなる形状を有している。つまり、深さＤ２を有する逆テーパ状の溝から構成される。微細溝５００Ｃは、図１４（Ｃ）に示す第１の溝部分５１０の深さＤ１を限りなく小さくしたものである。なお、図１４（Ｄ）の形状は、図１４（Ａ）ないし図１４（Ｃ）の形状のように、第１の溝部分と第２の溝部分の境界で側面の角度が変わる形状ではないが、溝全体の上部と下部を比較すると、下部の方が溝幅が広くなっている形状であり、第１の溝部分（上部）と第１の溝部分よりも広い幅の第２の溝部分（下部）を有している。
ここで、ダイシング用テープ１６０を剥離した際に発生するダイシング用テープの粘着層の残存を抑制するためには、第１の溝部分の形状は、図１４（Ｄ）のような基板表面から裏面に向けて幅が徐々に広くなる形状（逆テーパ形状）よりも、図１４（Ａ）ないし図１４（Ｃ）に示すような垂直形状の溝の方が好ましい。これは、逆テーパ形状は、溝内に入り込んだ粘着層に紫外線があたりにくい形状であるため、粘着層が硬化しずらく、また、硬化したとしても、剥離の際に、溝内に入り込んだ粘着層の根元部分に垂直形状の場合も応力がかかり易く、ちぎれやすいためである。
更に、粘着層の残存を抑制する観点からは、第１の溝部分の側面の形状は、図１４（Ａ）ないし図１４（Ｃ）の垂直形状よりも、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）であることがより好ましい。すなわち、第１の溝部分の形状は、基板の表面から裏面に向けて幅が広くなる部分（逆テーパ形状）を有さない形状とすることが好ましい。
図１４（Ａ）ないし（Ｄ）に示す微細溝５００、５００Ａ、５００Ｂ、５００Ｃは、好ましくは基板と直交する中心線に関して線対称に構成される。また、図１０（Ａ）〜（Ｄ）は、微細溝の特徴を分かり易く説明するために直線または曲面により描かれたものであり、実際に形成される微細溝の側面には、段差または凹凸が含まれてもよく、コーナーは必ずしも厳密に角形状にはならず、曲面で形成され得ることに留意すべきである。また、図１４（Ａ）〜（Ｄ）は、あくまで微細溝の一例をしての形状を示したものであり、第１の溝部分と連通する下方に、第１の幅よりも大きい幅を有する第２の溝部分が形成される形状であれば他の形状であってもよい。例えば、図１４（Ａ）〜（Ｄ）に示すそれぞれの形状を組み合わせた形状や、組み合わせた後に更に変形させた形状であってもよい。また、図１４（Ｃ）や（Ｄ）に示す逆メサ形状の角度もあくまで一例であり、基板面に垂直な面に対して傾斜を有すればよく、その傾斜の程度は問わない。
次に、本実施例の微細溝の製造方法について説明する。図１５は、本実施例の微細溝を製造するための製造方法を示すフローである。図１４（Ａ）ないし（Ｄ）に示されるような微細溝は、幅Ｓａ１を有する第１の溝部分を第１のエッチングにより形成する工程（Ｓ１５０）、次に、第１の溝部分の下方に幅Ｓａ１よりも広い幅Ｓａ２を有する第２の溝部分を第２のエッチングにより形成する工程（Ｓ１６０）を含む。ここで、第２のエッチングは第１のエッチングよりも側壁方向へのエッチング強度が強いエッチングを用いる。一例として、第１のエッチングとして異方性エッチングを、第２のエッチングとして等方性エッチングを使用する場合の例を説明する。
図１６は、図１４（Ａ）に示す微細溝５００の製造工程を説明する概略断面図である。ＧａＡｓ基板Ｗの表面に、フォトレジスト７００が形成される。フォトレジストは、例えば、粘性１００ｃｐｉのｉ線レジストであり、約８μｍの厚さに塗布される。公知のフォトリソ工程、例えばｉ線ステッパー、ＴＭＡＨ２．３８％の現像液を用いて、フォトレジスト７００に開口７１０が形成される。この開口７１０の幅は、第１の溝部分の幅Ｓａ１を規定する。
フォトレジスト７００をエッチングマスクに用い、異方性ドライエッチングにより基板表面に第１の溝部分５１０を形成する。好ましい態様では、リアクティブイオンエッチング（ＲＩＥ）装置として誘導結合プラズマ（ＩＣＰ）が用いられる。エッチング条件は、例えば、誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、Ｃ４Ｆ８＝２０sccm、エッチング時間２０分である。公知のようにＣＦ系のガスを添加することで、エッチングと同時に側壁に保護膜７２０が形成される。反応ガスのプラズマによりラジカル、イオンが生成される。溝の側壁はラジカルのみでアタックされるが、保護膜７２０があるためエッチングされない。一方、底部は垂直入射したイオンにより保護膜が除去され、除去された部分がラジカルによりエッチングされる。このため、異方性エッチングが達成される。
次に、エッチング条件を変更することで、等方性エッチングが行われる。一例として、ここでは、側壁保護膜７２０を形成する役割のＣ４Ｆ８の供給を停止する。誘導結合プラズマ（ＩＣＰ）のパワー５００Ｗ、バイアスパワー５０Ｗ、圧力３Ｐａ、エッチングガスとして、Ｃｌ２＝１５０sccm、ＢＣｌ３＝５０sccm、エッチング時間１０分である。Ｃ４Ｆ８の供給が停止されたことで、側壁保護膜７２０が形成されなくなるため、第１の溝部分５１０の底部において等方性エッチングが達成される。これにより、第１の溝部分５１０の下方に第２の溝部分５２０が形成される。第２の溝部分５２０は、第１の溝部分５１０の幅Ｓａ１からさらに横及び下方向に広がった球面状の側面及び底面を有する。なお、上記のエッチング条件は一例であり、微細溝の幅、深さ、形状等に応じてエッチング条件が適宜変更され得る。
なお、図１４（Ｃ）のような形状は、第２の溝部分を形成する際に、側壁方向へのエッチング強度を図１４（Ａ）の第２の溝部分を形成する場合よりも弱めればよい。側壁方向へのエッチング強度は、エッチング装置の出力やエッチングガスなどのエッチング条件を変えることで変更可能であり、具体的には、例えば、側壁保護用のガスであるＣ４Ｆ８の供給を完全に停止せずに、第１の溝部分を形成する際の流量よりも減したり、エッチング用のガスであるＣｌ２などの流量を増やしたり、または、これらを組み合わせればよい。言い換えると、第１の溝部分の形成時及び第２の溝部分の形成時の両方において、エッチングガスに含まれる側壁保護用のガス及びエッチング用のガスの両方を供給するものの、それぞれの流量を変えることで形成すればよい。そして、このような流量の設定を、第１の溝部分を形成する前に予め設定しておくことで、第１の溝部分及び第２の溝部分を一連の連続したエッチング工程にて形成できる。なお、粘着層の残存を抑制するために、第１の溝部分を、基板表面から裏面に向けて幅が徐々に狭くなる形状（順テーパ形状）に形成する場合は、そのような形状になるように、Ｃ４Ｆ８やＣｌ２の流量やエッチング装置の出力を適正化したり、流量を切り替えるようにすればよい。また、図１４（Ｄ）のような形状は、図１４（Ｃ）における第１の溝部分の形成を省略すれば形成可能である。また、このようなエッチングは一般的に異方性エッチングとして達成される。
本実施例の微細溝を製造するための製造方法について説明したが、第１の溝部分と第１の溝部分よりも広い幅を有する第２の溝部分とを形成できるのであれば、他の方法で形成してもよい。例えば、ドライエッチングとウエットエッチングの組合せで形成してもよい。また、第１の溝部分は第１のエッチングのみで形成される必要はなく、第２の溝部分は第２のエッチングのみで形成される必要はない。つまり、第１の溝部分に対しては、第１のエッチングが主要なエッチングであれば、第１のエッチング以外のエッチングが含まれても良く、第２の溝部分に対しては、第２のエッチングが主要なエッチングであれば、第２のエッチング以外のエッチングが含まれてもよい。また、少なくとも第１の溝部分と第２の溝部分が形成されればよいため、例えば、第１の溝部分と第２の溝部分との間や第２の溝部分よりも基板の裏面側に近い位置に第３や第４の溝部分が存在してもよく、また、それらは、第３のエッチングや第４のエッチングによって形成されてもよい。
以上、本発明の実施の形態について詳述したが、各実施の形態や、実施の形態に開示した個々の機能や構造は、その作用や効果が矛盾しない範囲において組み合わせることができる。また、本発明は、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１００：発光素子
１１０：砥石
１２０：切断領域(スクライブライン)
１３０：レジストパターン
１４０：微細溝
１６０：ダイシング用テープ
１７０：溝
１９０：エキスパンド用テープ
１９２：基材
１９４：粘着層
２１０：半導体チップ
３００：ダイシングブレード
３１０：残存する部分
４００：ＵＶオゾン洗浄器
４１０：チャンバー
４２０：ランプ
４３０：ステージ
４４０：高さ調整機構
４６０：ステージ
４７０：コレット
４８０：吸着口
５００、５００Ａ、５００Ｂ、５００Ｃ：微細溝
５１０：第１の溝部分
５２０、５３０、５４０、５５０：第２の溝部分
６００、６１０、６２０、６３０：段差
７００、８００：フォトレジスト
７１０、８１０：開口
７２０、８３０、８５０：保護膜
請求項１は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材を前記基板の裏面に貼り付ける工程と、前記保持部材を前記裏面に貼り付ける前に、前記裏面と前記保持部材との密着力の均一性を高める工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材の前記粘着層から離間させる工程と、を備える半導体片の製造方法。
請求項２は、前記均一性を高める工程は、前記裏面に付着する有機汚染物質を除去することで、前記密着力の均一性を高める工程である、請求項１に記載の半導体片の製造方法。
請求項３は、前記均一性を高める工程は、前記裏面をドライ洗浄する工程である、請求項１または請求項２に記載の半導体片の製造方法。
請求項４は、前記均一性を高める工程は、前記裏面を紫外線オゾン洗浄する工程である、請求項１ないし請求項３のいずれかに記載の半導体片の製造方法。
請求項５は、前記均一性を高める工程における処理条件は、隣接する半導体片の間隔を拡張する工程及び半導体片を保持部材から離間させる工程の少なくとも一方の工程において、前記裏面と前記保持部材との密着力の均一性に起因する不具合が発生する均一性の状態から、不具合が発生しない均一性の状態にする強度である、請求項１ないし請求項４のいずれかに記載の半導体片の製造方法。
請求項６は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、
前記均一性を高める工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項１ないし請求項５のいずれかに記載の半導体片の製造方法。
請求項７は、前記均一性を高める工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼り付ける前に実施する、請求項１または請求項５のいずれかに記載の半導体片の製造方法。
請求項８は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材を前記基板の裏面に貼り付ける工程と、前記保持部材を前記裏面に貼り付ける前に、前記裏面を紫外線オゾン洗浄する工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材の前記粘着層から離間させる工程と、を備える半導体片の製造方法。
請求項９は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、前記紫外線オゾン洗浄する工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項８に記載の半導体片の製造方法。
請求項１０は、前記紫外線オゾン洗浄する工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼り付ける前に実施する、請求項８または９に記載の半導体片の製造方法。
請求項１１は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材を前記基板の裏面に貼り付ける工程と、前記保持部材を前記裏面に貼り付ける前に、前記裏面に付着する有機汚染物質を除去する工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材の前記粘着層から離間させる工程と、を備える半導体片の製造方法。
請求項１２は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、前記有機汚染物質を除去する工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項１１に記載の半導体片の製造方法。
請求項１３は、前記有機汚染物質を除去する工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼り付ける前に実施する、請求項１１または１２に記載の半導体片の製造方法。
請求項１４は、請求項１ないし１３いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
請求項１５は、請求項１４に記載の回路基板を実装する電子装置。
請求項１によれば、保持部材を裏面に貼りつける前に、裏面と保持部材との密着力の均一性を高める処理を行わない場合と比較して、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項２によれば、保持部材を裏面に貼りつける前に、裏面に付着する有機汚染物質を除去しない場合と比較して、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項３によれば、ウエット洗浄と比較し、基板表面への悪影響を抑制できる。
請求項４によれば、他の洗浄方法と比較し、簡便な装置で所望の洗浄効果を得やすい。
請求項５によれば、隣接する半導体片の間隔を拡張する工程及び半導体片を保持部材から離間させる工程の少なくとも一方の工程において、裏面と保持部材との密着力の均一性に起因する不具合の発生を防止できる。
請求項６によれば、均一性を高める工程における他の保持部材への悪影響を防止できる。
請求項７によれば、均一性を高める工程の後で、裏面側の溝の形成に伴い均一性が悪化することを抑制できる。
請求項８によれば、紫外線オゾン洗浄する工程を追加しない場合と比較し、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項１１によれば、保持部材を裏面に貼り付ける前に、裏面に付着する有機汚染物質を除去する処理を行わない場合と比較して、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項１は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材の当該粘着層を前記基板の裏面に直接貼り付ける工程と、前記保持部材を前記裏面に貼り付ける前に、紫外線オゾン洗浄又はプラズマ洗浄によって前記裏面と前記保持部材との密着力の均一性を高める工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材の前記粘着層から離間させる工程と、を備える半導体片の製造方法。
請求項２は、前記均一性を高める工程は、前記裏面を紫外線オゾン洗浄する工程である、請求項１に記載の半導体片の製造方法。
請求項３は、前記均一性を高める工程における処理条件は、隣接する半導体片の間隔を拡張する工程及び半導体片を保持部材から離間させる工程の少なくとも一方の工程において、前記裏面と前記保持部材との密着力の均一性に起因する不具合が発生する均一性の状態から、不具合が発生しない均一性の状態にする強度である、請求項１または２に記載の半導体片の製造方法。
請求項４は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、
前記均一性を高める工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項１ないし３のいずれかに記載の半導体片の製造方法。
請求項５は、前記均一性を高める工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼り付ける前に実施する、請求項１ないし４いずれかに記載の半導体片の製造方法。
請求項６は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材の当該粘着層を前記基板の裏面に直接貼り付ける工程と、前記保持部材を前記裏面に貼り付ける前に、前記裏面を紫外線オゾン洗浄する工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材の前記粘着層から離間させる工程と、を備える半導体片の製造方法。
請求項７は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、前記紫外線オゾン洗浄する工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項６に記載の半導体片の製造方法。
請求項８は、前記紫外線オゾン洗浄する工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼り付ける前に実施する、請求項６または７に記載の半導体片の製造方法。
請求項９は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材の当該粘着層を前記基板の裏面に直接貼り付ける工程と、前記保持部材を前記裏面に貼り付ける前に、紫外線オゾン洗浄又はプラズマ洗浄によって前記裏面に付着する有機汚染物質を除去する工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材の前記粘着層から離間させる工程と、を備える半導体片の製造方法。
請求項１０は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、前記有機汚染物質を除去する工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項９に記載の半導体片の製造方法。
請求項１１は、前記有機汚染物質を除去する工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼り付ける前に実施する、請求項９または１０に記載の半導体片の製造方法。
請求項１２は、請求項１ないし１１いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
請求項１３は、請求項１２に記載の回路基板を実装する電子装置。
請求項１によれば、保持部材を裏面に貼りつける前に、紫外線オゾン洗浄又はプラズマ洗浄によって裏面と保持部材との密着力の均一性を高める処理を行わない場合と比較して、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項９によれば、保持部材を裏面に貼りつける前に、裏面に付着する有機汚染物質を除去しない場合と比較して、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項１によれば、ウエット洗浄と比較し、基板表面への悪影響を抑制できる。
請求項２によれば、他の洗浄方法と比較し、簡便な装置で所望の洗浄効果を得やすい。
請求項３によれば、隣接する半導体片の間隔を拡張する工程及び半導体片を保持部材から離間させる工程の少なくとも一方の工程において、裏面と保持部材との密着力の均一性に起因する不具合の発生を防止できる。
請求項４によれば、均一性を高める工程における他の保持部材への悪影響を防止できる。
請求項５によれば、均一性を高める工程の後で、裏面側の溝を形成に伴い均一性が悪化することを抑制できる。
請求項６、７によれば、均一性を高める工程を追加しない場合と比較し、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
請求項８によれば、保持部材を裏面に貼り付ける前に、裏面に付着する有機汚染物質を除去する処理を行わない場合と比較して、隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程における不具合の発生を抑制できる。
本発明は、半導体片の製造方法に関する。
請求項１は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材の当該粘着層を前記基板の裏面に直接貼り付ける工程と、前記保持部材を前記裏面に貼り付ける前に、紫外線オゾン洗浄又はプラズマ洗浄によって前記裏面と前記保持部材との密着力の均一性を高める工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材の前記粘着層から離間させる工程と、を備える半導体片の製造方法。
請求項２は、前記均一性を高める工程は、前記裏面を紫外線オゾン洗浄する工程である、請求項１に記載の半導体片の製造方法。
請求項３は、前記均一性を高める工程における処理条件は、隣接する半導体片の間隔を拡張する工程及び半導体片を保持部材から離間させる工程の少なくとも一方の工程において、前記裏面と前記保持部材との密着力の均一性に起因する不具合が発生する均一性の状態から、不具合が発生しない均一性の状態にする強度である、請求項１または２に記載の半導体片の製造方法。
請求項４は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、
前記均一性を高める工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項１ないし３のいずれかに記載の半導体片の製造方法。
請求項５は、前記均一性を高める工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼り付ける前に実施する、請求項１ないし４いずれかに記載の半導体片の製造方法。
請求項６は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材の当該粘着層を前記基板の裏面に直接貼り付ける工程と、前記保持部材を前記裏面に貼り付ける前に、前記裏面を紫外線オゾン洗浄する工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材の前記粘着層から離間させる工程と、を備える半導体片の製造方法。
請求項７は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、前記紫外線オゾン洗浄する工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項６に記載の半導体片の製造方法。
請求項８は、前記紫外線オゾン洗浄する工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼り付ける前に実施する、請求項６または７に記載の半導体片の製造方法。
請求項９は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、前記裏面側の溝を形成後に、粘着層を有する保持部材の当該粘着層を前記基板の裏面に直接貼り付ける工程と、前記保持部材を前記裏面に貼り付ける前に、紫外線オゾン洗浄又はプラズマ洗浄によって前記裏面に付着する有機汚染物質を除去する工程と、前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、前記間隔が拡張した状態で、半導体片を前記保持部材の前記粘着層から離間させる工程と、を備える半導体片の製造方法。
請求項１０は、前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、前記有機汚染物質を除去する工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項９に記載の半導体片の製造方法。
請求項１１は、前記有機汚染物質を除去する工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼り付ける前に実施する、請求項９または１０に記載の半導体片の製造方法。

Claims (12)

  1. 基板の表面に表面側の溝を形成する工程と、
    前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、
    前記裏面側の溝を形成後に、粘着層を有する保持部材を前記基板の裏面に貼り付ける工程と、
    前記保持部材を前記裏面に貼りつける前に、前記裏面と前記保持部材との密着力の均一性を高める工程と、
    前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、
    前記間隔が拡張した状態で、半導体片を前記保持部材から離間させる工程と、
    を備える半導体片の製造方法。
  2. 前記均一性を高める工程は、前記裏面に付着する有機汚染物質を除去することで、前記密着力の均一性を高める工程である、請求項１に記載の半導体片の製造方法。
  3. 前記均一性を高める工程は、前記裏面をドライ洗浄する工程である、請求項１または請求項２に記載の半導体片の製造方法。
  4. 前記均一性を高める工程は、前記裏面を紫外線オゾン洗浄する工程である、請求項１ないし請求項３のいずれかに記載の半導体片の製造方法。
  5. 前記均一性を高める工程における処理条件は、隣接する半導体片の間隔を拡張する工程及び半導体片を保持部材から離間させる工程の少なくとも一方の工程において、前記裏面と前記保持部材との密着力の均一性に起因する不具合が発生する均一性の状態から、不具合が発生しない均一性の状態にする強度である、請求項１ないし請求項４のいずれかに記載の半導体片の製造方法。
  6. 前記表面側の溝を形成した後であって前記裏面側の溝を形成する前に、前記表面に、粘着層を有する他の保持部材を貼り付ける工程を有し、
    前記均一性を高める工程を、前記表面側の溝を形成した後であって、前記他の保持部材を前記表面に貼り付ける前に実施する、請求項１ないし請求項５のいずれかに記載の半導体片の製造方法。
  7. 前記均一性を高める工程を、前記裏面側の溝を形成した後であって前記保持部材を前記裏面に貼りつける前に実施する、請求項１または請求項５のいずれかに記載の半導体片の製造方法。
  8. 基板の表面に表面側の溝を形成する工程と、
    前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、
    前記裏面側の溝を形成後に、粘着層を有する保持部材を前記基板の裏面に貼り付ける工程と、
    前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する拡張工程と、
    前記間隔が拡張した状態で、半導体片を前記保持部材から離間させる離間工程と、を備える半導体片の製造方法であって、
    試作工程における前記拡張工程及び前記離間工程の少なくとも一方の工程において、前記裏面と前記保持部材との密着力の均一性に起因する不具合が発生する場合には、前記保持部材を前記裏面に貼り付ける工程より前に前記裏面と前記保持部材との密着力の均一性を高める工程を追加し、当該均一性を高める工程が追加された前記製造方法で量産工程における半導体片を製造する、半導体片の製造方法。
  9. 前記試作工程において、当該均一性を高める工程における処理条件を変化させて、前記裏面と前記保持部材との密着力の均一性に起因する不具合が発生するかを確認し、不具合が発生しないと確認された処理条件を、量産工程で実施する当該均一性を高める工程における処理条件として使用する、請求項８に記載の半導体片の製造方法。
  10. 基板の表面に表面側の溝を形成する工程と、
    前記基板の裏面から、回転する切削部材で、前記表面側の溝の幅よりも広い幅の裏面側の溝を前記表面側の溝に向けて形成する工程と、
    前記裏面側の溝を形成後に、粘着層を有する保持部材を前記基板の裏面に貼り付ける工程と、
    前記保持部材を前記裏面に貼りつける前に、前記裏面に付着する有機汚染物質を除去する工程と、
    前記保持部材を前記裏面に貼り付けた状態で前記保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、
    前記間隔が拡張した状態で、半導体片を前記保持部材から離間させる工程と、
    を備える半導体片の製造方法。
  11. 請求項１ないし１０いずれか１つに記載の製造方法によって製造された少なくとも１つの半導体片を実装する回路基板。
  12. 請求項１１に記載の回路基板を実装する電子装置。
JP2014203547A 2014-10-02 2014-10-02 半導体片の製造方法 Active JP5887633B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014203547A JP5887633B1 (ja) 2014-10-02 2014-10-02 半導体片の製造方法
US14/817,873 US9368406B2 (en) 2014-10-02 2015-08-04 Method for manufacturing semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014203547A JP5887633B1 (ja) 2014-10-02 2014-10-02 半導体片の製造方法

Publications (2)

Publication Number Publication Date
JP5887633B1 JP5887633B1 (ja) 2016-03-16
JP2016072572A true JP2016072572A (ja) 2016-05-09

Family

ID=55524012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014203547A Active JP5887633B1 (ja) 2014-10-02 2014-10-02 半導体片の製造方法

Country Status (2)

Country Link
US (1) US9368406B2 (ja)
JP (1) JP5887633B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041823A (ja) * 2016-09-07 2018-03-15 株式会社ディスコ テープ貼着方法
JP2019009199A (ja) * 2017-06-22 2019-01-17 株式会社ディスコ ウェーハ及びウェーハの加工方法
JP2021048209A (ja) * 2019-09-18 2021-03-25 株式会社ディスコ ウエーハの加工方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6887722B2 (ja) * 2016-10-25 2021-06-16 株式会社ディスコ ウェーハの加工方法及び切削装置
JP6837859B2 (ja) * 2017-02-14 2021-03-03 株式会社ディスコ ウエーハの加工方法
US10103166B1 (en) * 2017-04-10 2018-10-16 Macronix International Co., Ltd. Semiconductor device and critical dimension defining method thereof
CN108735714B (zh) * 2017-04-13 2020-04-21 旺宏电子股份有限公司 半导体元件及其关键尺寸的定义方法
JP2021048151A (ja) * 2019-09-17 2021-03-25 株式会社ディスコ ウエーハの加工方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11291161A (ja) * 1998-04-08 1999-10-26 Matsushita Electric Ind Co Ltd 研磨方法
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2004241443A (ja) * 2003-02-03 2004-08-26 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
JP2012209386A (ja) * 2011-03-29 2012-10-25 Lintec Corp 半導体チップ用フィルム状接着剤、半導体加工用接着シートおよび半導体装置の製造方法
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
JP2016039186A (ja) * 2014-08-05 2016-03-22 株式会社ディスコ ウエーハの加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018041823A (ja) * 2016-09-07 2018-03-15 株式会社ディスコ テープ貼着方法
JP2019009199A (ja) * 2017-06-22 2019-01-17 株式会社ディスコ ウェーハ及びウェーハの加工方法
JP2021048209A (ja) * 2019-09-18 2021-03-25 株式会社ディスコ ウエーハの加工方法
JP7343339B2 (ja) 2019-09-18 2023-09-12 株式会社ディスコ ウエーハの加工方法

Also Published As

Publication number Publication date
US20160099176A1 (en) 2016-04-07
US9368406B2 (en) 2016-06-14
JP5887633B1 (ja) 2016-03-16

Similar Documents

Publication Publication Date Title
JP5887633B1 (ja) 半導体片の製造方法
US9455173B2 (en) Semiconductor piece manufacturing method
JP6281699B2 (ja) 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP6509744B2 (ja) フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
US9997363B2 (en) Method for producing semiconductor piece, circuit board and electronic device including semiconductor piece, and method for designing etching condition
KR102044042B1 (ko) 웨이퍼의 가공 방법
US8664089B1 (en) Semiconductor die singulation method
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US9847219B2 (en) Semiconductor die singulation method
JP2005252126A (ja) ウエーハの加工方法
JP2018182179A (ja) デバイスチップの製造方法
US9130030B1 (en) Baking tool for improved wafer coating process
JP2016096325A (ja) 半導体片の製造方法
US20150079701A1 (en) Semiconductor device manufacturing method and manufacturing apparatus
US11024542B2 (en) Manufacturing method of device chip
JP7128064B2 (ja) 被加工物の加工方法
TWI744515B (zh) 被加工物的加工方法
JP4882900B2 (ja) 半導体ウェハの個片化方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160121

R150 Certificate of patent or registration of utility model

Ref document number: 5887633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350