JP2016064979A - ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法 - Google Patents

ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法 Download PDF

Info

Publication number
JP2016064979A
JP2016064979A JP2015209822A JP2015209822A JP2016064979A JP 2016064979 A JP2016064979 A JP 2016064979A JP 2015209822 A JP2015209822 A JP 2015209822A JP 2015209822 A JP2015209822 A JP 2015209822A JP 2016064979 A JP2016064979 A JP 2016064979A
Authority
JP
Japan
Prior art keywords
wafer
layer
diamond
gan
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015209822A
Other languages
English (en)
Other versions
JP6078620B2 (ja
Inventor
ダニエル フランシス
Francis Daniel
ダニエル フランシス
フィローズ ナーサル−フェーイリ
Nasser-Faili Firooz
フィローズ ナーサル−フェーイリ
クリストファー マシューズ
Matthews Kristopher
クリストファー マシューズ
フランク ヤンティス ロウ
Yantis Lowe Frank
フランク ヤンティス ロウ
クエンティン ディダック
Diduck Quentin
クエンティン ディダック
セルゲイ ザイツェフ
Zaytsev Sergey
セルゲイ ザイツェフ
フェリックス エジェッカム
Ejeckam Felix
フェリックス エジェッカム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Element Six Technologies US Corp
Original Assignee
Element Six Technologies US Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Element Six Technologies US Corp filed Critical Element Six Technologies US Corp
Publication of JP2016064979A publication Critical patent/JP2016064979A/ja
Application granted granted Critical
Publication of JP6078620B2 publication Critical patent/JP6078620B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/10Heating of the reaction chamber or the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/16Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26Deposition of carbon only
    • C23C16/27Diamond only
    • C23C16/271Diamond only using hot filaments
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C23C16/463Cooling of the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/183Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/20Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C30B25/205Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer the substrate being of insulating material
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/04Diamond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02527Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Ceramic Engineering (AREA)

Abstract

【課題】 ワイドギャップ半導体、特に窒化ガリウムエピ層を合成ダイヤモンド基板と一体化する方法が開示される。
【解決手段】 合成ダイヤモンドを、少なくとも1つの窒化ガリウム層を備えた層状構造体上に被着され又は形成された核生成層上に蒸着させることによってダイヤモンド基板を作製する。反りが少なく且つ結晶品質が高いダイヤモンド上のGaN型ウェーハを製造する方法が、特定用途に合ったダイヤモンド上のGaN型ウェーハ及びチップを製造する好ましい選択肢と共に開示される。
【選択図】 図3

Description

本発明は、高電力電子及び光電デバイス並びにこれらの熱管理(放熱設計)に関し、特に、合成ダイヤモンド膜及びウェーハと、ワイドギャップ半導体、特に窒化ガリウムを主成分とする電子及び光電デバイスとの一体化を含むデバイス及び構造体の作製方法に関し、かかる電子及び光電デバイスとしては、高電子移動度トランジスタ、高周波(RF)電子デバイス、発光ダイオード及びレーザが挙げられる。
〔関連出願の説明〕
本願は、2012年2月29日に出願された米国特許仮出願第61/604,979号の優先権主張出願である。この米国特許仮出願を参照により引用し、その記載内容を本明細書の一部とする。
半導体及び半導体回路における熱管理は、任意の製造可能な且つ費用効果の良い電子及び光電製品、例えば光発生及び電気信号増幅における重要な設計上の要素である。効率的な熱設計の目的は、かかる電子又は光電デバイスの動作運動を低くする一方で、性能(出力及び速度)及び信頼性を最大にすることにある。かかるデバイスの例は、マイクロ波トランジスタ、発光ダイオード及びレーザである。動作周波数、電力要件及び特定の用途に応じて、これらデバイスは、従来、シリコン、ガリウム砒素(GaAs)又は燐化インジウム(InP)上に作製されている。近年、窒化ガリウム(GaN)、窒化アルミニウム(AlN)及び他のワイドギャップ半導体がパワーエレクトロニクスと可視光発生オプトエレクトロニクスの両方について新たな選択肢として台頭した。窒化ガリウム材料系により、高電子移動度(高速動作に必要である)、高い破壊電圧(高電力に必要である)及びGaAs、InP又は珪素よりも高い熱伝導率を備え、かくして、高電力用途に用いられるのに適したマイクロ波トランジスタが得られる。GaNは又、青色及び紫外線レーザ及び発光ダイオードの製造にも用いられる。GaN型電子及び光電デバイスは、高温性能(その広いバンドギャップ及び高い臨界磁界による)にもかかわらず、GaNの成長に通常用いられる物質の比較的低い熱抵抗に起因して性能の面で制約がある。この欠点は、大抵の場合、両方とも低い接合温度の恩恵を受ける冷却要件の緩和及びデバイス寿命の延びが極めて強く要望されている高電力マイクロ波及びミリメートル波トランジスタ及び増幅器において顕著である。同様な要望は、数マイクロメートル幅のレーザキャビティストライプが低熱伝導率材料を介して電力をチップ中に消費させる高電力青色及び紫外線レーザに示されている。
周知のように、ダイヤモンドは、人に知られている最も熱伝導率の高い物質である。この理由で、半導体業界は、1980年代における化学気相成長による合成ダイヤモンドの商業化以来、熱管理の向上のためにダイヤモンドヒートシンク及びヒートスプレッダを採用している。というのは、最適熱管理の目的は、ダイヤモンドヒートスプレッダ又はダイヤモンド層を電子又は光電デバイス中の熱源に近接させることにある。これは、デバイスをダイヤモンドヒートスプレッダに取り付けられた薄いチップ上にデバイスを作製し、デバイスをダイヤモンド層で覆い、そしてより最近においては、デバイスエピ層をダイヤモンド上に移送することを意味している。
ダイヤモンドウェーハは、次の3つの方法のうちの1つを利用して化学気相成長又は化学蒸着(CVD)によって製造され、かかる3つの方法は、即ち、反応物を解離するエネルギーがマイクロ波源から生じるプラズマ促進ダイヤモンドCVD、ガスを解離するためのエネルギーがホットタングステンフィラメントから生じるホットフィラメント促進ダイヤモンドCVD及び高DC電圧を用いてイオンを加速する高電圧トーチである。
CVDプロセスは、真空チャンバ内で実施され、この真空チャンバ内には、基板が設けられ、この基板の頂部上でダイヤモンドを成長させ、基板は、ダイヤモンドを基板の表面上に形成するのに必要な前駆ガスの分子を解離するのに必要なエネルギー源にさらされる。ダイヤモンドの化学気相成長に必要な前駆ガスは、水素(H2)で希釈された炭素源、典型的には、メタン(CH4)、エタン(C26)、一酸化炭素(CO)及びアセチレン(C22)である。効率的なダイヤモンド蒸着に必要なガスの組み合わせは、水素中の僅かな(数パーセントの)組成の炭素含有ガスを含み、反応を極めて僅かな割合の酸素(O2)で更に助けることができる。これら反応の際の好ましい炭素含有ガスは、メタンである。
ダイヤモンドにGaNを被着させる技術及びその結果として得られるデバイス(米国特許第7,595,507号明細書に記載されている)は、ダイヤモンド基板に原子的に取り付けられたGaNエピ層を特徴とする構造体を必要としている。この技術により、窒化ガリウム(GaN)及びGaN関連化合物に基づく最適熱導体(ダイヤモンド)と電子及び光電デバイスを結合することが可能である。窒化ガリウムデバイスは、その固有の高い臨界電界及び広いバンドギャップに起因して、高電力電気及び光電用途、例えば高電力RFトランジスタ及び増幅器、電力管理デバイス(ショットキーダイオード及びスイッチングトランジスタ)並びに高電力青色及び紫外線レーザ又は発光ダイオードにとって好ましい。
GaNは、現在のところ、幾つかの互いに異なる基板、即ち、サファイア、シリコン、炭化珪素、窒化アルミニウム、単結晶ダイヤモンド及びGaN基板上で成長させる。GaN基板を例外として、他の全ての材料は、GaN及びAlGaNの格子定数とは異なる格子定数を有する。GaN又はAlGaN合金とは異なる格子定数で基板の頂部上に高品質AlGaN合金をエピタキシャル成長させるため、当業界においては、格子不整状態の基板の頂部上に層又は層の組み合わせを成長させることが慣例であり、その目的は、転位を終わらせると共に低い転位密度エピ層を生じさせ、このエピ層の頂部上に高品質活性層の成長が可能であるようにすることにある。格子不整基板の頂部上に直接成長させた層は、1つ又は複数の移行又は核生成層と通称されており、これら層は、任意の数の二元又は三元エピタキシャル層を含む場合がある。核生成層の次にバッファ層と呼ばれる適当に厚い窒化ガリウム層が形成され、この窒化ガリウム層は、低転位密度GaNを達成すると共に活性層を高転位度の核生成層から距離を隔てるために追加される。バッファ層の頂面は、一般に、デバイス活性層の成長を可能にするほど十分低い転位密度を有する高品質材料を含む。電界効果で用いられるシリコン、炭化珪素及びサファイアエピウェーハ上に成長させるGaN表面について達成可能な典型的な転位密度は、108cm/cm3〜1010cm/cm3である場合がある。バイポーラデバイス、例えばバイポーラトランジスタ及び光電デバイスの効率的な動作に必要な欠陥密度は、106cm/cm3から108cm/cm3までの範囲にわたる。GaNバッファ層は、活性エピ層構造の一部として必要とされる場合が多い。この用途の目的上、「移行層」という用語は、ネイティブ基板の頂部上に成長させた層の全てを意味し、これらは、(a)ネイティブ基板の格子定数をGaNの格子定数に変換し、(b)高品質材料、即ち、頂部上に所望の活性層の成長を可能にするのに十分低い転位密度を達成するのに必要である。
デバイス「活性層」という用語は、電子デバイス、例えば高周波数トランジスタ、高電圧スイッチ、ショットキーダイオード及び/又は光電デバイス、例えばレーザダイオード、発光ダイオード及びスーパールミネッセントダイオードの実現に必要な1つ又は複数のエピ層構造体を意味している。GaNバッファ層は、活性層及び移行層内で機能を実行することができるので、移行層と活性層との間の境界は、バッファ層内のどこかの場所に位置する場合がある。その正確な存在場所は、物理的ではなく、機能的である場合があり、境界は、適正なデバイス機能実行に必要な層(活性層)をデバイス動作に必要ではない層(移行層)から分離する。
図1(先行技術)に示された典型的なAlGaN/GaN・HEMTのエピ層構造は、ネイティブ基板1の頂部に被着された多数のエピ層9を含む。エピ層9は、2つの基本的な部分、即ち、移行層8と活性層7に分けられる。移行層8は、少なくとも1つの層で構成されるが、典型的には、核生成層と呼ばれる場合の多いネイティブ基板1の頂部上に直接成長させた多数の二元及び三元化合物半導体エピタキシャル層2で構成され、かかる核生成層の次には、バッファ層3が存在する。ネイティブ基板1上に成長させたエピ層の品質は、成長が進展するにつれて且つ破線17で示された或る程度の厚みのところで向上し、バッファ3の結晶品質(欠陥密度)は、活性層7の高結晶品質成長にとって十分になる。活性層7は、多数のエピタキシャル層を含み、これらエピタキシャル層の数、厚さ及び材料選択は、電子又は光学デバイスの特定の機能を実行するよう設計されると共に最適化される。活性層7の成長は、バッファ3の一部のところで始まると共に/或いはバッファ層3の一部の成長を含む。活性層が機能上、バッファ層の一部を含む理由は、ヘテロ接合のところの2DEGが広いバンドギャップ材料と狭いバンドギャップ材料の両方中に伸び、それ故、これがGaN中に存在する(狭いバンドギャップ材料として、即ち、バッファの頂部のところに)からである。さらに、活性層は、他の特徴、例えば、活性層がバッファ中に伸びるようにするバックバリヤを含む場合がある。
活性層の成長のためのテンプレートの提供とは別に、移行層が、一般に、デバイス動作において機能を実行することがないということに注目することが必要不可欠である。熱管理の観点から、核生成層2(移行層の一部)の存在は、デバイスの熱的性能にとって不利である。移行層内の多数の層境界、合金散乱及び転位に起因して、移行層は、一般に、これら層に垂直な熱流に対する相当大きなバリヤとなり、それ故に、デバイスの熱伝導性を制限する。
活性層7は、典型的には、層構造体4の頂部上にバリヤ層6を有し、このバリヤ層は、当該技術分野において周知であるようにドレーンにより引き起こされるバリヤ低下を減少させるチャネル下のバリヤ(図示せず)を含む場合がある。バリヤ層6は、更に、これ又当該技術分野において知られているように二次元電子ガス2DEG5中の電子移動度を向上させるようバリヤ層の頂部上に被着された数ナノメートル厚さのGaNの層及び/又はバリヤ層6の下に設けられたAlN中間層を更に含む場合がある。活性層7は、HEMTの所望の電気的性能を実現するようAlGaN若しくはInGaN半導体合金又はGaN、AlN、InN若しくは任意他の関連物質から成るのが良い。バッファは、移行層を電子ガス5から電気的に分離するのに必要であり、その厚さをこれがデバイス破壊電圧を向上させるために増大させるのが良い。図1に示されている例示のHEMTは又、符号10(ソース)、符号11(ゲート)及び符号13(ドレーン)で示されたトランジスタへの接点を備える。ソース10及びドレーン13の接点は、典型的には、活性層7へのオーム接点をなし、ゲート11は、活性層7に対してショットキー接点をなすことができる。加うるに、個々のHEMTを同一チップ上に一体的に集積された回路を形成するよう隔離トレンチ12又は打ち込み(図示せず)を用いて同一ウェーハ又はチップ上の隣接のデバイスから隔離するのが良い。上述のこのトランジスタ及びデバイス改良例の動作は、公に入手できる文献、例えばリュディガー・キー(Rudiger Quay),「ガリウム・ニトライド・エレクトロニクス(Gallium Nitride Electronics)」,スプリンガー(Springer),2008年、ウメシュ・ケー・ミシュラ(Umesh K. Mishra),「セミコンダクタ・デバイス・フィジックス・アンド・デザイン(Semiconductor Device Physics and Design)」,スプリンガー(Springer),2008年に記載されている。
GaN系HEMTは、GaN中の2DEG内の高い電子密度及びほぼ同じ幾何学的形状のGaAsデバイスよりも高い高ブレークダウン電界(これは、高い動作電流及び高い動作電圧をもたらす)により多くの高電力用途に用いられている。高電子移動度トランジスタにおける主要な熱発生は、デバイス表面の近くのゲートとドレーン15との間の領域で起こる。この領域では、高ドレーン電位で加速された電子のエネルギーをまず最初に電子−光子(フォノン)散乱により光学光子に変換し、次に、光子−光子散乱により音響光子に変換し、かかる音響光子は、熱を運ぶ(熱伝導性を有する)。従来、図1に示されたHEMTは、基板1の後部がヒートシンク上に載せた状態で設けられ、即ち、後部金属被覆16は、ヒートシンク(図1には示されていない)に取り付けられる。トランジスタの活性層中で生じた熱は、ウェーハの裏側に拡散しなければならず、そしてヒートシンクによって裏側16を通って奪い取られ、そして大気中で消散する。デバイスにより消費される電力が所与である場合、周囲温度に対する活性層の温度上昇は、熱的抵抗と呼ばれ、これは、活性層温度がデバイス性能及びその信頼性を定めるので、全ての電子デバイスにとって重要な設計上のパラメータである。高電力電子及び光電設計の目的は、任意のデバイスの熱的抵抗を最小限に抑え、それにより温度の変化にもかかわらずこれらの信頼性及び性能を向上させることにある。
図1に示されている例示の構造を備えた市販のHEMTの熱的性能は、活性層の直ぐ近くに位置する層の比較的低い熱伝導率、即ち、活性層7及び移行層8の熱伝導率で決まる。具体的に説明すると、移行層8の一部である核生成層2は、低い熱伝導率を示す三元化合物半導体合金から成る場合がある。最後に、基板1について商業的に用いられている材料は、低い熱抵抗を有し、これは、デバイス(例えば、サファイア、シリコン)の全体的に低い熱抵抗に一段と寄与する。これら材料及び構造に関する制限の結果として、従来型AlGaN/GaN電界効果トランジスタは、熱的に制限されるが、その熱抵抗を幾分減少させることができれば良好に形成できる。以上要約すると、移行層及び基板の熱適正室は、デバイスの性能を制限する。
当業界では、AlGaN/GaN・HEMT及びこれに類似した高電力電子及び光電デバイスの熱的性能を向上させることが要望されている。この要望は、ウェーハボンディング及び/又はワイドギャップ材料の直接的成長によってワイドバンドギャップデバイス活性材料と熱伝導率の極めて高い基板を一体化する多くの研究に拍車をかけている。
関連文献としては、熱的性能を向上させる目的でエピタキシャル層とダイヤモンド基板の接合を開示したシュランツ等(Schrantz, et al.)に付与された米国特許第5,650,639号明細書、薄い炭化珪素基板上にダイヤモンドを成長させ、オプションとして、この構造体上に活性層を成長させることを教示したサックスラー(Saxler)に付与された米国特許第7,033,912号明細書、半導体デバイスのための新規の基板の作製を教示しているレタートレ等(Letertre, et al.)に付与された米国特許第6,794,276号明細書及び合成ダイヤモンドを含む極めて高い熱伝導率の基板への完成状態のデバイス又はブランクGaNエピウェーハのウェーハボンディングを用いて電子デバイス、具体的にはGaN・HEMTの熱伝導性を向上させるための多くの方法を開示しているクブ(Kub)及びホバート(Hobart)に付与された米国特許第7,358,152号明細書が挙げられる。
米国特許第7,595,507号明細書 米国特許第5,650,639号明細書 米国特許第7,033,912号明細書 米国特許第6,794,276号明細書 米国特許第7,358,152号明細書
リュディガー・キー(Rudiger Quay),「ガリウム・ニトライド・エレクトロニクス(Gallium Nitride Electronics)」,スプリンガー(Springer),2008年 ウメシュ・ケー・ミシュラ(Umesh K. Mishra),「セミコンダクタ・デバイス・フィジックス・アンド・デザイン(Semiconductor Device Physics and Design)」,スプリンガー(Springer),2008年
本願は、ダイヤモンド上のGaN型人工ウェーハ又は基板を形成し、標準の半導体処理技術を用いて電子又は光電デバイスをかかるウェーハ又は基板上に製造することができるようGaNとCVDダイヤモンドを一体化する方法を開示する。人工ダイヤモンド上のGaN型ウェーハを製造する開示対象のプロセスを高電子移動度トランジスタに利用されるものとして説明する。しかしながら、本明細書に開示する本発明は、他の電子及び光電デバイス、例えば、バイポーラトランジスタ、ショットキーダイオード、マイクロ波ダイオード、半導体レーザ、発光ダイオード及びスーパールミネッセントダイオードを用いて本発明の精神から逸脱することなく具体化できる。
本発明は、ダイヤモンド上に成長させたワイドギャップ化合物半導体複合材基板の製造法に関し、この製造法では、ダイヤモンド層をワイドギャップ化合物半導体層の頂部上に被着させた誘電体層上で成長させる。特に、本発明は、ダイヤモンド上に成長させた窒化ガリウムの人工ウェーハの製造方法及び装置に関する。本発明は、更に、高電力マイクロ波トランジスタ、高電圧電界効果トランジスタ及びショットキーダイオードの熱管理に関する。
本発明の目的は、低い熱抵抗に達するようGaN系電子デバイスを改良することにある。本願は、ウェーハ及びデバイスの製造のための多くの好ましい方法を開示すると共に結果的に上述の改良が得られるエピ層構造体及びデバイス形態を含む多数の好ましいウェーハ及びデバイス構造体を開示する。提供される方法及び実施形態のうちの任意の1つは、性能の向上を達成するためにそれ自体で使用できると共に他の開示する実施形態と組み合わせて使用できる。
用語
ワイドギャップ半導体技術は、ワイドギャップ半導体を利用した電子及び光電デバイス並びに製造技術に関する。
ワイドギャップ半導体は、(a)窒素(N)と元素の周期表から選択した少なくとも1つの第III族元素(ホウ素、アルミニウム、ガリウム、インジウム及びタリウム)の結合を有する半導体及び(b)炭素(C)と元素の周期表から選択した少なくとも1つの第IV族元素(炭素、珪素、ゲルマニウム、錫及び鉛)の結合を有する半導体を意味している。本願では、ワイドギャップは、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化インジウム(InN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウムガリウム(InGaN)窒化アルミニウムインジウム(AlInN)、炭化珪素(SiC)及びダイヤモンド(C)を意味するが、これらには限定されない。上述の物質(a)又は(b)は、単結晶である。
単結晶物質、ウェーハ又は層は、一結晶のものであり、即ち、並進対称を有する結晶のものであることを意味している。この用語は、結晶成長について一般的であり、エレクトロニクスに用いられる大抵の半導体に関する要件である。実際の半導体は、欠陥を有するが、欠陥密度は、並進対称がこれら物質の主要な電子的及び光学的性質を説明するのに十分であることを前提として十分に低い。
多結晶材料は、様々に配向した結晶から成り又は2つ以上の結晶で構成されていることを意味している。
非晶質(アモルファス)材料は、真の意味で又は見かけ上結晶形態ではない材料を意味している。
合成材料は、人工的に作られた、即ち、天然ではない人工材料を意味し、合成ダイヤモンドは、人工ダイヤモンドを意味している。
合成ダイヤモンドは、当該技術分野において知られている方法のうちの任意の1つによって作製された人工ダイヤモンドであり、かかる方法としては、高温高圧技術及び化学気相成長又は化学蒸着(CVD)が挙げられるが、これらには限定されない。
CVDダイヤモンドは、ホットフィラメント、マイクロ波プラズマ及び高電圧アーク化学気相成長プロセスを含むが、これらには限定されない。
ボンディング又はウェーハボンディングは、2つの表面、通常、半導体表面を近接させて互いにしっかりとくっつき合うようにする技術である。ボンディングは、化学ボンディングにより又は接着剤を用いて達成できる。このプロセスは、半導体技術において常用されている。これについては、例えば、トン(Tong)及びゴセル(Gosele)の文献「セミコンダクタ・ウェーハ・ボンディング(Semiconductor Wafer Bonding)」,スプリンガー・バーラグ(Springer Verlag),1989年を参照されたい。
半導体の反りは、ウェーハを図2に示すように平坦な表面上に置いたときのウェーハ上の任意の箇所の最大高さと最小高さの差であり、高さは、平坦な表面に垂直な方向に測定される。上に向いた表面が被測定表面である。
ネイティブ基板は、頂部上に作業(working)エピ層を成長させる基板である。例えば、GaNをサファイア上に成長させる場合、サファイアは、ネイティブ基板である。GaNをGaN基板上で成長させる場合、ネイティブ基板は、GaNである。
インサイチュウ(in-situ )は、自然の位置又は場所であることを意味している。半導体業界では、インサイチュウは、一般に、その他の点では必要不可欠なプロセス中の特定の仕事を実行することを意味し、この場合、この仕事は、このプロセスにとって必要不可欠ではなく、しかも、通常、同時には行われない。この用語の典型的な使用は、例えば、成長/蒸着中における光学モニタ又はエピタキシャル若しくは薄膜成長を説明することにある。この場合、インサイチュウ光学モニタと呼ばれる。別の例では(更に、本願との関連において用いられる例では)、パッシベーション層は、通常、エピタキシャル層を成長させると共にウェーハを成長チャンバから取り出した後に電界効果トランジスタの表面に追加的に被着される。最近、窒化珪素パッシベーション層をエピ層の頂部上に同じ成長チャンバにある状態で蒸着させる開発が行われた。この場合、インサイチュウ窒化珪素パッシベーションと呼ばれる。インサイチュウ窒化珪素パッシベーションの例が次の刊行物、即ち、「イン・サイチュ・SiN・パッシベーション・オブ・AlGaN/GaN・HEMT・バイ・モレキュラ・ビーム・エピタキシ(In situ SiN passivation of AlGaN/GaN HEMTs by molecular beam epitaxy)」,エレクトロニクス・レターズ(Electronics Letters),第48巻,第14号,p.779〜780及び「サーフェス・スタビライゼイション・フォア・ハイヤー・パフォーマンス・AlGaN/GaN・HEMT・ウィズ・イン−サイチュ・MOVPE・SiN(Surface Stabilization for Higher Performance AlGaN/GaN HEMT with in-situ MOVPE SiN)」,エム・アール・エス・プロシーディングス(MRS Proceedings),2004年,第831巻,E6.7に報告されている。
無極性又は半極性窒化ガリウム:六方晶窒化ガリウムのc平面は、窒化ガリウムを成長させる最もありふれた平面である。この表面は、有極性であり、結果的に得られるヘテロ接合は、互いに異なる窒化ガリウム系合金相互間のあらゆるインターフェースのところに一定の電荷分布状態を有する。窒化ガリウムも又、多くの他の結晶面上に成長させることができ、その結果、インターフェース電荷が減少し又はなくなる。これら平面は、半極性又は無極性平面と呼ばれる。
移行層は、格子定数x1及び格子構造L1を備えた半導体S1のネイティブ基板1の頂部上に成長させたエピタキシャル層であり、その目的は、ネイティブ基板1の頂部上への格子定数x2及び格子構造L2を有する高品質半導体S2の成長を可能にすることにあり、この場合、x1及びx2は、当該技術分野において周知であるようにx1上への直接的なS2の低転位密度成長を阻止するのに十分に互いに異なっている。格子構造L1,L2は、互いに異なっていても良く、そうでなくても良い。例えば、L1は、面心立方であるのが良く、L2は、六方晶であるのが良く、或いは、L1とL2の両方は、立方晶であるのが良い。転位密度をどれほど低くしなければならないかに関する要件は、作製されるべき電子又は光電デバイスのタイプ及びその性能によって定まる。移行層の正確な構造は、製造業者ごとに異なっており、本願の目的上、移行層は、活性層構造体を移行層の頂部上に成長させることができるよう所望の欠陥/転位密度を達成するのに必要な任意の且つ全ての層を意味している。本願の目的上、移行層は、核生成層(多くの三元及び/又は二元層)及び二元バッファ層の一部を含む。
1枚又は複数枚のウェーハ:半導体で構成される典型的には丸いプレート、その頂部には、電子又は光電デバイスが作製され又は作製されることになる。
人工ウェーハ(engineered wafer)は、多数の層を接合してウェーハを作製する前に製造される多数の層を含むウェーハである。
真空チャンバ排気手段は、機械式ポンプ、ターボ分子ポンプ及び当該技術分野において知られているように真空チャンバ内に真空を引くことと関連して用いられる任意他のポンプを含む。
チャック温度を維持する手段は、液体冷却を含む場合のあるウェーハの容量冷却及び当該技術分野において周知であるように液体温度及び液体流量を調節することによるチャック温度の制御を含む。
チャック温度をモニタする手段は、高温計、熱電対又は開ループ制御を含む。開ループ制御は、結果的に或る特定のチャック温度が得られるよう較正研究から知られている電力でチャックを作動させることを含む。
高融点金属は、熱及び摩耗に対して例外的に高い耐性を示す金属の等級である。最も一般的な定義としての高融点金属としては、ニオブ、モリブデン、タンタル、タングステン及びレニウムが挙げられる。これら金属は全て、2000℃を超える融点を有する。
先行技術の高電子移動度トランジスタエピ層構造を示す図である。 反り測定の定義を示す図である。 ダイヤモンド上のGaN型人工ウェーハを製造する好ましい方法を示すブロック図である。 ウェーハ700の部分の略図である。 キャリヤウェーハ720を示す図である。 ウェーハ730の部分の略図である。 キャリヤウェーハ740を示す図である。 ダイヤモンド上のGaN型ウェーハを製造するプロセスで用いられる例示のボンディングジグの図である。 いつでもダイヤモンド蒸着が可能な状態のウェーハサンドイッチ750の要素の図である。 ダイヤモンド上のGaN型人工ウェーハを製造するための好ましいプロセスにおいて用いられるダイヤモンド成長チャンバの要素の図である。 ウェーハ760のレーザトリミングを示す図である。 好ましいプロセスを用いて製造されたダイヤモンド上のGaN型人工ウェーハ全体の一実施形態の図である。 好ましいプロセスを用いて製造されたダイヤモンド上のGaN型人工ウェーハ全体の変形実施形態を示す図である。 ウェーハ710の部分を示す図であり、インサイチュウ窒化珪素を含む窒化ガリウムエピ層を示す図である。
図3及び他の図に示されているブロック図の助けにより好ましい方法100,200について説明し、これらの図は、好ましいプロセスにより用いられ又は作製されるウェーハの構造を明らかにするために用いられる。方法100では、提供されるウェーハは、図4Aに例示的に示されている構造を有する「ネイティブ基板上のGaN(GaN on NATIVE SUBSTRATE)」700及び図4Bに例示的に示された構造を有する「キャリヤウェーハ(CARRIER WAFER)」720である。方法200では、提供されるウェーハは、図12に例示的に示されている構造を備えた「インサイチュウ窒化珪素を含むネイティブ基板上のGaN(GaN on NATIVE SUBSTRATE with in-situ silicon nitride)」710及び図4Bに例示的に示されている構造を備えた「キャリヤウェーハ(CARRIER WAFER)」720である。これらの方法は、ステップ102の前で合体し、いずれかの方法について同一のステップを続行する。いずれの方法を用いても窒化珪素被膜780を含む人工ダイヤモンド上のGaN型ウェーハ(「窒化物を含むワーキングウェーハ(WORKING WAFER w/ NITRIDE)」)。いずれの方法を用いても、図3の流れ図に示すように、窒化珪素被膜770を含まない人工のダイヤモンド上のGaN型ウェーハを作製することができる(「窒化物を含まないワーキングウェーハ」(WORKING WAFER w/o NITRIDE))。換言すると、いずれの方法100又は200においても、ステップ120における窒化珪素の除去は、オプションである。これらの方法の選択は、インサイチュウ窒化珪素を含み又は含まない場合のあるネイティブ基板上のGaNのタイプの利用可能性によって決まる。かかる選択は、人工ウェーハの製造業者及び/又はこれらの方法の製品を用いたデバイスの製造業者の選択である。
プロセスステップの順序は、明細書に記載されている順序及び図3に示されているブロック図によって与えられている。
方法100
ステップ101「ネイティブ基板上のGaNを提供する」:方法100では、ステップ101においてエピウェーハ700を用意し、エピウェーハ700は、ネイティブ基板及びネイティブ基板の頂部上に被着されたGaNエピ層を有する。ウェーハ700の構造が図4Aに示されている。ウェーハ700は、ネイティブ基板701上に成長させたエピ層704を有する。エピ層704は、ネイティブ基板701の頂部上に被着された移行層708及び移行層708の頂部上に被着された活性層707から成る。活性層707は、バリヤ層706、二次元電子ガス705を有し、これら活性層は、オプションとして、後側バリヤ(図4Aには示されていない)をオプションとして含むのが良く、又、これら活性層は、RF高電子移動度トランジスタの性能を向上させるよう当該技術分野において知られているオプションとしてのAlN界面層(図4Aには示されていない)を含むのが良い。活性層中に含まれる物質としては、Ga原子、Al原子、In原子、B原子及びN原子を含む任意の二元、三元、四元合金が挙げられるが、これらには限定されない。一実施形態では、活性層は、有極性窒化ガリウムを含む少なくとも1つの層を有し、活性層のガリウムを末端基とする表面は、表面700Aの近くに位置する。一実施形態では、活性層は、有極性窒化ガリウムから成り、活性層のガリウムを末端基とする表面は、表面700Aの近くに位置する。移行層708は、ネイティブ基板701に隣接して位置する核生成層702及び核生成層702の頂部上に被着されたバッファ層703の少なくとも一部で構成されている。バッファ層703は、好ましくは、GaNで作られる。活性層707と移行層708との間の機能的境界709がバッファ703内に又はその縁のところに見える。一実施形態では、ウェーハ構造体700は、当該技術分野において知られているようにAlGaN/GaN・HEMTを呈し、活性層は、GaフェースGaN上に成長してある。本発明の一実施形態では、ネイティブ基板701は、珪素で作られている。明らかなこととして、ネイティブ基板701は又、本発明の精神から逸脱することなく、炭化珪素、サファイア及び窒化アルミニウムで作られても良い。本発明の一実施形態では、好ましい設計のウェーハ700(設計700には限定されない)がプロセス100の出発材料として用意されている。
エピウェーハ700の頂面を表面700Aと称し、エピウェーハ700の底面を表面700Bと称する。
ステップ101B「保護」:ウェーハ700の頂面700Aを表面700Aの頂部上に被着させた窒化珪素から成る層804で被覆する。好ましくは、熱的化学気相成長又は化学蒸着を用いて窒化珪素層を被着させる。窒化珪素層の厚さは、好ましくは、50nmであるが、本発明の精神から逸脱することなくこれよりも厚い又は薄い膜(フィルム)を用いることができる。例えば、実験的に役に立つことが確認された窒化珪素の厚さは、20nmから200nmの範囲にわたる。今、被覆ウェーハ700の頂面を表面800Aと称する。
ステップ101C「多結晶シリコン」:ウェーハ700の頂面700Aを窒化珪素表面804Aの頂部上に被着させた多結晶シリコンの層805で被覆する。多結晶シリコンの層805の厚さは、好ましくは1000nmであるが、100nm〜2000nmの厚さが可能である。熱的化学気相成長又は化学蒸着を利用して600℃で多結晶シリコン層805を蒸着させる。一実施形態では、多結晶シリコンステップは、ウェーハをプロセスチャンバから取り出すことなく、インサイチュウ保護ステップに続く。今、被覆ウェーハ700の頂面を表面805Aと称する。
方法200
ステップ101「インサイチュウSiNを含むネイティブ基板上のGaNを提供する」。方法200では、ステップ122においてエピウェーハ710を用意し、エピウェーハ710は、ネイティブ基板、ネイティブ基板の頂部上に被着させたGaNエピ層及びGaNエピ層の頂部上にインサイチュウ被着させた窒化珪素層を有する。ウェーハ710の例示の構造が図12に示されている。構造体700の対応の層と同一の機能を有するウェーハ710を有する層について付けられた符号は、ウェーハ700の符号と同一に保たれている。当業者には明らかなこととして、ウェーハ700について用いられる特定のエピ層設計(層厚さ、組成及び層の個数)は、本発明の精神から逸脱することなく、ウェーハ710とは異なっていても良い。ウェーハ710は、ネイティブ基板701上に成長させたエピ層704及びエピ層704の頂部上にインサイチュウ成長させた窒化珪素層711を有する。エピ層704は、ネイティブ基板701の頂部上に被着させた移行層708及び移行層708の頂部上に被着させた活性層707を有する。活性層707は、バリヤ層706、二次元電子ガス705を有し、これら活性層は、オプションとして、後側バリヤ(図12には示されていない)をオプションとして含むのが良く、又、これら活性層は、RF高電子移動度トランジスタの性能を向上させるよう当該技術分野において知られているオプションとしてのAlN界面層(図12には示されていない)を含むのが良い。活性層中に含まれる物質としては、Ga原子、Al原子、In原子、B原子及びN原子を含む任意の二元、三元、四元合金が挙げられるが、これらには限定されない。一実施形態では、活性層は、有極性窒化ガリウムを含む少なくとも1つの層を有し、活性層のガリウムを末端基とする表面は、表面700Aの近くに位置する。別の実施形態では、活性層707の結晶配列は、有極性、半極性又は無極性のうちの1つであって良い。移行層708は、ネイティブ基板701に隣接して位置する核生成層702及び核生成層702の頂部上に被着されたバッファ層703の少なくとも一部で構成されている。バッファ層703は、好ましくは、GaNで作られる。活性層707と移行層708との間の機能的境界709がバッファ703内に又はその縁のところに見える。一実施形態では、ウェーハ構造体700は、当該技術分野において知られているようにAlGaN/GaN・HEMTを呈し、活性層は、GaフェースGaN上に成長してある。本発明の一実施形態では、ネイティブ基板701は、珪素で作られている。明らかなこととして、ネイティブ基板701は又、本発明の精神から逸脱することなく、炭化珪素、サファイア及び窒化アルミニウムで作られても良い。本発明の一実施形態では、好ましい設計のウェーハ710(設計710には限定されない)が方法200の出発材料として用意される。ウェーハ710の頂面を表面804Aと称し、エピウェーハ710の底面を表面710Bと称する。
ステップ106「多結晶シリコン」:ウェーハ700の頂面700Aを窒化珪素表面804Aの頂部上に被着させた多結晶シリコンの層805で被覆する。多結晶シリコンの層805の厚さは、好ましくは1000nmであるが、100nm〜2000nmの厚さが可能である。熱的化学気相成長又は化学蒸着を利用して600℃で多結晶シリコン層805を蒸着させる。今、被覆ウェーハ700の頂面を表面805Aと称する。
方法100及び方法200に共通のステップ
以下の説明において、ウェーハ700を出発材料として用いて(方法100)、GaN/ダイヤモンド人工ウェーハを製造する好ましい方法について説明する。方法200を実施する場合、ウェーハ700及び関連の表面700A,700Bは、それぞれ、ウェーハ710及び関連の表面710A,710Bで置き換えられるべきである。また、表面804A,805Aは、方法100が実施される場合、窒化珪素層804の表面を意味し、表面804Aは、方法200が実施される場合、インサイチュウ窒化珪素層711の表面を意味し、いずれの場合においても、表面805Aは、方法100が用いられる場合又は方法200が用いられる場合、ステップ101Cで被着させた多結晶シリコン層の表面である。
ステップ102「反りの測定」:表面700Aを上に備えたウェーハ700の反りを表面プロファイルメータ又はマイクロメータの使用により測定する。反りの記録値を第1の反り値と称する。100mmウェーハの第1の反りの代表的な値は、−4nm〜−12nmの負の値である。
ステップ103「キャリヤウェーハ」:キャリヤウェーハ720を選択する(図4Bに示されている)。一実施形態では、ウェーハ720は、結晶配列(100)又は(110)のシリコンウェーハである。ウェーハ720の少なくとも一方の側面を研磨する。ウェーハ720の研磨側面を表面720Bと称し、他方の側面を表面720Aと称する。
ステップ104「反りの測定」:キャリヤウェーハ720の反りを表面720Bについて測定し、反りの値を第2の反り値と称する。キャリヤウェーハ720の第2の反りの代表的な値は、0μmから+10μmの範囲にわたる。
ステップ105「反りを比較する」:後のステップでウェーハ720に結合される適当なキャリヤウェーハ720を見出す目的で第1の反り値と第2の反り値を比較する。ウェーハ700,720相互間の合致を受け入れるためには以下の2つの条件を同時に満たす必要がある。
(a)第1の反り値が正であり且つ第2の反り値がゼロ又は負であるか反りの第2の値が負であり且つ第1の反り値がゼロ又は正であるかのいずれか、
(b)第1の反り値と第2の反り値の差の絶対値がミリメートル単位のウェーハ直径を100mmで除算して得られる比の2乗を10nmに除算して得られた値以下であること。数学的に表すと、|BOW1−BOW2|≦10μm・(D/100)2であり、この式において、BOW1は、第1の反り値であり、BOW2は、第2の反り値であり、Dは、ミリメートルで表したウェーハ直径である。(a)と(b)の両方が満たされる場合、ウェーハ720はウェーハ700と共に用いられ、ウェーハ720についてステップ108に進む。これらの2つの条件の両方が満たされなかった場合、ステップ103において新たなキャリヤウェーハ720を選択し、ステップ104,105を繰り返し実施し、ついには、反り条件が満たされ、選択したキャリヤウェーハ720をステップ108で使用することができるようにする。
ステップ107及びステップ108「ガラスを紡糸する」。ステップ107において、ウェーハ700の表面805Aをガラス806でスピンコーティングし、ステップ108において、ウェーハ720の表面720Aを同じガラスで(符号807で示されている)且つ同一のプロセス条件下でスピンコーティングする。いったんコーテイングされると、ウェーハ700は、図5Aに示されているようにウェーハ730と呼ばれ、ウェーハ720は、図5Bに示されているようにウェーハ740と呼ばれる。次に、コーティングプロセス条件及びコツについて説明する。これら2つのステップ(ステップ107,108)は、順次又は同時に起こるのが良い。層806,807で用いられるガラスは、次の好ましい特性を有し、即ち、(a)ガラスの融点又は処理温度は、1000℃であり又は1000℃の±10%以内であり、(b)このガラスの線熱膨張率(CTE)は、室温で、3ppm/K〜6ppm/Kである。これら仕様は、後のステップ110におけるウェーハの平面接着(flat adhesion)に必要であるとして示されている。好ましいプロセスで役に立つことが分かったかかるガラスの一例は、オハイオ州メイフィールドハイツ所在のフェロ・コーポレーション(Ferro Corporation)により製造されたフェロ・メタル・シーリング・ガラス(Ferro Metal Sealing glass)EG2800である。15秒間にわたって4,000rpmでの従来型半導体ファンドリータイプスピナを用いてウェーハ700とウェーハ720の両方を上述のガラスで被覆した結果として、3μmのガラス厚さが得られる。次に、ガラス被覆ウェーハ730,740を5分間、120℃でホットプレート上で乾燥させ、次にウェーハの裏側(720A,700B)から過剰のガラスを除き、5分間、400℃の別のホットプレートを利用する。最後に、両方のウェーハ730,740を炉内で750℃で30分間かけて焼き、そして乾燥させる。今や、ウェーハ730のガラス被覆面を表面806Aと称し、ウェーハ740のガラス被覆面を今や、表面807Bと称する。一実施形態では、ガラス厚さ全体(806に807を加えた厚さ)は、100nm〜10μmである。
ステップ109「ジグに加重する」:ウェーハ730,740を互いに触れ合っていて且つ高い温度及び軸方向圧力下で接合されたガラス被覆表面806A,807Bと接触関係をなすように配置し、ウェーハを互いに圧接させる。一実施形態では、ウェーハをボンディングジグ内に配置し、ボンディングジグにより、圧力をウェーハ730,740に加えてこれらウェーハが焼きなましステップ中、互いに対して圧接状態のままでいるようにすることができる。底部にウェーハ730を有し、頂部にウェーハ740を有するウェーハサンドイッチをウェーハサンドイッチ721と称し、これらウェーハサンドイッチ721の2つの露出した表面は、表面720A,700Bである。例示のボンディングジグが図6に示されている。図6の相対的寸法は、縮尺通りではなく、この図は、好ましいプロセスステップ109を首尾良く完了させるのに必要なジグの機能要素を示しているに過ぎない。
ボンディングジグ200は、少なくとも、ボンディングされるべきウェーハの支持体となるベース201、圧力を上から接合されるべきウェーハに及ぼすクロスバー202、2部品構成型傾斜高さ調節部材208及びドーム209を有し、ドーム209は、ウェーハの頂部に加えられた圧力がウェーハの中心に加えられ、そしてドームの下に位置するウェーハの表面全体に均等に分布されるようにする。
ボンディングジグ200の底部上に次の要素が次の順序で配置されており、即ち、少なくとも1枚のアルミナプレート203、第1の石英プレート204、第1のシリコンウェーハ205、表面700Bが第1のシリコンウェーハ205に隣接して位置した状態のウェーハサンドイッチ721、第2のシリコンウェーハ206、第2の石英プレート207及び最後にこのスタックの頂部に位置するドーム209である。列記したウェーハ/プレートスタック(203,204,205,721,206,207)をウェーハ/プレートスタック210と称する。ドーム209を傾斜高さ調節部材208がクロスバー202に圧接することによって押し下げられる。ジグに室温で加重し、傾斜高さ調節部材を僅かな力がドーム209に及ぼされるように位置決めする。クロスバー202を加熱時にウェーハ/プレートスタック210が膨張する方向である上向きの運動にクロスバーが抵抗するような仕方でベース201に結合する。クロスバー202は、傾斜高さ調節部材208を動かしていったん圧力をウェーハ/プレートスタック210から除くと、容易に取り外せる。石英プレート204,207は、各々3mmに等しいおおよその厚さを有し、ウェーハサンドイッチ721に向いた表面の反りは、8μm未満である。1枚又は複数枚のアルミナプレート203の全厚は、約5mmである。第1及び第2のシリコンウェーハの厚さは、各々約500μmである。ウェーハ及びプレートの全ての直径は、少なくとも、ウェーハサンドイッチ721の直径とほぼ同じ大きさのものである。
ボンディングジグの動作原理は次の通りである。ジグに室温で加重し、スタック210の一部であるウェーハサンドイッチ721にジグにより及ぼされる力を小さいが、ウェーハを定位置に保持するのに十分な力に設定する。温度が上昇すると、ジグ201(クロスバー202、ドーム209及び高さ調節部材を含む)及び加重されたウェーハ/プレートスタック210は、ウェーハサンドイッチ721に加わる力が増大するように互いに異なる速度で膨張する。アルミナ及びシリコン(珪素)は、石英よりも大きな熱膨張率を有し、それ故、ウェーハ/プレートスタック210は、ベース201、クロスバー202、ドーム209及び高さ調節部材208によってウェーハ/プレートスタックについて許容される寸法よりも大きく膨張する。このように、高い温度では、ジグは、力を及ぼしてウェーハサンドイッチ721を互いに押し付けてウェーハ700,720相互間のスパンオン(spun-on)ガラス層806/807を用いてウェーハ700,720のボンディングを実現する。ジグベース201、クロスバー202、2つの傾斜高さ調節部材208及びドーム209は、全て、好ましくはCTEが約0.6ppm/Kの石英で作られている。明らかなこととして、高CTE材料としてのアルミナ又はシリコン及び低CTE材料としての石英以外の材料組み合わせを用いても本発明の精神から逸脱することなく同一の機能を達成することができる。
別の実施形態では、圧力及び高温プロフィールが当該技術分野において知られているように適当な装置を用いて別個独立に利用できる。一実施形態では、圧力は、高温プロセス前及び高温プロセス中に加えられるが、冷却中には除かれる(ほぼゼロに設定される)。
ステップ110「ボンディングする」:ウェーハサンドイッチ721(スタック210の一部として)を備えたジグを炉中に装入し、そして加熱速度10℃/分で1000℃まで加熱し、ここで、20分間(浸軟時間)浸軟させ、その後、加熱速度にほぼ等しい速度で冷却させる。ジグを取り出し、ウェーハサンドイッチ721を取り出す。ジグ200が1000℃でジグ内の直径100mmのウェーハサンドイッチ721に及ぼす力の好ましい値は、50N以上且つ150N以下である。一実施形態では、浸軟時間は、5分から30分までの範囲にわたる。
ステップ111「ガラスを紡糸する」:ウェーハサンドイッチ721の縁部を手動で又はロボットによりガラス806で被覆し、次に、ウェーハサンドイッチ721の表面720Aを従来型半導体ファンドリータイプスピナにより4,000rpmで15秒間ガラス806でスピンコーティングする。この結果、表面720A上に3μmのガラス厚さが得られる。次に、ガラス被覆ウェーハ720をホットプレート上で120℃において5分間かけて乾燥させ、次にウェーハ表面700Bから過剰のガラスを除き、別のホットプレートを400℃で5分間使用する。最後に、ウェーハサンドイッチ721を炉内で750℃において30分間焼いてポリマーを焼尽させる。
ステップ112「アニールする」:ウェーハサンドイッチ721を炉内に装入し、そして10℃/分の加熱速度で1000℃まで加熱し、ここで、20分間浸軟状態にし、その後、加熱速度にほぼ等しい速度で冷却する。ジグを取り出し、ウェーハサンドイッチ721を取り出す。
ステップ113「ネイティブ基板を取り出す」:次に、ウェーハサンドイッチ721に基板除去ステップを施す。一実施形態では、最初に6μmグリッドを用いてネイティブ基板701の100μm残っている厚さまでの機械的研削を実施することによってウェーハ700のシリコン部分701を核生成層702まで除去する。次に、薄くしたシリコン701の表面を2分間酸素プラズマに当ててクリーニングし、次にSF6で100ミリトル290W及び175V自己バイアスのプラズマエッチングを用いて残りの100μmのシリコンを除去する。シリコン層701をいったん除去し、そして核生成層702上でエッチングを停止させると、自己バイアス電圧は、一般に、数ボルトだけ上昇する。代表的なエッチング速度は、1μm/分であり、エッチングは、約90分間続く。核生成層702の露出面を高温アセトンでクリーニングする。一実施形態では、ステップ114は、バッファ層703の一部の除去を含む。別の実施形態では、ネイティブ基板全体をプラズマエッチングにより除去する。シリコン基板をエッチング停止部まで除去するには当該技術分野において知られている多くの手法が存在し、これらのうちの任意の1つをこのステップに利用するのが良く、これは、本発明の精神から逸脱しない。
ステップ114「核生成層を除去する」:このステップでは、核生成層708を除去する。一実施形態では、次に、ウェーハサンドイッチ721に120℃の高温硫酸中で13リットルのH2SO4及び0.2リットルのH22を用いてウェットエッチングを施す。このステップは、代表的なエッチング速度500nm/時でAlGaN核生成層を除去する。このエッチングの終わりでは、表面700Bは、今や、GaNバッファ層703である。一実施形態では、ステップ114は、バッファ層703の一部、好ましくは核生成層702と機能的境界709との間のバッファ層703の一部の除去を更に含み、材料品質は、この機能的境界709を超えると、高くなる(欠陥密度が低い)。一実施形態では、核生成層をドライエッチングにより除去する。さらに別の実施形態では、ドライエッチングとウェットエッチングの組み合わせによって核生成層を除去する。露出状態で残っているGaNバッファ703の表面を表面703Bと称する。
ステップ115「ダイヤモンド核生成層を蒸着させる」:次に、GaNバッファ層703Bの露出面を炉内において600℃で高温窒化珪素801で被覆する。代表的な成長速度は、約5nm/分であり、時間を所望の厚さに合わせて調節する。代表的な厚さは、10nmから60nmの範囲にわたる。蒸着した窒化珪素801は、非晶質であるが、多結晶であっても良い。窒化珪素801の露出面を表面801Bとは呼ばず、ウェーハは、この段階では、ウェーハサンドイッチ750と呼ばれる。
ステップ115の終わりに、ダイヤモンド蒸着のために調製されたウェーハサンドイッチ750の構造が図7に例示的に示されている。ウェーハサンドイッチ750は、次の層、即ち、元の成長させたままのウェーハ700(図4A)中に存在する活性層707、活性層707の頂部上にステップ106で被着された窒化珪素の層804、多結晶シリコン層805の頂部上にステップ107及びステップ108で被着させたガラス806,807、ステップ109で取り付けられたキャリヤウェーハ720及びステップ115で被着された活性層の頂部上の窒化珪素層801を有する。窒化珪素層801の露出面を新たな表面801Bと称し、ガラス808の残りの露出面を依然として表面808Aと称する。活性層707の構造は、ウェーハ700の場合と同じままであり、即ち、活性層707は、GaNバッファ層703、二次元電子ガス705及びAlGaNバリヤ706を有する。
一実施形態では、ダイヤモンド蒸着のために調製された基板は、シリコンウェーハ、シリコンウェーハの頂部上に被着されたガラスの層、このガラスの層の頂部上に被着された多結晶シリコン層、この多結晶シリコン層の頂部上に被着された第1の窒化珪素層、多結晶シリコン層の頂部上に被着された窒化ガリウムで作られた少なくとも1つの層を含む多層構造体層、多層構造体層の頂部上に被着された厚さ10nm〜100nmの第2の窒化珪素層を有し、第2の窒化珪素層は、非晶質である。一実施形態では、シリコンウェーハは、0.2ミリメートルを超える厚さを有する。さらに別の実施形態では、ガラスの層は、0.1マイクロメートル〜10マイクロメートルの厚さを有する。さらに別の実施形態では、ガラスの層は、少なくとも1000℃の融点を有する。さらに別の実施形態では、多結晶シリコンの層は、0.1〜2マイクロメートルの厚さを有する。別の実施形態では、第1の窒化珪素層は、インサイチュウ窒化珪素である。さらに別の実施形態では、第2の窒化珪素層は、10ナノメートル〜100ナノメートルの厚さを有する。別の実施形態では、少なくとも1つの窒化ガリウム層は、半極性又は無極性窒化ガリウムである。さらに別の実施形態では、多層構造体層は、ガリウムを末端基とする窒化ガリウムから成る表面を有し、この表面は、第1の窒化珪素に隣接して位置する。
ステップ116「ダイヤモンドを蒸着させる」:ウェーハサンドイッチ750の表面801Bをダイヤモンド成長のために調製する。一実施形態では、まず最初に、ダイヤモンドグリッド装填布を用いて50mmウェーハについて9分間又は100mmウェーハについて14分間乾式スクラッチにより表面801Aに100nmダイヤモンドグリッドをシードする。別の実施形態では、振動シーディングを利用することにより大きな布を用いてスクラッチングのためにウェーハを敷く。さらに別の実施形態では、超音波浴エタノール、メタノール又はイソプロパノールと共に同じグリッドを用いることによってウェーハをウェットスクラッチする。ダイヤモンド成長のために表面をシーディングするプロセスは、ダイヤモンド成長技術では周知のプロセスである。
次に、シーディングされたウェーハサンドイッチ750をダイヤモンド成長チャンバ内に装入し、ダイヤモンド層を化学気相成長によって表面801Bの頂部上に成長させる。
図8に例示的に示されているように、CVDダイヤモンドチャンバは、(a)真空チャンバ901を有し、(b)能動的に冷却されるたらい又は深皿911の頂部上で能動的に又は容量的に温度制御されるよう作動的に構成されたチャック902を有し、(c)所与の直径のウェーハ905を保持する表面903Aを備えたモリブデンディスク903を有し、このモリブデンディスク903は、チャック902とウェーハ905との間に配置され、このモリブデンディスク903は、ウェーハ905に垂直な軸線904に沿って回転するよう作動的に構成されており、(d)モリブデンディスク903の上方でフィラメント接点911相互間で引き伸ばされた直線一次元アレイの状態に配列された多数本のフィラメント906を有し、フィラメント906のこのアレイは、表面903Aに平行であり、多数本のフィラメント906は、表面903Aから25mm以下の距離だけ間隔を置いて位置している。一実施形態では、多数本のフィラメント906は、ウェーハ表面から4mm以上の距離だけ間隔を置いて位置している。真空チャンバ901は、反応ガス908を真空チャンバ901に提供するよう当該技術分野において知られている管及びマニホルド907を用いて作動的に構成されており、反応ガス908は、少なくとも1種類の炭素含有ガス及び水素を含む。一実施形態では、炭素含有ガスは、メタン(CH4)である。反応ガスは、酸素を含むのが良い。真空チャンバ901は、真空ポンプ(図8の出口910のところに配置されている)を更に備え、この真空チャンバは、100トル未満の圧力を含む圧力範囲で作動するよう作動的に構成されている。一定のポンプ速度を維持すると共にガス流を調節することにより、或いは、真空チャンバ901からの出口909のところの流量制御値を制御することによって圧力制御を実施するのが良い。一実施形態では、フィラメントは、高融点金属で作られる。さらに別の実施形態では、フィラメントは、タングステンで作られる。チャックは、モリブデンディスクの表面が800℃又は800℃未満の温度に維持されるよう冷却される。真空チャンバ901の壁は、水冷式である。
プロセスは、(a)表面808Aがモリブデンディスク903に向いた状態でウェーハサンドイッチ750を配置することによりウェーハをチャンバ内に装入するステップを含み、(b)ウェーハサンドイッチ750の上方に引き伸ばされた状態で且つウェーハ表面に平行な直線一次元アレイをなして配列された多数本のフィラメントを用意するステップを含み、多数本のフィラメントは、ウェーハ表面から4mm以上の距離だけ間隔を置いて位置し、(c)反応ガスをチャンバに提供するステップを含み、反応ガスは、チャンバ圧力を100トル未満に調節するのに十分な流量で少なくとも1種類の炭素含有ガス及び水素を含み、(d)電力を多数本のフィラメントに供給するステップを含み、電力は、少なくとも3kWであり、(e)所定厚さのダイヤモンドを成長させるのに十分な時間の間成長条件を維持するステップを含む。
一実施形態では、ウェーハサイズは、約100mmであり、ダイヤモンド層の厚さは、100μm±20μmであるが、20μmから300μmの範囲にわたる場合がある。構造体全体が図9に示されており、符号760で示されている。ダイヤモンド層は、符号723で示され、その最後の成長面は、符号723Bで示されている。
ステップ117「反りを測定する」:真空チャンバ901から取り出すと、ウェーハサンドイッチ760の反りの第3の値を表面720Bを上にした状態で測定する。反りは、凸状であるはずである(中心が縁よりも高く、即ち、第3の反り値は、正である)。一実施形態では、第3の反り値は、100μm厚さのダイヤモンド層723を含む約100mm直径ウェーハ750及び650μmの公称厚さを有するウェーハ750について1mm未満である。この条件の結果は、後のステップ120においてウェーハ770全体について小さな反りである。別の実施形態では、第3の反りは、厚さ100μmダイヤモンドを含む100mmウェーハサンドイッチ750について650μm〜950μmである。ステップ120において平坦なGaN/ダイヤモンド人工ウェーハ770,780を達成する際の重要な要件は、ウェーハサンドイッチ760の第3の反りが凸状であり且つ所定の値に制限されていることである。
ステップ118「レーザトリミング」:図9に例示的に示されたダイヤモンド被覆ウェーハ750は、ダイヤモンドの層723で被覆されたウェーハサンドイッチ750で構成されている。ウェーハサンドイッチ750の縁部は又、符号751で示されているようにダイヤモンドで部分的に被覆されている。次に、ウェーハ750をトリミングして破線755で示された位置にあるダイヤモンドで被覆されている縁部を除去する。レーザトリミング755相互間の距離は、ウェーハサンドイッチ750の直径よりも代表的には全体として1mmだけ僅かに小さい。
ステップ119「キャリヤウェーハを除去する」:湿式化学処理を用いて両方ともウェーハサンドイッチ750の一部であるガラス808で被覆されたキャリヤウェーハ720の表面808Aを除去する。まず最初に、ガラス808を1分間HFにさらし、混合物CH3COOH:HNO3:HF(体積で2:2:1)を含むピランハ(Piranha)エッチングを用いてガラス808を除去し、次にテトラメチルアンモニウムヒドロキシド(TMAH)(CH34NOH中でのエッチングによってキャリヤウェーハ720、ガラス806,807及び多結晶シリコン805を除去する。このステップにより、窒化珪素804が現れる。
ステップ120「窒化珪素を除去する」:一実施形態では、約10nm/分のエッチング速度で濃厚HF中でのエッチングによって窒化珪素804を除去する。このプロセスにより、成長したばかりのエピ層の元の活性層707が現れる。結果として得られる人工ウェーハは、ウェーハ770で示され、その構造が図10に示されている。人工ウェーハ770は、活性層707、窒化珪素ダイヤモンド核生成層801及びダイヤモンドウェーハ723で構成されている。
別の実施形態では、ステップ120が省かれる。これは、このウェーハ上に作製されるべきデバイスが窒化珪素層804を用いる場合である。例えば、残りの窒化珪素層は、高電子移動度トランジスタにおいてパッシベーション層として使用できる。この実施形態では、プロセスの結果として得られるのは、図11に示された人工ウェーハ780である。人工ウェーハ780は、活性層707、窒化珪素ダイヤモンド核生成層801、ダイヤモンドウェーハ723及び窒化珪素層804を有する。一実施形態では、窒化珪素804は、インサイチュウ窒化珪素である。別の実施形態では、窒化珪素804は、熱的に成長した窒化珪素である。
明らかなこととして、ダイヤモンド上のGaN型ウェーハを製造する提供されたステップの種々の改造が本発明の精神から逸脱することなく可能であり、即ち、ステップ109においてプレートの厚さを変化させること、ステップ110,112,115及び116において時間及び温度を変化させることである。ステップ109,116に開示された装置も又、種々の他の新規なデバイス及びウェーハ構造を製造するために使用できる。
また、活性層設計の細部を変更することによって好ましい方法を発光デバイス、例えば発光ダイオード、レーザ及びスーパールミネッセント発光ダイオードの製造に用いられる人工ウェーハの製造に使用できることが明らかである。この目的のため、活性層の結晶配列を変更して上述の用途のうちの任意のものに合わせることは、本発明の精神から逸脱することなく可能であることが明らかである。具体的に言えば、活性層は、有極性であっても良く、半極性であっても良く、無極性であっても良い。加うるに、上述のように設計された高電子移動度トランジスタは、バッファ層厚さ及びエピ層設計の細部が高い破壊電圧を許容するよう変更可能である電力管理用途に使用できる。好ましい方法は、高電圧ショットキーダイオードを製造するのにも使用できる。
或る特定の代表的な実施形態及び細部を本発明の例示の目的で説明したが、本明細書において開示した方法及び装置の種々の変更は、特許請求の範囲に記載された本発明の範囲から逸脱することなく実施できることは当業者には明らかであろう。
なお、好ましい構成態様として、本発明を次のように構成することもできる。
1. 合成ダイヤモンド成長方法であって、
(a)排気手段を備えた真空チャンバを用意するステップを含み、
(b)窒化ガリウムの少なくとも1つの層を有する人工ウェーハを用意するステップを含み、前記ウェーハは、直径及び成長面を有し、
(c)前記ウェーハを保持する表面を備えた台を用意するステップを含み、前記台は、前記人工ウェーハに垂直な軸線に沿って回転するよう作動的に構成され、
(d)前記ウェーハを前記表面上に置くステップを含み、
(e)冷却状態のチャックを用意するステップを含み、前記チャックは、前記チャックの温度をモニタする手段を備え、
(f)前記台を前記チャック上に置くステップを含み、
(g)前記台と前記チャックとの間の隙間を維持するステップを含み、
(h)前記ウェーハの近くで引き伸ばされた直線一次元アレイの状態に配置された多数本の高融点金属フィラメントを用意するステップを含み、前記アレイは、前記成長面に平行であり、前記多数本のフィラメントは、前記成長面から25mm以下の距離を置いて配置され、
(i)反応ガスを前記チャンバに提供するステップを含み、前記反応ガスは、水素及び少なくとも1種類の炭素含有ガスを含み、前記反応ガスは、プロセス圧力を定め、
(j)電力を前記多数本の高融点金属フィラメントに供給するステップを含み、前記電力は、所望厚さの合成ダイヤモンドを成長させるのに十分な時間の間、1枚のウェーハについて3kW以上であり、前記冷却チャックは、前記チャック温度800℃未満に維持する、方法。
2. 前記成長面は、窒化珪素で構成されている、上記1記載の方法。
3. 前記プロセス圧力は、100トル未満である、上記1又は2記載の方法。
4. 前記人工ウェーハは、珪素を含む少なくとも1つの層を有する、上記1〜3のうちいずれか一に記載の方法。
5. 合成ダイヤモンド蒸着のために調製された基板であって、
(a)0.2mmを超える厚さのシリコンウェーハと、
(b)ガラスの層と、
(c)多結晶シリコンの層と、
(d)第1の窒化珪素層と、
(e)窒化ガリウムの少なくとも1つの層を含む多層構造体層と、
(f)100nm以下の厚さの第2の窒化珪素層とを有する、基板。
6. 前記窒化ガリウム層は、前記第1の窒化珪素に平行に且つこれに近接して位置するGaに向いた表面を備えている、上記5記載の基板。
7. 前記窒化ガリウム層の表面は、窒化ガリウムの無極性又は半極性表面である、上記5又は6記載の基板。
8. 前記ガラスは、1000℃を超える融点を有する、上記5〜7のうちいずれか一に記載の基板。
9. 前記第2の窒化珪素層は、インサイチュウ(in-situ )窒化珪素である、上記5〜8のうちいずれか一に記載の基板。

Claims (5)

  1. 合成ダイヤモンド蒸着のために調製された基板であって、
    (a)0.2mmを超える厚さのシリコンウェーハと、
    (b)ガラスの層と、
    (c)多結晶シリコンの層と、
    (d)第1の窒化珪素層と、
    (e)窒化ガリウムの少なくとも1つの層を含む多層構造体層と、
    (f)100nm以下の厚さの第2の窒化珪素層とを有する、基板。
  2. 前記窒化ガリウム層は、前記第1の窒化珪素に平行に且つこれに近接して位置するGaに向いた表面を備えている、請求項1記載の基板。
  3. 前記窒化ガリウム層の表面は、窒化ガリウムの無極性又は半極性表面である、請求項1又は2記載の基板。
  4. 前記ガラスは、1000℃を超える融点を有する、請求項1〜3のうちいずれか一に記載の基板。
  5. 前記第2の窒化珪素層は、インサイチュウ(in-situ )窒化珪素である、請求項1〜4のうちいずれか一に記載の基板。
JP2015209822A 2012-02-29 2015-10-26 ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法 Active JP6078620B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261604979P 2012-02-29 2012-02-29
US61/604,979 2012-02-29

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014560054A Division JP5978548B2 (ja) 2012-02-29 2013-02-28 ダイヤモンド上の窒化ガリウム型ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2016064979A true JP2016064979A (ja) 2016-04-28
JP6078620B2 JP6078620B2 (ja) 2017-02-08

Family

ID=49083303

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014560054A Active JP5978548B2 (ja) 2012-02-29 2013-02-28 ダイヤモンド上の窒化ガリウム型ウェーハの製造方法
JP2015209822A Active JP6078620B2 (ja) 2012-02-29 2015-10-26 ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014560054A Active JP5978548B2 (ja) 2012-02-29 2013-02-28 ダイヤモンド上の窒化ガリウム型ウェーハの製造方法

Country Status (6)

Country Link
US (1) US9359693B2 (ja)
EP (1) EP2820173B1 (ja)
JP (2) JP5978548B2 (ja)
KR (1) KR20140131549A (ja)
CN (1) CN104285001A (ja)
WO (1) WO2013130873A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014066740A1 (en) * 2012-10-26 2014-05-01 Element Six Technologies Us Corporation Semiconductor devices with improved reliability and operating life and methods of manufacturing the same
CN104328390B (zh) * 2014-09-25 2016-07-20 北京科技大学 一种GaN/金刚石膜复合片的制备方法
WO2016086983A1 (de) * 2014-12-03 2016-06-09 Carl Zeiss Smt Gmbh Optische anordnung mit einem wärmeleitenden bauelement
GB201509766D0 (en) * 2015-06-05 2015-07-22 Element Six Technologies Ltd Method of fabricating diamond-semiconductor composite substrates
US10037899B2 (en) 2015-11-11 2018-07-31 Qorvo Us, Inc. Semiconductor device with high thermal conductivity substrate and process for making the same
GB2544563B (en) * 2015-11-20 2019-02-06 Rfhic Corp Mounting of semiconductor-on-diamond wafers for device processing
JP6407475B2 (ja) * 2016-03-18 2018-10-17 三菱電機株式会社 半導体装置および半導体装置を生産する方法
US10332820B2 (en) 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
US10692752B2 (en) 2017-06-20 2020-06-23 Elta Systems Ltd. Gallium nitride semiconductor structure and process for fabricating thereof
IL253085B (en) 2017-06-20 2021-06-30 Elta Systems Ltd Gallium nitride semiconductor structure and process for its production
CN108807153B (zh) * 2018-04-08 2021-03-23 中国电子科技集团公司第五十五研究所 基于表面活化键合工艺的金刚石基氮化镓晶体管及制备法
JP7162832B2 (ja) 2018-06-27 2022-10-31 株式会社クボタ 作物収穫機
CN108597993B (zh) * 2018-07-05 2024-03-12 西安德盟特半导体科技有限公司 一种氮化镓/金刚石的直接键合方法
GB201811162D0 (en) * 2018-07-06 2018-08-29 Element Six Tech Ltd Method of manufacture of single crystal synthetic diamond material
CN109256336A (zh) * 2018-09-18 2019-01-22 北京科技大学 一种制备金刚石基衬底氮化镓晶体管的方法
JP7172556B2 (ja) 2018-12-19 2022-11-16 株式会社Sumco 多結晶ダイヤモンド自立基板の製造方法
JP7115297B2 (ja) 2018-12-25 2022-08-09 株式会社Sumco 多結晶ダイヤモンド自立基板及びその製造方法
KR102220648B1 (ko) 2019-12-31 2021-02-26 알에프에이치아이씨 주식회사 다이아몬드 기판 상 질화 갈륨 반도체 구조체 및 이를 제조하는 공정
CN112340694B (zh) * 2020-11-03 2023-05-12 中国电子科技集团公司第二十九研究所 一种用于氮化镓功放芯片的玻璃微流道散热器制备方法
KR20220161628A (ko) 2021-05-28 2022-12-07 알에프에이치아이씨 주식회사 반도체 디바이스 및 이를 제조하는 방법
CN113571410B (zh) * 2021-07-19 2024-02-02 太原理工大学 一种低界面热阻金刚石基氮化镓晶片材料的制备方法
TWI815442B (zh) * 2022-05-12 2023-09-11 環球晶圓股份有限公司 高電子遷移率電晶體結構及製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
US20060266280A1 (en) * 2005-04-13 2006-11-30 Daniel Francis Semiconductor Devices Having Gallium Nitride Epilayers on Diamond Substrates
US20080296586A1 (en) * 2007-01-22 2008-12-04 Daniel Francis Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272104A (en) 1993-03-11 1993-12-21 Harris Corporation Bonded wafer process incorporating diamond insulator
US6161499A (en) 1997-07-07 2000-12-19 Cvd Diamond Corporation Apparatus and method for nucleation and deposition of diamond using hot-filament DC plasma
US6582780B1 (en) * 1999-08-30 2003-06-24 Si Diamond Technology, Inc. Substrate support for use in a hot filament chemical vapor deposition chamber
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
JP4444559B2 (ja) * 2002-10-09 2010-03-31 ジャパンスーパークォーツ株式会社 石英ガラスルツボの強化方法とシリコン単結晶の引き上げ方法
US20050025973A1 (en) 2003-07-25 2005-02-03 Slutz David E. CVD diamond-coated composite substrate containing a carbide-forming material and ceramic phases and method for making same
US7033912B2 (en) 2004-01-22 2006-04-25 Cree, Inc. Silicon carbide on diamond substrates and related devices and methods
US7723216B2 (en) 2006-05-09 2010-05-25 The Regents Of The University Of California In-situ defect reduction techniques for nonpolar and semipolar (Al, Ga, In)N
US20080241413A1 (en) 2007-03-26 2008-10-02 Ravi Kramadhati V Plasma tool for forming porous diamond films for semiconductor applications
US20090017258A1 (en) 2007-07-10 2009-01-15 Carlisle John A Diamond film deposition
CN101897029B (zh) * 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
KR20090070980A (ko) * 2007-12-27 2009-07-01 삼성전기주식회사 질화물 반도체 발광 소자 및 그 제조 방법
JP5907730B2 (ja) * 2008-10-30 2016-04-26 エス・オー・アイ・テック・シリコン・オン・インシュレーター・テクノロジーズ 低減した格子ひずみを備えた半導体材料、同様に包含する半導体構造体、デバイス、および、加工された基板を製造する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349267A (ja) * 1999-03-26 2000-12-15 Canon Inc 半導体部材の作製方法
US20060266280A1 (en) * 2005-04-13 2006-11-30 Daniel Francis Semiconductor Devices Having Gallium Nitride Epilayers on Diamond Substrates
US20080296586A1 (en) * 2007-01-22 2008-12-04 Daniel Francis Composite wafers having bulk-quality semiconductor layers and method of manufacturing thereof

Also Published As

Publication number Publication date
JP6078620B2 (ja) 2017-02-08
WO2013130873A1 (en) 2013-09-06
US9359693B2 (en) 2016-06-07
CN104285001A (zh) 2015-01-14
EP2820173B1 (en) 2022-08-24
KR20140131549A (ko) 2014-11-13
US20130298823A1 (en) 2013-11-14
EP2820173A4 (en) 2016-01-20
JP5978548B2 (ja) 2016-08-24
EP2820173A1 (en) 2015-01-07
JP2015509479A (ja) 2015-03-30

Similar Documents

Publication Publication Date Title
JP6078620B2 (ja) ダイヤモンド上の窒化ガリウム型ウェーハ並びに製造設備及び製造方法
JP6667490B2 (ja) 多結晶質窒化アルミニウム焼結体の熱膨張処理、および半導体製造へのその応用
JP5364368B2 (ja) 基板の製造方法
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US10829868B2 (en) Manufacturing method of SiC composite substrate
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
JP5651467B2 (ja) 大領域SiC基板の製造方法
JP2023525597A (ja) 窒化物エピタキシャルウェーハ、その製造方法、および半導体デバイス
WO2007119319A1 (ja) 窒化ガリウム系材料及びその製造方法
KR101940200B1 (ko) 다결정성 cvd 다이아몬드를 포함하는 화합물 반도체 구조물
GB2497665A (en) Synthetic diamond compound semiconductor substrates
EP2862198A1 (en) Method for depositing a group iii nitride semiconductor film
US20110101502A1 (en) Composite wafers and substrates for iii-nitride epitaxy and devices and methods therefor
US20060124956A1 (en) Quasi group III-nitride substrates and methods of mass production of the same
TW201413783A (zh) 碳化矽紋層
US20150035123A1 (en) Curvature compensated substrate and method of forming same
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
JP2006062931A (ja) サファイア基板とその熱処理方法、及び結晶成長方法
CN102222690A (zh) 氮化物系半导体晶片以及氮化物系半导体装置
US20130171811A1 (en) Method for manufacturing compound semiconductor
US8853064B2 (en) Method of manufacturing substrate
JP2011520742A (ja) 高純度6H−SiC単結晶の成長のための方法および装置
US20240079412A1 (en) Nitride semiconductor substrate and manufacturing method therefor
Higurashi et al. Room temperature GaN-GaAs direct bonding by argon-beam surface activation
KR20220066610A (ko) h-BN을 이용한 GaN 단결정 성장기판 및 이의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160810

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160923

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170116

R150 Certificate of patent or registration of utility model

Ref document number: 6078620

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250