TWI815442B - 高電子遷移率電晶體結構及製造方法 - Google Patents

高電子遷移率電晶體結構及製造方法 Download PDF

Info

Publication number
TWI815442B
TWI815442B TW111117893A TW111117893A TWI815442B TW I815442 B TWI815442 B TW I815442B TW 111117893 A TW111117893 A TW 111117893A TW 111117893 A TW111117893 A TW 111117893A TW I815442 B TWI815442 B TW I815442B
Authority
TW
Taiwan
Prior art keywords
passivation layer
temperature
layer
growth
electron mobility
Prior art date
Application number
TW111117893A
Other languages
English (en)
Other versions
TW202345399A (zh
Inventor
劉嘉哲
林子堯
Original Assignee
環球晶圓股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 環球晶圓股份有限公司 filed Critical 環球晶圓股份有限公司
Priority to TW111117893A priority Critical patent/TWI815442B/zh
Priority to CN202211677457.7A priority patent/CN117059487A/zh
Priority to JP2023007573A priority patent/JP2023168216A/ja
Priority to US18/129,928 priority patent/US20230369447A1/en
Application granted granted Critical
Publication of TWI815442B publication Critical patent/TWI815442B/zh
Publication of TW202345399A publication Critical patent/TW202345399A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Abstract

一種高電子遷移率電晶體結構製造方法，透過控制鈍化層及阻障層於同一生長室中無間斷地生長，以避免因溫度、壓力或氣體環境之劇烈變化而使鈍化層於成長過程中產生缺陷或是導致鈍化層及阻障層間之介面品質劣化，進而能提供高品質的鈍化層及高品質的鈍化層與阻障層間之介面，以達到提升高電子遷移率電晶體結構之效能的目的。

Description

高電子遷移率電晶體結構及製造方法
本發明係與半導體技術有關；特別是指一種高電子遷移率電晶體。
已知高電子移動率電晶體(High Electron Mobility Transistor，HEMT)是具有二維電子氣(two dimensional electron gas,2-DEG)的一種電晶體，其二維電子氣鄰近於能隙不同的兩種材料之間的異質接合面，由於高電子移動率電晶體並非使用摻雜區域作為電晶體的載子通道，而是使用具有高電子移動性二維電子氣作為電晶體的載子通道，因此高電子遷移率電晶體具有高崩潰電壓、高電子遷移率、低導通電阻與低輸入電容等特性，而能廣泛應用於高功率半導體裝置中。
一般為了提升效能，通常會於高電子遷移率電晶體之阻障層上方生長例如氮化鎵之鈍化層，但由於鎵容易與氧產生鍵結導致表面缺陷的增加，進而有元件穩定性不足及漏電流增加的問題。因此，如何提供一種鈍化層能提升高電子遷移率電晶體之效能，是亟待解決的問題。
有鑑於此，本發明之目的在於提供一種高電子遷移率電晶體結構及製造方法，能提供高品質的鈍化層進而提升高電子遷移率電晶體之效能。
緣以達成上述目的，本發明提供的一種高電子遷移率電晶體結構製造方法包含以下步驟：A.提供一基板；B.於該基板上方形成一成核層；C.於該成核層上方形成一緩衝層；D.於該緩衝層上方形成一通道層；E.於該通道層上方沉積一阻障層，該阻障層之成長溫度為一第一成長溫度，一二維電子氣區域沿該通道層與該阻障層間之界面形成於該通道層中，其中該步驟E是於一生長室中執行；F.在執行該步驟E後於該生長室中無間斷地於該阻障層上方沉積一鈍化層，控制該鈍化層之成長溫度自該第一成長溫度經一升溫區段升溫至一第二成長溫度。
本發明另提供的一種高電子遷移率電晶體結構，依序包含：一基板、一成核層、一緩衝層、一通道層、一阻障層、一鈍化層；其中，一二維電子氣區域沿該通道層與該阻障層間之界面形成於該通道層中；該通道層之該二維電子氣區域於一時間區間內之片電阻值變化量小於等於1%，該時間區間大於等於三個月。
本發明之效果在於，透過控制該鈍化層及該阻障層於同一生長室中無間斷地生長，能避免因溫度、壓力或氣體環境之劇烈變化而使該鈍化層於成長過程中產生缺陷或是導致該鈍化層及該阻障層間之介面品質劣化，進而能提供高品質的鈍化層及該鈍化層及該阻障層間之 介面，以達到提升高電子遷移率電晶體之效能的目的。除此之外，本發明另提供的一種高電子遷移率電晶體結構，透過該鈍化層之形成，該通道層之該二維電子氣區域於一時間區間內之片電阻值變化量小於等於1%，該時間區間大於等於三個月，藉此以達到提升高電子遷移率電晶體之穩定性之目的。
〔本發明〕
S02、S04、S06、S08、S10、S12:步驟
1:高電子遷移率電晶體結構
10:基板
20:成核層
30:緩衝層
40:通道層
50:阻障層
60:鈍化層
HT:高溫定溫區段
LT:低溫定溫區段
RT:升溫區段
T1:第一成長溫度
T2:第二成長溫度
t1,t2,t3,t4,ta,tb,tc:預定時間
圖1本發明一較佳實施例之高電子遷移率電晶體結構製造方法的流程圖。
圖2為本發明一較佳實施例之高電子遷移率電晶體結構的示意圖。
圖3為本發明一較佳實施例之成長鈍化層之時間與溫度之關係圖。
圖4為本發明一較佳實施例之成長鈍化層之時間與溫度之關係圖。
圖5為本發明一較佳實施例之成長鈍化層之時間與溫度之關係圖。
圖6為一比較例之成長鈍化層之時間與溫度之關係圖。
圖7為本發明一較佳實施例之成長鈍化層之時間與溫度之關係圖。
為能更清楚地說明本發明，茲舉較佳實施例並配合圖式詳細說明如後。請參圖1所示，為本發明一較佳實施例之高電子遷移率電晶體結構製造方法，包含以下步驟：
步驟S02，提供一基板10；該基板10可以是例如矽(Si)、砷化鎵(GaAs)、氮化鎵(GaN)、碳化矽(SiC)、或氧化鋁(Al2O3)基板。
步驟S04，於該基板10上方形成一成核層20；該成核層20可以是例如氮化鋁(AlN)或氮化鋁鎵(AlGaN)之氮化物成核層，該成核層20舉例來說可以是透過金屬有機化學氣相沉積(MOCVD)形成。
步驟S06，於該成核層20上方形成一緩衝層30；該緩衝層30可以是例如氮化鎵(GaN)之氮化物緩衝層，該緩衝層30舉例來說可以是透過金屬有機化學氣相沉積(MOCVD)形成。
步驟S08，於該緩衝層30上方形成一通道層40；該通道層40可以是例如氮化鎵(GaN)之氮化物通道層，該通道層40可以是透過金屬有機化學氣相沉積(MOCVD)形成。
步驟S10，於該通道層40上方沉積一阻障層50，該阻障層50之成長溫度為一第一成長溫度T1，該第一成長溫度T1較佳為700~1000℃，一二維電子氣區域沿該通道層40與該阻障層50間之界面形成於該通道層40中，步驟S10是於一生長室中執行；該阻障層50可以是例如氮化鋁鎵(AlGaN)、氮化鋁(AlN)、氮化鋁銦(AlInN)或氮化鋁銦鎵(AlInGaN)之氮化物阻障層，該阻障層50可以是透過金屬有機化學氣相沉積(MOCVD)或是分子束磊晶(MBE)方式形成。
步驟S12，在執行步驟S10後於該生長室中無間斷地於該阻障層50上方沉積一鈍化層60，控制該鈍化層60之成長溫度自該第一成長溫度T1經一升溫區段RT升溫至一第二成長溫度T2，該第二成長溫度T2為大於或等於1000℃；該鈍化層60為氮化矽，該鈍化層60可以是透過金屬有機化學氣相沉積(MOCVD)或是分子束磊晶(MBE)方式形成；該鈍化層60之總厚度小於或等於100nm，所述總厚度是指該鈍化層60自該鈍化層60與該阻障層50交界處至該鈍化層60上表面之距離。
也就是說，當該阻障層50於該金屬有機化學氣相沉積(MOCVD)或是分子束磊晶(MBE)之機台的該生長室中形成後，完成步驟S10之半成品並未移出該生長室，即該阻障層50未曾暴露於空氣或該生長室外的環境中，而是直接於該生長室中繼續執行步驟S12以形成該鈍化層60，換句話說，該阻障層50及該鈍化層60是於相同空間、壓力及氣體環境之成長條件下形成，且該鈍化層60初期的成長溫度與該阻障層50相同，所述相同氣體環境是指使用相同的例如氫氣或氮氣等載氣。
藉此，透過控制該鈍化層60及該阻障層50於同一生長室中無間斷地生長，能避免因溫度、壓力或氣體環境之劇烈變化而使該鈍化層60於成長過程中產生缺陷或是導致該鈍化層60及該阻障層50間之介面品質劣化，進而能提供高品質的鈍化層60及高品質的該鈍化層60及該阻障層50間之介面，以達到提升高電子遷移率電晶體之效能的目的。
其中步驟S12包含控制於一高溫定溫區段HT維持該第二成長溫度T2，也就是說，如圖3所示，維持該第一成長溫度T1一預定時間t1以成長該阻障層50，接著開始成長該鈍化層60，該鈍化層60初期的成長溫度與該阻障層50相同並經該升溫區段RT升溫至該第二成長溫度T2，再維持該第二成長溫度T2另一預定時間t2以成長該鈍化層60至所需厚度；其中該鈍化層60於該高溫定溫區段HT之生長厚度佔該鈍化層總厚度之百分比率為大於等於50%。
於另一實施例中，如圖4所示，步驟S12包含控制該鈍化層60之成長溫度先於一低溫定溫區段LT維持該第一成長溫度T1，經該升溫區段RT升溫後，再於該高溫定溫區段HT維持該第二成長溫度T2，其中該鈍化層60總厚度為該鈍化層60於該低溫定溫區段LT、該升溫區段RT及該高溫定溫區段HT之生長厚度之總合；其中，該鈍化層60於該 低溫定溫區段LT之生長厚度佔該鈍化層60總厚度之百分比率為0~25%，該鈍化層60於該升溫區段RT之生長厚度佔該鈍化層60總厚度之百分比率為0~25%。
於另一實施例中，該低溫定溫區段LT之生長厚度佔該鈍化層60總厚度之百分比率為0%，該鈍化層60於該升溫區段RT之生長厚度佔該鈍化層60總厚度之百分比率為5~25%，該高溫定溫區段HT之生長厚度佔該鈍化層60總厚度之百分比率為75~95%；也就是說，於該步驟S12中控制該鈍化層60之成長溫度如圖3所示先自該第一成長溫度T1於該升溫區段RT升溫至該第二成長溫度T2，再於一預定時間t2中維持該第二成長溫度以成長該鈍化層60至所需厚度。
於另一實施例中，該鈍化層60於該低溫定溫區段LT之生長厚度佔該鈍化層60總厚度之百分比率為0~25%，該鈍化層60於該升溫區段RT之生長厚度佔該鈍化層60總厚度之百分比率為5~25%，該高溫定溫區段HT之生長厚度佔該鈍化層60總厚度之百分比率為50~95%。
再說明的是，該升溫區段RT之升溫速率較佳為10~30°C/min，該升溫區段RT如圖5所示可以包含複數個升溫步階，其中升溫步階之數量較佳為1~15階，並透過控制每一步階升溫30~60℃且升溫速率小於或等於60℃/min能得到較佳之鈍化層60品質。
透過上述該高電子遷移率電晶體結構製造方法所製成之高電子遷移率電晶體結構1，具有較佳的薄膜緻密度、表面粗糙度表現及耐壓能力，其中，該鈍化層60之折射率滿足2.05~2.28、該鈍化層60之表面粗糙度RMS小於或等於0.5nm、該鈍化層60每單位厚度可承受之崩潰電壓值為1~1.15V/nm；所述折射率是透過橢圓測厚儀測量所得。
再說明的是，該高電子遷移率電晶體結構製造方法包含量測該通道層40之該二維電子氣區域之片電阻值得到一第一片電阻值，以及經一時間區間後量測該通道層40之該二維電子氣區域之片電阻值得到一第二片電阻值，該時間區間為大於或等於三個月，其中片電阻值變化百分比定義為(該第二片電阻值-該第一片電阻值)/該第一片電阻值*100%，透過上述該高電子遷移率電晶體結構製造方法所製成之高電子遷移率電晶體結構1之片電阻值變化百分比的絕對值小於或等於0.1%，也就是說，透過上述該高電子遷移率電晶體結構製造方法所製成之高電子遷移率電晶體結構1具有良好的片電阻值穩定性。
請配合表1，以下基於數個比較例及數個實施例進行說明，先說明的是，第二片電阻值是於第一片電阻值量測後經四個月後再次量測所得，片電阻值變化百分比之定義如上所述，於此不再贅述。
〔比較例A-B〕
於比較例A-B中，並未於阻障層之上方沉積鈍化層，比較例A-B之差異在於，比較例A之結構於量測第一片電阻值後經RCA清洗製程，而比較例B之結構於量測第一片電阻值後並未執行RCA清洗製程。如表1所示，比較例A之結構於RCA清洗製程前後之片電阻值由372.7ohm/sq顯著提升至687ohm/sq，而比較例B之結構於縱使未執行RCA清洗製程，其片電阻值變化百分比仍高達3.57%。
〔比較例C-E〕
於比較例C-E中，是以間斷的方式於阻障層之上方沉積一鈍化層，前述間斷是指在沉積阻障層後並未於沉積阻障層之生長室中連續地以相同溫度、壓力或氣體環境繼續生長該鈍化層，比較例C-E之差 異在於，比較例C、D之結構於量測第一片電阻值後經RCA清洗製程，而比較例E之結構於量測第一片電阻值後並未執行RCA清洗製程。
如表1所示，比較例C、D之結構於RCA清洗製程前後所測得之片電阻值並未有明顯差異，相較於比較例A清洗製程前後之片電阻值提升1.8倍已有大幅改善，也就是說透過於阻障層上方沉積一鈍化層能些微改善片電阻值的穩定度，而比較例E之結構於縱使未執行RCA清洗製程，其片電阻值變化百分比仍達-0.87%。
〔實施例A-B〕
於實施例A-B中，是以上述高電子遷移率電晶體結構製造方法以無間斷的方式於阻障層之上方沉積一鈍化層，實施例A-B之差異在於，實施例A之結構於量測第一片電阻值後經RCA清洗製程，而實施例B之結構於量測第一片電阻值後並未執行RCA清洗製程。如表1所示，實施例A之結構於RCA清洗製程前後所測得之片電阻值並未有明顯差異，且實施例A、B之結構之片電阻值變化百分比皆為-0.05%，也就是說，透過上述該高電子遷移率電晶體結構製造方法所製成之高電子遷移率電晶體結構具有良好的片電阻值穩定性，且片電阻值變化百分比的絕對值能控制在0.1%以下。
Figure 111117893-A0305-02-0010-2
以下基於一比較例及數個實施例進行說明，先說明的是，於比較例1及實施例1-4中，比較例1及實施例1-4皆是在沉積阻障層後無間斷地於沉積阻障層之生長室中連續地以相同溫度、壓力或氣體環境繼續生長該鈍化層，其中第一成長溫度T1為900℃，第二成長溫度T2為1000℃，該鈍化層60總厚度如上所述為該鈍化層60於該低溫定溫區段LT、該升溫區段RT及該高溫定溫區段HT之生長厚度之總合，且比較例1及實施例1-4中之鈍化層總厚度相同，且該鈍化層60於高溫定溫區段HT之厚度百分比為該鈍化層60於該於高溫定溫區段HT之生長厚度佔該鈍化層60總厚度之百分比率、該鈍化層60於升溫區段RT之厚度百分比為該鈍化層60於該於升溫區段RT之生長厚度佔該鈍化層60總厚度之百分比率以及該鈍化層60於低溫定溫區段LT之厚度百分比為該鈍化層60於該於低溫定溫區段LT之生長厚度佔該鈍化層60總厚度之百分比率。
〔比較例1〕
於比較例1中，如圖6所示，控制鈍化層之成長溫度與該第一成長溫度T1相同，也就是說，控制鈍化層之成長溫度於低溫定溫區段LT維持該第一成長溫度T1一預定時間t3，使得阻障層在與鈍化層相同的成長溫度下成長一預定厚度，如表2所示，比較例1之鈍化層於低溫定溫區段LT之厚度百分比為100%、於升溫區段RT之厚度百分比為0%以及於高溫定溫區段HT之厚度百分比為0%。
〔實施例1〕
於實施例1中，如圖7所示，成長該鈍化層時之成長溫度為該第二成長溫度T2，也就是說，控制鈍化層之成長溫度自該第一成長溫度T1快速升溫至該第二成長溫度T2並於該高溫定溫區段HT維持該第二 成長溫度一預定時間t4以成長鈍化層至預定厚度，如表2所示，實施例1之鈍化層於低溫定溫區段LT之厚度百分比為0%、於升溫區段RT之厚度百分比為0%以及於高溫定溫區段HT之厚度百分比為100%，再說明的是，由於該鈍化層之成長溫度自該第一成長溫度T1升溫至該第二成長溫度T2之時間非常短，因此鈍化層於升溫區段RT生長之厚度趨近於零。
〔實施例2-3〕
於實施例2、3中，如圖3所示，控制該鈍化層之成長溫度自該第一成長溫度T1經該升溫區段RT中升溫至該第二成長溫度T2後，再於該高溫定溫區段HT維持該第二成長溫度T2一預定時間t2，如表2所示，實施例2之鈍化層於低溫定溫區段LT之厚度百分比為0%、於升溫區段RT之厚度百分比為25%以及於高溫定溫區段HT之厚度百分比為75%；實施例3之鈍化層於低溫定溫區段LT之厚度百分比為0%、於升溫區段RT之厚度百分比為5%以及於高溫定溫區段HT之厚度百分比為95%。
〔實施例4〕
於實施例4中，如圖4所示，控制該鈍化層之成長溫度先於該低溫定溫區段LT維持該第一成長溫度T1一預定時間ta後，該第一成長溫度經該升溫區段RT於一預定時間tb中升溫至該第二成長溫度T2，再於該高溫定溫區段HT維持該第二成長溫度T2一預定時間tc，如表2所示，實施例4之鈍化層於低溫定溫區段LT之厚度百分比為25%、於升溫區段RT之厚度百分比為25%以及於高溫定溫區段HT之厚度百分比為50%。
請配合表2，如實施例1-4所示，當該鈍化層滿足於該低溫定溫區段LT之生長厚度佔該鈍化層總厚度之百分比率為0~25%且於該 升溫區段RT之生長厚度佔該鈍化層總厚度之百分比率為0~25%時，實施例1-4之薄膜折射率為2.074~2.11，相較於比較例1之薄膜折射率為2.014，實施例1-4之結構具有較佳的折射率表現。
再者，如實施例2-3所示，當該鈍化層滿足於該低溫定溫區段LT之生長厚度佔該鈍化層總厚度之百分比率為0%，該鈍化層於該升溫區段RT之生長厚度佔該鈍化層總厚度之百分比率為5~25%，該高溫定溫區段HT之生長厚度佔該鈍化層總厚度之百分比率為75~95%時，實施例2-3之崩潰電壓分別為1.05及1.1V/nm且RMS粗糙度皆小於0.5nm，而比較例1之崩潰電壓為0.96V/nm且RMS粗糙度大於0.5nm，也就是說實施例2-3之結構相較於比較例1具有較佳的耐壓能力及RMS粗糙度表現。
除此之外，如實施例2-4所示，當該鈍化層滿足於該升溫區段RT之生長厚度佔該鈍化層總厚度之百分比率為5~25%，該高溫定溫區段HT之生長厚度佔該鈍化層總厚度之百分比率為50~95%時，實施例2-4之片電阻值變化量小於等於0.1%，而比較例1之片電阻值變化量為大於0.5%，也就是說實施例2-4之結構相較於比較例1具有較佳的片電阻值穩定性；再者，基於實施例2-4之結果也可直接得知，相較於完全於低溫定溫區段(比較例1)或是完全於高溫定溫區段(實施例1)中完成該鈍化層之成長，於該鈍化層之生長過程中，控制該第一成長溫度T1經該升溫區段RT於一時間區間中升溫至該第二成長溫度(實施例2-4)，能得到具有較佳的片電阻值穩定性之結構。
Figure 111117893-A0305-02-0013-3
Figure 111117893-A0305-02-0014-4
本發明提供另一種高電子遷移率電晶體結構1，如圖2所示，該高電子遷移率電晶體結構1依序包含包含：一基板10、一成核層20、一緩衝層30、一通道層40、一阻障層50及一鈍化層60；其中，一二維電子氣區域沿該通道層與該阻障層50間之界面形成於該通道層40中；該通道層40之該二維電子氣區域於一時間區間內之片電阻值變化量小於等於1%，該時間區間大於等於三個月。透過該鈍化層60之形成，該通道層40之該二維電子氣區域於該時間區間內之片電阻值變化量小於等於1%，該時間區間大於等於三個月，進而達到提升高電子遷移率電晶體之穩定性之目的。於本實施例中，該高電子遷移率電晶體結構1是以上述該高電子遷移率電晶體結構製造方法製成。
其中，該鈍化層60為氮化矽，該鈍化層60之總厚度小於或等於100nm，該鈍化層60之折射率為2.05~2.28，該鈍化層60之表面粗糙度RMS小於或等於0.5nm，該鈍化層60每單位厚度可承受之崩潰電壓值為1~1.15V/nm。也就是說，本發明提供之該高電子遷移率電晶體結構1具有較佳的薄膜緻密度、表面粗糙度表現、耐壓能力及片電阻值穩定度，藉此以達到提升高電子遷移率電晶體之穩定性之目的。
綜上所述，本發明之效果在於，透過控制該鈍化層60及該阻障層50於同一生長室中無間斷地生長，能避免因溫度、壓力或氣體環境之劇烈變化而使該鈍化層60於成長過程中產生缺陷或是導致該鈍化層60及該阻障層50間之介面品質劣化，進而能提供高品質的鈍化層60及高品質的該鈍化層及該阻障層間之介面，以達到提升高電子遷移率電 晶體之效能的目的。除此之外，本發明另提供的一種高電子遷移率電晶體結構1，透過該鈍化層60之形成，該通道層40之該二維電子氣區域於該時間區間內之片電阻值變化量小於等於1%，該時間區間大於等於三個月，藉此以達到提升高電子遷移率電晶體之穩定性之目的。
以上所述僅為本發明較佳可行實施例而已，舉凡應用本發明說明書及申請專利範圍所為之等效變化，理應包含在本發明之專利範圍內。
S02、S04、S06、S08、S10、S12:步驟

Claims (22)

  1. 一種高電子遷移率電晶體結構製造方法，包含以下步驟：A.提供一基板；B.於該基板上方形成一成核層；C.於該成核層上方形成一緩衝層；D.於該緩衝層上方形成一通道層；E.於該通道層上方沉積一阻障層，該阻障層之成長溫度為一第一成長溫度，一二維電子氣區域沿該通道層與該阻障層間之界面形成於該通道層中，步驟E於一生長室中執行；F.在執行步驟E後於該生長室中無間斷地於該阻障層上方沉積一鈍化層，控制該鈍化層之成長溫度自該第一成長溫度經一升溫區段升溫至一第二成長溫度。
  2. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該阻障層及該鈍化層是於相同壓力及氣體環境之成長條件下形成。
  3. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中步驟F包含控制於一高溫定溫區段維持該第二成長溫度。
  4. 如請求項3所述之高電子遷移率電晶體結構製造方法，其中該鈍化層於該高溫定溫區段之生長厚度佔該鈍化層總厚度之百分比率為大於等於50%。
  5. 如請求項4所述之高電子遷移率電晶體結構製造方法，其中步驟F包含控制該鈍化層之成長溫度先於一低溫定溫區段維持該第一成長溫度，經該升溫區段升溫後，再於該高溫定溫區段維持該第二成長溫度，其中該鈍化層總厚度為該鈍化層於該低溫定溫區段、該升溫區段及該高溫定溫區段之生長厚度之總合，該鈍化層於該低溫定溫區段之 生長厚度佔該鈍化層總厚度之百分比率為0~25%，該鈍化層於該升溫區段之生長厚度佔該鈍化層總厚度之百分比率為0~25%。
  6. 如請求項5所述之高電子遷移率電晶體結構製造方法，其中該低溫定溫區段之生長厚度佔該鈍化層總厚度之百分比率為0%，該鈍化層於該升溫區段之生長厚度佔該鈍化層總厚度之百分比率為5~25%，該高溫定溫區段之生長厚度佔該鈍化層總厚度之百分比率為75~95%。
  7. 如請求項5所述之高電子遷移率電晶體結構製造方法，其中該鈍化層於該升溫區段之生長厚度佔該鈍化層總厚度之百分比率為5~25%，該高溫定溫區段之生長厚度佔該鈍化層總厚度之百分比率為50~95%。
  8. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該第二成長溫度為大於或等於1000℃。
  9. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該升溫區段之升溫速率為10~30℃/min。
  10. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該升溫區段之升溫步階為1~15階，控制每一步階升溫30~60℃且升溫速率小於或等於60℃/min。
  11. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該鈍化層為氮化矽。
  12. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該鈍化層之總厚度小於或等於100nm。
  13. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該鈍化層之折射率為2.05~2.28。
  14. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該鈍化層之表面粗糙度RMS小於或等於0.5nm。
  15. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該鈍化層每單位厚度可承受之崩潰電壓值為1~1.15V/nm。
  16. 如請求項1所述之高電子遷移率電晶體結構製造方法，包含量測該通道層之該二維電子氣區域之片電阻值得到一第一片電阻值，以及經一時間區間後量測該通道層之該二維電子氣區域之片電阻值得到一第二片電阻值，該時間區間為大於或等於三個月，其中片電阻值變化百分比的絕對值小於或等於0.1%，片電阻值變化百分比定義為(該第二片電阻值-該第一片電阻值)/該第一片電阻值*100%。
  17. 如請求項1所述之高電子遷移率電晶體結構製造方法，其中該阻障層及該鈍化層是使用分子束磊晶(MBE)或金屬有機氣相沉積(MOCVD)方式製備。
  18. 一種高電子遷移率電晶體結構，依序包含：一基板；一成核層；一緩衝層；一通道層；一阻障層，一二維電子氣區域沿該通道層與該阻障層間之界面形成於該通道層中；一鈍化層；其中，該通道層之該二維電子氣區域於一時間區間內之片電阻值變化量小於等於1%，該時間區間大於等於三個月；其中該鈍化層之表面粗糙度RMS小於或等於0.5nm。
  19. 如請求項18所述之高電子遷移率電晶體結構，其中該鈍化層之總厚度小於或等於100nm。
  20. 如請求項18所述之高電子遷移率電晶體結構，其中該鈍化層之折射率為2.05~2.28。
  21. 如請求項18所述之高電子遷移率電晶體結構，其中該鈍化層每單位厚度可承受之崩潰電壓值為1~1.15V/nm。
  22. 如請求項18所述之高電子遷移率電晶體結構，其中該鈍化層為氮化矽。
TW111117893A 2022-05-12 2022-05-12 高電子遷移率電晶體結構及製造方法 TWI815442B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW111117893A TWI815442B (zh) 2022-05-12 2022-05-12 高電子遷移率電晶體結構及製造方法
CN202211677457.7A CN117059487A (zh) 2022-05-12 2022-12-26 高电子迁移率晶体管结构及制造方法
JP2023007573A JP2023168216A (ja) 2022-05-12 2023-01-20 高電子移動度トランジスタの構成及び製造方法
US18/129,928 US20230369447A1 (en) 2022-05-12 2023-04-03 High electron mobility transistor structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111117893A TWI815442B (zh) 2022-05-12 2022-05-12 高電子遷移率電晶體結構及製造方法

Publications (2)

Publication Number Publication Date
TWI815442B true TWI815442B (zh) 2023-09-11
TW202345399A TW202345399A (zh) 2023-11-16

Family

ID=88661429

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111117893A TWI815442B (zh) 2022-05-12 2022-05-12 高電子遷移率電晶體結構及製造方法

Country Status (4)

Country Link
US (1) US20230369447A1 (zh)
JP (1) JP2023168216A (zh)
CN (1) CN117059487A (zh)
TW (1) TWI815442B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110136305A1 (en) * 2004-01-16 2011-06-09 Adam William Saxler Group III Nitride Semiconductor Devices with Silicon Nitride Layers and Methods of Manufacturing Such Devices
US9359693B2 (en) * 2012-02-29 2016-06-07 Element Six Technologies Us Corporation Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture
US20210104395A1 (en) * 2019-10-04 2021-04-08 Sumitomo Electric Industries, Ltd. Method of manufacturing high electron mobility transistor and high electron mobility transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110136305A1 (en) * 2004-01-16 2011-06-09 Adam William Saxler Group III Nitride Semiconductor Devices with Silicon Nitride Layers and Methods of Manufacturing Such Devices
US9359693B2 (en) * 2012-02-29 2016-06-07 Element Six Technologies Us Corporation Gallium-nitride-on-diamond wafers and manufacturing equipment and methods of manufacture
US20210104395A1 (en) * 2019-10-04 2021-04-08 Sumitomo Electric Industries, Ltd. Method of manufacturing high electron mobility transistor and high electron mobility transistor

Also Published As

Publication number Publication date
US20230369447A1 (en) 2023-11-16
CN117059487A (zh) 2023-11-14
JP2023168216A (ja) 2023-11-24
TW202345399A (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
JP6730302B2 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
TWI323943B (en) Highly uniform group iii nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
CN106206258B (zh) 在硅衬底上形成GaN层的方法以及GaN衬底
JP5788296B2 (ja) 窒化物半導体基板及びその製造方法
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
CN103515419A (zh) 用于硅衬底上的iii-v族氮化物层的梯度氮化铝镓和超晶格缓冲层
US20230290873A1 (en) High electron mobility transistor structure and method of manufacturing the same
CN111406306B (zh) 半导体装置的制造方法、半导体装置
US11114555B2 (en) High electron mobility transistor device and methods for forming the same
KR20150085724A (ko) 질화물 반도체 소자 및 그 제조 방법
WO2019118473A1 (en) Methods for transistor epitaxial stack fabrication
JP6730301B2 (ja) 半導体素子用エピタキシャル基板の製造方法
KR102321952B1 (ko) 헤테로에피택셜 웨이퍼 및 헤테로에피택셜 웨이퍼의 제조 방법
TWI815442B (zh) 高電子遷移率電晶體結構及製造方法
JP2011228442A (ja) 窒化物系半導体ウエハ及び窒化物系半導体デバイス
TWI713221B (zh) 高電子遷移率電晶體裝置及其製造方法
KR20150000753A (ko) 질화물 반도체 소자 및 그 제조 방법
JP2018101701A (ja) 半導体基板およびその製造方法
WO2015115126A1 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
TWI825886B (zh) 磊晶結構及其製造方法
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
US20230290872A1 (en) High electron mobility transistor structure and method of manufacturing the same
JP7457053B2 (ja) 窒化物半導体積層物、半導体装置、および窒化物半導体積層物の製造方法
TWI830471B (zh) 高電子移動率電晶體磊晶方法
KR102583794B1 (ko) 핵형성 층 증착 방법