JP2016057452A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位の低下の抑制が可能な液晶表示装置を提供する。【解決手段】第１絶縁基板と、前記第１絶縁基板上に形成されドレイン電極を有するスイッチング素子と、前記スイッチング素子を覆うとともに前記スイッチング素子の前記ドレイン電極まで貫通したコンタクトホールが形成された絶縁膜と、前記絶縁膜上に形成され前記コンタクトホールを介して前記ドレイン電極と電気的に接続された画素電極と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に形成されその先端部が前記コンタクトホールに配置され前記第１基板との間にセルギャップを形成する柱状のスペーサと、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置。【選択図】図４

Description

本発明の実施形態は、液晶表示装置に関する。

液晶表示装置は、表示装置として各種分野で利用されている。液晶表示装置は、一対の基板間に所定のギャップを形成するためのスペーサを備えている。このような液晶表示装置において、画素毎に第１スペーサ及び第２スペーサを形成し、例えいずれかのスペーサがコンタクトホールに嵌ってしまった場合でも他方のスペーサでギャップを保持する構造が知られている。

一方で、アレイ基板及び対向基板の液晶層側には、配向膜が形成されている。外部から基板に押圧力が加わった場合、柱状スペーサがずれることにより、配向膜が損傷し、表示品位の低下の原因となることがある。

特開２００９−２５１４１７号公報

本実施形態の目的は、表示品位の低下の抑制が可能な液晶表示装置を提供することにある。

本実施形態によれば、第１絶縁基板と、前記第１絶縁基板上に形成されドレイン電極を有するスイッチング素子と、前記スイッチング素子を覆うとともに前記スイッチング素子の前記ドレイン電極まで貫通したコンタクトホールが形成された絶縁膜と、前記絶縁膜上に形成され前記コンタクトホールを介して前記ドレイン電極と電気的に接続された画素電極と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に形成されその先端部が前記コンタクトホールに配置され前記第１基板との間にセルギャップを形成する柱状のスペーサと、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置が提供される。

本実施形態によれば、第１絶縁基板と、前記第１絶縁基板上に形成され第１ドレイン電極を有する第１スイッチング素子と、前記第１絶縁基板上に形成され第２ドレイン電極を有する第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子を覆うとともに前記第１ドレイン電極まで貫通した第１コンタクトホール及び前記第２ドレイン電極まで貫通した第２コンタクトホールが形成された絶縁膜と、前記絶縁膜上に形成され前記第１コンタクトホールを介して前記第１ドレイン電極と電気的に接続された第１画素電極と、前記絶縁膜上に形成され前記第２コンタクトホールを介して前記第２ドレイン電極と電気的に接続された第２画素電極と、前記第１画素電極及び前記第２画素電極を覆う第１配向膜と、を備えた第１基板と、第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に形成されその先端部が前記第１コンタクトホールに配置され前記第１基板との間にセルギャップを形成する柱状のスペーサと、前記第１配向膜と対向する第２配向膜と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１コンタクトホールの第１方向に沿った幅は、前記第１コンタクトホール及び前記第２コンタクトホールの間の第１方向に沿った前記絶縁膜の幅より大きい液晶表示装置が提供される。

図１は、本実施形態の液晶表示装置を構成する表示パネルの構成及び等価回路を概略的に示す図である。 図２は、図１のアレイ基板の画素構造を概略的に示す図である。 図３は、図２のＡ−Ｂ線における表示パネルの断面を概略的に示す図である。 図４は、図２のＣ−Ｄ線における表示パネルの断面を概略的に示す図である。 図５は、図１のアレイ基板の他の画素構造を概略的に示す図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

図１は、本実施形態の液晶表示装置を構成する表示パネルＰＮＬの構成及び等価回路を概略的に示す図である。ここでは、Ｘ−Ｙ平面における平面図を示している。

すなわち、表示パネルＰＮＬは、アクティブマトリクスタイプの透過型の表示パネルであり、アレイ基板ＡＲと、アレイ基板ＡＲに対向配置された対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。アレイ基板ＡＲと対向基板ＣＴとは、これらの間に所定のセルギャップを形成した状態でシール材ＳＥによって貼り合わせられている。セルギャップは、後述する柱状スペーサによって形成されている。液晶層ＬＱは、アレイ基板ＡＲと対向基板ＣＴとの間のセルギャップにおいてシール材ＳＥによって囲まれた内側に保持されている。表示パネルＰＮＬは、シール材ＳＥによって囲まれた内側に、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、例えば、略長方形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿って延出したゲート配線Ｇ、第１方向Ｘに交差する第２方向Ｙに沿って延出したソース配線Ｓ、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷと電気的に接続された画素電極ＰＥなどを備えている。コモン電位の共通電極ＣＥは、アレイ基板ＡＲまたは対向基板ＣＴに備えられ、液晶層ＬＱを介して複数の画素電極ＰＥと対向する。

なお、表示パネルＰＮＬの詳細な構成については説明を省略するが、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ）モードなどの主として縦電界を利用するモードでは、画素電極ＰＥがアレイ基板ＡＲに備えられる一方で、共通電極ＣＥが対向基板ＣＴに備えられている。また、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードなどの主として横電界を利用するモードでは、画素電極ＰＥ及び共通電極ＣＥの双方がアレイ基板ＡＲに備えられている。

駆動ＩＣチップ２及びフレキシブル・プリンテッド・サーキット（ＦＰＣ）基板３などの表示パネルＰＮＬの駆動に必要な信号供給源は、アクティブエリアＡＣＴよりも外側の周辺エリアＰＲＰに位置している。図示した例では、駆動ＩＣチップ２及びＦＰＣ基板３は、対向基板ＣＴの基板端部ＣＴＥよりも外側に延出したアレイ基板ＡＲの実装部ＭＴに実装されている。

図２は、図１のアレイ基板ＡＲにおける画素ＰＸの構造を概略的に示す図である。なお、図２は、一例として、横電界を利用して液晶分子の配向を制御するモードの画素ＰＸを示している。

ゲート配線Ｇ１及びゲート配線Ｇ２は、第１方向Ｘに沿ってそれぞれ延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第２方向Ｙに沿ってそれぞれ延出し、ゲート配線Ｇ１及びゲート配線Ｇ２と交差している。

第１方向Ｘに並んだ画素ＰＸ１及びＰＸ２は、互いに異なる色の色画素である。画素ＰＸ１は、ゲート配線Ｇ１及びゲート配線Ｇ２とソース配線Ｓ１及びソース配線Ｓ２とで規定され、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い縦長の長方形状である。画素ＰＸ２は、画素ＰＸ１の第１方向Ｘに隣接している。

画素ＰＸ１において、スイッチング素子ＳＷ１は、ゲート配線Ｇ２とソース配線Ｓ１との交差部付近に位置し、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されている。画素ＰＸ２において、スイッチング素子ＳＷ２は、ゲート配線Ｇ２とソース配線Ｓ２との交差部付近に位置し、ゲート配線Ｇ２及びソース配線Ｓ２と電気的に接続されている。スイッチング素子ＳＷ１及びスイッチング素子ＳＷ２は、例えば薄膜トランジスタ（ＴＦＴ）であり、それぞれ半導体層ＳＣを備えている。

ここでは、スイッチング素子ＳＷ１に着目してその構造を説明する。スイッチング素子ＳＷ１は、ゲート配線Ｇ２と一体のゲート電極ＷＧ、ソース配線Ｓ１と一体のソース電極ＷＳ、及び、ドレイン電極ＷＤ１を備えている。ソース電極ＷＳは、コンタクトホールＣＨ１を介して半導体層ＳＣにコンタクトしている。ドレイン電極ＷＤ１は、ソース配線Ｓ１とソース配線Ｓ２との間において島状に形成され、コンタクトホールＣＨ２を介して半導体層ＳＣにコンタクトしている。同様に、スイッチング素子ＳＷ２のドレイン電極ＷＤ２は、島状に形成され、ドレイン電極ＷＤ１の第１方向Ｘに隣接している。

共通電極ＣＥは、例えば、第１方向Ｘに沿って延在し、第１方向Ｘに隣接する複数の画素ＰＸに亘って共通に形成されている。図示した例では、共通電極ＣＥは、ソース配線Ｓ１及びソース配線Ｓ２の上方を通り、画素ＰＸ１及び画素ＰＸ２にそれぞれ配置されている。なお、図示しないが、共通電極ＣＥは、第２方向Ｙに隣接する複数の画素ＰＸに亘って共通に形成されていても良い。

画素ＰＸ１の画素電極ＰＥ１及び画素ＰＸ２の画素電極ＰＥ２は、それぞれ共通電極ＣＥの上方に配置されている。図示した例では、画素電極ＰＥ１及び画素電極ＰＥ２は、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い概略長方形状に形成されている。画素電極ＰＥ１は、コンタクトホールＣＨ３を介してスイッチング素子ＳＷ１のドレイン電極ＷＤ１にコンタクトしている。同様に、画素電極ＰＥ２は、コンタクトホールＣＨ４を介してスイッチング素子ＳＷ２のドレイン電極ＷＤ２と電気的に接続されている。コンタクトホールＣＨ３及びコンタクトホールＣＨ４は、第１方向Ｘに隣接している。

画素電極ＰＥ１及び画素電極ＰＥ２には、それぞれ共通電極ＣＥと向かい合う複数のスリットＳＬが形成されている。図示した例では、スリットＳＬのそれぞれは、第２方向Ｙに沿って延出しており、第２方向Ｙと平行な長軸を有している。１つの画素電極が有するスリットの本数は、図示した例のように２本に限定されるものではなく、１本でも良いし、３本以上であってもよい。

図３は、図２のＡ−Ｂ線における表示パネルＰＮＬの断面を概略的に示す図である。

表示パネルＰＮＬは、アレイ基板ＡＲと、アレイ基板ＡＲに対向する対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴの間に保持された液晶層ＬＱと、を備えている。

アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ１、共通電極ＣＥ、画素電極ＰＥ１、第１配向膜ＡＬ１などを備えている。

スイッチング素子ＳＷ１の半導体層ＳＣは、第１絶縁基板１０の上に位置し、第１絶縁膜１１によって覆われている。第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。なお、第１絶縁基板１０と半導体層ＳＣとの間に、他の絶縁膜が介在していても良い。スイッチング素子ＳＷ１のゲート電極ＷＧは、第１絶縁膜１１の上においてゲート配線Ｇ１と一体的に形成され、半導体層ＳＣの上方に位置している。ゲート電極ＷＧは、ゲート配線Ｇ１とともに第２絶縁膜１２によって覆われている。第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。

スイッチング素子ＳＷ１のソース電極ＷＳ及びドレイン電極ＷＤ１は、第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びソース配線Ｓ２も同様に第２絶縁膜１２の上に形成されている。ソース電極ＷＳは、ソース配線Ｓ１と一体的に形成されている。ソース電極ＷＳは、第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールＣＨ１を介して半導体層ＳＣにコンタクトしている。ドレイン電極ＷＤ１は、第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールＣＨ２を介して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷ１は、ソース配線Ｓ１及びソース配線Ｓ２とともに第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。

第１絶縁膜１１及び第２絶縁膜１２は、例えばシリコン酸化物やシリコン窒化物などの無機系材料によって形成されている。第３絶縁膜１３は、例えば樹脂材料等の透明な有機系材料によって形成されている。また、第１絶縁膜１１及び第２絶縁膜１２は、比較的薄い膜厚を有するのに対して、第３絶縁膜１３は、第１絶縁膜１１及び第２絶縁膜１２よりも厚い膜厚を有している。

共通電極ＣＥは、第３絶縁膜１３の上に形成されている。共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。共通電極ＣＥは、第４絶縁膜１４によって覆われている。第４絶縁膜１４は、第３絶縁膜１３の上にも配置されている。なお、第４絶縁膜１４は、例えばシリコン窒化物などの無機系材料によって形成され、第３絶縁膜１３よりも薄い膜厚を有している。

画素電極ＰＥ１は、第４絶縁膜１４の上に形成され、共通電極ＣＥと向かい合っている。この画素電極ＰＥ１には、スリットＳＬが形成されている。それぞれのスリットは、共通電極ＣＥの上方に位置している。画素電極ＰＥ１は、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。このような画素電極ＰＥ１は、コンタクトホールＣＨ３を介してスイッチング素子ＳＷ１のドレイン電極ＷＤ１にコンタクトしている。コンタクトホールＣＨ３は、第３絶縁膜１３をドレイン電極ＷＤ１まで貫通したコンタクトホールＣＨ３１及び第４絶縁膜１４をドレイン電極ＷＤ１まで貫通したコンタクトホールＣＨ３２を含んでいる。

画素電極ＰＥ１は、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、第４絶縁膜１４も覆っている。第１配向膜ＡＬ１は、例えば水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。

一方、対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、遮光層ＢＭ、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２などを備えている。

遮光層ＢＭは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に形成されている。遮光層ＢＭは、各画素ＰＸを区画するように形成されており、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部やコンタクトホールＣＨ３などに対向するように形成されている。詳述しないが、ゲート配線Ｇ及びソース配線Ｓにそれぞれ対向するように形成された遮光層ＢＭの形状は、格子状をなしている。

カラーフィルタ３２は、第２絶縁基板３０のアレイ基板ＡＲに対向する側に形成され、その端部が遮光層ＢＭと重なっている。カラーフィルタ３２は、互いに異なる複数の色、例えば赤色、青色、緑色にそれぞれ着色された樹脂材料によって形成されている。赤色のカラーフィルタは赤色画素に対応して配置され、緑色のカラーフィルタは緑色画素に対応して配置され、青色のカラーフィルタは青色画素に対応して配置されている。異なる色のカラーフィルタ３２間の境界は、遮光層ＢＭと重なる位置にある。

オーバーコート層３３は、カラーフィルタ３２を覆っている。このオーバーコート層３３は、カラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、透明な樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層３３を覆っている。第２配向膜ＡＬ２は、例えば水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴにおいて、第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、互いに対向して配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、図示しないスペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に封入された液晶分子ＬＭを含む液晶組成物によって構成されている。

このような構成の表示パネルＰＮＬに対して、その背面側には、バックライトユニットＢＬが配置されている。バックライトユニットＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。

アレイ基板ＡＲの外面すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１吸収軸Ａ１と第２偏光板ＰＬ２の第２吸収軸Ａ２とは、例えば、互いに直交するクロスニコルの位置関係にある。

第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、図２に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理されている。配向処理としては、ラビング処理や光配向処理等が挙げられる。液晶層ＬＱとして、例えば、誘電率異方性が正のポジ型が適用される場合、第１配向膜ＡＬ１は、第２方向Ｙに対して５°〜１５°の角度をもつ配向方向Ｒ１に沿って配向処理されている。第２配向膜ＡＬ２は、配向方向Ｒ１と平行な配向方向Ｒ２に沿って配向処理されている。配向方向Ｒ１と配向方向Ｒ２とは互いに逆向きである。なお、液晶層ＬＱとして、誘電率異方性が負のネガ型が適用される場合、第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、第１方向Ｘに対して５°〜１５°の角度をもって配向処理される。

図４は、図２のＣ−Ｄ線における表示パネルＰＮＬの断面を概略的に示す図である。なお、図４は説明に必要な箇所のみを示している。アレイ基板ＡＲにおいて、ドレイン電極ＷＤ１及びドレイン電極ＷＤ２は、第２絶縁膜１２の上で、ソース配線Ｓ２を挟んで隣接している。ソース配線Ｓ２は、第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上に配置され、ドレイン電極ＷＤ１及びドレイン電極ＷＤ２の上にも配置されている。

共通電極ＣＥは、第３絶縁膜１３の上に形成されている。第４絶縁膜１４は、共通電極ＣＥを覆い、第３絶縁膜１３とも部分的に接している。

ドレイン電極ＷＤ１まで貫通したコンタクトホールＣＨ３は、第３絶縁膜１３をドレイン電極ＷＤ１まで貫通したコンタクトホールＣＨ３１及び第４絶縁膜１４をドレイン電極ＷＤ１まで貫通したコンタクトホールＣＨ３２を含んでいる。また、ドレイン電極ＷＤ２まで貫通したコンタクトホールＣＨ４は、第３絶縁膜１３をドレイン電極ＷＤ２まで貫通したコンタクトホールＣＨ４１及び第４絶縁膜１４をドレイン電極ＷＤ２まで貫通したコンタクトホールＣＨ４２を含んでいる。なお、コンタクトホールＣＨ３及びコンタクトホールＣＨ４は、略同等のサイズに形成されている。

第３絶縁膜１３は、コンタクトホールＣＨ３１とコンタクトホールＣＨ４１との間の第１方向Ｘに沿った幅Ｌ１を有している。また、コンタクトホールＣＨ４は、第１方向Ｘに沿った幅Ｌ２を有している。幅Ｌ２は、幅Ｌ１より大きく形成されている。

なお、図示した例においては、第３絶縁膜１３の上面１３Ａが平坦であり、幅Ｌ１は、点ａから点ｂまでの第１方向Ｘに沿った距離に相当する。しかしながら、第３絶縁膜１３は有機系材料によって形成されており、その硬化までの過程で溶融、収縮するなどして、上面１３Ａが湾曲する場合がある。このような場合、コンタクトホールＣＨ３１とコンタクトホールＣＨ４１との間の第１方向Ｘに沿った幅Ｌ１は、互いに対向するドレイン電極ＷＤ１の端部ｄとドレイン電極ＷＤ２の端部ｅとの間の第１方向Ｘに沿った幅と置き換えることができる。

また、コンタクトホールＣＨ４の第１方向Ｘに沿った幅Ｌ１は、コンタクトホールＣＨ４が四角形状に形成された場合には第１方向Ｘに沿った辺の長さに相当し、コンタクトホールＣＨ４が円形状に形成された場合には第１方向Ｘに沿った直径に相当する。なお、コンタクトホールＣＨ４の第１方向Ｘに沿った幅Ｌ１は、コンタクトホールＣＨ４１あるいはコンタクトホールＣＨ４２の第１方向Ｘに沿った幅に相当する。

コンタクトホールＣＨ４の底部ＣＨＢは、ドレイン電極ＷＤ２、画素電極ＰＥ２、及び、第１配向膜ＡＬ１が積層された領域に相当し、その表面は平坦である。

画素電極ＰＥ１及び画素電極ＰＥ２は、第４絶縁膜１４の上に形成されている。画素電極ＰＥ１は、コンタクトホールＣＨ３を介してドレイン電極ＷＤ１と接している。画素電極ＰＥ２は、コンタクトホールＣＨ４を介してドレイン電極ＷＤ２と接している。画素電極ＰＥ１及び画素電極ＰＥ２は、第１配向膜ＡＬ１によって覆われている。

対向基板ＣＴにおいて、画素電極ＰＥ１と対向するカラーフィルタ３２１、及び、画素電極ＰＥ２と対向するカラーフィルタ３２２は、第１方向Ｘに隣接している。また、カラーフィルタ３２１及びカラーフィルタ３２２は、互いに異なる色である。コンタクトホールＣＨ３の上方において、カラーフィルタ３２１は、遮光層ＢＭと重なっている。また、コンタクトホールＣＨ４の上方において、カラーフィルタ３２２は、遮光層ＢＭと重なっている。カラーフィルタ３２１は、例えば緑色のカラーフィルタである。また、カラーフィルタ３２２は、例えば青色または赤色のカラーフィルタである。

柱状スペーサＳＰは、オーバーコート層３３のアレイ基板ＡＲと対向する側に形成されている。図示した例では、柱状スペーサＳＰは、オーバーコート層３３を介してカラーフィルタ３２２と対向している。つまり、柱状スペーサＳＰは、青色画素または赤色画素に配置されている。柱状スペーサＳＰは、アレイ基板ＡＲに向かって先細るテーパー状に形成されている。柱状スペーサＳＰの先端部ＳＰａは、コンタクトホールＣＨ４に配置されている。このような柱状スペーサＳＰは、その先端部ＳＰａがコンタクトホールＣＨ４の底部ＣＨＢに到達し、アレイ基板ＡＲと対向基板ＣＴの間にセルギャップを形成している。なお、図示した例では、柱状スペーサＳＰは、オーバーコート層３３とともに第２配向膜ＡＬ２によって覆われており、先端部ＳＰａと底部ＣＨＢとの間に第２配向膜ＡＬ２が介在している。

以下に、上記構成の液晶表示装置における動作について簡単に説明する。

液晶層ＬＱに電圧が印加されていない状態、つまり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態（ＯＦＦ時）では、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、Ｘ−Ｙ平面内において初期配向する（液晶分子ＬＭが初期配向する方向を初期配向方向と称する）。なお、第１偏光板ＰＬ１の第１吸収軸または第２偏光板ＰＬ２の第２吸収軸は、液晶分子ＬＭの初期配向方向と略平行である。

バックライトユニットＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、表示パネルＰＮＬに入射する。表示パネルＰＮＬに入射した光は、第１偏光板ＰＬ１の第１吸収軸Ａ１と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の表示パネルＰＮＬを通過した際にほとんど変化しない。このため、表示パネルＰＮＬを透過した直線偏光のほとんどは、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、液晶層ＬＱに電圧が印加された状態、つまり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成された状態（ＯＮ時）では、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子ＬＭは、その長軸がＸ−Ｙ平面内において電界と略平行な方向を向くように配向する。

バックライト光のうち、第１吸収軸と直交する直線偏光は、表示パネルＰＮＬに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

本実施形態によれば、液晶表示装置は、柱状スペーサＳＰの先端部ＳＰａがコンタクトホールＣＨ４の内部に配置され、セルギャップを形成する構造をとっている。このため、表示パネルＰＮＬに対して外部から力が加わったとしても、柱状スペーサＳＰは、コンタクトホールＣＨ４の内部にとどまる。このため、セルギャップを安定的に保持することが可能となる。したがって、セルギャップの変動に伴う表示品位の低下を抑制することが可能となる。

また、コンタクトホールＣＨ４は、遮光層ＢＭと重なる位置に形成されており、第１配向膜ＡＬ１のコンタクトホールＣＨ４の内部を覆う部分は、表示パネルＰＮＬの表示に寄与しない。このため、表示パネルＰＮＬに外部から力が加わり、柱状スペーサＳＰの先端部ＳＰａがコンタクトホールＣＨ４の内部でずれた場合であっても、コンタクトホールＣＨ４の内部の第１配向膜ＡＬ１を損傷するに留まる。換言すると、コンタクトホールＣＨ４の周囲において、表示に寄与する領域での柱状スペーサＳＰによる第１配向膜ＡＬ１の損傷を抑制することが可能となる。したがって、第１配向膜ＡＬ１の損傷による表示品位の低下を抑制することが可能となる。

加えて、表示パネルＰＮＬに対して外部から力が加わった際に、柱状スペーサＳＰの可動範囲をコンタクトホールＣＨ４内に制限することができるため、柱状スペーサＳＰの周囲を遮光する遮光層ＢＭの幅を低減することができる。このため、一画素あたりの表示に寄与する面積を拡大することができ、透過率あるいは輝度を向上することが可能となる。

さらに、本実施形態によれば、柱状スペーサＳＰは、青色のカラーフィルタ３２２が配置された青色画素、或いは、赤色のカラーフィルタ３２２が配置された赤色画素内に配置されている。カラー表示を実現するのに必要な３原色のうち、青色波長及び赤色波長は、緑色波長よりも視感度が低い。このため、たとえ柱状スペーサＳＰの周囲で液晶分子の配向が乱れ、表示に寄与する領域にその影響が及んだとしても、青色画素あるいは赤色画素において光漏れなどの表示不良が視認されにくい。

さらに、本実施形態によれば、アレイ基板ＡＲにおいて、柱状スペーサＳＰが配置されるコンタクトホールＣＨ４の幅Ｌ２は、第３絶縁膜１３のコンタクトホールＣＨ３１とコンタクトホールＣＨ４１との間の幅Ｌ１より大きい。このため、柱状スペーサＳＰの先端部ＳＰａがコンタクトホール間に配置される場合と比較して、アレイ基板ＡＲと対向基板ＣＴとの合わせズレが生じたとしても、安定して所望のセルギャップを形成することが可能となる。さらに、第３絶縁膜１３は、製造時の熱硬化プロセスにより、その上面１３Ａが丸みを帯びることがある。高精細化等に伴って幅Ｌ１が小さく形成されるほど、平坦な上面１３Ａが形成されにくくなる。一方で、コンタクトホールＣＨ４の底部ＣＨＢは、上面１３Ａよりも平坦な面積を確保しやすい。このため、セルギャップを均一化することが可能となる。

次に、本実施形態の変形例について説明する。

図５は、図１のアレイ基板ＡＲにおける他の画素ＰＸの構造を概略的に示す図である。なお、図５は説明に必要な箇所のみを示している。

ゲート配線Ｇ１乃至Ｇ３は、第１方向Ｘに沿ってそれぞれ延出している。ソース配線Ｓ１乃至Ｓ３は、第２方向Ｙに沿ってそれぞれ延出し、ゲート配線Ｇ１乃至Ｇ３と交差している。これらのゲート配線Ｇ１乃至Ｇ３及びソース配線Ｓ１乃至Ｓ３は、画素ＰＸ１乃至ＰＸ４を区画している。

第１方向Ｘに並んだ画素ＰＸ１乃至ＰＸ２は互いに異なる色の色画素であり、また、画素ＰＸ３乃至ＰＸ４も互いに異なる色の色画素である。一例として、第２方向Ｙに並んだ画素ＰＸ１及びＰＸ３は同一色の画素であり、例えば緑色（Ｇ）画素である。第２方向Ｙに並んだ画素ＰＸ２及びＰＸ４は同一色の画素であり、例えば青色（Ｂ）画素あるいは赤色（Ｒ）画素である。

画素ＰＸ１乃至ＰＸ２は、第２方向Ｙに対して時計回りに鋭角に交差する第１延出方向Ｄ１に延出している。画素ＰＸ３乃至ＰＸ４は、第２方向Ｙに対して反時計回りに鋭角に交差する第２延出方向Ｄ２に延出している。なお、第２方向Ｙと第１延出方向Ｄ１とのなす角度θ１は、第２方向Ｙと第２延出方向Ｄ２とのなす角度θ２とほぼ同一であり、例えば５°〜１５°程度である。

画素ＰＸ１には、スイッチング素子ＳＷ１及び画素電極ＰＥ１が配置されている。スイッチング素子ＳＷ１は、ゲート配線Ｇ２及びソース配線Ｓ１と電気的に接続されている。画素電極ＰＥ１は、コンタクトホールＣＨ１１を介してスイッチング素子ＳＷ１のドレイン電極ＷＤ１１と電気的に接続されている。画素ＰＸ２には、スイッチング素子ＳＷ２及び画素電極ＰＥ２が配置されている。スイッチング素子ＳＷ２は、ゲート配線Ｇ２及びソース配線Ｓ２と電気的に接続されている。画素電極ＰＥ２は、コンタクトホールＣＨ１２を介してスイッチング素子ＳＷ２のドレイン電極ＷＤ１２と電気的に接続されている。コンタクトホールＣＨ１１及びコンタクトホールＣＨ１２は、互いに第１方向Ｘに隣接している。

同様に、画素ＰＸ３には、ゲート配線Ｇ３及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ３、及び、スイッチング素子ＳＷ３のドレイン電極ＷＤ１３と電気的に接続された画素電極ＰＥ３が配置されている。画素ＰＸ４には、ゲート配線Ｇ３及びソース配線Ｓ２と電気的に接続されたスイッチング素子ＳＷ４、及び、スイッチング素子ＳＷ４のドレイン電極ＷＤ１４と電気的に接続された画素電極ＰＥ４が配置されている。コンタクトホールＣＨ１３及びコンタクトホールＣＨ１４は、互いに第１方向Ｘに隣接している。

共通電極ＣＥは、アレイ基板ＡＲの略全域に亘って延在し、画素ＰＸ１乃至ＰＸ４に共通に形成されている。すなわち、共通電極ＣＥは、ゲート配線Ｇ１乃至Ｇ３の上方を跨いで第２方向Ｙに延在するとともに、ソース配線Ｓ１乃至Ｓ３の上方を跨いで第１方向Ｘに延在し、画素ＰＸ１乃至ＰＸ４のそれぞれに配置されている。

画素電極ＰＥ１乃至ＰＥ４は、それぞれ共通電極ＣＥの上方に位置している。画素電極ＰＥ１乃至ＰＥ２は、それぞれ第１延出方向Ｄ１に延出した画素形状に対応した島状に形成され、それぞれ第１延出方向Ｄ１に延出した複数のスリットＳＬＡを有している。画素電極ＰＥ３乃至ＰＥ４は、それぞれ第２延出方向Ｄ２に延出した画素形状に対応した島状に形成され、それぞれ第２延出方向Ｄ２に延出した複数のスリットＳＬＢを有している。各スリットＳＬＡ及びＳＬＢは、いずれも共通電極ＣＥと向かい合っている。

このような構成のアレイ基板ＡＲに対しては、上記の例と同様に、図４に示したような柱状スペーサＳＰを備えた対向基板ＣＴが貼り合わせられる。このとき、柱状スペーサＳＰは、例えば、コンタクトホールＣＨ１２に配置され、アレイ基板ＡＲと対向基板ＣＴとの間に所定のセルギャップを形成する。

液晶層ＬＱとして、誘電率異方性が負のネガ型が適用される場合、第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、第１方向Ｘに沿って配向処理される。第１配向膜ＡＬ１及び第２配向膜ＡＬ２がラビング処理される場合、第１配向膜ＡＬ１のラビング方向Ｒ１及び第２配向膜ＡＬ２のラビング方向Ｒ２は、第１方向Ｘに対して平行な方向である。

図５に示した変形例によれば、上記の例と同様の効果が得られる。また、第２方向Ｙに隣接する画素（例えば、画素ＰＸ１と画素ＰＸ３）は、同一色を表示する一方で、それぞれのスリットの延出方向が異なる画素電極を備えている。このため、第２方向Ｙに隣接する画素の液晶分子ＬＭは、図中に破線で示したように、ＯＮ時にはそれぞれ異なる方向に配向する。つまり、第２方向Ｙに隣接し同一色を表示する画素は、疑似的に２種類のドメインを形成する。このような液晶表示装置は、奇数行目の画素と偶数行目の画素とで互いに視野角を補償するため、広視野角化が可能となる。

また、第２配向膜ＡＬ２のラビング方向Ｒ２が、第１方向Ｘに対して略平行である。このため、柱状スペーサＳＰを覆う第２配向膜ＡＬ２のラビング処理時に、たとえ柱状スペーサＳＰのラビング方向上流側と下流側とで第２配向膜ＡＬ２に対するラビング状態に差が生じたとしても、柱状スペーサＳＰのラビング方向上流側及び下流側の双方の領域は、遮光層ＢＭと重なるため、表示品位の差として視認されることがない。特に、本実施形態においては、柱状スペーサＳＰがコンタクトホールＣＨの内部に配置される構造をとっているため、柱状スペーサＳＰは、アレイ基板ＡＲと対向基板ＣＴとの間に形成すべきセルギャップ相当の高さに加え、コンタクトホールＣＨの深さ分の高さを有している。柱状スペーサＳＰが高く形成されることにより、ラビング処理時に、柱状スペーサＳＰの周囲でラビングのムラが生じやすい。遮光層ＢＭは、柱状スペーサＳＰに重なり、第２配向膜ＡＬ２のラビング方向Ｒ２と平行な第１方向Ｘに延びている。このため、柱状スペーサＳＰの周辺で液晶分子ＬＭの配向不良に起因した光漏れが生じたとしても、遮光層ＢＭによって遮光されるため、コントラスト比の低下を抑制することが可能となる。

図５に示した変形例では、第１配向膜ＡＬ１のラビング方向Ｒ１と第２配向膜のラビング方向Ｒ２は、略平行であったが、これに限らない。少なくとも柱状スペーサを覆う配向膜のラビング方向と、柱状スペーサＳＰが配置されるコンタクトホールと重なる位置の遮光層の延出方向とが平行であれば良い。

以上説明したように、本実施形態によれば、表示品位の低下の抑制が可能な液晶表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４、ＣＨ３１、ＣＨ３２、ＣＨ４１、ＣＨ４２…コンタクトホール ＳＰ…柱状スペーサ
先端面…ＳＰａ Ｌ１、Ｌ２…幅

Claims (7)

1. 第１絶縁基板と、前記第１絶縁基板上に形成されドレイン電極を有するスイッチング素子と、前記スイッチング素子を覆うとともに前記スイッチング素子の前記ドレイン電極まで貫通したコンタクトホールが形成された絶縁膜と、前記絶縁膜上に形成され前記コンタクトホールを介して前記ドレイン電極と電気的に接続された画素電極と、を備えた第１基板と、
   第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に形成されその先端部が前記コンタクトホールに配置され前記第１基板との間にセルギャップを形成する柱状のスペーサと、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、を備えた液晶表示装置。
2. 前記第２基板は、さらに、前記コンタクトホールと重なる位置に形成された遮光層を備えた、請求項１に記載の液晶表示装置。
3. 前記スペーサは、赤色画素もしくは青色画素に配置された請求項１に記載の液晶表示装置。
4. 第１絶縁基板と、前記第１絶縁基板上に形成され第１ドレイン電極を有する第１スイッチング素子と、前記第１絶縁基板上に形成され第２ドレイン電極を有する第２スイッチング素子と、前記第１スイッチング素子及び前記第２スイッチング素子を覆うとともに前記第１ドレイン電極まで貫通した第１コンタクトホール及び前記第２ドレイン電極まで貫通した第２コンタクトホールが形成された絶縁膜と、前記絶縁膜上に形成され前記第１コンタクトホールを介して前記第１ドレイン電極と電気的に接続された第１画素電極と、前記絶縁膜上に形成され前記第２コンタクトホールを介して前記第２ドレイン電極と電気的に接続された第２画素電極と、前記第１画素電極及び前記第２画素電極を覆う第１配向膜と、を備えた第１基板と、
   第２絶縁基板と、前記第２絶縁基板の前記第１基板と対向する側に形成されその先端部が前記第１コンタクトホールに配置され前記第１基板との間にセルギャップを形成する柱状のスペーサと、前記第１配向膜と対向する第２配向膜と、を備えた第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、を備え、
   前記第１コンタクトホールの第１方向に沿った幅は、前記第１コンタクトホール及び前記第２コンタクトホールの間の第１方向に沿った前記絶縁膜の幅より大きい液晶表示装置。
5. 前記第２基板は、さらに、前記第２絶縁基板の前記第１基板と対向する側に、前記第１画素電極と対向する赤色もしくは青色のカラーフィルタを備えた、請求項４に記載の液晶表示装置。
6. 前記第２基板は、さらに、前記第１コンタクトホールと重なる位置において前記第２絶縁基板と前記カラーフィルタとの間に介在する遮光層を備えた、請求項５に記載の液晶表示装置。
7. 前記第１コンタクトホール及び前記第２コンタクトホールは、互いに第１方向に隣接しており、前記第２配向膜のラビング方向が第１方向である、請求項４に記載の液晶表示装置。

Images