JP2016037545A - 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ - Google Patents

絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ Download PDF

Info

Publication number
JP2016037545A
JP2016037545A JP2014161229A JP2014161229A JP2016037545A JP 2016037545 A JP2016037545 A JP 2016037545A JP 2014161229 A JP2014161229 A JP 2014161229A JP 2014161229 A JP2014161229 A JP 2014161229A JP 2016037545 A JP2016037545 A JP 2016037545A
Authority
JP
Japan
Prior art keywords
insulating layer
resin
circuit
resin sheet
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014161229A
Other languages
English (en)
Other versions
JP6439960B2 (ja
Inventor
柏原 圭子
Keiko Kashiwabara
圭子 柏原
博光 高下
Hiromitsu Takashita
博光 高下
剛 武田
Takeshi Takeda
剛 武田
愼悟 吉岡
Shingo Yoshioka
愼悟 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014161229A priority Critical patent/JP6439960B2/ja
Publication of JP2016037545A publication Critical patent/JP2016037545A/ja
Application granted granted Critical
Publication of JP6439960B2 publication Critical patent/JP6439960B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Abstract

【課題】取扱性と高耐熱性に加え、高度なレーザ加工性を兼ね備えた絶縁樹脂シートを提供することを目的とする。
【解決手段】絶縁層を有する絶縁樹脂シートであって、前記絶縁層が、1分子中に2個以上のエポキシ基を持つ、固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも355nmにおいて300cm−1以上であることを特徴とする、絶縁樹脂シート。
【選択図】図1

Description

本発明は、絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージに関する。
ICやウエハ、受動部品の封止、保護コーティングの用途としては、現在、液状タイプやモールド成形用の材料が用いられている。
液状タイプの材料においては、印刷や塗布の際のハンドリング性が悪く、取り扱いしづらい面がある。また、塗布量の制御に精密な粘度管理等が必要で厚み管理が容易でない点、硬化時間が長いといった課題を有している。さらには、無溶剤系材料においてはフィラーの高充填化が困難であったり、硬化剤が限られたりする等のデメリットがある。一方で、溶剤系材料では乾燥時間の長時間化を招くなどの問題を有している。
また、トランスファー成形に用いられるモールド材料においては、金型の初期投資に多額の金額がかかることから少量多品種生産等の用途には一般的に不向きである。また、タブレット形状であることから流れ性が良好でなければならず、流動性が不十分であった場合、中央部と端部において厚みムラを生じやすいなどといった成形条件並びに材料の流れ性の制御が困難である。
そこで、上記の課題を解決する方法として、これまでにも、無機充填材を含有させたエポキシ樹脂無機複合シートが提案されている(例えば、特許文献1)。
エポキシ樹脂無機複合シートでは、簡易のプレス機やラミネーターがあれば短時間(数10秒〜数分)のプレスで対応することができ、その他の工程としては乾燥機を用いて必要な熱量を加えるだけでよく、プロセスが簡易であることだけでなく、手を汚しにくいクリーンなプロセスである。そして、このようなエポキシ樹脂無機複合シートを用いて半導体パッケージを製造するプロセスも報告されている(特許文献2)。
特開2006−124434号公報 特開2009−60146号公報 特許第5075157号公報
一方で、近年、電気・電子分野における電気回路の高密度化に伴い、配線幅の細線化や配線間隔の狭化が進んでいる。特許文献3にはレーザ加工機を用い、絶縁層に回路溝を形成した後に、選択的に回路溝へメッキを施すことにより配線回路を形成する方法が開示されている。このような方法で回路形成する場合においては、レーザ加工性に優れているほうが加工速度を上げることができ、生産性において有利である。
しかしながら、半導体パッケージや回路基板等の用途に使用される材料において、シートとしての取扱性(可とう性)と高耐熱性に加え、そのような高度なレーザ加工性を兼ね備えた材料はいまだ達成されていないのが現状である。
本発明者らは、このような問題を解決すべく、取扱性と高耐熱性に加え、高度なレーザ加工性を兼ね備えた絶縁樹脂シートを提供することを目的として鋭意研究に取り組み、本発明を達成した。
すなわち、本発明の一局面に係る、絶縁樹脂シートは、絶縁層を有し、前記絶縁層が、1分子中に2個以上のエポキシ基を持つ固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも355nmにおいて300cm−1以上であることを特徴とする。
さらに、前記絶縁層において、外表面からレーザ加工により形成された溝に金属体が埋め込まれていることが好ましい。
また、前記絶縁樹脂シートにおいて、前記絶縁層がさらに無機フィラーを含有することが好ましい。
本発明の他の局面に係る回路基板は、前記絶縁樹脂シートの前記絶縁層に、さらに回路が埋め込まれてなることを特徴とする。
本発明のさらに他の局面に係る半導体パッケージは、前記絶縁樹脂シートの前記絶縁層に、さらに回路および半導体素子が埋め込まれてなることを特徴とする。
本発明のさらに他の局面に係る半導体パッケージは、主面上に電極を有する半導体素子、前記電極が形成されている面を被覆する被覆絶縁層、前記被覆絶縁層の外表面側からレーザ加工することにより形成された溝に金属体が埋め込まれた回路、前記半導体素子の背面に形成された封止樹脂層を備えた半導体パッケージであって、前記被覆絶縁層が上述の絶縁樹脂シートであることを特徴とする。
前記半導体パッケージにおいて、前記封止樹脂層が硬化性樹脂と無機フィラーとを含むことがより好ましい。
さらに、前記半導体パッケージにおいて、前記封止樹脂層と前記被覆絶縁層が同じ樹脂組成物からなることが好ましい。
本発明によれば、取扱性(可とう性)と高耐熱性に加え、高度なレーザ加工性(特に、レーザー加工速度)を兼ね備えた絶縁樹脂シートを得ることができる。また、その絶縁樹脂シートを用いて優れた特性を有する回路基板および半導体パッケージ等を得ることができる。
図1は、本発明の一実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。 図2は、本発明の他の実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。 図3は、本発明の他の実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。 図4は、本発明の実施形態に係る半導体パッケージの製造方法により得られた半導体パッケージを概略的に示す模式断面図である。
本発明に係る好ましい実施形態を、以下に具体的に説明する。
本実施形態に係る絶縁樹脂シート(以下、単に樹脂シートとも称する場合がある)は、絶縁層を有し、前記絶縁層が1分子中に2個以上のエポキシ基を持つ固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも355nmにおいて300cm−1以上であることを特徴とする。
絶縁層が上記構成を有していることにより、絶縁層の外表面から溝を形成する際に、非常に優れた加工性を発揮することができるため、溝形成用の樹脂シートとして適している。特に、レーザ加工によって溝等を形成する際のレーザ加工速度を上げることができ、レーザ加工による微細な回路形成等が非常に効率よく行える。これは、樹脂組成物硬化物の吸収係数が高いことによって、レーザ光の吸収効率が上がり加工効率が向上するためと考えられる。レーザ加工によって形成された溝には、例えば回路や配線となる金属体を埋め込み、回路基板や半導体パッケージ等とすることができる。
すなわち、本実施形態の絶縁樹脂シートは、溝形成用あるいは埋設回路形成用絶縁樹脂シートとして、より好ましくは、レーザ加工用絶縁樹脂シートとして使用されることが好ましい。
まず、本実施形態の樹脂シートの絶縁層を構成する材料について説明する。
本実施形態の絶縁層は、エポキシ樹脂を主成分とする樹脂組成物で構成される。
本実施形態で使用されるエポキシ樹脂は、1分子中に2個以上のエポキシ基を持つ、固形状のエポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも355nmにおいて300cm−1以上である限り、特に限定はない。固形状エポキシだけでなく、液状エポキシをも含むことにより回路や部品の埋め込み性が良くなるという利点がある。
本実施形態において、樹脂組成物硬化物の吸収係数は以下のようにして求めることができる。すなわち、フィラー等の添加物を加える前の樹脂組成物をスライドガラス上に、アプリケータを用いて10μm厚で塗布し、200℃にて60分間効果させたサンプルの透過率を測定し、次式によって吸収係数(α)を算出する。
α(cm−1)=−d−1・(−ln(%T/100))
α:吸収係数(cm−1
d:膜厚(cm)
%T:透過率(%)
このようにして求める樹脂組成物硬化物の吸収係数が少なくとも355nmにおいて300cm−1以上であれば、絶縁層のレーザ加工速度を向上させることができる。前記吸収係数の上限については特に限定はないが、アライメントマークの視認性という観点から、1000cm−1以下であることが好ましい。
このような吸収係数へは、絶縁層の樹脂組成物においてエポキシ樹脂や添加物などの配合を調整することによって調整が可能である。より具体的には、例えば、UV吸収性に優れるナフタレン骨格または多環芳香族骨格を有する多官能エポキシ樹脂等を適宜選択することが可能である。
本実施形態の絶縁樹脂層に使用できる固形状エポキシ樹脂は、1分子中に2個以上のエポキシ基を持つ、常温で固形状のエポキシ樹脂である。具体的には、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールアラルキル、ビフェノールアラルキル、トリスフェノール型、ナフタレン型の多官能エポキシ等が挙げられる。これらは、状況に応じて、1種を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。
シートの取扱性をより向上させるという観点からは、軟化点が100℃以下である固形エポキシを用いることが好ましい。さらに、UV吸収性により優れるという観点から、例えば、ナフタレン骨格を有する多官能エポキシ樹脂やエチレン骨格で架橋された芳香族多官能エポキシ樹脂、多環芳香族骨格を有する多官能エポキシ樹脂を用いることが好ましい。
使用できる液状エポキシ樹脂とは、1分子中に2個以上のエポキシ基を持つ、常温で液状であるエポキシ樹脂であり、具体的には、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、脂環エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂などが挙げられる。部品の埋め込み性をより向上させるという観点からは、粘度が20000cps以下である液状エポキシを用いることが好ましい。これらは、状況に応じて、1種を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。
上記固形状エポキシ樹脂と液状エポキシ樹脂の組み合わせについては、樹脂組成物硬化物の吸収係数が上記範囲となるようであれば、特に限定はない。
本実施形態の樹脂組成物全量中、エポキシ樹脂は、2〜90質量%、さらには5〜80質量%であることが好ましい。
固形状エポキシ樹脂と液状エポキシ樹脂とを併用する場合、その配合比は特に限定はされないが、通常、55〜95:5〜45程度の割合で含むことができる。
さらに、本実施形態の絶縁層は、無機フィラーを含有していてもよい。
本実施形態で使用できる無機フィラーとしては、特に限定されるものではない。無機フィラーとしては、例えば、球状シリカ、硫酸バリウム、酸化ケイ素粉、破砕シリカ、焼成タルク、チタン酸バリウム、酸化チタン、クレー、アルミナ、マイカ、ベーマイト、ホウ酸亜鉛、スズ酸亜鉛、その他の金属酸化物や金属水和物等が挙げられる。このような無機フィラーが樹脂組成物に含有されていることにより、絶縁樹脂シートのメッキ密着性などが向上する。
なかでも球状シリカを用いることが好ましく、それにより、フィラーの高充填と流動性を両立し、絶縁層の線膨張係数を低下させることができるという利点もある。
絶縁層が無機フィラーを含有する場合、絶縁層を構成する樹脂組成物中の無機フィラーの含有量は、樹脂組成物全量に対して30〜95質量%、さらには60〜90質量%程度であることが好ましい。
また、本実施形態の絶縁層を構成する樹脂組成物は、上記以外の成分を含有していてもよく、例えば、硬化剤及び/又は硬化促進剤を含有してもよい。
使用できる硬化剤は特に限定はされないが、特に、エポキシ樹脂の硬化剤として好ましく使用できる硬化剤としては、フェノール硬化剤、アミン系化合物、酸無水物、イミダゾール系化合物、スルフィド樹脂、ジシアンジアミドなどが例として挙げられる。これらは、状況に応じて、1種を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。
本実施形態において硬化剤を使用する場合には、使用するエポキシ樹脂のエポキシ当量と硬化剤の当量比が0.4〜1.1程度であることが好ましい。
また、硬化促進剤としては、特に限定されるものではないが、例えば、イミダゾール類及びその誘導体、有機リン系化合物、オクタン酸亜鉛等の金属石鹸類、第二級アミン類、第三級アミン類、第四級アンモニウム塩等を用いることができる。これらは、状況に応じて、1種を単独で用いてもよいし、2種以上を組み合わせて用いてもよい。
本実施形態において硬化促進剤を使用する場合には、樹脂組成物全量中に、0.01〜2質量%程度であることが好ましい。
本実施形態の絶縁層を構成する樹脂組成物は、さらに、本発明の効果を損なわない範囲でその他の添加剤、例えば、シランカップリング剤、難燃剤、難燃助剤、レベリング剤、着色剤等を必要に応じて含有してもよい。
なお、上述したような樹脂組成物は、通常、ワニス状に調製されて用いられる。このようなワニスは、例えば、以下のようにして調製される。
つまり、上述したエポキシ樹脂組成物の各成分に有機溶剤を配合し、さらに前記無機フィラー及び必要に応じてその他の添加剤を添加して、ボールミル、ビーズミル、ミキサー、ブレンダー等を用いて均一に分散・混合し、ワニス状に調製することができる。
前記有機溶剤としては、特に限定されず、例えば、ベンゼン、トルエン等の芳香族炭化水素類、N,N−ジメチルホルムアミド(DMF)等のアミド類、アセトン、メチルエチルケトン等のケトン類、メタノール、エタノール等のアルコール類、セロソルブ類等を挙げることができる。これらは単独で用いても、2種以上を組み合わせて用いてもよい。
本実施形態の樹脂シートは、上述のワニス状の樹脂組成物を基材(例えば、PET(ポリエチレンテレフタレート)等のキャリアフィルム等)上に塗布して加熱乾燥することによって基材上に絶縁層(樹脂層)を形成して得ることができる。
このようにして形成される絶縁層の厚みは、樹脂シートの用途などに応じて適宜設定できるが、取扱性や残留溶剤の観点から、5〜500μm程度であることが好ましい。
絶縁層成形のための方法、装置、各種条件については従来と同様のものとして、あるいはその改良としての各種の手段であってよい。
より具体的には、例えば、ワニス状樹脂組成物が塗布された基材を、その後、所望の加熱条件(例えば、70〜150℃で2〜15分間)で加熱乾燥し、溶剤を除去するとともに樹脂成分を半硬化(Bステージ化)させて、樹脂シートを得ることができる。樹脂層の厚みは固形分やワニスの粘度によって変わるが、乾燥後の樹脂シートの厚みが、例えば、30〜100μm程度となるように調整することが好ましい。
このようにして得られる本実施形態の絶縁樹脂シートは、レーザ加工によって溝を形成する工程を含む製法によって得られる各種電子部品等の用途に使用される。レーザ加工によって形成された溝には、例えば回路や配線となる金属体を埋め込み、回路基板や半導体パッケージ等とすることができる。
より具体的には、例えば、絶縁樹脂シートの絶縁層にさらに配線や電極等が埋め込まれてなる回路基板や、あるいは絶縁層にさらに回路および半導体素子等が埋め込まれてなる半導体パッケージ等の用途に好適に使用できる。
本実施形態の樹脂シートは、用途によっても異なるが、所定の基材や基板、半導体素子上に、真空ラミネートにて仮圧着させ、その後硬化することによって簡易に使用することができる。
本実施形態において、金属体(回路)の形成方法は問わないが、レーザにより形成された溝に、例えば、無電解メッキを施す方法や導電ペーストで充填する方法などが挙げられる。
なお、レーザ加工に使用するレーザについて、特に限定はないが、UV−YAGレーザやエキシマレーザなどを例示することができる。特に、加工効率の良好なUV−YAGレーザ(例えば、波長355nm)は好ましく使用される。
以下に、具体的な製造例として、本実施形態に係る半導体パッケージの製造方法について説明する。
すなわち、主面上に電極を有する半導体素子の、前記電極が形成されている面を被覆する被覆絶縁層を形成する被覆工程と、前記被覆絶縁層の、前記半導体素子の電極側の表面上に、樹脂被膜を形成する被膜形成工程と、前記樹脂被膜の外表面側から前記被覆絶縁層にレーザ加工又は機械加工することにより、前記電極の表面に到達する凹部と、所望の形状及び深さの回路溝とを含む回路パターン部を形成する回路パターン部形成工程と、前記回路パターン部の表面及び前記樹脂被膜の表面に、めっき触媒又はその前駆体を被着させる触媒被着工程と、前記被膜絶縁層から前記樹脂被膜を剥離する被膜剥離工程と、前記樹脂被膜が剥離された前記被覆絶縁層に無電解めっきを施すことにより、前記電極と電気的に接続された回路を形成するめっき処理工程とを備える製造方法について、まず説明する。
図1は、本実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。
はじめに、主面上に電極11aを有する半導体素子11を埋設するように被覆する被覆絶縁層を形成する。この被覆絶縁層は、半導体素子11を埋設するように被覆する絶縁層であれば、特に限定されず、具体的には、図1(a)に示すように、第1絶縁層12と第2絶縁層13とを含んで構成されるものが挙げられる。この場合、被覆絶縁層の外表面側となる第2絶縁層13として、本実施形態の絶縁樹脂シートが使用される。
次に、図1(b)に示すように、被覆絶縁層の、半導体素子11の電極11a側の表面上に、樹脂被膜14を形成する。被覆絶縁層の、半導体素子11の電極11a側の表面とは、被覆絶縁層の表面のうち、半導体素子11の電極11aを被う第2絶縁層13の表面である。なお、この工程は、被膜形成工程に相当する。
次に、図1(c)に示すように、樹脂被膜14の外表面側から被覆絶縁層の第2絶縁層13(本実施形態の樹脂シートで構成される層)にレーザ加工することにより、電極11aの表面に到達する凹部15aと、所望の形状及び深さの回路溝15bとを含む回路パターン部15を形成する。回路溝15bの一部として、貫通孔や他の電子部品と電気的な接続を確保するためのランド部を形成するための凹部を形成してもよい。また、回路パターン部15によって、無電解めっきによって無電解めっき膜が形成される部分、すなわち、電気回路が形成される部分が規定される。また、凹部15aを形成させるためのレーザ加工又は機械加工は、電極11aを露出させる穴あけ加工である。また、回路溝15bを形成させるためのレーザ加工は、樹脂被膜14の外表面を基準として、樹脂被膜14の厚み分を超えて切削する。なお、この工程は、回路パターン部形成工程に相当する。本実施形態では、この第2絶縁層として、本実施形態の絶縁樹脂シートを使用しているため、レーザ加工性に非常に優れ、ひいては生産性にも優れている。
次に、図1(d)に示すように、回路パターン部15の表面、及び回路パターン部15が形成されなかった樹脂被膜14の表面に、めっき触媒又はその前駆体16を被着させる。なお、この工程は、触媒被着工程に相当する。
次に、図1(e)に示すように、被覆絶縁層、具体的には、半導体素子11の電極11aを被う第2絶縁層13の表面から、回路パターン部15を形成した後に残存している樹脂被膜14を剥離する。そうすることによって、第2絶縁層13の、回路パターン部15にのみ、めっき触媒又はその前駆体16を残存させることができる。すなわち、凹部15aには、その位置に対応するめっき触媒又はその前駆体16aを、回路溝15bには、その位置に対応するめっき触媒又はその前駆体16bを残存させることができる。一方、樹脂被膜14の表面に被着されためっき触媒又はその前駆体は、樹脂被膜14に担持された状態で、樹脂被膜14とともに除去される。なお、この工程は、被膜剥離工程に相当する。
次に、樹脂被膜14が剥離された第2絶縁層13に無電解めっきを施す。そうすることによって、めっき触媒又はその前駆体16が残存する部分にのみ無電解めっき膜が形成される。すなわち、図1(f)に示すように、凹部15aの位置に対応する無電解めっき膜17aを、回路溝15bの位置に対応する無電解めっき膜17bが形成される。なお、この工程は、めっき処理工程に相当する。
この無電解めっきにより形成される、回路溝15bの位置に対応する無電解めっき膜17bが、そのまま電気回路になるものであってもよい。また、無電解めっき膜17bが、そのまま電気回路になるものでなくてもよい。その場合、さらに無電解めっき(フィルアップめっき)を施して、電気回路とすればよい。
なお、無電解めっき膜17bの厚みは特に限定されない。具体的には、無電解めっき膜17bは、図1(f)のように、無電解めっき膜17bの表面が、第2絶縁層13の表面より高くまで形成されていてもよいし、無電解めっき膜17bの表面が、第2絶縁層13の表面と同一又は低く形成されていてもよい。
また、この無電解めっきにより形成される、凹部15aの位置に対応する無電解めっき膜17aが、無電解めっき膜17bと半導体素子11の電極11aとの電気的な接続を確保するビアになるものであってもよいし、そのままビアになるものでなくてもよい。そのままビアになることができない場合、さらに無電解めっき(フィルアップめっき)を施して、ビアとすればよい。
このような製造方法によれば、半導体素子11を被覆する第2絶縁層13(被覆絶縁層)上への回路17bの形成、及び回路17bと半導体素子11の電極11aとを電気的に接続するためのビアの形成を高精度に行うことができる。
また、本実施形態に係る半導体パッケージの製造方法は、図1に示すように、再配線回路を1層形成するものであってもよいし、2層以上形成するものであってもよい。具体的には、図1(f)に示すように、電気回路を形成した後、再度、上記の各工程を施して、再配線回路を2層以上形成するようにしてもよい。
最後に、ビア17aと回路17bとを形成した後、図1(g)に示すように、ビア17a及び回路17bを被うように、第2絶縁層13上に、別途絶縁層18を形成してもよい。そして、この絶縁層18に、回路17bに至る凹部を形成し、その凹部に、他の電子部品や、この半導体パッケージの回路と他の配線層の回路との電気的接続を確保するためのバンプ19を形成してもよい。また、半導体素子11が2個以上ある場合は、隣り合う半導体素子の間で切断することによって、半導体パッケージとしてもよい。また、このように切断して得られた半導体パッケージは、図1(g)に示すように、半導体素子11が1個ずつであってもよいが、それに限定されない。例えば、それぞれの半導体パッケージに、2個以上の半導体素子を備えたものであってもよい。また、2個以上の半導体素子を備える場合、それらの半導体素子が、同種の機能を持つ半導体素子であってもよいし、異種の機能を持つ半導体素子であってもよい。
また、この半導体パッケージの回路と電気的に接続された回路を有する配線層を、半導体パッケージ上に形成することによって、いわゆる多層構造の半導体装置が得られる。すなわち、半導体パッケージを備え、この半導体パッケージの回路と電気的に接続された回路を有する配線層を1層以上有する半導体装置が得られる。
また、回路17bは、図1(f)に示すように、被覆絶縁層の表面に対して、半導体素子11の主面に直交する方向に半導体素子11を投影した形状の外縁より外側にまで形成されていることが好ましい。すなわち、回路17bは、半導体素子11の幅を超えて広く形成されていることが好ましい。そうすることによって、他の電子部品との電気的な接続が確保しやすくなったり、多層構造の半導体装置を製造する際、配線層の回路との電気的な接続が確保しやすくなる。さらに、得られた半導体パッケージは、出入力端子数を増やすことができる。
さらなる本実施形態に係る半導体パッケージの製造方法としては、例えば、上述したような被覆工程が、被覆絶縁層として、半導体素子の、電極が形成されている面(回路面)とは反対側の面が露出する被覆絶縁層を形成する工程である製造方法が挙げられる。
図2は、本発明の実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。
はじめに、図2(a)〜(c)に示すように、主面上に電極114aを有する半導体素子114の、電極114aが形成されている面(回路面)を被覆する被覆絶縁層126を形成する。なお、この工程は、被覆工程に相当する。そして、この被覆工程については、後述する。
次に、図2(d)に示すように、被覆絶縁層126の表面上に、樹脂被膜118を形成する。なお、この工程は、被膜形成工程に相当する。
次に、図2(e)に示すように、樹脂被膜118の外表面側から被覆絶縁層126にレーザ加工することにより、電極114aの表面に到達する凹部119aと、所望の形状及び深さの回路溝119bとを含む回路パターン部119を形成する。回路溝119bの一部として、貫通孔や他の電子部品と電気的な接続を確保するためのランド部を形成するための凹部を形成してもよい。また、回路パターン部119によって、無電解めっきによって無電解めっき膜が形成される部分、すなわち、電気回路が形成される部分が規定される。また、凹部119aを形成させるためのレーザ加工は、電極11aを露出させる穴あけ加工である。また、回路溝119bを形成させるためのレーザ加工は、樹脂被膜118の外表面を基準として、樹脂被膜118の厚み分を超えて切削する。なお、この工程は、回路パターン部形成工程に相当する。
次に、図2(f)に示すように、回路パターン部119の表面、及び回路パターン部119が形成されなかった樹脂被膜118の表面に、めっき触媒又はその前駆体120を被着させる。なお、この工程は、触媒被着工程に相当する。
次に、図2(g)に示すように、被覆絶縁層126の表面から、回路パターン部119を形成した後に残存している樹脂被膜118を剥離する。そうすることによって、被覆絶縁層126の、回路パターン部119にのみ、めっき触媒又はその前駆体120を残存させることができる。すなわち、凹部119aには、その位置に対応するめっき触媒又はその前駆体120aを、回路溝119bには、その位置に対応するめっき触媒又はその前駆体120bを残存させることができる。一方、樹脂被膜118の表面に被着されためっき触媒又はその前駆体は、樹脂被膜118に担持された状態で、樹脂被膜118とともに除去される。なお、この工程は、被膜剥離工程に相当する。
次に、樹脂被膜118が剥離された被覆絶縁層126に無電解めっきを施す。そうすることによって、めっき触媒又はその前駆体120が残存する部分にのみ無電解めっき膜が形成される。すなわち、図2(h)に示すように、凹部119aの位置に対応する無電解めっき膜120aが形成され、回路溝119bの位置に対応する無電解めっき膜120bが形成される。なお、この工程は、めっき処理工程に相当する。
この無電解めっきにより形成される、回路溝119bの位置に対応する無電解めっき膜121bが、そのまま電気回路になるものであってもよい。また、無電解めっき膜121bが、そのまま電気回路になるものでなくてもよい。その場合、さらに無電解めっき(フィルアップめっき)を施して、電気回路とすればよい。
なお、無電解めっき膜121bの厚みは特に限定されない。具体的には、無電解めっき膜121bは、図2(h)のように、無電解めっき膜121bの表面が、被覆絶縁層126の表面と同一面上となるように形成されていてもよいし、無電解めっき膜121bの表面が、被覆絶縁層126の表面より高くまで形成されていてもよいし、低くまでしか形成されていなくてもよい。
また、この無電解めっきにより形成される、凹部119aの位置に対応する無電解めっき膜120aが、無電解めっき膜120bと半導体素子114の電極114aとの電気的な接続を確保するビアになるものであってもよいし、そのままビアになるものでなくてもよい。そのままビアになることができない場合、さらに無電解めっき(フィルアップめっき)を施して、ビアとすればよい。
このような製造方法によれば、半導体素子114を被覆する絶縁層(被覆絶縁層)126上への回路の形成、及び回路と半導体素子114の電極114aとを電気的に接続するためのビアの形成を高精度に行うことができる。
また、本実施形態に係る半導体パッケージの製造方法は、図2に示すように、再配線回路を1層形成するものであってもよいし、2層以上形成するものであってもよい。具体的には、図2(h)に示すように、電気回路を形成した後、再度、上記の各工程を施して、再配線回路を2層以上形成するようにしてもよい。
最後に、ビア121aと回路121bとを形成した後、図2(i)に示すように、ビア121a及び回路121bを被うように、被覆絶縁層126上に、別途絶縁層122を形成してもよい。そして、この絶縁層122に、回路121bに至る凹部を形成し、その凹部に、他の電子部品や、この半導体パッケージの回路と他の配線層の回路との電気的接続を確保するためのバンプ123を形成してもよい。また、半導体素子114が2個以上ある場合は、隣り合う半導体素子の間で切断することによって、半導体パッケージにしてもよい。また、このように切断して得られた半導体パッケージは、図2(i)に示すように、半導体素子114が1個ずつであってもよいが、それに限定されない。例えば、それぞれの半導体パッケージに、2個以上の半導体素子を備えたものであってもよい。また、2個以上の半導体素子を備える場合、それらの半導体素子が、同種の機能を持つ半導体素子であってもよいし、異種の機能を持つ半導体素子であってもよい。
また、この半導体パッケージの回路と電気的に接続された回路を有する配線層を、半導体パッケージ上に形成することによって、いわゆる多層構造の半導体装置が得られる。すなわち、半導体パッケージを備え、この半導体パッケージの回路と電気的に接続された回路を有する配線層を1層以上有する半導体装置が得られる。
また、回路121bは、図2(i)に示すように、被覆絶縁層の表面に対して、半導体素子114の主面に直交する方向に半導体素子114を投影した形状の外縁より外側にまで形成されていることが好ましい。すなわち、回路121bは、半導体素子114の幅を超えて広く形成されていることが好ましい。そうすることによって、他の電子部品との電気的な接続が確保しやすくなったり、多層構造の半導体装置を製造する際、配線層の回路との電気的な接続が確保しやすくなる。
次に、本実施形態の被覆工程について説明する。
具体的には、前記被覆工程が、少なくとも1つ以上の前記半導体素子の、前記電極が形成されている面とは反対側の面が、支持体の所定の位置に接触するように、前記支持体に前記半導体素子を貼着させる貼着工程と、前記支持体に貼着された半導体素子の、前記電極が形成されている面を封止樹脂で被覆する封止樹脂被覆工程と、前記封止樹脂を硬化させて、被覆絶縁層を形成する硬化工程とを備える工程が挙げられる。
はじめに、図2(a)に示すように、少なくとも1つ以上の半導体素子114の、電極114aが形成されている面とは反対側の面が、支持体111の所定の位置に接触するように、支持体111に半導体素子114を貼着させる。なお、この工程は、貼着工程に相当する。この支持体111は、半導体素子を貼着可能なものであれば、特に限定されない。
また、この支持体111は、半導体素子を貼着可能なだけではなく、半導体素子を固着させたり、剥離させたりが可能な着脱可能なものであることが好ましい。このような半導体素子と着脱可能な支持体111であれば、支持体111を、例えば、被覆工程の後、より具体的には、被覆工程の硬化工程の後等に剥離することによって、得られた半導体パッケージにおいて、半導体素子114の、電極114aが形成されている面とは反対側の面が露出したものが得られる。そうすることによって、放熱性に優れた半導体パッケージが得られる。また、支持体111を剥離する時期は、被覆工程の後であれば、特に限定されない。具体的には、被膜形成工程の後でも、めっき処理工程を行う直前でも、めっき処理を行った後であってもよい。各工程で発生する熱の影響を低減させ、半導体素子等を保護する観点から、被覆工程の後が好ましい。
この支持体111としては、具体的には、図2(a)に示すような支持体111等が挙げられる。この支持体111は、基材112と、この基材112の、少なくとも一方の面上に、半導体素子を着脱可能な層113とを備えるものである。また、半導体素子を着脱可能な層113とは、例えば、半導体素子に対する、接着性又は粘着性を有する層等が挙げられる。より具体的には、シリコーン系樹脂からなる粘着層、ゴム系粘着剤からなる粘着層、アクリル系粘着剤からなる粘着層、及びウレタン系粘着剤からなる粘着層等が挙げられる。この中でも、耐熱性、半導体素子の着脱容易性(再剥離性)、及び耐薬品性の点で、シリコーン系樹脂からなる粘着層が好ましい。なお、基材112としては、半導体素子を着脱可能な層113を保持することができ、被覆工程の際、形状を維持できるものであれば、特に限定されない。具体的には、ガラス基板、セラミック基板、有機基板、及びステンレス鋼(SUS)板等の金属板等が挙げられる。
次に、図2(b)及び図2(c)に示すように、支持体111に貼着された半導体素子114の、電極114aが形成されている面を被覆するように、封止樹脂116で被覆する。この工程は、封止樹脂被覆工程に相当する。
本実施形態の場合、被覆絶縁層126を形成する封止樹脂116として、本実施形態の絶縁樹脂シートが使用される。
すなわち、図2(b)に示すように、封止樹脂116と、封止樹脂116を支持する基材117とからなる樹脂シート115を被覆し、押圧することによって、支持体111に貼着された半導体素子114の、電極114aが形成されている面を封止樹脂116で被覆する工程等が好ましく用いられる。
最後に、図2(c)に示すように、封止樹脂116を硬化させて、被覆絶縁層126を形成する。封止樹脂116を硬化させる条件は、特に限定されず、上述した条件を適宜使用可能である。
被覆工程として、このような被覆工程を適用することにより、被覆工程を容易に行うことができる。よって、本実施形態に係る半導体パッケージの製造方法を容易に行うことができる。なお、被覆絶縁層126は、図2(c)に示すように、半導体素子の電極を被覆する封止層と、配線を形成する配線層との両方を兼ね備える。
また、半導体素子を支持体に貼着して、半導体素子の位置を保持した状態で、被覆絶縁層を形成するための硬化工程を含む被覆工程を行うので、半導体素子のずれの発生を抑制できる。また、半導体素子を支持体に貼着した状態で、被覆絶縁層を形成するための硬化工程を含む被覆工程を行うので、支持体の存在により、半導体素子を被覆絶縁層で被覆された構造物にそりが発生することも抑制できる。
さらなる実施形態として、主面上に電極を有する半導体素子、前記電極が形成されている面を被覆する被覆絶縁層、前記被覆絶縁層の外表面側からレーザ加工することにより形成された溝に金属体が埋め込まれた回路、前記半導体素子の背面に形成された封止樹脂層を備えた半導体パッケージにおいて、本実施形態の絶縁樹脂シートを被覆絶縁層として好適に使用することもできる。
このような本実施形態に係る半導体パッケージの製造方法としては、例えば、被覆工程が、被覆絶縁層として、半導体素子の電極側の表面に、所定の形状の凸部を有する被覆絶縁層を形成する工程であり、回路パターン部形成工程が、回路溝として、凸部の表面に到達し、凹部と連結されている回路溝を形成する工程である製造方法が挙げられる。具体的には、本発明の第4の実施形態に係る半導体パッケージの製造方法は、主面上に電極を有する半導体素子を埋設するように被覆し、前記半導体素子の電極側の表面に、所定の形状の凸部を有する被覆絶縁層を形成する被覆工程と、前記被覆絶縁層の、前記半導体素子の電極側の表面上に、樹脂被膜を形成する被膜形成工程と、前記樹脂被膜の外表面側から前記被覆絶縁層にレーザ加工することにより、前記電極の表面に到達する凹部と、前記凸部上にまで至る、所望の形状及び深さの回路溝とを含む回路パターン部を形成する回路パターン部形成工程と、前記回路パターン部の表面及び前記樹脂被膜の表面に、めっき触媒又はその前駆体を被着させる触媒被着工程と、前記被覆絶縁層から前記樹脂被膜を剥離する被膜剥離工程と、前記樹脂被膜が剥離された前記被覆絶縁層に無電解めっきを施すことにより、前記電極と電気的に接続され、前記凸部上にまで至る回路を形成するめっき処理工程とを備える。
図3は、本発明の実施形態に係る半導体パッケージの製造方法における各工程を説明するための模式断面図である。
はじめに、図3(a)〜(g)に示すように、主面上に電極213aを有する半導体素子213を埋設するように被覆し、半導体素子213の電極213a側の表面に、所定の形状の凸部212aを有する被覆絶縁層222を形成する。この被覆絶縁層222は、半導体素子213を埋設するように被覆し、半導体素子213の電極213a側の表面に、所定の形状の凸部212aを有する絶縁層であれば、特に限定されない。具体的には、図3(g)に示すように、第5絶縁層212と第6絶縁層215とを含み、第5絶縁層212が、所定の形状の凸部212aを有する絶縁層であるもの等が挙げられる。また、凸部212aは、特に限定されないが、例えば、後述するように、この凸部212a上に回路220bを形成し、その回路220b上にはんだバンプ221を形成するための基台となるもの等が挙げられる。すなわち、この凸部212a、回路220b、及びはんだバンプ221からなる構造体が、半導体素子213を接続するためのバンプとして働くような凸部等が挙げられる。なお、この工程は、被覆工程に相当する。そして、この被覆工程については、後述する。
次に、図3(h)に示すように、被覆絶縁層222の、半導体素子213の電極213a側の表面上に、樹脂被膜217を形成する。被覆絶縁層222の、半導体素子213の電極213a側の表面とは、被覆絶縁層222の表面のうち、半導体素子213の電極213aを被う第5絶縁層212の表面である。なお、この工程は、被膜形成工程に相当する。ここでは、この第5絶縁層212として、本実施形態の樹脂シートを使用する。それにより、後に行われるレーザ加工の加工性が向上し、生産性も上がる。
次に、図3(i)に示すように、樹脂被膜217の外表面側から被覆絶縁層222にレーザ加工することにより、電極213aの表面に到達する凹部218a、及び凸部212a上にまで至る、所望の形状及び深さの回路溝218bを含む回路パターン部218を形成する。回路溝218bの一部として、貫通孔や他の電子部品と電気的な接続を確保するためのランド部を形成するための凹部を形成してもよい。また、回路パターン部218によって、無電解めっきによって無電解めっき膜が形成される部分、すなわち、電気回路が形成される部分が規定される。また、凹部218aを形成させるためのレーザ加工は、電極218aを露出させる穴あけ加工である。また、回路溝218bを形成させるためのレーザ加工は、樹脂被膜217の外表面を基準として、樹脂被膜217の厚み分を超えて切削する。なお、この工程は、回路パターン部形成工程に相当する。
次に、図3(j)に示すように、回路パターン部218の表面及び樹脂被膜217の表面に、めっき触媒又はその前駆体219を被着させる。なお、この工程は、触媒被着工程に相当する。
次に、図3(k)に示すように、被覆絶縁層222、具体的には、半導体素子213の電極213aを被う第5絶縁層212の表面から、回路パターン部218を形成した後に残存している樹脂被膜217を剥離する。そうすることによって、第5絶縁層212の、回路パターン部218にのみ、めっき触媒又はその前駆体219を残存させることができる。すなわち、凹部218aには、その位置に対応するめっき触媒又はその前駆体219aを、回路溝218bには、その位置に対応するめっき触媒又はその前駆体219bを残存させることができる。一方、樹脂被膜217の表面に被着されためっき触媒又はその前駆体は、樹脂被膜217に担持された状態で、樹脂被膜217とともに除去される。なお、この工程は、被膜剥離工程に相当する。
次に、樹脂被膜217が剥離された被覆絶縁層222の第5絶縁層212に無電解めっきを施す。そうすることによって、図3(l)に示すように、半導体素子213の電極213aと電気的に接続され、凸部212a上にまで至る回路が形成される。すなわち、凹部218aの位置に対応する無電解めっき膜220aを、回路溝218bの位置に対応する無電解めっき膜220bが形成される。なお、回路溝218bの位置に対応する無電解めっき膜220bは、第5絶縁層212の凸部212a上にも形成される。なお、この工程は、めっき処理工程に相当する。
この無電解めっきにより形成される、回路溝218bの位置に対応する無電解めっき膜220bが、そのまま電気回路になるものであってもよい。また、無電解めっき膜220bが、そのまま電気回路になるものでなくてもよい。その場合、さらに無電解めっき(フィルアップめっき)を施して、電気回路とすればよい。
また、この無電解めっきにより形成される、凹部218aの位置に対応する無電解めっき膜220aが、無電解めっき膜220bと半導体素子213の電極213aとの電気的な接続を確保するビアになるものであってもよいし、そのままビアになるものでなくてもよい。そのままビアになることができない場合、さらに無電解めっき(フィルアップめっき)を施して、ビアとすればよい。
このような製造方法によれば、半導体素子213を被覆する被覆絶縁層222の第5絶縁層212上への回路220bの形成、及び回路220bと半導体素子213の電極213aとを電気的に接続するためのビアの形成を高精度に行うことができる。
また、本実施形態に係る半導体パッケージの製造方法は、図3に示すように、再配線回路を1層形成するものであってもよいし、2層以上形成するものであってもよい。具体的には、図3(l)に示すように、電気回路を形成した後、再度、上記の各工程を施して、再配線回路を2層以上形成するようにしてもよい。
最後に、半導体素子213が2個以上ある場合は、隣り合う半導体素子の間で切断することによって、導体パッケージとしてもよい。また、このように切断して得られた半導体パッケージは、半導体素子が1個ずつであってもよいが、それに限定されない。例えば、それぞれの半導体パッケージに、2個以上の半導体素子を備えたものであってもよい。また、2個以上の半導体素子を備える場合、それらの半導体素子が、同種の機能を持つ半導体素子であってもよいし、異種の機能を持つ半導体素子であってもよい。
また、図4に示すように、凸部212a上に形成された回路220b上に、はんだバンプ221を形成することが好ましい。そうすることによって、ビアや回路の形成をより高精度に行うことができる。このことは、半導体素子と他の電子部品との電気的接続を確保するためのはんだ量を低減することができることによると考えられる。すなわち、はんだバンプの狭ピッチ化等のために、このはんだバンプのはんだ量を少なくしても、半導体素子と他の電子部品との電気的接続を確保することができると考えられる。このことにより、隣り合うはんだバンプの連結によるはんだブリッジの発生を抑制し、よって、このはんだブリッジによる電気的短絡の発生を抑制できると考えられる。このことにより、ビアや回路の形成をより高精度に行うことができると考えられる。なお、図4は、本発明の実施形態に係る半導体パッケージの製造方法により得られた半導体パッケージを概略的に示す模式断面図である。そして、この半導体パッケージは、はんだバンプ221を形成したものである。すなわち、以下のようなことである。
得られた半導体パッケージは、被覆絶縁層の、回路が形成された面側に、樹脂バンプ等の凸部が形成されている。つまり、再配線層に凸部が形成されている。そして、半導体パッケージには、その凸部上にも再配線が形成されており、その凸部上にはんだバンプ等を搭載する。この半導体パッケージの、さらに、回路基板等の電子部品への半導体パッケージの実装に関しては、この凸部上に搭載されたバンプを介して接続される。このように、樹脂バンプ等の凸部上にはんだバンプを形成することから、前記凸部が形成されていない面、つまり、平面上にはんだバンプを形成するよりも凸部の高さ分のはんだバンプのはんだ量が少なくてすむ。このことにより、はんだバンプを小さくすることが可能である。つまり、電子部品と半導体パッケージとの電気的接続が、狭ピッチでのバンプ接続で実現可能である。よって、接続信頼性の向上にも寄与する。さらに、凸部である樹脂バンプの側面にも回路パターンを形成できることから、高密度に配線形成が可能である。
また、この半導体パッケージの回路と電気的に接続された回路を有する配線層を、半導体パッケージ上に形成することによって、いわゆる多層構造の半導体装置が得られる。すなわち、半導体パッケージを備え、この半導体パッケージの回路と電気的に接続された回路を有する配線層を1層以上有する半導体装置が得られる。
また、回路220bは、図3(l)に示すように、被覆絶縁層222の第5絶縁層212の表面に対して、半導体素子213の主面に直交する方向に半導体素子213を投影した形状の外縁より外側にまで形成されていることが好ましい。すなわち、回路220bは、半導体素子213の幅を超えて広く形成されていることが好ましい。そうすることによって、他の電子部品との電気的な接続が確保しやすくなったり、多層構造の半導体装置を製造する際、配線層の回路との電気的な接続が確保しやすくなる。
次に、本実施形態の被覆工程について説明する。
被覆工程は、半導体素子213を埋設するように被覆し、半導体素子213の電極213a側の表面に、所定の形状の凸部212aを有する被覆絶縁層222を形成することができる工程であれば、特に限定されない。具体的には、前記被覆工程が、前記凸部に対応する凹部を有する支持体の表面に、第5絶縁層を形成する第5絶縁層形成工程と、前記半導体素子の、前記電極が形成されている面が、前記第5絶縁層に接触するように、少なくとも1つ以上の前記半導体素子を、前記第5絶縁層に貼着する貼着工程と、前記第5絶縁層に貼着された半導体素子を埋設するように、封止樹脂で被覆する封止樹脂被覆工程と、前記封止樹脂を硬化させて、第6絶縁層を形成することにより、前記被覆絶縁層を形成する硬化工程と、前記支持体を、前記被覆絶縁層から剥離する支持体剥離工程とを備える工程が挙げられる。
はじめに、図3(a)及び図3(b)に示すように、凸部212aに対応する凹部211aを有する支持体211の表面に、第5絶縁層212を形成する。この第5絶縁層212の形成は、支持体211の凹部211aの形状を転写された第5絶縁層212を、支持体211上に形成することができれば、特に限定されない。なお、この工程は、第5絶縁層形成工程に相当する。
この支持体211は、凸部212aに対応する凹部211aを有するものであれば、特に限定されない。例えば、エッチング処理により、凹部211aが形成されたステンレス鋼(SUS)板等の金属板、及び凹部211aが形成された有機基材等が挙げられる。また、支持体211は、第5絶縁層212からの離型性を高めるために、表面に離型処理されたものであってもよく、表面に離型性を有するコーティング剤を塗布したものであってもよい。
また、第5絶縁層212は、上述したような本実施形態の樹脂シートで形成される。第5絶縁層212を硬化させる条件等は、特に限定されず、上述した条件を適宜使用可能である。
次に、図3(c)に示すように、半導体素子213の、電極213aが形成されている面が、第5絶縁層に接触するように、少なくとも1つ以上の半導体素子213を、第5絶縁層212に貼着する。なお、この工程は、貼着工程に相当する。
次に、図3(d)及び図3(e)に示すように、第5絶縁層212に貼着された半導体素子213を埋設するように、封止樹脂215で被覆する。この工程は、封止樹脂被覆工程に相当する。この封止樹脂被覆工程は、封止樹脂を塗布する工程であってもよいが、図3(d)及び図3(e)に示すように、封止樹脂215と、封止樹脂215を支持する基材216とからなる樹脂シート又は樹脂フィルム214を被覆し、押圧することによって、第5絶縁層212に貼着された半導体素子213を埋設するように、封止樹脂215で被覆する工程等が好ましく用いられる。このような樹脂シート又は樹脂フィルム214を用いると、広い面積を容易に被覆することができるので、被覆可能な半導体素子の数を多くすることが可能である。すなわち、同時に製造できる半導体パッケージの数を増やすことが可能である。また、樹脂シート又は樹脂フィルム214を用いると、例えば、大判化での製造に際して、形成する第1絶縁層が、ワーク面内での厚み精度を確保する点でも、好ましい。なお、封止樹脂としては、特に限定されず、すなわち、このような樹脂シート又は樹脂フィルムに限らず、例えば、粉封止材や液状封止材を用いることができる。また、この粉封止材や液状封止材は、封止樹脂被覆工程を、封止樹脂を塗布する工程で行う場合の、封止樹脂として用いることができる。
また、この封止樹脂215は、第5絶縁層212に貼着された半導体素子213を埋設するように被覆させた後、硬化等によって、絶縁層を形成できるものであれば、特に限定されない。具体的には、この封止樹脂215は、硬化等によって、図3(f)に示すような第6絶縁層215を形成できるもの等が挙げられる。また、封止樹脂215は、硬化性樹脂を含む、樹脂シート又は樹脂フィルムであることが好ましい。このような封止樹脂であれば、上述したように、広い面積を容易に被覆することができるので、被覆可能な半導体素子の数を多くすることが可能である。また、封止樹脂215は、封止樹脂だけではなく、充填材を含むことが好ましい。そして、この充填材としては、封止樹脂に含有される充填材であれば、特に限定されない。例えば、無機微粒子等の無機充填材や、有機微粒子等が挙げられる。また、充填材としては、無機充填材が好ましい。すなわち、封止樹脂25は、硬化性樹脂と無機充填材とを含む、樹脂シート又は樹脂フィルムであることがより好ましい。このような封止樹脂であれば、得られた絶縁層が、他の絶縁層や半導体素子等とのそりの発生を抑制することができる。このことは、他の絶縁層や半導体素子等との熱膨張率を、含有される無機充填材によって、近似させることが可能であるためであると考えられる。これらのことから、硬化性樹脂と無機充填材とを含む、樹脂シート又は樹脂フィルムを、封止樹脂215として用いることによって、耐熱性、成形物の低反り、及び低熱線膨張化の点から、好ましい。また、封止樹脂215に含まれる硬化性樹脂が、例えば、エポキシ樹脂、アクリル樹脂、ポリカーボネイト樹脂、ポリイミド樹脂、ポリフェニレンスルフィド樹脂、ポリフェニレンエーテル樹脂、シアネート樹脂、ベンゾオキサジン樹脂、及びビスマレイミド樹脂等の熱硬化性樹脂等が挙げられる。また、封止樹脂15に含まれる無機充填材は、他の絶縁層や半導体素子等との熱膨張率を合わせるように調整可能なものであれば、特に限定されず、例えば、シリカ微粒子等の無機微粒子等が挙げられる。また、封止樹脂215に含まれる有機微粒子は、他の絶縁層や半導体素子等との熱膨張率の違いにより熱時に発生する応力を緩和可能なものであれば、特に限定されず、例えば、ゴム粒子等が挙げられる。ここでの基材216は、樹脂シート又は樹脂フィルム224の押圧によって、形状を維持できるものであれば、特に限定されない。具体的には、PET基板等の有機基板、ガラス基板、及びSUS板等の金属板等が挙げられる。また、基板216としては、封止樹脂215からの離型性を高めるために、表面に離型処理されたものであってもよく、表面に離型性を有するコーティング剤を塗布したものであってもよい。
より好ましくは、本実施形態においては、前記封止樹脂層と前記被覆絶縁層が同じ樹脂組成物からなることが望ましい。そうすることにより、封止樹脂層と被覆絶縁層の熱膨張率(CTE)が合致するため、半導体パッケージにおけるソリをより低減することができると考えられる。
次に、封止樹脂215を硬化させて、第6絶縁層215を形成する。そうすることにより、第5絶縁層212及び第6絶縁層215からなる被覆絶縁層222が形成される。封止樹脂215を硬化させる条件は、特に限定されない。封止樹脂215に含まれる硬化性樹脂が熱硬化性樹脂であれば、その樹脂が硬化できる加熱条件であればよい。なお、この工程は、硬化工程に相当する。その後、図3(f)に示すように、樹脂シート又は樹脂フィルム214の基材216を剥離してもよい。基材216は、剥離しなくてもよく、また、支持体剥離工程の後に剥離してもよい。
最後に、図3(g)に示すように、支持体211を、被覆絶縁層222の第5絶縁層212から剥離する。そうすることによって、被覆絶縁層222が形成される。なお、この工程は、支持体剥離工程に相当する。
被覆工程として、このような被覆工程を適用することにより、被覆工程を容易に行うことができる。すなわち、所定の凸部を有する被覆絶縁層を容易に形成することができる。よって、本実施形態に係る半導体パッケージの製造方法を容易に行うことができる。
また、半導体素子213を、被覆絶縁層222を構成する一方の絶縁層、具体的には、第5絶縁層212に貼着させた状態で、もう一方の絶縁層である第6絶縁層215を形成して、被覆絶縁層222を形成するので、半導体素子213のずれの発生を抑制できる。また、半導体素子213を、第5絶縁層212に固着させた状態で、被覆工程を行うので、第5絶縁層212の存在により、半導体素子を被覆絶縁層で被覆された構造物にそりが発生することも抑制できる。
以上説明したように、本発明の一局面に係る、絶縁層を有する絶縁樹脂シートは、前記絶縁層が、1分子中に2個以上のエポキシ基を持つ固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも355nmにおいて300cm−1以上であることを特徴とする。このような構成とすることによって、レーザ加工性、特にレーザ加工速度がきわめて良くなり、本発明の樹脂シートを用いることによって、回路や半導体パッケージの生産性が非常に向上する。また、このように固形状エポキシ樹脂と液状エポキシ樹脂を併用することによって、回路や電子部品の埋め込み性が向上すると考えられる。
さらに、前記絶縁層において、外表面からレーザ加工により形成された溝に金属体が埋め込まれていることが好ましい。そのような態様において、本発明の効果はより発揮され得る。
また、前記絶縁樹脂シートにおいて、前記絶縁層がさらに無機フィラーを含有することが好ましい。それにより、樹脂シートのめっき密着性が向上する。
本発明の他の局面に係る回路基板は、前記絶縁樹脂シートの前記絶縁層に、さらに回路が埋め込まれてなることを特徴とする。そのような態様において、本発明の効果はより発揮され得る。
本発明のさらに他の局面に係る半導体パッケージは、前記絶縁樹脂シートの前記絶縁層に、さらに回路および半導体素子が埋め込まれてなることを特徴とする。そのような態様において、本発明の効果はより発揮され得る。
本発明のさらに他の局面に係る半導体パッケージは、主面上に電極を有する半導体素子、前記電極が形成されている面を被覆する被覆絶縁層、前記被覆絶縁層の外表面側からレーザ加工することにより形成された溝に金属体が埋め込まれた回路、前記半導体素子の背面に形成された封止樹脂層を備えた半導体パッケージであって、前記被覆絶縁層が上述の絶縁樹脂シートであることを特徴とする。そのような態様において、本発明の効果はより発揮され得る。
前記半導体パッケージにおいて、前記封止樹脂層が硬化性樹脂と無機フィラーとを含むことがより好ましい。それにより、上述の効果に加えてさらに密着性および回路の信頼性が向上すると考えられる。
さらに、前記半導体パッケージにおいて、前記封止樹脂層と前記被覆絶縁層が同じ樹脂組成物からなることが好ましい。それにより、上述の効果に加えてさらに半導体パッケージの反りをより抑えることができると考えられる。
本発明を、実施例を用いてさらに具体的に説明するが、本発明はこれらの実施例により何ら限定されない。
まず、本実施例で用いた材料は次の通りである。
・固形状エポキシ樹脂:ナフタレン骨格を有する多官能エポキシ樹脂、「HP4710」DIC製
・固形状エポキシ樹脂:トリフェニルメタン型多官能エポキシ樹脂、「EPPN502H」日本化薬製
・固形状エポキシ樹脂:トリスフェノール型多官能エポキシ樹脂、「VG3101」プリンテック製
・液状エポキシ樹脂:ビスフェノールA型液状エポキシ樹脂、「850S」DIC製
・アミン系硬化剤:ジシアンジアミド、日本カーバイド製
・フェノール硬化剤:α,α−ビス(4−ヒドロキシフェニル)−4−(4−ヒドロキシ−α,α−ジメチルベンジル)−エチルベンゼン、「TrisP−PA」本州化学製
・硬化促進剤:2−エチル−4−メチルイミダゾール、「2E4MZ」四国化成製
・シランカップリング剤:3−グリシドキシプロピルトリメトキシシラン、「KBM403」信越化学製
・レベリング剤:フッ素系レベリング剤、「F477」DIC製
・無機フィラー:球状シリカ「SO−C2」アドマテックス製(平均粒径 0.5μm)
・溶剤:メチルエチルケトン(MEK)
・溶剤:ジメチルホルムアミド(DMF)
[実施例1]
<絶縁樹脂シートの製造>
下記表1の配合例1に示す配合で溶剤に材料を溶解し、樹脂ワニスを得た。得られた樹脂ワニスを離型処理を施した厚さ38μmのPET製のキャリアフィルムにバーコータで塗工し、130℃で5分間乾燥させ、溶剤を除去した。得られたキャリア付き絶縁樹脂シートの樹脂厚みは40μmであった。
このキャリア付き樹脂シートに、1mm間隔でカッターナイフにて切り込みを10本いれ、シートの割れ・欠けを確認したところ、割れ・欠けはなかった。
また、この樹脂シートを200℃で60分硬化し、キャリアフィルムから剥離した後、樹脂シートをSIIナノテクノロジー社「DMS6100」装置の引張モードにて粘弾性挙動を測定し、ガラス転移点温度(Tg)を測定したところ、220℃を示した。なお、Tgは周波数 10Hz、tanδの極大値とした。
<樹脂組成物硬化物の吸収係数の測定>
フィラーを加える前の樹脂組成物をスライドガラス上に、アプリケータを用いて10μm厚で塗布し、200℃にて60分間効果させたサンプルの透過率を測定し、次式によって吸収係数(α)を算出した。
α(cm−1)=−d−1・(−ln(%T/100))
α:吸収係数(cm−1
d:膜厚(cm)
%T:透過率(%)
実施例1にける吸収係数は、600cm−1であった。
<レーザ加工性評価基板作製>
得られた樹脂シートを、厚さ18μmの銅箔をエッチングにて除去した厚さ0.8mmの銅張積層板に真空ラミネータにて貼り合わせ、キャリアフィルムを剥離した後、オーブンで200℃にて60分硬化させた。得られた積層板をレーザ加工性評価基板として使用した。
<レーザ加工性評価>
上記で得られた基板を波長355nmのUV−YAGレーザ(esi社製)を用いて、15μmの深さの溝を5m加工するのに要する時間を計測したところ、わずか16秒であった。
[実施例2]
下記表1の配合例2に示す配合に変更した以外は実施例1と同様にしてキャリア付き絶縁樹脂シートを作製し、実施例1と同様に、吸収係数、シートの割れ・欠け、硬化物のTg、レーザ加工性を評価した。その結果、吸収係数は300cm−1で、シートの割れ・欠けはなく、硬化物Tgは210℃であった。また、レーザ加工速度は16秒で、実施例1と同等の加工速度となった。
[実施例3]
下記表1の配合例3に示す配合に変更した以外は実施例1と同様にしてキャリア付き絶縁樹脂シートを作製し、実施例1と同様に、吸収係数、シートの割れ・欠け、硬化物のTg、レーザ加工性を評価した。その結果、吸収係数は300cm−1で、シートの割れ・欠けはなく、硬化物Tgは210℃であった。また、レーザ加工速度は16秒で、実施例1と同等の加工速度となった。
[比較例1]
下記表1の配合例4に示す配合に変更した以外は実施例1と同様にしてキャリア付き絶縁樹脂シートを作製し、実施例1と同様に、吸収係数、シートの割れ・欠け、硬化物のTg、レーザ加工性を評価した。その結果、シートの割れ・欠けはなく、硬化物Tgは218℃であったが、吸収係数は60cm−1で、レーザ加工速度は48秒となり、実施例1と比較すると3倍の時間を要した。
Figure 2016037545
表中、配合の数値はいずれも質量部である。
以上の結果により、本発明の絶縁樹脂シートを使用することによって、レーザ加工性(レーザ加工速度)を向上させることができることが示された。このようにレーザ加工性が向上することにより、微細な回路形成が効率よく行えるようになると考えられる。また、無機フィラーをさらに樹脂シートの絶縁層に含有させることによって、メッキ密着性をも向上させることができた。

Claims (8)

  1. 絶縁層を有する絶縁樹脂シートであって、
    前記絶縁層が、1分子中に2個以上のエポキシ基を持つ、固形状エポキシ樹脂と液状エポキシ樹脂とを含有し、樹脂組成物硬化物の吸収係数が少なくとも355nmにおいて300cm−1以上であることを特徴とする、絶縁樹脂シート。
  2. 前記絶縁層において、外表面からレーザ加工により形成された溝に金属体が埋め込まれている、請求項1に記載の絶縁樹脂シート。
  3. 前記絶縁層がさらに無機フィラーを含有する、請求項1または2に記載の絶縁樹脂シート。
  4. 請求項1〜3のいずれかに記載の絶縁樹脂シートの前記絶縁層に、さらに回路が埋め込まれてなる、回路基板。
  5. 請求項1〜3のいずれかに記載の絶縁樹脂シートの前記絶縁層に、さらに回路および半導体素子が埋め込まれてなる、半導体パッケージ。
  6. 主面上に電極を有する半導体素子、前記電極が形成されている面を被覆する被覆絶縁層、前記被覆絶縁層の外表面側からレーザ加工することにより形成された溝に金属体が埋め込まれた回路、前記半導体素子の背面に形成された封止樹脂層を備えた半導体パッケージであって、前記被覆絶縁層が請求項1〜3のいずれかに記載の絶縁樹脂シートである、半導体パッケージ。
  7. 前記封止樹脂層が硬化性樹脂と無機フィラーとを含む請求項6に記載の半導体パッケージ。
  8. 前記封止樹脂層と前記被覆絶縁層が同じ樹脂組成物からなる請求項6または7に記載の半導体パッケージ。
JP2014161229A 2014-08-07 2014-08-07 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ Active JP6439960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014161229A JP6439960B2 (ja) 2014-08-07 2014-08-07 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014161229A JP6439960B2 (ja) 2014-08-07 2014-08-07 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2016037545A true JP2016037545A (ja) 2016-03-22
JP6439960B2 JP6439960B2 (ja) 2018-12-19

Family

ID=55528917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014161229A Active JP6439960B2 (ja) 2014-08-07 2014-08-07 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ

Country Status (1)

Country Link
JP (1) JP6439960B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210124174A (ko) 2019-02-06 2021-10-14 미츠비시 가스 가가쿠 가부시키가이샤 조성물, 프리프레그, 수지 시트, 적층판, 및 프린트 배선판
WO2024090396A1 (ja) * 2022-10-24 2024-05-02 太陽ホールディングス株式会社 硬化性樹脂組成物、積層構造体、硬化物および電子部品

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008153082A1 (ja) * 2007-06-12 2008-12-18 Sumitomo Bakelite Company Limited 樹脂組成物、埋め込み材、絶縁層および半導体装置
WO2010087336A1 (ja) * 2009-01-27 2010-08-05 パナソニック電工株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
JP2011144361A (ja) * 2009-12-14 2011-07-28 Ajinomoto Co Inc 樹脂組成物
WO2012165012A1 (ja) * 2011-05-27 2012-12-06 味の素株式会社 樹脂組成物
JP2012251133A (ja) * 2011-05-10 2012-12-20 Ajinomoto Co Inc 樹脂組成物
JP2013010932A (ja) * 2011-05-31 2013-01-17 Ajinomoto Co Inc 樹脂組成物
JP2014027265A (ja) * 2012-06-19 2014-02-06 Taiyo Holdings Co Ltd プリント配線板の回路形成方法、熱硬化性樹脂組成物、及びプリント配線板
JP2014046600A (ja) * 2012-08-31 2014-03-17 Ajinomoto Co Inc 極薄銅層付きフィルム、極薄銅層付き接着フィルム、それらの製造方法、銅張積層板、及び配線板
WO2014084292A1 (ja) * 2012-11-28 2014-06-05 味の素株式会社 樹脂硬化剤および一液性エポキシ樹脂組成物

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008153082A1 (ja) * 2007-06-12 2008-12-18 Sumitomo Bakelite Company Limited 樹脂組成物、埋め込み材、絶縁層および半導体装置
WO2010087336A1 (ja) * 2009-01-27 2010-08-05 パナソニック電工株式会社 半導体チップの実装方法、該方法を用いて得られた半導体装置及び半導体チップの接続方法、並びに、表面に配線が設けられた立体構造物及びその製法
JP2011144361A (ja) * 2009-12-14 2011-07-28 Ajinomoto Co Inc 樹脂組成物
JP2012251133A (ja) * 2011-05-10 2012-12-20 Ajinomoto Co Inc 樹脂組成物
WO2012165012A1 (ja) * 2011-05-27 2012-12-06 味の素株式会社 樹脂組成物
JP2013010932A (ja) * 2011-05-31 2013-01-17 Ajinomoto Co Inc 樹脂組成物
JP2014027265A (ja) * 2012-06-19 2014-02-06 Taiyo Holdings Co Ltd プリント配線板の回路形成方法、熱硬化性樹脂組成物、及びプリント配線板
JP2014046600A (ja) * 2012-08-31 2014-03-17 Ajinomoto Co Inc 極薄銅層付きフィルム、極薄銅層付き接着フィルム、それらの製造方法、銅張積層板、及び配線板
WO2014084292A1 (ja) * 2012-11-28 2014-06-05 味の素株式会社 樹脂硬化剤および一液性エポキシ樹脂組成物

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210124174A (ko) 2019-02-06 2021-10-14 미츠비시 가스 가가쿠 가부시키가이샤 조성물, 프리프레그, 수지 시트, 적층판, 및 프린트 배선판
WO2024090396A1 (ja) * 2022-10-24 2024-05-02 太陽ホールディングス株式会社 硬化性樹脂組成物、積層構造体、硬化物および電子部品

Also Published As

Publication number Publication date
JP6439960B2 (ja) 2018-12-19

Similar Documents

Publication Publication Date Title
TWI494337B (zh) 電路基板用環氧樹脂組成物,預浸體,積層板,樹脂片,印刷佈線板用積層基材,印刷佈線板及半導體裝置
JP5109411B2 (ja) 電子機器用接着剤組成物およびそれを用いた電子機器用接着剤シート、電子部品
TWI677529B (zh) 環氧樹脂組成物、薄膜狀環氧樹脂組成物、硬化物及電子裝置
JP6388202B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
JP6425062B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
JP5263374B2 (ja) 配線基板及び半導体装置並びに配線基板の製造方法
TWI679219B (zh) 電子材料用環氧樹脂組成物、其硬化物及電子構件
TW201034094A (en) Method for manufacturing semiconductor package, method for encapsulating semiconductor, and solvent-borne semiconductor encapsulating epoxy resin composition
JP2016066789A (ja) 配線基板の製造方法、および半導体パッケージの製造方法
TWI710069B (zh) 有機樹脂基板之製造方法、有機樹脂基板及半導體裝置
JP2018019071A (ja) 半導体装置の製造方法
JP6439960B2 (ja) 絶縁樹脂シート、並びにそれを用いた回路基板および半導体パッケージ
JP6575321B2 (ja) 樹脂組成物、回路基板、発熱体搭載基板および回路基板の製造方法
JP5354841B2 (ja) 半導体装置及びその製造方法
JP2009212101A (ja) 多層配線板用の部材、及び、多層配線板の製造方法
JP7225553B2 (ja) ソルダーレジスト形成用の樹脂シート
JPWO2011122232A1 (ja) 金属支持フレキシブル基板ならびにそれを用いたテープオートメーテッドボンディング用金属支持キャリアテープ、led実装用金属支持フレキシブル回路基板および回路形成用銅箔積層済み金属支持フレキシブル回路基板
JP6409390B2 (ja) 配線基板、半導体パッケージ、電子装置、配線基板の製造方法、および半導体パッケージの製造方法
JP2017183376A (ja) フレキシブル基板、フレキシブル回路基板および支持体レスフレキシブル回路基板の製造方法
TWI633141B (zh) 樹脂片
JP2001237508A (ja) 回路基板の製造方法
JP2005247953A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート
JP2005277135A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート、半導体集積回路接続用基板、半導体装置
JP2017048392A (ja) 樹脂シート、および電子装置
JP2007266394A (ja) 半導体用接着剤シート、これを用いた半導体接続用基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180309

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181003

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181107

R151 Written notification of patent or utility model registration

Ref document number: 6439960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151