JP2016025301A - コンデンサ素子およびその製造方法 - Google Patents

コンデンサ素子およびその製造方法 Download PDF

Info

Publication number
JP2016025301A
JP2016025301A JP2014150645A JP2014150645A JP2016025301A JP 2016025301 A JP2016025301 A JP 2016025301A JP 2014150645 A JP2014150645 A JP 2014150645A JP 2014150645 A JP2014150645 A JP 2014150645A JP 2016025301 A JP2016025301 A JP 2016025301A
Authority
JP
Japan
Prior art keywords
internal electrode
electrode layers
conductor layer
element body
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014150645A
Other languages
English (en)
Other versions
JP6160572B2 (ja
Inventor
服部　和生
Kazuo Hattori
和生 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014150645A priority Critical patent/JP6160572B2/ja
Priority to US14/797,298 priority patent/US9666374B2/en
Publication of JP2016025301A publication Critical patent/JP2016025301A/ja
Application granted granted Critical
Publication of JP6160572B2 publication Critical patent/JP6160572B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】ＥＳＲを所望の大きさに設定することが可能でかつ高密度実装に適したコンデンサ素子を提供する。【解決手段】コンデンサ素子１Ａは、素体１０Ａと、第１外部電極２１と、第２外部電極２２とを備える。素体１０Ａは、複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂと、素体１０Ａの第１側面１０ｅに沿って延在しかつ複数の第１内部電極層１３Ａの各々に接続された第１連結導体層１５Ａと、これを覆う第１被覆絶縁層１４Ａと、素体１０Ａの第２側面１０ｆに沿って延在しかつ複数の第２内部電極層１３Ｂの各々に接続された第２連結導体層１５Ｂと、これを覆う第２被覆絶縁層１４Ｂとを含む。複数の第１内部電極層１３Ａのうちの一部のみが第１端面に引き出されて第１外部電極２１に接続されるとともに、複数の第２内部電極層１３Ｂのうちの一部のみが第２端面に引き出されて第２外部電極２１に接続される。【選択図】図４

Description

本発明は、コンデンサ素子およびその製造方法に関し、特に、複数の誘電体層および複数の内部電極層が交互に積層されることで静電容量部が形成されてなるコンデンサ素子およびその製造方法に関する。
一般に、コンデンサ素子としての積層セラミックコンデンサは、セラミック材料からなる複数の誘電体層と導電材料からなる複数の内部電極層とが交互に積層されてなる素体を含んでおり、これら積層された複数の誘電体層および複数の内部電極層によって静電容量部が形成されている。
通常、誘電体層を挟んで位置する一対の内部電極層の各々は、互いに異なる方向に向けて引き出されることで素体の異なる端面に直接的に引き出されている。これにより、素体の一対の端面を覆うように一対の外部電極がそれぞれ設けられることにより、複数の内部電極層のうちの一部が一方の外部電極に並列に接続されることになり、複数の内部電極層のうちの残る一部が他方の外部電極に並列に接続されることになる。
この種の積層セラミックコンデンサにあっては、誘電体層および内部電極層の積層数を増やすことで比較的容易に大容量化が実現できる反面、取得容量の割に等価直列抵抗（ＥＳＲ）が低くなってしまう傾向がある。これは、静電容量部と一対の外部電極の各々とを結ぶ部分における導電経路の断面積が比較的大きくなってしまい、当該部分における抵抗が低下することに起因する。
そのため、当該積層セラミックコンデンサをデカップリング用途に用いた場合には、この低ＥＳＲに起因して各種の問題（たとえば、他のコンデンサ素子との反共振によるインピーダンスの増加、ＤＣ−ＤＣコンバータの発振、過渡応答時のリンギング等）が発生することがある。
この種の積層セラミックコンデンサにおいて高ＥＳＲ化を実現する技術としては、たとえば特開２０１０−１０３１８４号公報（特許文献１）に開示のものがある。当該特許文献１に開示の積層セラミックコンデンサにおいては、一方の外部電極に電気的に導通されるべき複数の内部電極層のすべてが素体の一方の側面に引き出されて当該一方の側面上に設けられた端子導体を介して連結され、当該複数の内部電極層のうちの一部のみが素体の一方の端面に引き出されて上記一方の外部電極に接続されているとともに、他方の外部電極に電気的に導通されるべき複数の内部電極層のすべてが素体の他方の側面に引き出されて当該他方の側面上に設けられた端子導体を介して連結され、当該複数の内部電極層のうちの一部のみが素体の他方の端面に引き出されて上記他方の外部電極に接続されている。
当該特許文献１に開示の積層セラミックコンデンサとすることにより、すべての内部電極層を素体の端面に直接的に引き出すように構成した場合に比べ、静電容量部と一対の外部電極の各々とを結ぶ部分における導電経路の断面積を減ずることができ、当該部分の抵抗が増加することによって高ＥＳＲ化が実現可能になる。
特開２０１０−１０３１８４号公報
しかしながら、上記特許文献１に開示の積層セラミックコンデンサとした場合には、配線基板への実装に関して大きな制約が生じてしまう問題が発生する。
すなわち、上記特許文献１に開示の積層セラミックコンデンサは、上記一対の端子導体が配線基板に設けられた導電パターンやランドに対して半田接合材等を介して直接的に接続されてしまった場合に、上述した高ＥＳＲ化の効果自体が滅却されてしまうものである。したがって、当該積層セラミックコンデンサは、配線基板への実装後においても当該一対の端子導体が導電パターンやランドに対して直接的に接続されることがないように、配線基板に予め十分なマージンを設けておくことが必要なものであり、この点において制約が生じてしまうものである。
そのため、従来の一般的な積層セラミックコンデンサを念頭にその回路設計がなされている配線基板に対してそのまま上記特許文献１に開示の積層セラミックコンデンサを適用することが困難であるため、当該積層セラミックコンデンサへの代替に際しては、自ずと配線基板の設計変更等が余儀なくされてしまう結果となり、当該配線基板を部品として含む各種電子機器の製造コストを圧迫してしまう問題が発生し得る。
換言すれば、上記特許文献１に開示の積層セラミックコンデンサは、上述したように、配線基板への実装後においても一対の端子導体が配線基板の導電パターンやランドに対して直接的に接続されることがないように、配線基板に予め十分なマージンを設けておくことが必要なものであり、その結果、余分な実装スペースが必要となって高密度実装が阻害されてしまうものとなり得る。
また、上記特許文献１に開示の積層セラミックコンデンサは、素体の表面において一対の外部電極が露出するのみならず、上記一対の端子導体までもが露出した状態となるものであるため、これら一対の外部電極および一対の端子導体間の相互の短絡を防止するためには素体の表面において相当程度の沿面距離を確保することが必要になるものでもある。したがって、当該積層セラミックコンデンサは、それ自体の小型化についてもその実現が困難なものとなり、この点においても高密度実装が阻害されてしまうものとなり得る。
本発明は、このような問題を解決すべくなされたものであり、ＥＳＲを所望の大きさに設定することが可能でかつ高密度実装に適したコンデンサ素子およびその製造方法を提供することを目的とする。
本発明の第１の局面に基づくコンデンサ素子は、素体と、第１外部電極と、第２外部電極とを備えている。上記素体は、相対して位置する第１主面および第２主面と、相対して位置する第１端面および第２端面と、相対して位置する第１側面および第２側面とを有している。上記第１外部電極は、上記第１端面上に設けられている。上記第２外部電極は、上記第２端面上に設けられている。上記素体は、上記第１主面に直交する方向である積層方向において交互に積層された複数の積層用誘電体層および複数の内部電極層を含んでいる。上記複数の内部電極層は、上記第１外部電極に電気的に導通された複数の第１内部電極層と、上記第２外部電極に電気的に導通された複数の第２内部電極層とを有しており、上記複数の第１内部電極層と上記複数の第２内部電極層とが上記積層方向に沿って交互に対向配置されることにより、静電容量部が形成されている。上記素体は、上記第１側面に沿って延在して位置するとともに、上記複数の第１内部電極層の各々の上記第１側面側に位置する端部に接続されることで上記複数の第１内部電極層を相互に連結する第１連結導電体層と、上記複数の第１内部電極層に接続された側とは反対側に位置する上記第１連結導電体層の表面を覆うとともに、上記第１側面を規定する第１被覆絶縁層とをさらに含んでいる。上記本発明の第１の局面に基づくコンデンサ素子にあっては、上記複数の第１内部電極層のうちの一部のみが上記第１端面に引き出されて上記第１外部電極に接続されている。
上記本発明の第１の局面に基づくコンデンサ素子にあっては、上記第１連結導電体層が上記第１端面に引き出されて上記第１外部電極に接続されていてもよい。
上記本発明の第１の局面に基づくコンデンサ素子にあっては、上記素体が、上記第２側面に沿って延在して位置するとともに、上記複数の第２内部電極層の各々の上記第２側面側に位置する端部に接続されることで上記複数の第２内部電極層を相互に連結する第２連結導電体層と、上記複数の第２内部電極層に接続された側とは反対側に位置する上記第２連結導電体層の表面を覆うとともに、上記第２側面を規定する第２被覆絶縁層とをさらに含んでいてもよく、その場合には、上記複数の第２内部電極層のうちの一部のみが上記第２端面に引き出されて上記第２外部電極に接続されていることが好ましい。
上記本発明の第１の局面に基づくコンデンサ素子にあっては、上記第２連結導電体層が上記第２端面に引き出されて上記第２外部電極に接続されていてもよい。
上記本発明の第１の局面に基づくコンデンサ素子にあっては、上記素体が、上記複数の第２内部電極層の各々と同一平面上に位置するとともに上記第１連結導電体層に接続する第１補助導電体層と、上記複数の第１内部電極層の各々と同一平面上に位置するとともに上記第２連結導電体層に接続する第２補助導電体層とをさらに含んでいてもよい。
本発明の第２の局面に基づくコンデンサ素子は、素体と、第１外部電極と、第２外部電極とを備えている。上記素体は、相対して位置する第１主面および第２主面と、相対して位置する第１端面および第２端面と、相対して位置する第１側面および第２側面とを有している。上記第１外部電極は、上記第１端面上に設けられている。上記第２外部電極は、上記第２端面上に設けられている。上記素体は、上記第１主面に直交する方向である積層方向において交互に積層された複数の積層用誘電体層および複数の内部電極層を含んでいる。上記複数の内部電極層は、上記第１外部電極に電気的に導通された複数の第１内部電極層と、上記第２外部電極に電気的に導通された複数の第２内部電極層とを有しており、上記複数の第１内部電極層と上記複数の第２内部電極層とが上記積層方向に沿って交互に対向配置されることにより、静電容量部が形成されている。上記素体は、上記第１側面に沿って延在して位置するとともに、上記複数の第１内部電極層の各々の上記第１側面側に位置する端部に接続されることで上記複数の第１内部電極層を相互に連結する第１連結導電体層と、上記複数の第１内部電極層に接続された側とは反対側に位置する上記第１連結導電体層の表面を覆うとともに、上記第１側面を規定する第１被覆絶縁層とをさらに含んでいる。上記本発明の第２の局面に基づくコンデンサ素子にあっては、上記第１連結導電体層が上記第１端面に引き出されて上記第１外部電極に接続されている。
上記本発明の第２の局面に基づくコンデンサ素子にあっては、上記素体が、上記第２側面に沿って延在して位置するとともに、上記複数の第２内部電極層の各々の上記第２側面側に位置する端部に接続されることで上記複数の第２内部電極層を相互に連結する第２連結導電体層と、上記複数の第２内部電極層に接続された側とは反対側に位置する上記第２連結導電体層の表面を覆うとともに、上記第２側面を規定する第２被覆絶縁層とをさらに含んでいてもよく、その場合には、上記第２連結導電体層が上記第２端面に引き出されて上記第２外部電極に接続されていることが好ましい。
上記本発明の第２の局面に基づくコンデンサ素子にあっては、上記素体が、上記複数の第２内部電極層の各々と同一平面上に位置するとともに上記第１連結導電体層に接続する第１補助導電体層と、上記複数の第１内部電極層の各々と同一平面上に位置するとともに上記第２連結導電体層に接続する第２補助導電体層とをさらに含んでいてもよい。
本発明の第１の局面に基づくコンデンサ素子の製造方法は、上記本発明の第１の局面に基づくコンデンサ素子を製造するための製造方法であって、上記複数の積層用誘電体層および上記複数の内部電極層が上記積層方向において交互に積層されてなるとともに、上記素体の上記第１側面側に位置することとなる第１側面側外表面において上記複数の第１内部電極層が露出してなる積層体を製作する工程と、上記積層体の上記第１側面側外表面上に上記第１連結導電体層および上記第１被覆絶縁層を形成することで上記素体を得る工程と、上記素体の上記第１端面上および上記第２端面上にそれぞれ上記第１外部電極および上記第２外部電極を形成する工程とを備えている。上記本発明の第１の局面に基づくコンデンサ素子の製造方法にあっては、上記積層体を製作する工程において、上記素体の上記第１端面となる上記積層体の第１端面側外表面において上記複数の第１内部電極層のうちの一部のみを露出させる。
本発明の第２の局面に基づくコンデンサ素子の製造方法は、上記本発明の第１の局面に基づくコンデンサ素子を製造するための製造方法であって、上記複数の積層用誘電体層および上記複数の内部電極層が上記積層方向において交互に積層されてなるとともに、上記素体の上記第１側面側に位置することとなる第１側面側外表面において上記複数の第１内部電極層が露出してなり、かつ、上記素体の上記第２側面側に位置することとなる第２側面側外表面において上記複数の第２内部電極層が露出してなる積層体を製作する工程と、上記積層体の上記第１側面側外表面上に上記第１連結導電体層および上記第１被覆絶縁層を形成するとともに、上記積層体の上記第２側面側外表面上に上記第２連結導電体層および上記第２被覆絶縁層を形成することで上記素体を得る工程と、上記素体の上記第１端面上および上記第２端面上にそれぞれ上記第１外部電極および上記第２外部電極を形成する工程とを備えている。上記本発明の第１の局面に基づくコンデンサ素子の製造方法にあっては、上記積層体を製作する工程において、上記素体の上記第１端面となる上記積層体の第１端面側外表面において上記複数の第１内部電極層のうちの一部のみを露出させるとともに、上記素体の上記第２端面となる上記積層体の第２端面側外表面において上記複数の第２内部電極層のうちの一部のみを露出させる。
本発明の第３の局面に基づくコンデンサ素子の製造方法は、上記本発明の第２の局面に基づくコンデンサ素子を製造するための製造方法であって、上記複数の積層用誘電体層および上記複数の内部電極層が上記積層方向において交互に積層されてなるとともに、上記素体の上記第１側面側に位置することとなる第１側面側外表面において上記複数の第１内部電極層が露出してなる積層体を製作する工程と、上記積層体の上記第１側面側外表面上に上記第１連結導電体層および上記第１被覆絶縁層を形成することで上記素体を得る工程と、上記素体の上記第１端面上および上記第２端面上にそれぞれ上記第１外部電極および上記第２外部電極を形成する工程とを備えている。上記本発明の第２の局面に基づくコンデンサ素子の製造方法にあっては、上記素体を得る工程において、上記素体の上記第１端面において上記第１連結導電体層を露出させる。
本発明の第４の局面に基づくコンデンサ素子の製造方法は、上記本発明の第２の局面に基づくコンデンサ素子を製造するための製造方法であって、上記複数の積層用誘電体層および上記複数の内部電極層が上記積層方向において交互に積層されてなるとともに、上記素体の上記第１側面側に位置することとなる第１側面側外表面において上記複数の第１内部電極層が露出してなり、かつ、上記素体の上記第２側面側に位置することとなる第２側面側外表面において上記複数の第２内部電極層が露出してなる積層体を製作する工程と、上記積層体の上記第１側面側外表面上に上記第１連結導電体層および上記第１被覆絶縁層を形成するとともに、上記積層体の上記第２側面側外表面上に上記第２連結導電体層および上記第２被覆絶縁層を形成することで上記素体を得る工程と、上記素体の上記第１端面上および上記第２端面上にそれぞれ上記第１外部電極および上記第２外部電極を形成する工程とを備えている。上記本発明の第２の局面に基づくコンデンサ素子の製造方法にあっては、上記素体を得る工程において、上記素体の上記第１端面において上記第１連結導電体層を露出させるとともに、上記素体の上記第２端面において上記第２連結導電体層を露出させる。
ここで、上記において記載した第１被覆絶縁層および第２被覆絶縁層は、コンデンサ素子の実使用条件下において電気を通さない層にて構成されていればよく、たとえば絶縁体材料にて形成された層や誘電体材料にて形成された層あるいはそれらの積層膜等にて構成されるものである。
本発明によれば、ＥＳＲを所望の大きさに設定することが可能でかつ高密度実装に適したコンデンサ素子およびその製造方法とすることができる。
本発明の実施の形態１における積層セラミックコンデンサの斜視図である。 本発明の実施の形態１における積層セラミックコンデンサの平面図である。 本発明の実施の形態１における積層セラミックコンデンサの図２中に示すＩＩＩＡ−ＩＩＩＡ、ＩＩＩＢ−ＩＩＩＢおよびＩＩＩＣ−ＩＩＩＣ線に沿った模式断面図である。 本発明の実施の形態１における積層セラミックコンデンサの図２中に示すＩＶＡ−ＩＶＡ、ＩＶＢ−ＩＶＢおよびＩＶＣ−ＩＶＣ線に沿った模式断面図である。 本発明の実施の形態１における積層セラミックコンデンサの積層体の積層構造を示す分解斜視図である。 本発明の実施の形態１における積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。 本発明の実施の形態１における積層セラミックコンデンサの製造フローを概略的に示す図である。 本発明の実施の形態１における積層セラミックコンデンサの静電容量部を含む模式断面図である。 第１変形例に係る積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。 第２変形例に係る積層セラミックコンデンサの模式断面図である。 第３変形例に係る積層セラミックコンデンサの積層体の積層構造を示す分解斜視図である。 第３変形例に係る積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。 第４変形例に係る積層セラミックコンデンサの模式断面図である。 第４変形例に係る積層セラミックコンデンサの積層体の積層構造を示す分解斜視図である。 第４変形例に係る積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。 本発明の実施の形態２における積層セラミックコンデンサの平面図である。 本発明の実施の形態２における積層セラミックコンデンサの図１６中に示すＸＶＩＩＡ−ＸＶＩＩＡ、ＸＶＩＩＢ−ＸＶＩＩＢおよびＸＶＩＩＣ−ＸＶＩＩＣ線に沿った模式断面図である。 本発明の実施の形態２における積層セラミックコンデンサの図１６中に示すＸＶＩＩＩＡ−ＸＶＩＩＩＡ、ＸＶＩＩＩＢ−ＸＶＩＩＩＢおよびＸＶＩＩＩＣ−ＸＶＩＩＩＣ線に沿った模式断面図である。 本発明の実施の形態２における積層セラミックコンデンサの積層体の積層構造を示す分解斜視図である。 本発明の実施の形態２における積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。 本発明の実施の形態３における積層セラミックコンデンサの平面図である。 本発明の実施の形態３における積層セラミックコンデンサの図２１中に示すＸＸＩＩＡ−ＸＸＩＩＡ、ＸＸＩＩＢ−ＸＸＩＩＢおよびＸＸＩＩＣ−ＸＸＩＩＣ線に沿った模式断面図である。 本発明の実施の形態３における積層セラミックコンデンサの図２１中に示すＸＸＩＩＩＡ−ＸＸＩＩＩＡ、ＸＸＩＩＩＢ−ＸＸＩＩＩＢおよびＸＸＩＩＩＣ−ＸＸＩＩＩＣ線に沿った模式断面図である。 本発明の実施の形態３における積層セラミックコンデンサの積層体の積層構造を示す分解斜視図である。 本発明の実施の形態３における積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。 本発明の実施の形態４における積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。
以下、本発明の実施の形態について、図を参照して詳細に説明する。本発明が適用され得るコンデンサ素子およびその製造方法としては、誘電体材料としてセラミックス材料を使用した積層セラミックコンデンサおよびその製造方法や、誘電体材料として樹脂フィルムを使用した積層型金属化フィルムコンデンサおよびその製造方法等が挙げられるが、以下に示す実施の形態においては、このうちの積層セラミックコンデンサおよびその製造方法に本発明を適用した場合を例示して説明を行なう。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。
（実施の形態１）
図１は、本発明の実施の形態１における積層セラミックコンデンサの斜視図であり、図２は、図１に示す積層セラミックコンデンサの平面図である。図３（Ａ）ないし図３（Ｃ）は、それぞれ図２中に示すＩＩＩＡ−ＩＩＩＡ、ＩＩＩＢ−ＩＩＩＢおよびＩＩＩＣ−ＩＩＩＣ線に沿った模式断面図であり、図４（Ａ）ないし図４（Ｃ）は、それぞれ図２中に示すＩＶＡ−ＩＶＡ、ＩＶＢ−ＩＶＢおよびＩＶＣ−ＩＶＣ線に沿った模式断面図である。まず、これら図１ないし図４を参照して、本実施の形態における積層セラミックコンデンサ１Ａについて説明する。
図１ないし図４に示すように、本実施の形態における積層セラミックコンデンサ１Ａは、素体１０Ａと、第１外部電極２１と、第２外部電極２２とを備えている。
素体１０Ａは、直方体形状を有しており、積層体１１Ａと、当該積層体１１Ａの所定部位を覆う一対の被覆絶縁層としての被覆用誘電体層（当該被覆用誘電体層には、第１被覆絶縁層としての第１被覆用誘電体層１４Ａと、第２被覆絶縁層としての第２被覆用誘電体層１４Ｂとが含まれる）および一対の連結導電体層（当該連結導電体層には、第１連結導電体層１５Ａと第２連結導電体層１５Ｂとが含まれる）とを含んでいる。なお、ここで言う直方体形状には、素体のコーナー部および稜部に丸みが付けられたものや、素体の表面に全体的に見て無視できる程度の段差や凹凸が設けられたもの等が含まれる。
積層体１１Ａは、直方体形状を有しており、所定方向において交互に積層された複数の積層用誘電体層１２および複数の内部電極層（当該複数の内部電極層には、複数の第１内部電極層１３Ａと複数の第２内部電極層１３Ｂとが含まれる）にて構成されている。
第１外部電極２１および第２外部電極２２は、それぞれ素体１０Ａの所定方向における一対の端部のうちの一方および他方を覆うように設けられている。
積層用誘電体層１２、第１被覆用誘電体層１４Ａおよび第２被覆用誘電体層１４Ｂは、たとえばチタン酸バリウム（ＢａＴｉＯ３）を主成分とするセラミック材料にて形成されている。また、積層用誘電体層１２は、後述するセラミックシートの原料となるセラミック粉末の副成分としてのＭｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物等を含んでいてもよい。一方、第１内部電極層１３Ａ、第２内部電極層１３Ｂ、第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂは、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等に代表される金属材料にて形成されている。
なお、積層用誘電体層１２、第１被覆用誘電体層１４Ａおよび第２被覆用誘電体層１４Ｂは、必ずしも上述したチタン酸バリウムを主成分とするセラミック材料にて構成されている必要はなく、他の高誘電率のセラミック材料（たとえば、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３等を主成分とするもの）を用いて構成されていてもよい。また、第１内部電極層１３Ａ、第２内部電極層１３Ｂ、第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂも、上述した金属材料に限られず、他の導電材料を用いて構成されていてもよい。
積層体１１Ａは、積層用誘電体層１２となるセラミックシート（いわゆるグリーンシート）の表面に第１内部電極層１３Ａおよび第２内部電極層１３Ｂとなる導電性ペーストが印刷された原料シートを複数準備し、これら複数の原料シートを積層して圧着することによって製作される。
素体１０Ａは、第１被覆用誘電体層１４Ａおよび第２被覆用誘電体層１４Ｂとなるセラミックシートの表面にそれぞれ第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂとなる導電性ペーストが印刷された一対の原料シートを準備し、これら一対の原料シートを上述した積層体１１Ａの外表面に貼り付けて圧着することによって製作される。
第１外部電極２１および第２外部電極２２は、それぞれ導電膜にて構成されている。第１外部電極２１および第２外部電極２２は、たとえば焼結金属層とめっき層との積層膜にて構成される。焼結金属層は、たとえばＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等の導電性ペーストを焼き付けることで形成される。めっき層は、たとえばＮｉめっき層とこれを覆うＳｎめっき層とによって構成される。めっき層は、これに代えてＣｕめっき層やＡｕめっき層であってもよい。また、第１外部電極２１および第２外部電極２２として、導電性樹脂ペーストを利用することも可能である。
なお、上述した素体１０Ａおよび積層体１１Ａの製作フローならびに上述した第１外部電極２１および第２外部電極の形成フローを含む本実施の形態における積層セラミックコンデンサの製造フローの詳細については、後述することとする。
ここで、図１ないし図４に示すように、素体１０Ａにおける積層用誘電体層１２、第１内部電極層１３Ａおよび第２内部電極層１３Ｂの積層方向を厚み方向Ｔとして定義し、第１外部電極２１および第２外部電極２２が並ぶ方向を長さ方向Ｌとして定義し、これら長さ方向Ｌおよび厚み方向Ｔのいずれにも直交する方向を幅方向Ｗとして定義し、以降の説明においては、これら用語を使用する。
また、図２ないし図４に示すように、素体１０Ａが有する６つの外表面のうち、厚み方向Ｔにおいて相対して位置する一対の外表面を第１主面１０ａおよび第２主面１０ｂと定義し、長さ方向Ｌにおいて相対して位置する一対の外表面を第１端面１０ｃおよび第２端面１０ｄと定義し、幅方向Ｗにおいて相対して位置する一対の外表面を第１側面１０ｅおよび第２側面１０ｆとして定義し、以降の説明においては、これら用語を使用する。
さらに、図２ないし図４に示すように、積層体１１Ａが有する６つの外表面のうち、素体１０Ａの第１主面１０ａおよび第２主面１０ｂを構成することとなる一対の外表面をそれぞれ第１主面側外表面１１ａおよび第２主面側外表面１１ｂと定義し、素体１０Ａの第１端面１０ｃおよび第２端面１０ｄを構成することとなる一対の外表面をそれぞれ第１端面側外表面１１ｃおよび第２端面側外表面１１ｄと定義し、素体１０Ａの第１側面１０ｅ側および第２側面１０ｆ側に位置することとなる一対の外表面をそれぞれ第１側面側外表面１１ｅおよび第２側面側外表面１１ｆと定義し、以降の説明においては、これら用語を使用する。
図１ないし図４に示すように、本実施の形態における積層セラミックコンデンサ１Ａは、厚み方向Ｔに沿った外形寸法および幅方向Ｗに沿った外形寸法が同等に構成されるとともに、厚み方向Ｔに沿った外形寸法および幅方向Ｗに沿った外形寸法に比較して長さ方向Ｌに沿った外形寸法が長くなるように構成された、全体として細長の直方体形状を有しているが、本発明が適用可能な積層セラミックコンデンサの外形としては、当該細長の直方体形状に限られず、偏平な直方体形状や立方体形状であってもよい。
なお、本実施の形態の如くの外形を有する積層セラミックコンデンサの外形寸法の代表値としては、たとえば０．２５［ｍｍ］×０．１２５［ｍｍ］×０．１２５［ｍｍ］、０．４［ｍｍ］×０．２［ｍｍ］×０．２［ｍｍ］、０．６［ｍｍ］×０．３［ｍｍ］×０．３［ｍｍ］、０．８×［ｍｍ］×０．４［ｍｍ］×０．４［ｍｍ］、１．０［ｍｍ］×０．５［ｍｍ］×０．５［ｍｍ］、１．６［ｍｍ］×０．８［ｍｍ］×０．８［ｍｍ］、２．０［ｍｍ］×１．２５［ｍｍ］×１．２５［ｍｍ］、３．２［ｍｍ］×１．６［ｍｍ］×１．６［ｍｍ］等が挙げられる。
図２ないし図４に示すように、本実施の形態における積層セラミックコンデンサ１Ａにあっては、上述した素体１０Ａの第１主面１０ａと直交する厚み方向Ｔが積層方向とされ、当該積層方向である厚み方向Ｔにおいて複数の積層用誘電体層１２および複数の内部電極層（複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂを含む）が積層されている。
また、本実施の形態における積層セラミックコンデンサ１Ａにあっては、上述した素体１０Ａの長さ方向Ｌにおいて相対して位置する第１端面１０ｃおよび第２端面１０ｄ上にそれぞれ第１外部電極２１および第２外部電極２２が設けられている。なお、第１外部電極２１は、第１端面１０ｃ寄りに位置する部分の第１主面１０ａ、第２主面１０ｂ、第１側面１０ｅおよび第２側面１０ｆ上にまでその一部が延設されており、第２外部電極２２は、第２端面１０ｄ寄りに位置する部分の第１主面１０ａ、第２主面１０ｂ、第１側面１０ｅおよび第２側面１０ｆ上にまでその一部が延設されている。
図２、図３（Ｂ）および図４（Ｂ）に示すように、素体１０Ａの内部であってかつ積層体１１Ａの内部には、直方体形状の静電容量部１７が位置している。静電容量部１７は、平面視矩形状の複数の第１内部電極層１３Ａと平面視矩形状の複数の第２内部電極層１３Ｂとが厚み方向Ｔに沿って積層用誘電体層１２を介して交互に配置されることによって形成されている。ここで、第１内部電極層１３Ａは、すべての内部電極層のうち、第１外部電極２１に電気的に導通された内部電極層を意味し、第２内部電極層１３Ｂは、すべての内部電極層のうち、第２外部電極２２に電気的に導通された内部電極層を意味する。
より詳細には、静電容量部１７は、電気的に互いに並列に接続された複数のコンデンサ要素によって構成されており、複数のコンデンサ要素の各々は、厚み方向Ｔに沿って対向配置された１つの第１内部電極層１３Ａおよび１つの第２内部電極層１３Ｂと、これらの間に挟み込まれて位置する１つの積層用誘電体層１２とを含んでいる。ここで、１つの積層用誘電体層１２を挟んで位置する１つの第１内部電極層１３Ａと１つの第２内部電極層１３Ｂとは、厚み方向Ｔに沿ってこれらを見た場合にその大部分が重なるように配置されており、当該１つの第１内部電極層１３Ａと１つの第２内部電極層１３Ｂとが重なった部分においてコンデンサ要素が構成されることになる。
これにより、本実施の形態における積層セラミックコンデンサ１Ａにおいては、第１外部電極２１と第２外部電極２２との間に複数のコンデンサ要素が電気的に並列に接続された状態とされており、上述した積層用誘電体層１２および上述した内部電極層（第１内部電極層１３Ａおよび第２内部電極層１３Ｂ）の積層数を増やすことでその大容量化が図られている。なお、これらの積層数は、特に制限されるものではないが、一般的な積層セラミックコンデンサにあっては、積層される内部電極層の総数がおおよそ数十〜数千程度である。
図２、図３（Ａ）および図４（Ｂ）に示すように、第１連結導電体層１５Ａは、上述した静電容量部１７よりも素体１０Ａの第１側面１０ｅ側に設けられている。より詳細には、第１連結導電体層１５Ａは、平面視矩形状の形状を有しており、積層体１１Ａの第１側面側外表面１１ｅ上に設けられることで素体１０Ａの第１側面１０ｅに沿って延在して位置している。当該第１連結導電体層１５Ａは、複数の第１内部電極層１３Ａを素体１０Ａの内部において相互に連結するためのものである。
より具体的には、複数の第１内部電極層１３Ａの各々は、その第１側面１０ｅ側に位置する端部が上述した静電容量部１７から当該第１側面１０ｅ側に向けて引き出されており、その先端部が上述した第１連結導電体層１５Ａに接続されている。ここで、複数の第２内部電極層１３Ｂの各々は、いずれも静電容量部１７から第１側面１０ｅ側に向けては引き出されておらず、そのためこれら第２内部電極層１３Ｂは、いずれも第１連結導電体層１５Ａに対して非接続となっている。
これにより、複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂのうち、複数の第１内部電極層１３Ａのみが、素体１０Ａの静電容量部１７よりも第１側面１０ｅ側の部分において、選択的に上記第１連結導電体層１５Ａを介して電気的に互いに並列に接続されることになる。そのため、素体１０Ａの静電容量部１７を横断する任意の断面（すなわち、図４（Ｂ）に示す如くの断面）において、これら第１連結導電体層１５Ａと複数の第１内部電極層１３Ａとが、全体として櫛歯状の形状を有することになる。
また、第１被覆用誘電体層１４Ａは、上述した静電容量部１７よりも素体１０Ａの第１側面１０ｅ側に設けられており、当該第１被覆用誘電体層１４Ａによって素体１０Ａの第１側面１０ｅが規定されている。より詳細には、第１被覆用誘電体層１４Ａは、第１連結導電体層１５Ａが設けられた積層体１１Ａの第１側面側外表面１１ｅ上に設けられており、複数の第１内部電極層１３Ａが接続された側とは反対側に位置する第１連結導電体層１５Ａの表面を覆っている。第１被覆用誘電体層１４Ａは、第１連結導電体層１５Ａが素体１０Ａの第１側面１０ｅ側において外部に対して露出することを防止するためのものである。
ここで、本実施の形態においては、幅方向Ｗに沿って見た場合に、第１連結導電体層１５Ａが、長さ方向Ｌおよび厚み方向Ｔのいずれにおいても積層体１１Ａの端部に達することのないように形成されている。これにより、第１連結導電体層１５Ａは、素体１０Ａの内部において完全に埋設されることになり、第１連結導電体層１５Ａが第１外部電極２１および第２外部電極２２のいずれに対しても非接続となっている。
図２、図３（Ｃ）および図４（Ｂ）に示すように、第２連結導電体層１５Ｂは、上述した静電容量部１７よりも素体１０Ａの第２側面１０ｆ側に設けられている。より詳細には、第２連結導電体層１５Ｂは、平面視矩形状の形状を有しており、積層体１１Ａの第２側面側外表面１１ｆ上に設けられることで素体１０Ａの第２側面１０ｆに沿って延在して位置している。当該第２連結導電体層１５Ｂは、複数の第２内部電極層１３Ｂを素体１０Ａの内部において相互に連結するためのものである。
より具体的には、複数の第２内部電極層１３Ｂの各々は、その第２側面１０ｆ側に位置する端部が上述した静電容量部１７から当該第２側面１０ｆ側に向けて引き出されており、その先端部が上述した第２連結導電体層１５Ｂに接続されている。ここで、複数の第１内部電極層１３Ａの各々は、いずれも静電容量部１７から第２側面１０ｆ側に向けては引き出されておらず、そのためこれら第１内部電極層１３Ａは、いずれも第２連結導電体層１５Ｂに対して非接続となっている。
これにより、複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂのうち、複数の第２内部電極層１３Ｂのみが、素体１０Ａの静電容量部１７よりも第２側面１０ｆ側の部分において、選択的に上記第２連結導電体層１５Ｂを介して電気的に互いに並列に接続されることになる。そのため、素体１０Ａの静電容量部１７を横断する任意の断面（すなわち、図４（Ｂ）に示す如くの断面）において、これら第２連結導電体層１５Ｂと複数の第２内部電極層１３Ｂとが、全体として櫛歯状の形状を有することになる。
また、第２被覆用誘電体層１４Ｂは、上述した静電容量部１７よりも素体１０Ａの第２側面１０ｆ側に設けられており、当該第２被覆用誘電体層１４Ｂによって素体１０Ａの第２側面１０ｆが規定されている。より詳細には、第２被覆用誘電体層１４Ｂは、第２連結導電体層１５Ｂが設けられた積層体１１Ａの第２側面側外表面１１ｆ上に設けられており、複数の第２内部電極層１３Ｂが接続された側とは反対側に位置する第２連結導電体層１５Ｂの表面を覆っている。第２被覆用誘電体層１４Ｂは、第２連結導電体層１５Ｂが素体１０Ａの第２側面１０ｆ側において外部に対して露出することを防止するためのものである。
ここで、本実施の形態においては、幅方向Ｗに沿って見た場合に、第２連結導電体層１５Ｂが、長さ方向Ｌおよび厚み方向Ｔのいずれにおいても積層体１１Ａの端部に達することのないように形成されている。これにより、第２連結導電体層１５Ｂは、素体１０Ａの内部において完全に埋設されることになり、第２連結導電体層１５Ｂが第１外部電極２１および第２外部電極２２のいずれに対しても非接続となっている。
図２、図３（Ｂ）および図４（Ａ）に示すように、複数の第１内部電極層１３Ａの一部は、接続用第１内部電極層１３Ａ１として構成されている。接続用第１内部電極層１３Ａ１は、他の第１内部電極層１３Ａとは異なり、第１外部電極２１に接続する接続部１３ａを有している。当該接続部１３ａは、上述した静電容量部１７よりも素体１０Ａの第１端面１０ｃ側に向けて引き出されており、接続用第１内部電極層１３Ａ１のうちのコンデンサ要素を形成する部分と第１外部電極２１とを接続している。
一方、接続用第１内部電極層１３Ａ１を除く第１内部電極層１３Ａの各々は、いずれも静電容量部１７から当該第１端面１０ｃ側に向けては引き出されておらず、そのためこれら第１内部電極層１３Ａは、いずれも第１外部電極２１に対して非接続となっている。
また、接続用第１内部電極層１３Ａ１を含む第１内部電極層１３Ａの各々は、いずれも静電容量部１７から素体１０Ａの第２端面１０ｄ側に向けては引き出されておらず、そのためこれら第１内部電極層１３Ａは、いずれも第２外部電極２２に対して非接続となっている。
なお、本実施の形態においては、図示するように、複数の第１内部電極層１３Ａのうち、素体１０Ａの第１主面１０ａ側に最も近い位置にあるものおよび素体１０Ａの第２主面１０ｂ側に最も近い位置にあるもののみを接続用第１内部電極層１３Ａ１として構成している。
図２、図３（Ｂ）および図４（Ｃ）に示すように、複数の第２内部電極層１３Ｂの一部は、接続用第２内部電極層１３Ｂ１として構成されている。接続用第２内部電極層１３Ｂ１は、他の第２内部電極層１３Ｂとは異なり、第２外部電極２２に接続する接続部１３ｂを有している。当該接続部１３ｂは、上述した静電容量部１７よりも素体１０Ａの第２端面１０ｄ側に向けて引き出されており、接続用第２内部電極層１３Ｂ１のうちのコンデンサ要素を形成する部分と第２外部電極２２とを接続している。
一方、接続用第２内部電極層１３Ｂ１を除く第２内部電極層１３Ｂの各々は、いずれも静電容量部１７から当該第２端面１０ｄ側に向けては引き出されておらず、そのためこれら第２内部電極層１３Ｂは、いずれも第２外部電極２２に対して非接続となっている。
また、接続用第２内部電極層１３Ｂ１を含む第２内部電極層１３Ｂの各々は、いずれも静電容量部１７から素体１０Ａの第１端面１０ｃ側に向けては引き出されておらず、そのためこれら第２内部電極層１３Ｂは、いずれも第１外部電極２１に対して非接続となっている。
なお、本実施の形態においては、図示するように、複数の第２内部電極層１３Ｂのうち、素体１０Ａの第１主面１０ａ側に最も近い位置にあるものおよび素体１０Ａの第２主面１０ｂ側に最も近い位置にあるもののみを接続用第２内部電極層１３Ｂ１として構成している。
以上において説明した本実施の形態における積層セラミックコンデンサ１Ａにおいては、上述したように、素体１０Ａの第１側面１０ｅに沿って素体１０Ａの内部に形成された第１連結導電体層１５Ａによって複数の第１内部電極層１３Ａのすべてが連結されているとともに、複数の第１内部電極層１３Ａのうちの一部である接続用第１内部電極層１３Ａ１のみが素体１０Ａの第１端面１０ｃに引き出されて第１外部電極２１に接続されている。これにより、複数の第１内部電極層１３Ａのすべてが、第１外部電極２１に対して電気的に導通した状態とされている。
また、当該積層セラミックコンデンサ１Ａにおいては、上述したように、素体１０Ａの第２側面１０ｆに沿って素体１０Ａの内部に形成された第２連結導電体層１５Ｂによって複数の第２内部電極層１３Ｂのすべてが連結されているとともに、複数の第２内部電極層１３Ｂのうちの一部である接続用第２内部電極層１３Ｂ１のみが素体１０Ａの第２端面１０ｄに引き出されて第２外部電極２２に接続されている。これにより、複数の第２内部電極層１３Ｂのすべてが、第２外部電極２２に対して電気的に導通した状態とされている。
したがって、当該構成を採用することにより、すべての第１内部電極層およびすべての第２内部電極層をそれぞれ素体の第１端面および第２端面に直接的に引き出して第１外部電極および第２外部電極に接続した場合に比べ、静電容量部１７と第１外部電極２１とを結ぶ部分および静電容量部１７と第２外部電極２２とを結ぶ部分の各々における導電経路の断面積を減ずることが可能になる。そのため、当該部分における抵抗を増加させることが可能になり、積層セラミックコンデンサの高ＥＳＲ化を実現することができる。
一方で、本実施の形態における積層セラミックコンデンサ１Ａにおいては、上述したように、複数の第１内部電極層１３Ａのすべておよび複数の第２内部電極層１３Ｂのすべてをそれぞれ電気的に並列に接続するための第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂがいずれも素体１０Ａの内部に埋設された状態とされている。したがって、素体１０Ａの外部には、第１外部電極２１および第２外部電極２２が露出するのみとなり、これら第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂが露出することはない。
したがって、当該構成を採用することにより、実装時において第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂが配線基板に設けられた導電パターンやランドに対して半田接合材等を介して直接的に接続されることがないため、所望のＥＳＲを確実に得ることができる。さらには、従来の一般的な積層セラミックコンデンサを念頭にその回路設計がなされている配線基板に対してもそのまま本実施の形態における積層セラミックコンデンサを代替させることが可能になり、配線基板の設計変更等を必要とせずにスムーズにその代替が実現できる。加えて、当該構成を採用することにより、設計に際して第１外部電極２１と第２外部電極２２との間の沿面距離を確保するのみで足りるため、比較的容易に積層セラミックコンデンサ自体の小型化も可能になる。
よって、本実施の形態の積層セラミックコンデンサ１Ａの如くの構造を採用することにより、第１外部電極２１および第２外部電極２２に対してそれぞれ直接的に接続される接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１の数を適宜調節することにより、ＥＳＲを所望の大きさに設定することが可能になるとともに、高密度実装が実現できることになる。
なお、上述したように、本実施の形態における積層セラミックコンデンサ１Ａにあっては、複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂのうち、素体１０Ａの第１主面１０ａ側に最も近い位置にあるものおよび素体１０Ａの第２主面１０ｂ側に最も近い位置にあるもののみを接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１として構成している。そのため、本実施の形態における積層セラミックコンデンサ１Ａは、配線基板に対する実装時において、素体１０Ａの第１主面１０ａが配線基板に対向するように実装された場合、および、素体１０Ａの第２主面１０ｂが配線基板に対向するように実装された場合のいずれにおいても、同等の電気的特性が得られるものであり、実装自由度が高いものとなっている。
図５は、本実施の形態における積層セラミックコンデンサの積層体の積層構造を示す分解斜視図であり、図６は、本実施の形態における積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。次に、これら図５および図６を参照して、上述した積層体１１Ａの積層構造および素体１０Ａの組付構造について説明する。
図５に示すように、積層体１１Ａは、構成の異なる複数の素材シート３０Ａ，３０Ｂ１，３０Ｂ２，３０Ｃ１，３０Ｃ２からなる素材シート群を材料として製作されるものであり、より詳細には、これら構成の異なる複数の素材シート３０Ａ，３０Ｂ１，３０Ｂ２，３０Ｃ１，３０Ｃ２が所定の順番で所定数積層されて圧着されることによって製作される。
素材シート３０Ａは、その表面に導電パターンが形成されていないセラミック素地３１のみからなるものである。素材シート３０Ａは、積層セラミックコンデンサ１Ａの静電容量部１７よりも第１主面１０ａ側および第２主面１０ｂ側に位置することとなる積層用誘電体層１２を構成することになる。
素材シート３０Ｂ１，３０Ｂ２は、セラミック素地３１の表面に所定形状の導電パターン３２が形成されたものである。素材シート３０Ｂ１のうちの導電パターン３２は、積層体１１Ａの第１端面側外表面１１ｃおよび第１側面側外表面１１ｅのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ａの接続用第１内部電極層１３Ａ１を構成することになる。素材シート３０Ｂ２のうちの導電パターン３２は、積層体１１Ａの第２端面側外表面１１ｄおよび第２側面側外表面１１ｆのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ａの接続用第２内部電極層１３Ｂ１を構成することになる。また、素材シート３０Ｂ１，３０Ｂ２のうちのセラミック素地３１は、主として積層セラミックコンデンサ１Ａの静電容量部１７に含まれる積層用誘電体層１２を構成することになる。
素材シート３０Ｃ１，３０Ｃ２は、セラミック素地３１の表面に所定形状の導電パターン３２が形成されたものである。素材シート３０Ｃ１のうちの導電パターン３２は、積層体１１Ａの第１側面側外表面１１ｅのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ａの接続用第１内部電極層１３Ａ１を除く第１内部電極層１３Ａを構成することになる。素材シート３０Ｂ２のうちの導電パターン３２は、積層体１１Ａの第２側面側外表面１１ｆのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ａの接続用第２内部電極層１３Ｂ１を除く第２内部電極層１３Ｂを構成することになる。また、素材シート３０Ｃ１，３０Ｃ２のうちのセラミック素地３１は、主として積層セラミックコンデンサ１Ａの静電容量部１７に含まれる積層用誘電体層１２を構成することになる。
これら構成の異なる複数の素材シート３０Ａ，３０Ｂ１，３０Ｂ２，３０Ｃ１，３０Ｃ２が所定の順番で所定数積層されて圧着されることで製作された積層体１１Ａは、図６に示す如くの形状を有することになる。すなわち、積層体１１Ａの６つの外表面は、いずれもセラミック材料によって主として覆われることになり、そのうちの一部においてのみ各種の導電パターンが露出することになる。
具体的には、第１主面側外表面１１ａおよび第２主面側外表面１１ｂにおいては、導電パターンは露出せず、セラミック材料によってその全面が覆われることになる。
第１端面側外表面１１ｃにおいては、各種の導電パターンのうち、接続用第１内部電極層１３Ａ１の接続部１３ａの端部のみが露出して位置することになり、第１側面側外表面１１ｅにおいては、各種の導電パターンのうち、第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）の端部のみが露出して位置することになる。各種の導電パターンの上記端部は、厚み方向Ｔにおいて重なるように揃って位置しており、これにより後述する工程において当該端部を第１連結導電体層１５Ａに接続することが可能になる。
また、図６においては表われないが、第２端面側外表面１１ｄにおいては、各種の導電パターンのうち、接続用第２内部電極層１３Ｂ１の接続部１３ｂの端部のみが露出して位置することになり、第２側面側外表面１１ｆにおいては、各種の導電パターンのうち、第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）の端部のみが露出して位置することになる。各種の導電パターンの上記端部は、厚み方向Ｔにおいて重なるように揃って位置しており、これにより後述する工程において当該端部を第２連結導電体層１５Ｂに接続することが可能になる。
一方、図６に示すように、素体１０Ａは、当該積層体１１Ａと、素材シート３０Ｒ１，３０Ｌ１とを材料として製作されるものであり、より詳細には、素体１０Ａの第１側面側外表面１１ｅに素材シート３０Ｒ１が貼り付けられるとともに、素体１０Ａの第２側面側外表面１１ｆに素材シート３０Ｌ１が貼り付けられ、その後これら貼り付けられた素材シート３０Ｒ１，３０Ｌ１が積層体１１Ａに対して圧着されることによって製作される。
素材シート３０Ｒ１，３０Ｌ１は、セラミック素地３１の表面に所定形状の導電パターン３２が形成されたものである。素材シート３０Ｒ１のうちの導電パターン３２は、平面視した場合にセラミック素地３１のいずれの縁部にも達しないように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ａの第１連結導電体層１５Ａを構成することになる。また、素材シート３０Ｒ１のうちのセラミック素地３１は、積層セラミックコンデンサ１Ａの第１被覆用誘電体層１４Ａを構成することになる。素材シート３０Ｌ１のうちの導電パターン３２は、平面視した場合にセラミック素地３１のいずれの縁部にも達しないように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ａの第２連結導電体層１５Ｂを構成することになる。また、素材シート３０Ｌ１のうちのセラミック素地３１は、積層セラミックコンデンサ１Ａの第２被覆用誘電体層１４Ｂを構成することになる。
図７は、本実施の形態における積層セラミックコンデンサの製造フローを概略的に示す図である。次に、これら図７を参照して、本実施の形態における積層セラミックコンデンサの製造フローについて詳説する。
図７に示すように、本実施の形態における積層セラミックコンデンサ１Ａを製造するに際しては、まず、セラミックスラリーが調製される（工程Ｓ１）。具体的には、セラミックス粉末、バインダおよび溶剤等が所定の配合比率で混合され、これによりセラミックスラリーが形成される。
次に、セラミックグリーンシートが形成される（工程Ｓ２）。具体的には、セラミックスラリーがキャリアフィルム上においてダイコータ、グラビアコータ、マイクログラビアコータ等を用いてシート状に成形されることにより、セラミックグリーンシートが製作される。
次に、原料シートが形成される（工程Ｓ３）。具体的には、セラミックグリーンシートに導電性ペーストが所定のパターンを有するようにインクジェット法、スクリーン印刷法、グラビア印刷法等を用いて塗布されることにより、セラミックグリーンシート上に所定の導電パターンが設けられた原料シートが形成される。
ここで、製作される原料シートは、図５において示した素材シート３０Ｂ１，３０Ｂ２，３０Ｃ１，３０Ｃ２の各々について、その各々の素材シートを単位ユニットとして同形状の素材シートが平面的にマトリックス状に並ぶように複数敷き詰められたレイアウトを有する積層用原料シートと、図６において示した素材シート３０Ｒ１，３０Ｌ１の各々について、その各々の素材シートを単位ユニットとして同形状の素材シートが平面的にマトリックス状に並ぶように複数敷き詰められたレイアウトを有する被覆用原料シートとが含まれる。
なお、素材シート３０Ｂ１と素材シート３０Ｂ２は同形状であるため、これらを含む積層用原料シートとしては、同一の導電パターンを有するものが使用できる。また、素材シート３０Ｃ１と素材シート３０Ｃ２も同形状であるため、これらを含む積層用原料シートとしては、同一の導電パターンを有するものが使用できる。さらに、素材シート３０Ｒ１と素材シート３０Ｌ１も同形状であるため、これらを含む被覆用原料シートとしては、同一の導電パターンを有するものが使用できる。
なお、積層用原料シートとしては、上述した導電パターンを有するものの他にも、上記工程Ｓ３を経ることなく製作されたセラミックグリーンシートのみからなるもの（すなわち、素材シート３０Ａとなるもの）も準備される。
次に、積層用原料シートが積層される（工程Ｓ４）。具体的には、積層後の積層用原料シート群の内部において複数の導電パターンが所定の態様にて配置されることとなるように、上述した複数の積層用原料シートが所定のルールに従って積層される。
次に、積層用原料シート群が圧着されることでマザーブロックが製作される（工程Ｓ５）。具体的には、たとえば静水圧プレス法等を用いて積層用原料シート群がその積層方向に沿って加圧されることで圧着され、これによりマザーブロックが製作される。
次に、マザーブロックが分断されて積層体１１Ａが製作される（工程Ｓ６）。具体的には、押し切りやダイシングが実施されることによってマザーブロックが予め定められたカットラインに沿って行列状に分断され、これにより上述した積層体１１Ａの切り出しが行なわれる。
当該マザーブロックが分断されて積層体１１Ａが製作される工程においては、積層体１１Ａの第１側面側外表面１１ｅにおいて複数の第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）が露出した状態となるとともに、積層体１１Ａの第２側面側外表面１１ｆにおいて複数の第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）が露出した状態となるように切断が行なわれ、さらに、積層体１１Ａの第１端面側外表面１１ｃにおいて接続用第１内部電極層１３Ａ１が露出した状態となるとともに、積層体１１Ａの第２端面側外表面１１ｄにおいて接続用第２内部電極層１３Ｂ１が露出した状態となるように切断が行なわれる（図６参照）。
このとき、接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１が露出した状態となるように切断が行われることにより、これら接続用第１内部電極層１３Ａ１の各々の端部および接続用第２内部電極層１３Ｂ１の各々の端部は、それぞれ厚み方向Ｔにおいて重なるように揃って位置することになる。これにより、後述する工程において、当該端部の各々をそれぞれ第１外部電極２１および第２外部電極２２に接続することが可能になる。
次に、被覆用原料シートが積層体１１Ａに貼り付けられる（工程Ｓ７）。具体的には、積層体１１Ａの第１側面側外表面１１ｅおよび第２側面側外表面１１ｆのそれぞれに被覆用原料シートとしての素材シート３０Ｒ１，３０Ｌ１が位置決めして貼り付けられる。その際、素材シート３０Ｒ１，３０Ｌ１に設けられた導電パターンである第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂがそれぞれ素体１０Ａ側を向くように素材シート３０Ｒ１，３０Ｌ１が貼り付けられる（図６参照）。
当該貼り付けに際しては、弾性体上に積層体１１Ａの上記外表面よりも大きい形状を有する被覆用原料シートが載置され、当該弾性体上に載置された被覆用原料シートに向けて積層体１１Ａが押し付けることでこれが打ち抜かれることにより、積層体１１Ａに素材シート３０Ｒ１，３０Ｌ１が貼り付けられる。
次に、素材シート３０Ｒ１，３０Ｌ１が積層体１１Ａに圧着されることで素体１０Ａが製作される（工程Ｓ８）。具体的には、素材シート３０Ｒ１，３０Ｌ１が貼り付けられた後の積層体１１Ａが所定の温度に加熱された状態とされ、当該状態において弾性体等を用いて素材シート３０Ｒ１，３０Ｌ１の露出面が互いに積層体１１Ａ側に向けて押圧されることにより、熱圧着処理が施される。これにより、素材シート３０Ｒ１，３０Ｌ１の積層体１１Ａに対する密着性が向上することになり、素体１０Ａが製作される。
次に、素体１０Ａのバレル研磨が行なわれる（工程Ｓ９）。具体的には、素体１０Ａが、バレルと呼ばれる小箱内にセラミック材料よりも硬度の高いメディアボールとともに封入され、当該バレルを回転させることにより、素体１０Ａの研磨が行なわれる。これにより、素体１０Ａの外表面（特にコーナー部や稜部）に曲面状の丸みがもたされることになる。
次に、素体１０Ａの焼成が行なわれる（工程Ｓ１０）。具体的には、素体１０Ａが所定の温度に加熱され、これにより素体１０Ａに含まれるセラミック材料および導電材料の焼結処理が行なわれる。
次に、第１外部電極２１および第２外部電極２２が形成される（工程Ｓ１１）。具体的には、素体１０Ａの第１端面１０ｃを含む部分の端部および第２端面１０ｄを含む部分の端部に導電性ペーストが塗布されることで金属膜が形成され、形成された金属膜の焼結処理が実施された後に当該金属膜にＮｉめっき、Ｓｎめっきが順に施されることにより、素体１０Ａの外表面上に第１外部電極２１および第２外部電極２２が形成される。
上述した一連の工程を経ることにより、図１ないし図４に示した構造を有する積層セラミックコンデンサ１Ａの製造が完了する。
以上において説明した積層セラミックコンデンサの製造フローを採用することにより、上述した如くの構造を有する積層セラミックコンデンサ１Ａを製造することが可能になり、ＥＳＲを所望の大きさに設定することが可能でかつ高密度実装に適した積層セラミックコンデンサを比較的容易に製造することができる。
図８は、本発明の実施の形態１における積層セラミックコンデンサの静電容量部を含む模式断面図である。次に、この図８を参照して、本実施の形態における積層セラミックコンデンサ１Ａにおいて、特に好適となる構成について説明する。
図８に示すように、本実施の形態における積層セラミックコンデンサ１Ａにあっては、第１連結導電体層１５Ａの幅方向Ｗにおける厚みｗ１が、複数の第１内部電極層１３Ａの各々の厚み方向Ｔにおける厚みＴ１ａよりも大きく構成されているとともに、第２連結導電体層１５Ｂの幅方向Ｗにおける厚みｗ２が、複数の第２内部電極層１３Ｂの各々の厚み方向Ｔにおける厚みＴ２ａよりも大きく構成されていることが好ましい。
このように構成することにより、第１連結導電体層１５Ａと複数の第１内部電極層１３Ａとの接続部および第２連結導電体層１５Ｂと複数の第２内部電極層１３Ｂとの接続部において、それぞれの間を拡散する導電材料が増加することになり、より確実にこれらを接続することができるとともに、接合後において高い結合力を得ることができる。
また、本実施の形態における積層セラミックコンデンサ１Ａにあっては、第１連結導電体層１５Ａの厚み方向Ｔにおける長さｔ１が、複数の第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）のうちの厚み方向Ｔにおける両端に位置する第１内部電極層の外端部同士の間の距離Ｔ１ｂよりも大きく構成されているとともに、第２連結導電体層１５Ｂの厚み方向Ｔにおける長さｔ２が、複数の第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）のうちの厚み方向Ｔにおける両端に位置する第２内部電極層の外端部同士の間の距離Ｔ２ｂよりも大きく構成されていることが好ましい。
このように構成することにより、第１内部電極層１３Ａに対する第１連結導電体層１５Ａの形成位置に相対的なずれが発生した場合や、第２内部電極層１３Ｂに対する第２連結導電体層１５Ｂの形成位置に相対的なずれが発生した場合にも、より確実にこれらを接続することができ、安定した電気的特性を得ることが可能になる。
（第１変形例）
図９は、本発明の実施の形態１に基づいた第１変形例に係る積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。以下、この図９を参照して、第１変形例に係る積層セラミックコンデンサ１Ｂについて説明する。
図９に示すように、第１変形例に係る積層セラミックコンデンサ１Ｂは、上述した実施の形態１において示した構造と同様の構造の積層体１１Ａを備えており、上述した実施の形態１において示した素材シート３０Ｒ１，３０Ｌ１と異なる構成の素材シート３０Ｒ２，３０Ｌ２を用いて素体１０Ｂが製作される点において、上述した実施の形態１の場合と相違している。
具体的には、素材シート３０Ｒ２，３０Ｌ２は、上述した素材シート３０Ｒ１，３０Ｌ１と同様に、それぞれ第１被覆用誘電体層１４Ａおよび第２被覆用誘電体層１４Ｂとなるセラミック素地３１と、それぞれ第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂとなる導電パターン３２を有するものである一方、このうちの第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂとなる導電パターン３２の長さ方向Ｌに沿った大きさがそれぞれ小さく構成されている点において、上述した素材シート３０Ｒ１，３０Ｌ１と相違している。
このように構成した場合には、上述した実施の形態１の場合と異なり、複数の第１内部電極層１３Ａの第１側面１０ｅ側に位置する端部の長さ方向Ｌに沿った全域において第１連結導電体層１５Ａが接続せず、当該長さ方向Ｌに沿った一部においてのみ接続することになるとともに、複数の第２内部電極層１３Ｂの第２側面１０ｆ側に位置する端部の長さ方向Ｌに沿った全域において第２連結導電体層１５Ｂが接続せず、当該長さ方向Ｌに沿った一部においてのみ接続することになる。
上記構成の積層セラミックコンデンサ１Ｂとした場合にも、当該素体１０Ｂの内部における各種導電体層の電気的な接続態様は、上述した実施の形態１のそれと同様になる。そのため、このように構成した場合にも、上述した実施の形態１において説明した効果と同様の効果が得られることになる。加えて、第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂとなる導電パターン３２の長さ方向Ｌにおける大きさを調節することにより、積層セラミックコンデンサのＥＳＲを所望の大きさに設定することができる。このように、第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂの形状や大きさは特に限定されるものではなく、適宜その変更が可能である。
（第２変形例）
図１０は、本発明の実施の形態１に基づいた第２変形例に係る積層セラミックコンデンサの模式断面図である。以下、この図１０を参照して、第２変形例に係る積層セラミックコンデンサ１Ｃについて説明する。
図１０に示すように、第２変形例に係る積層セラミックコンデンサ１Ｃは、上述した実施の形態１において示した構造とは異なる構造の素体１０Ｃ（積層体１１Ｃ）を備えている一方、他の構成については、上述した実施の形態１のそれと同様である。
具体的には、素体１０Ｃは、厚み方向Ｔにおいて交互に対向配置された複数の第１内部電極層１３Ａおよび第２内部電極層１３Ｂを有しており、このうちの厚み方向Ｔにおける中央部近傍に位置するものが、選択的に接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１として構成されている。
このように構成した場合にも、上述した実施の形態１において説明した効果と同様の効果が得られることになり、特に、配線基板に対する実装時において、素体１０Ｃの第１主面１０ａが配線基板に対向するように実装された場合、および、素体１０Ｃの第２主面１０ｂが配線基板に対向するように実装された場合のいずれにおいても、同等の電気的特性を得ることができ、実装自由度が高いものとすることができる。このように、接続用内部電極層の選択に当たり、厚み方向Ｔにおける中央位置を境に略線対称に構成する限りにおいては上記の効果を得ることができるため、いずれの内部電極層を接続用内部電極層として選択するかは、適宜その変更が可能である。
なお、接続用内部電極層を上記のように略線対象に選択しなかった場合においても、その電気的な特性は素体の第１主面および第２主面のいずれを配線基板側に向けて実装した場合であっても大きく相違するものとはならないため、当該電気的特性の差異が許容できる場合には、そのように選択することも当然に可能である。
（第３変形例）
図１１は、本発明の実施の形態１に基づいた第３変形例に係る積層セラミックコンデンサの積層体の積層構造を示す分解斜視図であり、図１２は、当該第３変形例に係る積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。以下、これら図１１および図１２を参照して、第３変形例に係る積層セラミックコンデンサ１Ｄについて説明する。
図１１および図１２に示すように、第３変形例に係る積層セラミックコンデンサ１Ｄは、上述した実施の形態１において示した構成とは異なる構成の接続部１３ａ，１３ｂを有する積層体１１Ｄ（素体１０Ｄ）を備えている一方、他の構成については、上述した実施の形態１のそれと同様である。
具体的には、図１１に示すように、積層体１１Ｄは、上述した実施の形態１において示した素材シート３０Ｂ１，３０Ｂ２に代えて、素材シート３０Ｄ１，３０Ｄ２を備えてなるものである。当該素材シート３０Ｄ１，３０Ｄ２は、セラミック素地３１の表面に設けられた接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１となる導電パターン３２のうち、接続部１３ａ，１３ｂとなる部分の幅方向Ｗに沿った大きさが小さく構成されたものである。
このような素材シート３０Ａ，３０Ｄ１，３０Ｄ２，３０Ｃ１，３０Ｃ２を用いて製作された積層体１１Ｄは、図１２に示す如くの形状を有することになる。すなわち、積層体１１Ｅの６つの外表面は、いずれもセラミック材料によって主として覆われることになり、そのうちの一部においてのみ各種の導電パターンが露出することになる。
具体的には、第１端面側外表面１１ｃにおいては、各種の導電パターンのうち、接続用第１内部電極層１３Ａ１の接続部１３ａの端部のみが露出して位置することになり、第１側面側外表面１１ｅにおいては、各種の導電パターンのうち、第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）の端部のみが露出して位置することになる。また、図１２においては表われないが、第２端面側外表面１１ｄにおいては、各種の導電パターンのうち、接続用第２内部電極層１３Ｂ１の接続部１３ｂの端部のみが露出して位置することになり、第２側面側外表面１１ｆにおいては、各種の導電パターンのうち、第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）の端部のみが露出して位置することになる。
したがって、接続用第１内部電極層１３Ａ１のうちの静電容量部１７から第１端面１０ｃ側に向けて引き出されている部分である接続部１３ａの幅方向Ｗにおける大きさ、および、接続用第２内部電極層１３Ｂ１のうちの静電容量部１７から第２端面１０ｄ側に向けて引き出されている部分である接続部１３ｂの幅方向Ｗにおける大きさが、上述した実施の形態１の場合と比較していずれも小さくなることになる。
このように構成した場合にも、上述した実施の形態１において説明した同様の効果が得られることになる。さらには、このように構成した場合には、第１外部電極２１および第２外部電極２２に対してそれぞれ直接的に接続される接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１の数を適宜調節することのみならず、第１外部電極２１および第２外部電極２２に接続される部分である接続部１３ａ，１３ｂの大きさを適宜調節することにより、さらに高い自由度でＥＳＲを所望の大きさに設定することが可能になる。
（第４変形例）
図１３（Ａ）ないし図１３（Ｃ）は、本発明の実施の形態１に基づいた第４変形例に係る積層セラミックコンデンサの模式断面図である。また、図１４は、当該第４変形例に係る積層セラミックコンデンサの積層体の積層構造を示す分解斜視図であり、図１５は、当該第４変形例に係る積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。以下、これら図１３ないし図１５を参照して、第４変形例に係る積層セラミックコンデンサ１Ｄについて説明する。
図１３（Ａ）ないし図１３（Ｃ）に示すように、第４変形例に係る積層セラミックコンデンサ１Ｅは、素体１０Ｅの内部であってかつ積層体１１Ｅの内部に複数の第１補助導電体層１６Ａおよび複数の第２補助導電体層１６Ｂを備えている点において、上述した実施の形態１の場合と構造が相違している。
具体的には、複数の第１補助導電体層１６Ａの各々は、複数の第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）の各々と同一平面上に位置しており、積層体１１Ｅの内部の位置であってかつ複数の第２内部電極層１３Ｂの各々よりも素体１０Ｅの第１側面１０ｅ側に当該第２内部電極層１３Ｂの各々から離間して位置している。複数の第１補助導電体層１６Ａの各々の第１側面１０ｅ側の端部は、積層体１１Ｅの第１側面側外表面１１ｅに達しており、これにより第１連結導電体層１５Ａに接続されている。したがって、複数の第１補助導電体層１６Ａは、第１連結導電体層１５Ａの複数の第１内部電極層１３Ａが接続された側において当該第１連結導電体層１５Ａに接続している。
一方、複数の第２補助導電体層１６Ｂの各々は、複数の第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）の各々と同一平面上に位置しており、積層体１１Ｅの内部の位置であってかつ複数の第１内部電極層１３Ａの各々よりも素体１０Ｅの第２側面１０ｆ側に当該第１内部電極層１３Ａの各々から離間して位置している。複数の第２補助導電体層１６Ｂの各々の第２側面１０ｆ側の端部は、積層体１１Ｅの第２側面側外表面１１ｆに達しており、これにより第２連結導電体層１５Ｂに接続されている。したがって、複数の第２補助導電体層１６Ｂは、第２連結導電体層１５Ｂの複数の第２内部電極層１３Ｂが接続された側において当該第２連結導電体層１５Ｂに接続している。
上記構成の積層セラミックコンデンサ１Ｅは、図１４に示す積層体１１Ｅの積層構造および図１５に示す素体１０Ｅの組付構造によって実現できる。
図１４に示すように、積層体１１Ｅは、構成の異なる複数の素材シート３０Ａ，３０Ｅ１，３０Ｅ２，３０Ｆ１，３０Ｆ２からなる素材シート群を材料として製作されるものであり、より詳細には、これら構成の異なる複数の素材シート３０Ａ，３０Ｅ１，３０Ｅ２，３０Ｆ１，３０Ｆ２が所定の順番で所定数積層されて圧着されることによって製作される。
素材シート３０Ｅ１，３０Ｅ２は、セラミック素地３１の表面に所定形状の導電パターン３２が形成されたものである。素材シート３０Ｅ１に設けられた一対の導電パターン３２のうちの一方は、積層体１１Ｅの第１端面側外表面１１ｃおよび第１側面側外表面１１ｅのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｅの接続用第１内部電極層１３Ａ１を構成することになる。素材シート３０Ｅ１に設けられた一対の導電パターン３２のうちの他方は、積層体１１Ｅの第２端面側外表面１１ｄおよび第２側面側外表面１１ｆのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｅの第２補助導電体層１６Ｂを構成することになる。素材シート３０Ｅ２に設けられた一対の導電パターン３２のうちの一方は、積層体１１Ｅの第２端面側外表面１１ｄおよび第２側面側外表面１１ｆのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｅの接続用第２内部電極層１３Ｂ１を構成することになる。素材シート３０Ｅ２に設けられた一対の導電パターン３２のうちの他方は、積層体１１Ｅの第１端面側外表面１１ｃおよび第１側面側外表面１１ｅのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｅの第１補助導電体層１６Ａを構成することになる。
素材シート３０Ｆ１，３０Ｆ２は、セラミック素地３１の表面に所定形状の導電パターン３２が形成されたものである。素材シート３０Ｆ１に設けられた一対の導電パターン３２のうちの一方は、積層体１１Ｅの第１側面側外表面１１ｅのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｅの接続用第１内部電極層１３Ａ１を除く第１内部電極層１３Ａを構成することになる。素材シート３０Ｆ１に設けられた一対の導電パターン３２のうちの他方は、積層体１１Ｅの第２側面側外表面１１ｆのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｅの第２補助導電体層１６Ｂを構成することになる。素材シート３０Ｆ２に設けられた一対の導電パターン３２のうちの一方は、積層体１１Ｅの第２側面側外表面１１ｆのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｅの接続用第２内部電極層１３Ｂ１を除く第２内部電極層１３Ｂを構成することになる。素材シート３０Ｆ２に設けられた一対の導電パターン３２のうちの他方は、積層体１１Ｅの第１側面側外表面１１ｅのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｅの第１補助導電体層１６Ａを構成することになる。
これら構成の異なる複数の素材シート３０Ａ，３０Ｅ１，３０Ｅ２，３０Ｆ１，３０Ｆ２が所定の順番で所定数積層されて圧着されることで製作された積層体１１Ｅは、図１５に示す如くの形状を有することになる。すなわち、積層体１１Ｅの６つの外表面は、いずれもセラミック材料によって主として覆われることになり、そのうちの一部においてのみ各種の導電パターンが露出することになる。
具体的には、第１端面側外表面１１ｃにおいては、各種の導電パターンのうち、接続用第１内部電極層１３Ａ１の接続部１３ａの端部が主として露出して位置することになり、第１側面側外表面１１ｅにおいては、各種の導電パターンのうち、第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）の端部および第１補助導電体層１６Ａの端部のみが露出して位置することになる。また、図１５においては表われないが、第２端面側外表面１１ｄにおいては、各種の導電パターンのうち、接続用第２内部電極層１３Ｂ１の接続部１３ｂの端部が主として露出して位置することになり、第２側面側外表面１１ｆにおいては、各種の導電パターンのうち、第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）の端部および第２補助導電体層１６Ｂの端部のみが露出して位置することになる。
このように構成した場合にも、上述した実施の形態１において説明した効果と同様の効果が得られることになる。
さらには、このように構成した場合には、第１連結導電体層１５Ａと複数の第２内部電極層１３Ｂ（接続用第２内部電極層１３Ｂ１を含む）の各々との間の部分において、第１補助導電体層１６Ａが位置することになるとともに、第２連結導電体層１５Ｂと複数の第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）の各々との間の部分において、第２補助導電体層１６Ｂが位置することになる。したがって、積層時において、各素材シート３０Ｅ１，３０Ｅ２，３０Ｆ１，３０Ｆ２の縁部近傍の全周にわたって積層方向に沿って密に導電パターン３２が位置することになり、当該素材シートの縁部近傍における厚みの総和の均衡が図られる。
このように、積層時において各素材シート３０Ｅ１，３０Ｅ２，３０Ｆ１，３０Ｆ２の縁部近傍における厚みの総和の均衡が図られることにより、圧着に際して素体１０Ｅの表面や内部に段差が生じ難くなるため、当該段差に起因する誘電体層および導電体層の剥がれや構造欠陥の発生等が未然に防止できることになる。
加えて、上記構成を採用した場合には、複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂに加えて、複数の第１補助導電体層１６Ａおよび複数の第２補助導電体層１６Ｂが、それぞれ第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂに接続されることになるため、素体１０Ｅの内部における各層の結合力が高まることになり、素体１０Ｅの機械的強度が向上し、剥がれやクラック等の発生が抑制できる効果も得られる。
（実施の形態２）
図１６は、本発明の実施の形態２における積層セラミックコンデンサの平面図である。図１７（Ａ）ないし図１７（Ｃ）は、それぞれ図１６中に示すＸＶＩＩＡ−ＸＶＩＩＡ、ＸＶＩＩＢ−ＸＶＩＩＢおよびＸＶＩＩＣ−ＸＶＩＩＣ線に沿った模式断面図であり、図１８（Ａ）ないし図１８（Ｃ）は、それぞれ図１６中に示すＸＶＩＩＩＡ−ＸＶＩＩＩＡ、ＸＶＩＩＩＢ−ＸＶＩＩＩＢおよびＸＶＩＩＩＣ−ＸＶＩＩＩＣ線に沿った模式断面図である。また、図１９は、図１６に示す積層セラミックコンデンサの積層体の積層構造を示す分解斜視図であり、図２０は、図１６に示す積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。以下、これら図１６ないし図２０を参照して、本実施の形態における積層セラミックコンデンサ１Ｆについて説明する。
図１６ないし図１８に示すように、本実施の形態における積層セラミックコンデンサ１Ｆは、第１外部電極２１に電気的に導通される第１内部電極層１３Ａ、接続用第１内部電極層１３Ａ１および第１連結導電体層１５Ａの構造ならびにそれらの周辺構造において、上述した実施の形態１におけるそれらと同様の構成を有しており、第２外部電極２２に電気的に導通される各種の導電体層およびそれらの周辺構造において、上述した実施の形態１におけるそれらと異なる構成を有している。
具体的には、本実施の形態における積層セラミックコンデンサ１Ｆにあっては、複数の第２内部電極層のすべてが接続用第２内部電極層１３Ｂ１として構成されており、これら複数の接続用第２内部電極層１３Ｂ１の各々が第２外部電極２２に接続する接続部１３ｂを有している。当該接続部１３ｂは、静電容量部１７よりも素体１０Ａの第２端面１０ｄ側に向けて引き出されており、接続用第２内部電極層１３Ｂ１のうちのコンデンサ要素を形成する部分と第２外部電極２２とを接続している。
一方、本実施の形態における積層セラミックコンデンサ１Ｆにあっては、第２連結導電体層１５Ｂが素体１０Ｆの内部のいずれの位置にも設けられておらず、積層体１１Ｆの第２側面側外表面１１ｆは、第２被覆用誘電体層１４Ｂのみによって覆われている。
上記構成の積層セラミックコンデンサ１Ｆは、図１９に示す積層体１１Ｆの積層構造および図２０に示す素体１０Ｆの組付構造によって実現できる。
図１９に示すように、積層体１１Ｆは、上述した実施の形態１において示した素材シート３０Ｃ２に代えて、素材シート３０Ｂ２を備えてなるものである。ここで、素材シート３０Ｂ２は、セラミック素地３１の表面に所定形状の導電パターン３２が形成されたものであり、当該導電パターン３２は、積層体１１Ａの第２端面側外表面１１ｄおよび第２側面側外表面１１ｆのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ａの接続用第２内部電極層１３Ｂ１を構成することになる。
このような素材シート３０Ａ，３０Ｂ１，３０Ｂ２，３０Ｃ１を用いて製作された積層体１１Ｆは、図２０に示す如くの形状を有することになる。すなわち、積層体１１Ｆの６つの外表面は、いずれもセラミック材料によって主として覆われることになり、そのうちの一部においてのみ各種の導電パターンが露出することになる。
具体的には、第２端面側外表面１１ｄにおいては、各種の導電パターンのうち、接続用第２内部電極層１３Ｂ１の接続部１３ｂの端部のみが露出して位置することになり、第２側面側外表面１１ｆにおいては、各種の導電パターンのうち、接続用第２内部電極層１３Ｂ１の端部のみが露出して位置することになる。なお、図２０においては表われないが、第１端面側外表面１１ｃにおいては、各種の導電パターンのうち、接続用第１内部電極層１３Ａ１の接続部１３ａの端部のみが露出して位置することになり、第１側面側外表面１１ｅにおいては、各種の導電パターンのうち、第１内部電極層１３Ａ（接続用第１内部電極層１３Ａ１を含む）の端部のみが露出して位置することになる。
一方、図２０に示すように、素体１０Ｆは、当該積層体１１Ｆと、上述した実施の形態１において示した素材シート３０Ｒ１と、上述した実施の形態１において示した素材シート３０Ｌ１とは異なる構成の素材シート３０Ｌ３とを材料として製作される。
素材シート３０Ｌ３は、その表面に導電パターンが形成されていないセラミック素地３１のみからなるものである。当該素材シート３０Ｌ３は、積層セラミックコンデンサ１Ｆの第２被覆用誘電体層１４Ｂを構成することになる。
このように構成した場合にも、上述した実施の形態１において説明した効果と同様の効果が得られることになる。すなわち、当該構成を採用することにより、すべての第１内部電極層およびすべての第２内部電極層をそれぞれ素体の第１端面および第２端面に直接的に引き出して第１外部電極および第２外部電極に接続した場合に比べ、静電容量部１７と第１外部電極２１とを結ぶ部分における導電経路の断面積を減ずることが可能になる。そのため、当該部分における抵抗を増加させることが可能になり、積層セラミックコンデンサの高ＥＳＲ化を実現することができる。
したがって、本実施の形態の積層セラミックコンデンサ１Ｆの如くの構造を採用することにより、第１外部電極２１に対して直接的に接続される接続用第１内部電極層１３Ａ１の数を適宜調節することにより、ＥＳＲを所望の大きさに設定することが可能になるとともに、高密度実装が実現できることになる。
（実施の形態３）
図２１は、本発明の実施の形態３における積層セラミックコンデンサの平面図である。図２２（Ａ）ないし図２２（Ｃ）は、それぞれ図２１中に示すＸＸＩＩＡ−ＸＸＩＩＡ、ＸＸＩＩＢ−ＸＸＩＩＢおよびＸＸＩＩＣ−ＸＸＩＩＣ線に沿った模式断面図であり、図２３（Ａ）ないし図２３（Ｃ）は、それぞれ図１６中に示すＸＸＩＩＩＡ−ＸＸＩＩＩＡ、ＸＸＩＩＩＢ−ＸＸＩＩＩＢおよびＸＸＩＩＩＣ−ＸＸＩＩＩＣ線に沿った模式断面図である。また、図２４は、図２１に示す積層セラミックコンデンサの積層体の積層構造を示す分解斜視図であり、図２５は、図２１に示す積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。以下、これら図２１ないし図２５を参照して、本実施の形態における積層セラミックコンデンサ１Ｇについて説明する。
図２１ないし図２３に示すように、本実施の形態における積層セラミックコンデンサ１Ｇは、上述した実施の形態１における積層セラミックコンデンサ１Ａと比較した場合に、接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１を備えておらず、代わりに第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂにそれぞれ第１外部電極２１および第２外部電極２２に接続される部位である接続部１５ａ，１５ｂが設けられている点において構成が相違している。
具体的には、本実施の形態における積層セラミックコンデンサ１Ｇにあっては、複数の第１内部電極層１３Ａおよび複数の第２内部電極層１３Ｂの各々が、いずれも静電容量部１７から第１端面１０ｃ側に向けて引き出されておらず、また、いずれも静電容量部１７から第２端面１０ｄ側に向けて引き出されておらず、そのためこれら第１内部電極層１３Ａおよび第２内部電極層１３Ｂは、いずれも第１外部電極２１および第２外部電極２２に対して非接続とされている。
一方、第１連結導電体層１５Ａは、平面視矩形状の形状を有しており、積層体１１Ｇの第１側面側外表面１１ｅ上に設けられている。当該第１連結導電体層１５Ａは、その素体１０Ｇの第１端面１０ｃ側に位置する端部が当該第１端面１０ｃに達するように延設されており、当該延設された部分によって接続部１５ａが構成されている。これにより、第１連結導電体層１５Ａは、接続部１５ａを介して第１外部電極２１に対して接続されている。
また、第２連結導電体層１５Ｂは、平面視矩形状の形状を有しており、積層体１１Ｇの第２側面側外表面１１ｆ上に設けられている。当該第２連結導電体層１５Ｂは、その素体１０Ｇの第２端面１０ｄ側に位置する端部が当該第２端面１０ｄに達するように延設されており、当該延設された部分によって接続部１５ｂが構成されている。これにより、第２連結導電体層１５Ｂは、接続部１５ｂを介して第２外部電極２２に対して接続されている。
上記構成の積層セラミックコンデンサ１Ｇは、図２４に示す積層体１１Ｇの積層構造および図２５に示す素体１０Ｇの組付構造によって実現できる。
図２４に示すように、積層体１１Ｇは、上述した実施の形態１において示した素材シート３０Ａ，３０Ｂ１，３０Ｂ２，３０Ｃ１，３０Ｃ２のうち、導電パターンが形成されてなる素材シートのすべてを素材シート３０Ｃ１，３０Ｃ２に代えて構成されるものである。ここで、素材シート３０Ｃ１は、セラミック素地３１の表面に所定形状の導電パターン３２が形成されたものであり、その導電パターン３２は、積層体１１Ｇの第１側面側外表面１１ｅのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第１内部電極層１３Ａを構成するものである。また、素材シート３０Ｃ２は、セラミック素地３１の表面に所定形状の導電パターン３２が形成されたものであり、その導電パターン３２は、積層体１１Ｇの第２側面側外表面１１ｆのみに達するように形成された平面視矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第２内部電極層１３Ｂを構成するものである。
このような素材シート３０Ａ，３０Ｂ１，３０Ｂ２を用いて製作された積層体１１Ｆは、図２０に示す如くの形状を有することになる。すなわち、積層体１１Ｆの６つの外表面は、いずれもセラミック材料によって主として覆われることになり、そのうちの一部においてのみ各種の導電パターンが露出することになる。
具体的には、第１主面側外表面１１ａおよび第２主面側外表面１１ｂのみならず、第１端面側外表面１１ｃおよび第２端面側外表面１１ｄにおいても、導電パターンは露出せず、セラミック材料によってその全面が覆われることになる。一方、第１側面側外表面１１ｅにおいては、各種の導電パターンのうち、第１内部電極層１３Ａの端部のみが露出して位置することになり、図２５においては表われないが、第２側面側外表面１１ｆにおいては、各種の導電パターンのうち、第２内部電極層１３Ｂの端部のみが露出して位置することになる。
一方、図２５に示すように、素体１０Ｇは、当該積層体１１Ｇと、上述した実施の形態１において示した素材シート３０Ｒ１，３０Ｌ１とは異なる構成の素材シート３０Ｒ４，３０Ｌ４とを材料として製作される。
素材シート３０Ｒ４，３０Ｌ４は、セラミック素地３１の表面に所定形状の導電パターン３２が形成されたものである。素材シート３０Ｒ４の導電パターン３２は、平面視した場合にセラミック素地３１のうちの第１端面１０ｃ側に配置される縁部にのみ達するように形成された矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第１連結導電体層１５Ａを構成することになる。素材シート３０Ｌ４の導電パターン３２は、平面視した場合にセラミック素地３１のうちの第２端面１０ｄ側に配置される縁部にのみ達するように形成された矩形状の形状を有しており、積層セラミックコンデンサ１Ｇの第２連結導電体層１５Ｂを構成することになる。
これら素材シート３０Ｒ４，３０Ｌ４が、それぞれ積層体１１Ｇの第１側面側外表面１１ｅおよび第２側面側外表面１１ｆに貼り付けられて圧着されることにより、素体１０Ｇが製作されることになる。
なお、以上において説明した本実施の形態における積層セラミックコンデンサ１Ｇは、上述した実施の形態１において説明した積層セラミックコンデンサの製造フローに準じた製造フローに基づいて製造される。
ここで、本実施の形態における積層セラミックコンデンサの製造フローと、上述した実施の形態１において説明した積層セラミックコンデンサの製造フローとの主たる相違点は、本実施の形態における積層セラミックコンデンサの製造フローにおいては、マザーブロックが分断されて積層体１１Ｇが製作される工程（工程Ｓ６）において、積層体１１Ｇの第１端面側外表面１１ｃにおいて第１内部電極層１３Ａが露出した状態とはならず、かつ、積層体１１Ｇの第２端面側外表面１１ｄにおいて第２内部電極層１３Ｂが露出した状態とはならないように切断が行なわれる（図２５参照）点と、被覆用原料シートが積層体１１Ｇに貼り付けられる（工程Ｓ７）において、積層体１１Ｇの第１端面１０ｃにおいて第１連結導電体層１５Ａの接続部１５ａの端部が露出し、かつ、積層体１１Ｇの第２端面１０ｄにおいて第２連結導電体層１５Ｂの接続部１５ｂの端部が露出するように、積層体１１Ａの第１側面側外表面１１ｅおよび第２側面側外表面１１ｆのそれぞれに被覆用原料シートである素材シート３０Ｒ４，３０Ｌ４が位置決めして貼り付けられる点とにある。
以上において説明した本実施の形態における積層セラミックコンデンサ１Ｇにおいては、上述したように、素体１０Ｇの第１側面１０ｅに沿って素体１０Ｇの内部に形成された第１連結導電体層１５Ａによって複数の第１内部電極層１３Ａのすべてが連結されているとともに、当該第１連結導電体層１５Ａおよび複数の第１内部電極層１３Ａのうち、第１連結導電体層１５Ａのみが素体１０Ｇの第１端面１０ｃに引き出されて第１外部電極２１に接続されている。これにより、複数の第１内部電極層１３Ａのすべてが、第１外部電極２１に対して電気的に導通した状態とされている。
また、当該積層セラミックコンデンサ１Ｇにおいては、上述したように、素体１０Ｇの第２側面１０ｆに沿って素体１０Ｇの内部に形成された第２連結導電体層１５Ｂによって複数の第２内部電極層１３Ｂのすべてが連結されているとともに、当該第２連結導電体層１５Ｂおよび複数の第２内部電極層１３Ｂのうち、第２連結導電体層１５Ｂのみが素体１０Ｇの第２端面１０ｄに引き出されて第２外部電極２２に接続されている。これにより、複数の第２内部電極層１３Ｂのすべてが、第２外部電極２２に対して電気的に導通した状態とされている。
したがって、当該構成を採用することにより、すべての第１内部電極層およびすべての第２内部電極層をそれぞれ素体の第１端面および第２端面に直接的に引き出して第１外部電極および第２外部電極に接続した場合に比べ、静電容量部１７と第１外部電極２１とを結ぶ部分および静電容量部１７と第２外部電極２２とを結ぶ部分の各々における導電経路の断面積を減ずることが可能になる。そのため、当該部分における抵抗を増加させることが可能になり、積層セラミックコンデンサの高ＥＳＲ化を実現することができる。
一方で、本実施の形態における積層セラミックコンデンサ１Ｇにおいては、上述したように、複数の第１内部電極層１３Ａのすべておよび複数の第２内部電極層１３Ｂのすべてをそれぞれ電気的に並列に接続するための第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂがいずれも素体１０Ｇの内部に埋設された状態とされている。したがって、素体１０Ｇの外部には、第１外部電極２１および第２外部電極２２が露出するのみとなり、これら第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂが露出することはない。
したがって、当該構成を採用することにより、実装時において第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂが配線基板に設けられた導電パターンやランドに対して半田接合材等を介して直接的に接続されることがないため、所望のＥＳＲを確実に得ることができる。さらには、従来の一般的な積層セラミックコンデンサを念頭にその回路設計がなされている配線基板に対してもそのまま本実施の形態における積層セラミックコンデンサを代替させることが可能になり、配線基板の設計変更等を必要とせずにスムーズにその代替が実現できる。加えて、当該構成を採用することにより、設計に際して第１外部電極２１と第２外部電極２２との間の沿面距離を確保するのみで足りるため、比較的容易に積層セラミックコンデンサ自体の小型化も可能になる。
よって、本実施の形態の積層セラミックコンデンサ１Ｇの如くの構造を採用することにより、ＥＳＲを所望の大きさに設定することが可能になるとともに、高密度実装が実現できることになる。
なお、本実施の形態における積層セラミックコンデンサ１Ｇは、配線基板に対する実装時において、素体１０Ｇの第１主面１０ａが配線基板に対向するように実装された場合、および、素体１０Ｇの第２主面１０ｂが配線基板に対向するように実装された場合のいずれにおいても、同等の電気的特性が得られるものであり、実装自由度が高いものとなっている。
上述した本実施の形態においては、複数の第１内部電極層１３Ａおよび第１連結導電体層１５Ａのうち、第１連結導電体層１５Ａのみを素体１０Ｇの第１端面１０ｃに引き出して第１外部電極２１に接続するとともに、複数の第２内部電極層１３Ｂおよび第２連結導電体層１５Ｂのうち、第２連結導電体層１５Ｂのみを素体１０Ｇの第２端面１０ｄに引き出して第２外部電極２２に接続した場合を例示して説明を行なったが、必ずしもこのように構成せずとも高ＥＳＲ化が図られた積層セラミックコンデンサを得ることができる。
たとえば、複数の第１内部電極層１３Ａのすべてを素体１０Ｇの第１端面１０ｃに引き出して第１外部電極２１に接続することにより、これら複数の第１内部電極層１３Ａのすべてを接続用第１内部電極層１３Ａ１として構成するとともに、複数の第２内部電極層１３Ｂのすべてを素体１０Ｇの第２端面１０ｄに引き出して第２外部電極２２に接続することにより、これら複数の第２内部電極層１３Ｂのすべてを接続用第２内部電極層１３Ｂ１として構成した場合であっても、上述した如くの第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂを設けることによってＥＳＲを所望のものに調整することができる。
すなわち、上記の場合において、複数の接続用第１内部電極層１３Ａ１の接続部１３ａの断面積および複数の接続用第２内部電極層１３Ｂ１の接続部１３ｂの断面積を十分に小さく構成した（たとえば、上述した実施の形態１に基づいた第３変形例の如くに接続部１３ａおよび接続部１３ｂの幅方向Ｗにおける大きさを十分に小さく構成した）場合には、これら接続部１３ａ，１３ｂにおける抵抗を大幅に増加させることができるが、反対に、第１連結導電体層１５Ａの接続部１５ａの断面積および第２連結導電体層１５Ｂの接続部１５ｂの断面積、第１連結導電体層１５Ａと複数の第１内部電極層１３Ａの各々との接続面積および第２連結導電体層１５Ｂと複数の第２内部電極層１３Ｂの各々との接続面積等を適宜調節することにより、当該部分における抵抗を減少させることもできる。
したがって、このように構成した場合には、積層体として共通の構成のものを用いつつ、これに貼り付ける被覆用原料シートにおける導電パターンを種々変更することで異なるＥＳＲ特性を有する高ＥＳＲ化が図られた積層セラミックコンデンサを容易に製造することが可能になる。
また、上記の場合において、接続部１３ａ，１３ｂの断面積を小さくすることなくすべての第１内部電極層１３Ａおよびすべての第２内部電極層１３Ｂをそれぞれ接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１としてそれぞれ第１外部電極２１および第２外部電極２２に接続させつつ、さらに第１連結導電体層１５Ａおよび第２連結導電体層１５Ｂをそれぞれ第１外部電極２１および第２外部電極２２に接続させた場合には、従来構造に比較して低ＥＳＲ化が図られた積層セラミックコンデンサとすることもできる。
（実施の形態４）
図２６は、本発明の実施の形態４における積層セラミックコンデンサの素体の組付構造を示す分解斜視図である。以下、この図２６を参照して、本実施の形態における積層セラミックコンデンサ１Ｈについて説明する。
図２６に示すように、本実施の形態における積層セラミックコンデンサ１Ｈは、上述した実施の形態１において示した構造と同様の構造の積層体１１Ａを備えている一方、上述した実施の形態３において示した素材シート３０Ｒ４，３０Ｌ４を用いて素体１０Ｈが製作される点において、上述した実施の形態１の場合と相違している。
このように構成した場合には、上述した実施の形態１の場合と異なり、接続用第１内部電極層１３Ａ１のみならず第１連結導電体層１５Ａも素体１０Ｈの第１端面１０ｃに達するように引き出されることになり、これら接続用第１内部電極層１３Ａ１と第１連結導電体層１５Ａとが第１外部電極２１に接続されることになるとともに、接続用第２内部電極層１３Ｂ１のみならず第２連結導電体層１５Ｂも素体１０Ｈの第２端面１０ｄに達するように引き出されることになり、これら接続用第２内部電極層１３Ｂ１と第２連結導電体層１５Ｂとが第２外部電極２２に接続されることになる。
このように構成した場合にも、上述した実施の形態１において説明した効果と同様の効果が得られることになり、第１外部電極２１および第２外部電極２２に対してそれぞれ直接的に接続される接続用第１内部電極層１３Ａ１および接続用第２内部電極層１３Ｂ１の数を適宜調節することにより、ＥＳＲを所望の大きさに設定することが可能になるとともに、高密度実装が実現できることになる。
上述した本発明の実施の形態１ないし４およびその変形例においては、いずれも第１被覆用誘電体層および第２被覆用誘電体層ならびに第１連結導電体層および第２連結導電体層の形成に際して、当該第１被覆用誘電体層および第２被覆用誘電体層となるセラミック素地と、当該第１連結導電体層および第２連結導電体層となる導電パターンとをそれぞれ備えた一対の素材シートをそれぞれ積層体の第１側面側外表面および第２側面側外表面に貼り付けることで形成した場合を例示して説明を行なったが、これら第１被覆用誘電体層および第２被覆用誘電体層ならびに第１連結導電体層および第２連結導電体層の形成方法としては、他の手法を採用することも可能である。
たとえば、第１被覆用誘電体層および第２被覆用誘電体層となる導電シートを先に積層体の第１側面側外表面および第２側面側外表面を貼り付け、その後に第１被覆用誘電体層および第２被覆用誘電体層となるセラミックシートを貼り付けることとしてもよい。また、第１被覆用誘電体層および第２被覆用誘電体層は、導電ペーストを積層体の第１側面側外表面および第２側面側外表面に塗布して硬化させることで形成されてもよいし、第１被覆用誘電体層および第２被覆用誘電体層となるセラミックスラリーを塗布して硬化させることで形成されてもよい。
また、上述した本発明の実施の形態１ないし４およびその変形例においては、第１被覆絶縁層および第２被覆絶縁層をそれぞれセラミック材料かなる第１被覆用誘電体層および第２被覆用誘電体層にて構成した場合を例示して説明を行なったが、当該第１被覆絶縁層および第２被覆絶縁層は、絶縁性が確保できれば他の材料（たとえば樹脂材料等）によって構成されていてもよい。
また、上述した本発明の実施の形態１ないし４およびその変形例において示した特徴的な構成は、本発明の趣旨を逸脱しない限りにおいて当然に相互に組み合わせることができる。
このように、今回開示した上記実施の形態およびその変形例はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
１Ａ〜１Ｈ 積層セラミックコンデンサ、１０Ａ〜１０Ｈ 素体、１０ａ 第１主面、１０ｂ 第２主面、１０ｃ 第１端面、１０ｄ 第２端面、１０ｅ 第１側面、１０ｆ 第２側面、１１Ａ，１１Ｃ〜１１Ｇ 積層体、１１ａ 第１主面側外表面、１１ｂ 第２主面側外表面、１１ｃ 第１端面側外表面、１１ｄ 第２端面側外表面、１１ｅ 第１側面側外表面、１１ｆ 第２側面側外表面、１２ 積層用誘電体層、１３Ａ 第１内部電極層、１３Ａ１ 接続用第１内部電極層、１３ａ 接続部、１３Ｂ 第２内部電極層、１３Ｂ１ 接続用第２内部電極層、１３ｂ 接続部、１４Ａ 第１被覆用誘電体層、１４Ｂ 第２被覆用誘電体層、１５Ａ 第１連結導電体層、１５ａ 接続部、１５Ｂ 第２連結導電体層、１５ｂ 接続部、１６Ａ 第１補助導電体層、１６Ｂ 第２補助導電体層、１７ 静電容量部、２１ 第１外部電極、２２ 第２外部電極、３０Ａ，３０Ｂ１，３０Ｂ２，３０Ｃ１，３０Ｃ２，３０Ｄ１，３０Ｄ２，３０Ｅ１，３０Ｅ２，３０Ｆ１，３０Ｆ２，３０Ｌ１〜３０Ｌ４，３０Ｒ１，３０Ｒ２，３０Ｒ４ 素材シート、３１ セラミック素地、３２ 導電パターン。

Claims (12)

  1. 相対して位置する第１主面および第２主面と、相対して位置する第１端面および第２端面と、相対して位置する第１側面および第２側面とを有する素体と、
    前記第１端面上に設けられた第１外部電極と、
    前記第２端面上に設けられた第２外部電極とを備え、
    前記素体は、前記第１主面に直交する方向である積層方向において交互に積層された複数の積層用誘電体層および複数の内部電極層を含み、
    前記複数の内部電極層は、前記第１外部電極に電気的に導通された複数の第１内部電極層と、前記第２外部電極に電気的に導通された複数の第２内部電極層とを有し、
    前記複数の第１内部電極層と前記複数の第２内部電極層とが前記積層方向に沿って交互に対向配置されることにより、静電容量部が形成され、
    前記素体は、前記第１側面に沿って延在して位置するとともに、前記複数の第１内部電極層の各々の前記第１側面側に位置する端部に接続されることで前記複数の第１内部電極層を相互に連結する第１連結導電体層と、前記複数の第１内部電極層に接続された側とは反対側に位置する前記第１連結導電体層の表面を覆うとともに、前記第１側面を規定する第１被覆絶縁層とをさらに含み、
    前記複数の第１内部電極層のうちの一部のみが前記第１端面に引き出されて前記第１外部電極に接続されている、コンデンサ素子。
  2. 前記第１連結導電体層が前記第１端面に引き出されて前記第１外部電極に接続されている、請求項１に記載のコンデンサ素子。
  3. 前記素体は、前記第２側面に沿って延在して位置するとともに、前記複数の第２内部電極層の各々の前記第２側面側に位置する端部に接続されることで前記複数の第２内部電極層を相互に連結する第２連結導電体層と、前記複数の第２内部電極層に接続された側とは反対側に位置する前記第２連結導電体層の表面を覆うとともに、前記第２側面を規定する第２被覆絶縁層とをさらに含み、
    前記複数の第２内部電極層のうちの一部のみが前記第２端面に引き出されて前記第２外部電極に接続されている、請求項１または２に記載のコンデンサ素子。
  4. 前記第２連結導電体層が前記第２端面に引き出されて前記第２外部電極に接続されている、請求項３に記載のコンデンサ素子。
  5. 前記素体が、前記複数の第２内部電極層の各々と同一平面上に位置するとともに前記第１連結導電体層に接続する第１補助導電体層と、前記複数の第１内部電極層の各々と同一平面上に位置するとともに前記第２連結導電体層に接続する第２補助導電体層とをさらに含んでいる、請求項３または４に記載のコンデンサ素子。
  6. 相対して位置する第１主面および第２主面と、相対して位置する第１端面および第２端面と、相対して位置する第１側面および第２側面とを有する素体と、
    前記第１端面上に設けられた第１外部電極と、
    前記第２端面上に設けられた第２外部電極とを備え、
    前記素体は、前記第１主面に直交する方向である積層方向において交互に積層された複数の積層用誘電体層および複数の内部電極層を含み、
    前記複数の内部電極層は、前記第１外部電極に電気的に導通された複数の第１内部電極層と、前記第２外部電極に電気的に導通された複数の第２内部電極層とを有し、
    前記複数の第１内部電極層と前記複数の第２内部電極層とが前記積層方向に沿って交互に対向配置されることにより、静電容量部が形成され、
    前記素体は、前記第１側面に沿って延在して位置するとともに、前記複数の第１内部電極層の各々の前記第１側面側に位置する端部に接続されることで前記複数の第１内部電極層を相互に連結する第１連結導電体層と、前記複数の第１内部電極層に接続された側とは反対側に位置する前記第１連結導電体層の表面を覆うとともに、前記第１側面を規定する第１被覆絶縁層とをさらに含み、
    前記第１連結導電体層が前記第１端面に引き出されて前記第１外部電極に接続されている、コンデンサ素子。
  7. 前記素体は、前記第２側面に沿って延在して位置するとともに、前記複数の第２内部電極層の各々の前記第２側面側に位置する端部に接続されることで前記複数の第２内部電極層を相互に連結する第２連結導電体層と、前記複数の第２内部電極層に接続された側とは反対側に位置する前記第２連結導電体層の表面を覆うとともに、前記第２側面を規定する第２被覆絶縁層とをさらに含み、
    前記第２連結導電体層が前記第２端面に引き出されて前記第２外部電極に接続されている、請求項６に記載のコンデンサ素子。
  8. 前記素体が、前記複数の第２内部電極層の各々と同一平面上に位置するとともに前記第１連結導電体層に接続する第１補助導電体層と、前記複数の第１内部電極層の各々と同一平面上に位置するとともに前記第２連結導電体層に接続する第２補助導電体層とをさらに含んでいる、請求項７に記載のコンデンサ素子。
  9. 請求項１に記載のコンデンサ素子を製造するための製造方法であって、
    前記複数の積層用誘電体層および前記複数の内部電極層が前記積層方向において交互に積層されてなるとともに、前記素体の前記第１側面側に位置することとなる第１側面側外表面において前記複数の第１内部電極層が露出してなる積層体を製作する工程と、
    前記積層体の前記第１側面側外表面上に前記第１連結導電体層および前記第１被覆絶縁層を形成することで前記素体を得る工程と、
    前記素体の前記第１端面上および前記第２端面上にそれぞれ前記第１外部電極および前記第２外部電極を形成する工程とを備え、
    前記積層体を製作する工程において、前記素体の前記第１端面となる前記積層体の第１端面側外表面において前記複数の第１内部電極層のうちの一部のみを露出させる、コンデンサ素子の製造方法。
  10. 請求項３に記載のコンデンサ素子を製造するための製造方法であって、
    前記複数の積層用誘電体層および前記複数の内部電極層が前記積層方向において交互に積層されてなるとともに、前記素体の前記第１側面側に位置することとなる第１側面側外表面において前記複数の第１内部電極層が露出してなり、かつ、前記素体の前記第２側面側に位置することとなる第２側面側外表面において前記複数の第２内部電極層が露出してなる積層体を製作する工程と、
    前記積層体の前記第１側面側外表面上に前記第１連結導電体層および前記第１被覆絶縁層を形成するとともに、前記積層体の前記第２側面側外表面上に前記第２連結導電体層および前記第２被覆絶縁層を形成することで前記素体を得る工程と、
    前記素体の前記第１端面上および前記第２端面上にそれぞれ前記第１外部電極および前記第２外部電極を形成する工程とを備え、
    前記積層体を製作する工程において、前記素体の前記第１端面となる前記積層体の第１端面側外表面において前記複数の第１内部電極層のうちの一部のみを露出させるとともに、前記素体の前記第２端面となる前記積層体の第２端面側外表面において前記複数の第２内部電極層のうちの一部のみを露出させる、コンデンサ素子の製造方法。
  11. 請求項６に記載のコンデンサ素子を製造するための製造方法であって、
    前記複数の積層用誘電体層および前記複数の内部電極層が前記積層方向において交互に積層されてなるとともに、前記素体の前記第１側面側に位置することとなる第１側面側外表面において前記複数の第１内部電極層が露出してなる積層体を製作する工程と、
    前記積層体の前記第１側面側外表面上に前記第１連結導電体層および前記第１被覆絶縁層を形成することで前記素体を得る工程と、
    前記素体の前記第１端面上および前記第２端面上にそれぞれ前記第１外部電極および前記第２外部電極を形成する工程とを備え、
    前記素体を得る工程において、前記素体の前記第１端面において前記第１連結導電体層を露出させる、コンデンサ素子の製造方法。
  12. 請求項７に記載のコンデンサ素子を製造するための製造方法であって、
    前記複数の積層用誘電体層および前記複数の内部電極層が前記積層方向において交互に積層されてなるとともに、前記素体の前記第１側面側に位置することとなる第１側面側外表面において前記複数の第１内部電極層が露出してなり、かつ、前記素体の前記第２側面側に位置することとなる第２側面側外表面において前記複数の第２内部電極層が露出してなる積層体を製作する工程と、
    前記積層体の前記第１側面側外表面上に前記第１連結導電体層および前記第１被覆絶縁層を形成するとともに、前記積層体の前記第２側面側外表面上に前記第２連結導電体層および前記第２被覆絶縁層を形成することで前記素体を得る工程と、
    前記素体の前記第１端面上および前記第２端面上にそれぞれ前記第１外部電極および前記第２外部電極を形成する工程とを備え、
    前記素体を得る工程において、前記素体の前記第１端面において前記第１連結導電体層を露出させるとともに、前記素体の前記第２端面において前記第２連結導電体層を露出させる、コンデンサ素子の製造方法。
JP2014150645A 2014-07-24 2014-07-24 コンデンサ素子およびその製造方法 Active JP6160572B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014150645A JP6160572B2 (ja) 2014-07-24 2014-07-24 コンデンサ素子およびその製造方法
US14/797,298 US9666374B2 (en) 2014-07-24 2015-07-13 Capacitor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014150645A JP6160572B2 (ja) 2014-07-24 2014-07-24 コンデンサ素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016025301A true JP2016025301A (ja) 2016-02-08
JP6160572B2 JP6160572B2 (ja) 2017-07-12

Family

ID=55167272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014150645A Active JP6160572B2 (ja) 2014-07-24 2014-07-24 コンデンサ素子およびその製造方法

Country Status (2)

Country Link
US (1) US9666374B2 (ja)
JP (1) JP6160572B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019009463A (ja) * 2018-09-14 2019-01-17 太陽誘電株式会社 積層セラミックコンデンサ
US10991512B2 (en) 2019-07-05 2021-04-27 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11250992B2 (en) 2019-07-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Capacitor component

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160016392A (ko) * 2014-08-05 2016-02-15 삼성전기주식회사 적층 세라믹 커패시터
JP6672786B2 (ja) * 2015-12-25 2020-03-25 株式会社村田製作所 積層セラミック電子部品
JP6851174B2 (ja) * 2016-10-26 2021-03-31 太陽誘電株式会社 積層セラミックコンデンサ
KR102527717B1 (ko) * 2018-11-27 2023-05-02 삼성전기주식회사 커패시터 부품
KR102632357B1 (ko) 2018-12-21 2024-02-02 삼성전기주식회사 커패시터 부품
KR20220059779A (ko) * 2020-11-03 2022-05-10 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118028A (ja) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2002531939A (ja) * 1998-12-03 2002-09-24 エヌイーシートーキン株式会社 過電流を遮断するためのフィルム電極を有する積層型電子装置
JP2005235976A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2010103184A (ja) * 2008-10-21 2010-05-06 Tdk Corp 積層コンデンサの製造方法
JP2011151224A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009059888A (ja) 2007-08-31 2009-03-19 Murata Mfg Co Ltd 積層セラミックコンデンサ
US8056199B2 (en) * 2008-10-21 2011-11-15 Tdk Corporation Methods of producing multilayer capacitor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002531939A (ja) * 1998-12-03 2002-09-24 エヌイーシートーキン株式会社 過電流を遮断するためのフィルム電極を有する積層型電子装置
JP2002118028A (ja) * 2000-10-10 2002-04-19 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサ
JP2005235976A (ja) * 2004-02-19 2005-09-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2010103184A (ja) * 2008-10-21 2010-05-06 Tdk Corp 積層コンデンサの製造方法
JP2011151224A (ja) * 2010-01-22 2011-08-04 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019009463A (ja) * 2018-09-14 2019-01-17 太陽誘電株式会社 積層セラミックコンデンサ
US11250992B2 (en) 2019-07-02 2022-02-15 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11626254B2 (en) 2019-07-02 2023-04-11 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US10991512B2 (en) 2019-07-05 2021-04-27 Samsung Electro-Mechanics Co., Ltd. Capacitor component
US11495407B2 (en) 2019-07-05 2022-11-08 Samsung Electro-Mechanics Co., Ltd. Capacitor component

Also Published As

Publication number Publication date
US20160027584A1 (en) 2016-01-28
JP6160572B2 (ja) 2017-07-12
US9666374B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
JP6160572B2 (ja) コンデンサ素子およびその製造方法
KR101630037B1 (ko) 적층 세라믹 커패시터, 어레이형 적층 세라믹 커패시터, 그 제조 방법 및 그 실장 기판
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
JP6554833B2 (ja) 複合電子部品および抵抗素子
JP5589982B2 (ja) 積層セラミック電子部品
JP5806960B2 (ja) 積層コンデンサ及びその製造方法
JP5429376B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
US10622155B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US20190074137A1 (en) Multilayer capacitor and board having the same
KR20170109823A (ko) 커패시터 및 그 제조방법
CN109427485B (zh) 多层陶瓷电容器及其制造方法
JP6483400B2 (ja) 積層型コンデンサおよび実装構造
JP2016201567A (ja) 積層コンデンサ及びその製造方法
JP2017120876A (ja) 積層電子部品及びその製造方法
JP6232836B2 (ja) コンデンサ素子
WO2018043397A1 (ja) 積層型コンデンサ
JP6451186B2 (ja) コンデンサ素子
JP2018117139A (ja) 積層コンデンサ及びその製造方法
CN104616889A (zh) 嵌入在板中的多层陶瓷电子组件和印刷电路板
KR102571586B1 (ko) 기판 내장용 적층 세라믹 전자 부품, 그 제조 방법 및 적층 세라믹 전자 부품 내장형 인쇄회로기판
CN110634676A (zh) 多层电子组件及其制造方法
JP2009027044A (ja) 積層コンデンサ及びコンデンサ内蔵配線基板
JP5985023B2 (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170529

R150 Certificate of patent or registration of utility model

Ref document number: 6160572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150