JP2015507376A - 集積回路構成部品、スイッチ、およびメモリ・セル - Google Patents

集積回路構成部品、スイッチ、およびメモリ・セル Download PDF

Info

Publication number
JP2015507376A
JP2015507376A JP2014557663A JP2014557663A JP2015507376A JP 2015507376 A JP2015507376 A JP 2015507376A JP 2014557663 A JP2014557663 A JP 2014557663A JP 2014557663 A JP2014557663 A JP 2014557663A JP 2015507376 A JP2015507376 A JP 2015507376A
Authority
JP
Japan
Prior art keywords
graphene
ferroelectric material
graphene structure
electrodes
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014557663A
Other languages
English (en)
Other versions
JP5845364B2 (ja
Inventor
エス． サンデュ，ガーテ
エス． サンデュ，ガーテ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2015507376A publication Critical patent/JP2015507376A/ja
Application granted granted Critical
Publication of JP5845364B2 publication Critical patent/JP5845364B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

スイッチが、１対の電極間で縦方向に延び、これら１対の電極の両方に導電可能に接続したグラフェン構造を含む。第１および第２の導電性構造が、グラフェン構造の横方向に外側に存在し、互いから見てグラフェン構造の相対する側に位置する。強誘電材料が、グラフェン構造と、第１および第２の導電性構造のうちの少なくとも１つとに横方向に挟まれる。第１および第２の導電性構造は、グラフェン構造‐強誘電材料間への電界の印加により、スイッチを「オン」状態および「オフ」状態にするように構成される。スイッチでなくてもよい集積回路の構成部品を含めて、他の実施形態も開示する。【選択図】図１

Description

本明細書中に開示する実施形態は、集積回路構成部品に関するが、スイッチおよびメモリ・セルは２つの例にすぎない。
スイッチは、回路を可逆的に開閉するのに利用される構成部品である。スイッチは、「オン」状態および「オフ」状態の２つの動作状態を有すると考えることもできる。スイッチ内の電流の流れは、「オン」状態のときには「オフ」状態のときより高くなり、スイッチの中には、「オフ」状態のときには実質的に電流を流さないものもある。スイッチは、集積回路の中の、回路の一部分を可逆的に開閉することが望まれるどのような場所においても利用することができる。
集積回路内に存在することのある回路の種類の１つは、メモリである。メモリは、データを格納するためのコンピュータ・システム中で使用される。メモリ・セルは、選択可能である少なくとも２つの異なる状態で情報を保持または格納するように構成される。２進法では、それらの状態を「０」または「１」のいずれかとみなす。他の方式では、少なくともいくつかの個別メモリ・セルを、３つ以上のレベルまたは状態の情報を格納するように構成することもある。メモリ・セルの互いに異なるメモリ状態は、セル中で互いに異なる電気的特性に対応することがあり、たとえば、セル中の異なる抵抗に対応することもある。たとえば、２進法のメモリ状態のうちの１つは、メモリ・セルの高抵抗状態であることがあり、２進法のメモリ状態の他方は、セルの低抵抗状態であることがある。したがって、セルを読み取ることは、事前に決められた電圧に基づいて、セル中の電流の流れを決定することを含む場合がある。
メモリ・セルの種類の１つは、いわゆるクロスポイント・メモリ・セルであるが、これは、２つの導電性電極の間にプログラマブル材料を備える。クロスポイント・メモリ中での利用に適したものにすることの可能な多数のプログラマブル材料が知られている。たとえば、相変化材料（例、様々なカルコゲニド）をプログラマブル材料として利用することができる。相変化材料をプログラマブル材料として利用するメモリを、相変化ランダム・アクセス・メモリ（ＰＣＲＡＭ）と称することがある。他の例としては、いくつかのプログラマブル材料は、１つのメモリ状態から他のメモリ状態への遷移のために、移動電荷キャリアとしてイオンを利用することがある。こうしたプログラマブル材料は、抵抗型ランダム・アクセス・メモリ（ＲＲＡＭ（登録商標））に組み込むこともある。
クロスポイント・メモリを利用する場合の難点の１つは、クロスポイント・メモリ・セル中に相当の電流の漏れが存在する場合があることで、このことは、不都合には、格納したデータのメモリ・デバイスからの取出し中のエラーにつながることもある。したがって、メモリ・セル中の電流の制御の助けになるように、一般には、ダイオードまたは他の選択デバイスをメモリ・セルと対にしている。スイッチを、適当な選択デバイスとすることもある。
本発明の一例示的実施形態の概略垂直断面図である。 図１の実施形態にて利用することのできるグラフェン構造および強誘電材料の一例示的実施形態の概略３次元図である。 図１を線３‐３で切った概略断面図である。 本発明の一例示的実施形態の概略垂直断面図である。 本発明の一例示的実施形態の概略垂直断面図である。 本発明の一例示的実施形態の概略垂直断面図である。 本発明の一例示的実施形態の概略垂直断面図である。 本発明の一例示的実施形態の概略垂直断面図である。 本発明の一例示的実施形態の概略垂直断面図である。 本発明の一例示的実施形態の概略垂直断面図である。 本発明の一例示的実施形態の概略垂直断面図である。 本発明の一例示的実施形態の概略垂直断面図である。 図１２を線１３‐１３で切った概略断面図である。 一例示的実施形態の動作特性のグラフ図である。 本発明の一例示的実施形態の概略垂直断面図である。
いくつかの実施形態では、スイッチ中の電流伝導ワイヤとしてグラフェン（例、２層グラフェン）を利用し、この電流伝導ワイヤと交差する電界を利用して、グラフェン内のバンドギャップを変化させる。バンドギャップを増大させると、スイッチは「オフ」になり、バンドギャップを低減させると、スイッチは「オン」になる。バンドギャップをもたらすのに十分な横向きの電界が存在しない場合には、いくつかの実施形態では、グラフェンが有効バンドギャップを有さないことがあるので、こうしたスイッチは、横向きの電界が低い（または存在しない）場合に、非常に高い電流の流れを有することがある。横向きの電界と２層グラフェンのバンドギャップとの関係は、Ｆｅｎ Ｗａｎｇのいくつかの論文で説明されている（例、Ｚｈａｎｇ等、Ｎａｔｕｒｅ ４５９、８２０〜８２３（２００９年６月１１日））。
グラフェンにバンドギャップをもたらす他の方法は、グラフェンを狭寸法（例、約２０ナノメートル以下、約１０ナノメートル未満、さらには約５ナノメートル以下の寸法）の小片に形成するものである。グラフェン小片の寸法と、バンドギャップとの関係は、Ｈ．Ｄａｉのいくつかの論文で説明されている（例、Ｌｉ等、Ｓｃｉｅｎｃｅ３１９、１２２９〜１２３２（２００８））。いくつかの実施形態では、スイッチ中の２層グラフェンを、固有のバンドギャップ（すなわち、横向きの電界がなくとも存在するバンドギャップ）を有するように構成された小片である個別の層を有するように形成することもあるが、これにより、固有バンドギャップを有さないグラフェン構造で達成されうる場合よりも、スイッチ中の電流の流れに対して、より多くの制御機能をもたらすことができる。
集積回路構造物１０の一部分を図１〜３に示しているが、これは、ベース１４が支持する集積回路の例示的構成部品（例、スイッチ１２）を含んでいる。ベースは均質に図示しているが、様々な実施形態で多数の構成部品および材料を含むこともある。たとえば、ベースは、集積回路製作に関連する様々な材料および構成部品を支持する半導体基板を含むこともある。基板に関連することのある材料の例には、耐火金属材料、バリヤ材料、拡散材料、絶縁材料などのうちの１つまたは複数が含まれる。半導体基板は、たとえば、単結晶シリコンを含むこと、主として単結晶シリコンからなること、または、単結晶シリコンのみからなることがある。「半導電性基板」、「半導体構造物」および「半導体基板」といった用語は、半導電性材料を含んだ任意の構造物を意味するが、この構造物には、（単体の、または他の材料を含んだアセンブリ内の）半導電性ウエハなどのバルク半導電性材料、（単体の、または他の材料を含んだアセンブリ内の）半導電性材料層が含まれるが、これらに限定されない。「基板」という用語は、任意の支持構造を指し、これには、上記の半導電性基板が含まれるが、これに限定されない。
スイッチ１２は、第１の電極１６および第２の電極１８を含む。こうした電極は互いから離隔しており、具体的には、図示の実施形態ではスペース２２により互いから分離している。
電極１６および１８は、導電性電極材料２０を含む。こうした電極材料は、任意の適当な導電性組成物または組成物の組合せを含むことがあり、たとえば、様々な金属（例、タングステン、チタン、銅など）、金属含有材料（例、金属シリサイド、金属炭化物、金属窒化物など）、および導電性を有するようにドープした半導体材料（例、導電性を有するようにドープしたシリコン、導電性を有するようにドープしたゲルマニウムなど）のうちの１つまたは複数を含むことがある。電極１６および１８をともに同一の導電性材料を含むように図示しているが、他の実施形態では、電極１６および１８が、互いに異なる導電材料を含むこともある。
電極間にグラフェン構造２４が延びている。グラフェン構造は、電極間で縦方向に延びていると言うこともあるが、「縦方向」という語を使用して、グラフェン構造の向きを表しており、このグラフェン構造の向きを、他の構成部品と比較することができる。たとえば、電極１６と電極１８とは、グラフェン構造の縦方向寸法に沿って互いに離隔しているとみなすことができ、グラフェン構造は、縦方向寸法に直交して延びる横方向寸法に沿って厚さ「Ｔ」を有するとみなすことができる。グラフェン構造の「縦方向」寸法は、グラフェン構造のうちの、しかるべく設計された任意の部分とすることができ、グラフェン構造の最長寸法であっても、そうでなくてもよい。
図示の実施形態では、グラフェン構造２４は、スペース２２の端から端まで延びており、電極１６と１８との両方に直接接触している。いくつかの実施形態では、グラフェン構造が、２つ以上のグラフェンの層を含むことになる。たとえば、グラフェン構造は、２層構造であってもよい。構造２４内に破線２５を加えて、いくつかの実施形態では、その構造が２つのグラフェンの層を含むこともあることを概略的に示している。これらの層の厚さは互いに同一であってもよく、互いに異なっていてもよい。
動作中、スイッチ１２が「オン」状態の時は、グラフェン構造２４に沿って電極１６および１８間を電流が流れる。こうした電流の流れは、軸２７の方向に沿ったものとみなすことができる。
スイッチ１２は、第１の導電性構造２６と第２の導電性構造２８（すなわち、導電ノード）との対を備えるが、図示の実施形態では、これら導電性構造は、グラフェン構造２４の横方向に外側に位置しており、グラフェン構造２４に対して互いに反対側になっている。導電性構造２６および２８は、導電性材料３０を含む。この導電性材料は、電極１６および１８に関連して上述した組成物のいずれかを含めた、任意の適当な組成物を含んでもよい。第１の導電性構造２６および第２の導電性構造２８は、互いに同一の組成物を含むように図示しているが、他の実施形態では、互いに異なる組成物を含むこともある。
第１の導電性構造２６および第２の導電性構造２８は、それぞれ回路３２および３４に接続されるが、これらの回路は、導電性構造間に電界（ＥＦ）を生成するように構成される。こうした電界は、グラフェン構造２４に沿った電流の流れの方向に交差する。電界は電極２８から電極２６に向けて図示しているが、他の実施形態では、反対方向を向くこともある。電界ＥＦは、（図示のように）主としてグラフェン構造に直交する電界に含まれても、グラフェン構造に直交する以外の角度に主としてなっている電界に含まれてもよい。電界が、グラフェン構造に沿った電流の流れの方向と平行になる角度以外の角度（すなわち、軸２７に沿った方向以外の方向）を主としてなしている場合、その電界は、グラフェン構造２４に沿った電流の流れの方向に交差する図示の電界ＥＦに対応するベクトル成分を有することになる。したがって、軸２７と平行になる方向以外の任意の方向に主として沿った電界の生成は、グラフェン構造２４に沿った電流の流れの方向に交差する電界の生成を含むと考えてもよい。スイッチ１２が「オン」状態のときに、電極１６から電極１８に、またはその反対の方向に電子を移動させる際の助けになるように、軸２７に沿った（すなわち、グラフェン構造２４に沿った電流の流れの方向に平行な）電界成分を役立てることもできることが分かる。
第１の導電性構造２６および第２の導電性構造２８全体を、グラフェン構造２４のグラフェン中のバンドギャップを変更するように構成された電気構成部品とみなすこともできる。具体的には、Ｆｅｎｇ Ｗａｎｇの説明した関係を利用することにより、導電性構造間で生成される電界で、グラフェン構造２４のグラフェン中のバンドギャップを変更することができる。
グラフェン構造２４内の電流の流れと交差する電界の大きさを操作して、スイッチ１２の状態を制御することができる。相対的に高い横向きの電界を利用して、スイッチ１２を「オフ」状態に維持し、相対的に低い横向きの電界を利用して、スイッチ１２を「オン」状態に維持することができる。「相対的に高い横向きの電界」および「相対的に低い横向きの電界」といった用語は、これらの横向きの電界が互いに対して相対的に低いことおよび高いことを示すために利用している。いくつかの実施形態では、第１の導電性構造２６と第２の導電性構造２８との総電圧差を約０．２５ｅＶだけ変化させて、スイッチを「オン」状態から「オフ」状態に、またはその反対に遷移させることもある。いくつかの実施形態では、１ナノメートル当たり約３ボルト以下の横向きの電界を提供することにより、「オン」状態から「オフ」状態への遷移が実現されることがあり、いくつかの実施形態では、１ナノメートル当たり約２ボルト以下の横向きの電界を提供することにより実現されることがある。
グラフェン構造２４は、電極１６から電極１８への長さ「Ｌ」、およびこの長さに直交する方向に沿った厚さ「Ｔ」を有する。グラフェン構造の長さおよび厚さは、所望の性能特性を実現するように調整することができ、さらに、第１の導電性構造２６と第２の導電性構造２８との間隔、およびこれらの導電性構造間で生成される電界の方向を、所望の性能特性を実現するように調整することもできる。
いくつかの実施形態では、グラフェン構造２４は、第１の導電性構造２６と第２の導電性構造２８との間に、約１ナノメートル〜約１０ナノメートルの最大横方向全厚を有することとなる。いくつかの実施形態では、グラフェン構造が２つ以上の層を備えることとなり、これらの層のうちの少なくとも１つは、約５ナノメートル未満の最大横方向厚を導電性構造間に有する。いくつかの実施形態では、これらの層の全てが、約５ナノメートル未満の最大横方向厚を導電性構造間に有することとなる。いくつかの実施形態では、グラフェンのそれぞれの層が、約１ナノメートル〜約５ナノメートルの最大横方向厚を有することとなる。厚さ「Ｔ」は、長さ「Ｌ」に沿って均一であっても、不均一であってもよい。これに関わらず、いくつかの実施形態では、グラフェン構造２４は、少なくとも約１０ナノメートル〜少なくとも約５０ナノメートルの範囲内の長さ「Ｌ」を有することとなる。
いくつかの実施形態では、グラフェン構造２４が矩形形状であることもある。矩形形状グラフェン構造の例を、図１〜３に示している。この構造は、先に議論した長さ「Ｌ」および厚さ「Ｔ」を有し、更には幅「Ｗ」を有する。厚さおよび長さに加えて、幅を調整して、グラフェン中の所望のバンドギャップ特性およびスイッチ１２の所望の性能特性を実現することもできる（図１および図３）。いくつかの実施形態では、グラフェン構造２４は、少なくとも約５ナノメートル〜少なくとも約２０ナノメートルの幅「Ｗ」を有することとなる。
グラフェン構造２４は、（図１に示すように）図１および図３のスイッチ１２の電界「ＥＦ」が主としてグラフェン構造の厚さ「Ｔ」に沿って延びるように、電界「ＥＦ」に関連して構成することも、電界が主としてグラフェン構造の幅「Ｗ」に沿って延びるように図１の構成に対して回転させることも、グラフェン構造の厚さおよび幅の両方に対して角度をつけた主方向に沿って電界がグラフェン構造中を延びるように、回転させることもできる。
いくつかの実施形態では、グラフェン構造２４が２つ以上のグラフェン層を備えることがあるが、これらのグラフェン層の寸法は、Ｈ．Ｄａｉが説明した関係を活用するようになされており、こうすることで、横向きの電界が存在しない場合に、グラフェンが固有のバンドギャップを有する。これにより、特定の応用例についてスイッチ１２の「オン」状態モードの導電率を調整するために、追加のパラメータを提供することもできる。他の実施形態では、グラフェン構造２４は、１つまたは複数の層を備えるがことがあるが、これらの層全ては、それぞれ、印加される横向きの電界が存在しない場合に、大きなバンドギャップが構造２４のグラフェン内に留まるのには大きすぎる寸法を有する。これにより、スイッチが「オン」状態モードの際に、グラフェン構造が非常に高いコンダクタンスを有することを可能にすることができる。
グラフェン構造と、第１および第２の導電性構造のうちの少なくとも１つとに横方向に挟まれた位置に、強誘電材料が存在する。強誘電材料は、均質または不均質にすることができる。さらに、既存の、またはまだ開発されていない任意の強誘電材料を使用することができ、ニオブ酸リチウム（例、ＬｉＮｂＯ３）が一例である。スイッチ中では、グラフェン構造‐強誘電材料間への電界の印加を利用して、スイッチを「オン」状態および「オフ状態」にしている。図１〜図３は、グラフェン構造と、相対する側のうちの一方にある、第１および第２の導電性構造のうちの１つのみとにより横方向に挟まれた位置に強誘電材料が存在する一例示的実施形態を示している。具体的には、強誘電材料３１は、グラフェン構造２４と第１の導電性構造２６とにより横方向に挟まれた位置に存在する。一実施形態では、グラフェン構造の少なくとも１つの側にある強誘電材料の最小の横方向の厚みが、約１ナノメートル〜約１０ナノメートルであり、一実施形態では、約３ナノメートル〜約５ナノメートルである。いくつかの実施形態では、グラフェン構造の少なくとも１つの側にある強誘電材料の最小および／または最大の横方向の厚みが、グラフェン構造のグラフェンの厚みよりも小さい。強誘電材料の横方向の厚みは一定である必要はないが、図１〜図３では一定の横方向の厚みを示している。
一実施形態では、強誘電材料は、電極１６、１８間で縦方向に途切れなく延びており、一実施形態では、電極１６および１８間の距離（すなわち、寸法「Ｌ」）の少なくとも約５０％の範囲に広がっている。一実施形態では、強誘電材料は、電極の対の少なくとも一方に直接触れており、図１〜図３の強誘電材料３１は、電極１６と１８との両方に直接触れている。また、図１〜図３は、強誘電材料３１が寸法「Ｌ」および「Ｗ」に沿ってグラフェン構造２４のグラフェンと同一の広さを占める一例示的実施形態を示している。
電極１６および１８間の空間内で、第１の導電性構造２６および第２の導電性構造２８を取り囲む誘電材料４０を示している。誘電材料４０は、任意の適当な組成物または組成物の組合せを含んでもよく、いくつかの実施形態では、二酸化シリコン、窒化シリコン、および、様々なドープ済みガラス（例、ほうりんけい酸ガラス、りんけい酸ガラス、フルオロケイ酸ガラス）のいずれかのうちの１つまたは複数を含んでもよい。誘電材料４０がスイッチ１２全体を通じて均質であるように図示しているが、他の実施形態では、複数の異なる誘電材料を利用することもある。
図４は、グラフェン構造と、グラフェン構造の相対する側にある第１および第２の導電性構造の両方とにより横方向に挟まれた位置に強誘電材料が存在する、代替集積回路構造物１０ａを示す。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ａ」または異なる数字で示している。スイッチ１２ａは、グラフェン構造２４と第１の導電性構造２６との間に強誘電材料３１を備え、グラフェン構造２４と第２の導電性構造２８との間に強誘電材料３３を備える。強誘電材料３３は、均質または不均質であってもよく、強誘電材料３１と同一の組成またはそれとは異なる組成であってもよい。強誘電材料３１および３３は、互いから離隔させて任意の位置に置くようにすることも、互いに直接触れるようにすることもでき、たとえば、グラフェン構造２４の一方または両方の終端（図示せず）にて他方に接触する。
強誘電材料は、グラフェン構造のグラフェンに直接触れるようにすることも、グラフェン構造のグラフェンから離隔した任意の位置に置くようにすることもできる。図１〜図３は、強誘電材料３１がグラフェン構造２４のグラフェンに直接触れた一例示的実施形態を示しており、図５は、グラフェン構造２４のグラフェンから横方向に離隔した任意の位置に強誘電材料３１が存在するスイッチ１２ｂを有する、一代替実施形態の集積回路構造物１０ｂを示している。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ｂ」または異なる数字で示している。
同様に、グラフェン構造と、第１および第２の導電性構造の両構造とにより横方向に挟まれた位置に強誘電材料が存在する場合、それぞれの側の強誘電材料は、グラフェン構造のグラフェンに直接触れていても、直接触れていなくてもよい。図４は、強誘電材料３１および強誘電材料３３がともにグラフェン構造２４のグラフェンに直接触れている一例示的実施形態を示す。図６は、強誘電材料３１および強誘電材料３３がそれぞれ、グラフェン構造２４のグラフェンから横方向に離隔した任意の位置に存在するスイッチ１２ｃを有する、一代替例示的実施形態の集積回路構造物１０ｃを示す。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ｃ」または異なる数字で示している。
図７は、強誘電材料３１がグラフェン構造２４のグラフェンから離隔した任意の位置に存在し、強誘電材料３３がグラフェン構造２４のグラフェンに直接触れたスイッチ１２ｄを有する、他の例示的実施形態の集積回路構造物１０ｄを示す。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ｄ」または異なる数字で示している。あるいは、他の例として、強誘電材料３１がグラフェン構造３４のグラフェンに直接触れ、強誘電材料３３がグラフェン構造３４のグラフェンから離隔した任意の位置に存在することもある（図示せず）。これに関わらず、強誘電材料３１および３３のうちの１つまたは双方がグラフェンに直接触れる場合、それらの層がグラフェンの全てと同一の広さを占めること、またはグラフェンの全てと完全に接触することは必要ではない。強誘電材料がグラフェンから横方向に離隔した任意の位置に存在する場合、一実施形態では、その最小間隔は約１ナノメートル以下であり、一実施形態では、約０．５ナノメートル以下である。
図８は、強誘電材料３１ｅが電極１６および８間で切れ目なく縦方向に延びているが、各電極からは離隔しているスイッチ１２ｅを有する、他の例示的実施形態の集積回路構造体１０ｅを示す。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ｅ」または異なる数字で示している。１つの代替例（図示せず）として、強誘電材料３１ｅが電極１６または１８のうちの１つに接触してもよい。強誘電材料３１について先に記載したその他の特性のうちのいずれか１つまたは複数を使用してもよく、強誘電材料３３（図示せず）を、図示のグラフェン構造２４の右側で使用してもよい。たとえば、これらの強誘電材料のうちのいずれかを、グラフェン構造２４のグラフェンに直接触れさせること、または、それから離隔した任意の位置に置くことができる。
上記の図１〜図８の実施形態は、強誘電材料が電極１６および１８間で縦方向に途切れなく延びた例を示している。そうする代わりに、たとえば、スイッチ１２ｆを有する集積回路構造体１０ｆについて図９に示すように、強誘電材料は電極１６および１８間で縦方向に途切れがあってもよい。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ｆ」または異なる数字で示している。図９は、縦方向に離隔した強誘電材料３１ｆの２つのセグメントを示しているが、これらのセグメントは、導電性電極１６および１８から離隔している。あるいは、縦方向に離隔したセグメント３１ｆのうちの１つまたは双方が、電極１６および／または電極１８に直接触れてもよい（図９には示していない）。たとえば、図１０は、２つの強誘電材料セグメント３１ｇがそれぞれ電極１６または１８のうちの１つに接触したスイッチ１２ｇを有する、一代替例の集積回路構造体１０ｇを示す。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ｇ」または異なる数字で示している。
図１１は、縦方向に離隔した強誘電材料３１ｈの３つ以上（例、３つ）のセグメントを使用したスイッチ１２ｈを有する、一代替例示的実施形態の集積回路構造体１０ｈを示す。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ｈ」または異なる数字で示している。
グラフェン構造２４の一方の側であっても、両側であっても、強誘電材料についての上記の特性のうちのいずれか１つまたは複数を、当業者が選択しうる使用可能な任意の（１つまたは複数の）組合せにて使用して、または組み合わせて、強誘電材料の適当な分極および荷電によりグラフェン構造２４に印加される残留電界の、グラフェン構造２４に対する任意の所望の効果を実現することができる。たとえば、強誘電材料は、グラフェン構造２４のグラフェンに直接触れさせること、または、それから離隔した任意の位置に置くことができる。
第１の導電性構造２６および第２の導電性構造２８を任意の適当な回路３２、３４に接続して、強誘電材料‐グラフェン構造２４間に横向きの電界を生成することを可能にすることもできる。いくつかの実施形態では、第１の導電性構造を電極１６および１８のうちの１つに導電可能に結合し、第２の導電性構造を電極１６および１８のうちの他方に導電可能に結合することもある。これらの実施形態の例を、図１２および１３に示す集積回路構造体１０ｉに関連して説明する。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ｉ」または異なる数字で示している。構造体１０ｉは、図１〜図３を参照して先に記載したスイッチ１２に類似するスイッチ１２ｉを備えるが、それぞれ電極１６および１８から延びる第１の導電突出部４２および第２の導電突出部４４を備える。第１の突出部４２は、電極１６から、電極間のスペース２２の一部分に渡り延びており、第２の突出部４４は、電極１８から、電極間のスペース２２の一部分に渡り延びている。第１の導電性構造２６および第２の導電性構造２８は、突出部４２および４４のうち図示の構成中で互いに垂直に重なる部分に事実上含まれる。図示の実施形態では、突出部４２および４４は、電極１６および１８と同一の材料２０を含んでいる。他の実施形態では、突出部４２および４４のいずれか、または両方が、自体がそこから延びる電極とは異なる組成物を含むこともある。一実施形態では、突出部４２および４４が、電極１６および１８のうちの各一つから直交方向に突出する導電性構造を含む。
図１〜図１１の強誘電材料について説明および図示を行った任意の特性、または、上記の特性のうちの２つ以上の任意の組合せを、図１２および１３の実施形態にて利用することもできる。これに関わらず、動作中、スイッチ１２ｉは、少なくとも３つの異なる動作モードを有するとみなすこともできる。
第１のモードでは、電極１６および１８間に電圧差は存在しない。したがって、電極１６および１８により、強誘電材料３１‐グラフェン構造２４間に電界（ＥＦ）は印加されない。強誘電材料３１が保持する分極状態および荷電があればそれ次第で、いくらかの電界がグラフェン構造２４間に印加されることも、されないこともある。したがって、これに関わらず、グラフェン構造２４のグラフェン中のバンドギャップは小さくなる。しかし、電極１６および１８間の電圧差の不足に起因して、グラフェン構造中に電流の流れは存在しない。
第２のモードでは、電極１６および１８間に電圧差がもたらされ、この差は、スイッチが依然として「オン」状態のままである程に十分に小さい。言い換えると、グラフェン構造２４のグラフェン中のバンドギャップが、構造２４に沿った電流の流れを事実上止めるレベルに増大しない程に、第１の導電性構造２６‐第２の導電性構造２８間の電界は十分に低く保たれる。これには、強誘電材料中に電荷があるときにそれから生じる任意の電界により適用される相加効果があるとすれば、その相加効果が含まれる。スイッチ１２ｉが第２のモードに留まる間、構造２４に沿った電流の流れは、電極１６および１８間の増大する電圧差に比例して増大することも、増大しないこともある。電極１６および１８間の電圧差に対する構造２４に沿った電流の流れの関係は、突出部４２および４４間の距離、突出部の組成、突出部間の誘電材料および強誘電材料の組成、強誘電材料がグラフェン構造２４の一方の側にあるのか、両側にあるのか、強誘電材料の寸法および構造、構造２４の組成、構造２４のうち突出部に挟まれた領域の寸法および向きに、少なくとも部分的には依存する。これらのパラメータのいずれかまたは全ては、電極１６および１８間の電圧差に対する構造２４に沿った電流の流れの所望の関係を実現するように調整することができる。
第３のモードでは、電極１６および１８間の電圧差が、スイッチを「オフ」状態にするレベルに達する。言い換えると、強誘電材料３１が保持する電荷があるときにそれから生じる相加効果があるとすればこれを含めた、第１の導電性構造２６および第２の導電性構造２８間の電界が、グラフェン構造２４中のグラフェンのバンドギャップを、構造２４に沿った電流の流れを事実上止めるレベルに増大させるのに、十分に大きくなっている。
いくつかの実施形態では、スイッチが「オフ」状態のときの構造２４に沿った電流の流れは、０ミリアンペアになる。他の実施形態では、「オフ」状態のときに構造２４に沿った電流の流れは、ゼロ値にならないこともあるが、この電流の流れは、スイッチが「オン」状態のときの構造に沿った電流の流れに対して依然として低いものである。
いくつかの実施形態では、スイッチの「オン」状態および「オフ」状態間の遷移に利用する電圧の上昇または低下のパルス形状を、スイッチの所望の性能特性に合わせて調整することもできる。いくつかの実施形態では、スイッチの「オン」状態および「オフ」状態間の遷移に利用する電圧変化の立上り時間または立下り時間を、スイッチの所望の性能特性に合わせて調整することもできる。いくつかの実施形態では、スイッチが「オン」状態である間は、電極１６および１８間の電圧差が増大するにつれてグラフェン構造２４に沿った電流の流れが増加し、次いで、スイッチが「オフ」状態に遷移するレベルに電圧差が達すると、電流の流れが突然止まることができるように、スイッチを調整することもできる。いくつかの実施形態では、スイッチが「オン」状態から「オフ」状態に遷移する間に構造２４に沿った電流の流れを次第に弱くするように、スイッチを調整することもできる。
図１４は、図１２および図１３に示すタイプの一例示的実施形態のスイッチの動作を、図表を用いて示す。具体的には、図１４の実線グラフは、電極１６および１８間の電圧差の初期増加でレベルが０（Ｖ０）よりも上になるのとともに、スイッチ中の電流が増加し、次いで、電圧差が遷移レベル（Ｖａ１）に達した後に、スイッチ中の電流が減少し、最後に、電圧差がレベルＶｂ１に達すると、スイッチ中の電流が完全に停止する様を示している。
特定の動作体制では、グラフェン構造の一方の側、または両側にある強誘電材料は、ある分極状態に対する他の分極状態で電荷を格納することもできる。たとえば、構造２６および２８間、または突出部４２および４４間の適当な電圧差により強誘電材料中に印加される電界は、強誘電材料を電荷蓄積可能状態に分極するのに十分であり、かつ／または、その電荷蓄積可能状態になった強誘電材料中に実際に電荷を格納するのに十分である場合がある。その電界は、グラフェン構造２４を縦方向導電状態から縦方向抵抗状態に変換するのに十分である場合がある。導電性構造間／突出部間から電圧差を取り除くと、強誘電材料からの残留電荷が残ることがあるが、この残留電荷により、グラフェン構造に残留電界が印加される。この残留電界により、グラフェン構造を縦方向抵抗状態に維持することを容易にすることができる。分極を反対にすることで、電荷を放散させ、グラフェン構造を縦方向導電状態に戻す電界を印加することもできる。
グラフェン構造の一方の側、または両側に強誘電材料が存在すれば、強誘電材料なしの同一の構造体の場合よりも、Ｖａ１および／またはＶｂ１を低くすることを可能にすることもできる。一例として、図１４の破線グラフは、誘電材料４０のいくらかに置き換わる強電材料が全く存在しない場合の同一構造体のスイッチの動作プロファイルの一例を示す。こうした構造体は、本明細書の添付書類（Ａｐｐｅｎｄｉｘ）にて図示および説明を行っているが、ここで、この本明細書の添付書類は、本明細書、特許請求の範囲、および図面の独立部分または追加部分として本明細書中に記載するかのごとく、本発明の開示内容の一部分を正式に構成するものとする。さらに、本発明の開示内容は、添付書類の各構造体および各方法のうちのいずれかにおいての、本明細書に記載の各構造体のうちのいずれかの使用を包含する。添付書類は、米国特許出願第１３／０５０，６３０号の出願時のものであり、その出願日は、２０１１年３月１７日である。
図１４のグラフは、読者が一例示的実施形態のスイッチの動作を理解する助けとなるために提供したものであり、図１４のグラフの実際の特性が特許請求の範囲内ではっきりと記載されていることがあればこの状況を除いて、本発明またはその実施形態を限定しない。いくつかの実施形態では、図１２および図１３に関連して説明したスイッチは、電極１６および１８間の電圧差が所定の閾値（図１４のＶｂ１）に達すると、自体をオフにするという点で、自己制御式デバイスとみなすこともできる。
図１２および図１３に関連して説明したスイッチは、単一のグラフェン構造２４を備える。他の実施形態では、２つ以上のグラフェン構造を備えるようにスイッチを構成することもある。図１５は、２つのグラフェン構造を備えるスイッチ１２ｊを有する集積回路構造体１０ｊを示す。先に説明した実施形態と同様の数字を必要に応じて使用し、いくつかの構造上の違いを、添え字「ｊ」または異なる数字で示している。
スイッチ１２ｊは、図１２および図１３について議論した、電極１６および１８、グラフェン構造２４、強誘電材料３１、突出部４２および４４を備える。さらに、スイッチ１２ｂは、グラフェン構造２４から見て突出部４４の反対側にあるもう１つのグラフェン構造４８、強誘電材料３５、電極１６から上方に延びるもう１つの突出部５０を備える。強誘電材料３５は、強誘電材料３３について先に説明した特性のうちのいずれを有していてもよい。図１〜図１１の強誘電材料について説明および図示を行ったいずれか１つの特性、または上記の特性のうちの２つ以上の任意の組合せを、図１５の実施形態にて利用することができる。
いくつかの実施形態では、グラフェン構造２４および４８を、それぞれ第１のグラフェン構造および第２のグラフェン構造と称することもある。これらのグラフェン構造は、ギャップ５２により互いから離隔している。第１の突出部（具体的には、突出部４４）が、電極１８から下方に延びてそのギャップに入り、第１の突出部は、２つのグラフェン構造に挟まれる。第２の突出部４２および第３の突出部５０が、電極１６から上方に延び、第１の突出部４４から見て第１および第２のグラフェン構造（２４および４８）の反対側に位置する。
突出部４４の領域は、突出部４２および５０の領域と垂直に重なっており、動作中、これらの垂直に重なった領域間に、第１の電界ＥＦ１および第２の電界ＥＦ２を生成することができる（図示している）。これらの電界は、電流がグラフェン構造２４および４８中を導通する方向に交差し、図１２の電界ＥＦの利用と同様に、スイッチを「オン」状態にするか、「オフ」状態にするかを制御するのに利用することができる。電界ＥＦ１およびＥＦ２は、グラフェン構造に主として直交する電界に含まれるように図示しているが、他の実施形態では、電界Ｅ１およびＥ２のうちの１つまたは両方が、グラフェン構造に直交する以外の方向に主として沿って延びる電界のベクトル成分であることもある。また、それぞれのグラフェン構造は、互いに対して実質的に平行になるように図示しているが、他の実施形態では、そうならないこともある。これに関わらず、図１５のスイッチ１２ｂは、２つのグラフェン構造ごとに３つの突出部が存在する構成の一例である。
図１２のスイッチと比較して、図１５のスイッチ中の追加のグラフェン構造を利用することで、追加のパラメータを提供することができるが、これらのパラメータを改変して、特定の応用例に合わせて図１５のスイッチを調整することもできる。たとえば、図１５のスイッチのグラフェン構造２４と４８とは、互いに同一のものであっても、異なるものであってもよい。いくつかの実施形態では、これらのグラフェン構造がともに２層構造であることがあり、それらの実施形態では、構造２４内で利用される個々の層が、構造４８内で利用される個々の層に対して、同一の厚みもしくは異なる厚み、または他の任意の関連特性を有することがある。
図１５の実施形態は、強誘電材料３１もしくは３５のうちの１つのみを備えて製作することもできる（図示せず）。これに関わらず、一実施形態では、強誘電材料は、a）第１の突出部および第２の突出部の重なる領域間、ｂ）第２の突出部および第３の突出部の重なる領域間のうちの少なくとも一方で横方向に挟まれる。
図１〜図１５について先に説明した実施形態は、１つまたは複数のスイッチの形状の集積回路の構成部品に主として関連した。しかし、既存の、またはまだ開発されていない回路の任意の代替構成部品を作製することもできる。１つの例を挙げると、集積回路の構成部品は、メモリ・セルを含むことがある。たとえば、こうしたメモリ・セルは、１対の電極間で縦方向に延び、その１対の電極の両方に導電可能に接続されたグラフェン構造を備えてもよい。第１および第２の導電性構造は、グラフェン構造の横方向に外側に位置し、互いから見てグラフェン構造の反対側になってもよい。強誘電材料は、グラフェン構造の横方向に外側に位置し、グラフェン構造と、第１および第２の導電性構造のうちの少なくとも１つとの間で横方向に挟まれてもよい。第１および第２の導電性構造は、グラフェン構造‐強誘電材料間での電界の印加により、メモリ・セルを少なくとも２つのメモリ状態のうちの１つにするように構成してもよい。図１〜図１５について説明および／または図示を行ったいずれか１つの特性、または上記の特性のうちの２つ以上の任意の組合せを、本発明のメモリ・セルの一実施形態にて利用することができる。
強誘電材料を使用することにより、本発明に従って本明細書中で製作するメモリ・セルは、そのメモリ・セルについてより低い読取り電圧および／または書込み電圧の使用を可能にすることもできる。一般には「読取りディスターブ」と称される、読取り動作中にメモリ・セルの状態を変化させるリスクを最小限に抑えるのに、読取り電圧が低くなることは望ましいことがある。例としてのみのことだが、導電性構造２８／突出部４４にゼロ電圧を印加し、導電性構造２６／突出部４２に正電圧「Ｖ」を印加することにより、メモリ・セル１２、１２ａ、１２ｂ、１２ｃ、１２ｄ、１２ｅ、１２ｆ、１２ｇ、１２ｈもしくは１２ｉのうちのいずれかに「１」を書き込むことを考えられたい。このことは、強誘電材料中で電荷を分極および格納すること、ならびに、（１つまたは複数の）グラフェン構造を縦方向に非導電にすることに十分であることを考えられたい。導電性構造２６／突出部４２にゼロ電圧を印加し、導電性構造２８／突出部４４に負電圧「Ｖ」を印加することにより、消去して「０」状態に戻すことができる。「０」状態であるか、「１」状態であるかに関係なく、導電性構造２６／突出部４２と導電性構造２８／突出部４４との間に１／３Ｖの電圧差（正または負）を適用することで、メモリ・セルを読み取ることができる。
本発明のメモリ・セルは、各メモリ・セルが複数のメモリ・セルからなるアレイに含まれる単体の選択デバイスを使用することも、使用しないこともある。これに関わらず、選択デバイスは、本明細書に記載の発明に従って製作することのできる、集積回路の構成部品である。これに関わらず、メモリ回路が、１つまたは複数の選択デバイスを含んだ、本明細書に記載の発明によるメモリ・セルを有する場合、これらの選択デバイスは、本明細書に記載の構造体もしくは添付書類に記載の構造体、または他の何らかの既存の構造体もしくはまだ開発されていない構造体を有することがある。
本明細書に開示する発明の構成部品は、多数の電子システムのうちのいずれのシステムにおける利用にも適した集積回路に込みこむことができる。たとえば、これらの集積回路は、クロック、テレビ、携帯電話、パーソナル・コンピュータ、自動車、工業制御システム、航空機などのうちの１つまたは複数での利用に適することもある。
図面中の様々な実施形態の特定の向きは、説明目的のみのものであり、これらの実施形態は、いくつかの応用例では、図示の向きに対して角度を変えることもある。本明細書で行う説明および添付の特許請求の範囲は、説明を行った様々な特徴間の関係を有する任意の構造に関連するが、このことは、これらの構造が図面の特定の向きになっているか、その向きに対して角度が変わっているかには関係しない。
添付図面の断面図は、断面平面中の特徴のみを示しており、図面簡略化のために、断面平面の後ろにある材料を示していない。
上記で、構造が他の構造「の上にある（on）」または「に触れている（against）」と言う場合、この構造は、他の構造に直接触れていても、介在構造が存在してもよい。対照的に、構造が他の構造に「直接接触している（directly on）」または「直接触れている（directly against）」と言う場合、介在構造は存在しない。構造が他の構造に「接続」または「結合」しているという場合、この構造は、他の構造に直接接続または結合しても、介在構造が存在してもよい。対照的に、構造が他の構造に「直接接続する」または「直接結合する」と言う場合、介在構造は存在しない。
［結論］
いくつかの実施形態では、スイッチが、１対の電極間で縦方向に延び、その１対の電極の両方に導電可能に接続したグラフェン構造を備える。第１および第２の導電性構造は、グラフェン構造の横方向に外側に位置しており、互いから見てグラフェン構造の反対側になっている。グラフェン構造と、第１および第２の導電性構造のうちの少なくとも１つとに横方向に挟まれた位置に、強誘電材料が存在する。第１および第２の導電性構造は、グラフェン構造‐強誘電材料間への電界の印加により、スイッチを「オン」状態および「オフ」状態にするように構成される。
いくつかの実施形態では、集積回路の構成部品が、第１の電極および第２の電極を備える。第１の電極と、第２の電極とは、スペースにより互いから分離している。グラフェン構造が、第１の電極と第２の電極との両方に導電可能に接続しており、そのスペースの端から端まで延びている。第１の導電性突出部が、第１の電極からスペース内に延び、スペースの一部分のみに渡り延びる。第２の導電性突出部が、第２の電極からスペース内に延び、スペースの一部分のみに渡り延びる。第１の突出部の領域は、第２の突出部の領域と重なる。グラフェン構造は、第１および第２の突出部の重なった領域間に位置する。この重なった領域内で、グラフェン構造と、第１および第２の突出部のうちの少なくとも１つとに横方向に挟まれた位置に、強誘電材料が存在する。
いくつかの実施形態では、メモリ・セルが、１対の電極間で縦方向に延び、その１対の電極の両方に導電可能に接続したグラフェン構造を備える。第１および第２の導電性構造は、グラフェン構造の横方向に外側に位置しており、互いから見てグラフェン構造の反対側になっている。強誘電材料が、グラフェン構造の横方向に外側に位置する。この強誘電材料は、グラフェン構造と、第１および第２の導電性構造のうちの少なくとも１つとに横方向に挟まれた位置に存在する。第１および第２の導電性構造は、グラフェン構造‐強誘電材料間への電界の印加により、メモリ・セルを少なくとも２つのメモリ状態のうちの１つの状態にするように構成される。
いくつかの実施形態では、集積回路の構成部品が、第１の電極および第２の電極を備える。第１の電極と、第２の電極とは、スペースにより互いから分離している。第１および第２のグラフェン構造が、第１の電極と第２の電極との両方に導電可能に接続しており、そのスペースの端から端まで延びている。第１のグラフェン構造と、第２のグラフェン構造とは、ギャップを挟んで離隔している。第１の導電性突出部が、第１の電極からスペース内に延び、スペースの一部分のみに渡り延びる。第１の導電性突出部は、第１のグラフェン構造の一方の側にある。第２の導電性突出部が、第２の電極からスペース内に延び、スペースの一部分のみに渡り延びる。第２の電極は、第１のグラフェン構造と第２のグラフェン構造との間に位置し、第１の導電性突出部から見て第１のグラフェン構造の反対側にある。第３の導電性突出部が、第１の電極からスペース内に延び、スペースの一部分のみに渡り延びる。第３の導電性突出部は、第２の導電性突出部から見て第２のグラフェン構造の反対側にある。第１の突出部の領域は、第２の突出部の領域と重なる。第１のグラフェン構造は、第１および第２の突出部の重なった領域間に位置する。第２の突出部の領域は、第３の突出部の領域と重なる。第２のグラフェン構造は、第２および第３の突出部の重なった領域間に位置する。強誘電材料は、a）第１の突出部および第２の突出部の重なる領域間、ｂ）第２の突出部および第３の突出部の重なる領域間のうちの少なくとも一方で横方向に挟まれる。
規定に従って、本明細書中に開示する主題を、構造的特徴および系統的特徴についてある程度具体的な言葉で説明してきた。しかし、本明細書中で開示する手段が例示的実施形態を含むので、特許請求の範囲が、図示および説明を行った具体的な特徴に限定されないことが理解されるはずである。したがって、請求項は、文字通り言い表した全ての範囲が与えられ、均等論の原則にしたがって適宜解釈されるべきである。

Claims (35)

  1. １対の電極間で縦方向に延び、前記１対の電極の両方に導電可能に接続したグラフェン構造と、
    前記グラフェン構造の横方向に外側にあり、互いから見て前記グラフェン構造の相対する側にある第１および第２の導電性構造と、
    前記グラフェン構造と、前記第１および第２の導電性構造のうちの少なくとも１つとに横方向に挟まれた強誘電材料と、
    を備えるスイッチであって、
    前記第１および第２の導電性構造が、前記グラフェン構造‐前記強誘電材料間への電界の印加により、前記スイッチを「オン」状態および「オフ」状態にするように構成される、
    スイッチ。
  2. 前記第１の導電性構造が、前記複数の電極のうちの一方の電極に導電可能に結合し、
    前記第２の導電性構造が、前記複数の電極のうちの他方の電極に導電可能に結合する、
    請求項１に記載のスイッチ。
  3. 前記グラフェン構造の１つの側にある前記強誘電材料の最小の横方向の厚みが、前記グラフェン構造のグラフェンの厚みよりも小さい、
    請求項１に記載のスイッチ。
  4. 前記グラフェン構造の１つの側にある前記強誘電材料の最大の横方向の厚みが、前記グラフェン構造のグラフェンの厚みよりも小さい、
    請求項１に記載のスイッチ。
  5. 前記グラフェン構造の１つの側にある前記強誘電材料の最小の横方向の厚みが、約１ナノメートルから約１０ナノメートルである、
    請求項１に記載のスイッチ。
  6. 前記グラフェン構造の１つの側にある前記強誘電材料の最小の横方向の厚みが、約３ナノメートルから約５ナノメートルである、
    請求項５に記載のスイッチ。
  7. 前記グラフェン構造が、２つのグラフェンの層を含む、
    請求項１に記載のスイッチ。
  8. 前記１対の電極の両方に導電可能に接続した前記グラフェン構造のうちの少なくとも２つを備える、
    請求項１に記載のスイッチ。
  9. 前記強誘電材料が、前記グラフェン構造のグラフェンに直接触れる、
    請求項１に記載のスイッチ。
  10. 前記強誘電材料が、前記グラフェン構造のグラフェンから離隔した任意の位置にある、
    請求項１に記載のスイッチ。
  11. 前記グラフェンから前記強誘電材料までの最小横方向間隔が、約１ナノメートル以下である、
    請求項１０に記載の方法。
  12. 前記グラフェン構造と、前記グラフェン構造の相対する側のうちの１つの側にある、前記第１および第２の導電性構造のうちの１つのみとにより、強誘電材料が横方向に挟まれる、
    請求項１に記載のスイッチ。
  13. 前記グラフェン構造と、前記グラフェン構造の相対する側にある前記第１および第２の導電性構造の両方とにより、強誘電材料が横方向に挟まれる、
    請求項１に記載のスイッチ。
  14. 前記相対する側にある前記強誘電材料が、同一の組成である、
    請求項１３に記載のスイッチ。
  15. 前記相対する側のうちの１つの側にある前記強誘電材料の組成が、前記相対する側のうちの他方の側にある前記強誘電材料の組成と異なる、
    請求項１３に記載のスイッチ。
  16. 前記相対する側のうちの１つの側にある前記強誘電材料が、前記グラフェン構造のグラフェンに直接触れ、
    前記相対する側のうちの他方の側にある前記強誘電材料が、前記グラフェン構造のグラフェンから離隔した任意の位置にある、
    請求項１３に記載のスイッチ。
  17. 前記相対する側のうちの両方の側の前記強誘電材料が、前記グラフェン構造のグラフェンに直接触れる、
    請求項１３に記載のスイッチ。
  18. 前記相対する側のうちの両方の側の前記強誘電材料が、前記グラフェン構造のグラフェンから離隔した任意の位置にある、
    請求項１３に記載のスイッチ。
  19. 前記強誘電材料が、前記１対の電極間で縦方向に途切れなく延びる、
    請求項１に記載のスイッチ。
  20. 前記強誘電材料が、前記１対の電極間の距離の少なくとも約５０％の範囲に広がる、
    請求項１９に記載のスイッチ。
  21. 前記強誘電材料が、前記１対の電極のうちの少なくとも１つの電極に直接触れる、
    請求項１９に記載のスイッチ。
  22. 前記強誘電材料が、前記１対の電極の両方の電極に直接触れる、
    請求項１９に記載のスイッチ。
  23. 前記強誘電材料が、前記グラフェン構造のグラフェンと同一の広さを占める、
    請求項１９に記載のスイッチ。
  24. 前記強誘電材料が、前記１対の電極間で縦方向に途切れを有する、
    請求項１に記載のスイッチ。
  25. 前記強誘電材料が、前記１対の電極間の距離の少なくとも約５０％の範囲に広がる、
    請求項２４に記載のスイッチ。
  26. 前記強誘電材料が、３つ以上の縦方向に離隔したセグメントを含む、
    請求項２４に記載のスイッチ。
  27. 前記強誘電材料が、前記１対の電極のうちの少なくとも１つの電極に直接触れる、
    請求項２４に記載のスイッチ。
  28. 前記強誘電材料が、前記１対の電極の両方の電極に直接触れる、
    請求項２４に記載のスイッチ。
  29. スペースにより互いから分離した第１の電極および第２の電極と、
    前記第１および第２の電極の両方に導電可能に接続し、前記スペースの端から端まで延びたグラフェン構造と、
    前記第１の電極から前記スペース内に延び、前記スペースの一部分のみに渡り延びた第１の導電性突出部と、
    前記第２の電極から前記スペース内に延び、前記スペースの一部分のみに渡り延びた第２の導電性突出部と、
    前記第２の突出部の領域に重なる前記第１の突出部の領域であって、前記グラフェン構造が、前記第１および第２の突出部の前記重なる複数の領域間にある、前記第１の突出部の領域と、
    前記重なる複数の領域内で、前記グラフェン構造と、前記第１および第２の突出部のうちの少なくとも１つとに横方向に挟まれた強誘電材料と、
    を備える集積回路の構成部品。
  30. 前記構成部品が、スイッチを備え、
    前記第１および第２の導電性突出部が、前記グラフェン構造‐前記強誘電材料間への電界の印加により、前記スイッチを「オン」状態および「オフ」状態にするように構成される、
    請求項２９に記載の構成部品。
  31. 前記構成部品が、メモリ・セルを備え、
    前記第１および第２の導電性突出部が、前記グラフェン構造‐前記強誘電材料間への電界の印加により、前記メモリ・セルを、少なくとも２つのメモリ状態のうちの１つのメモリ状態にするように構成される、
    請求項２９に記載の構成部品。
  32. １対の電極間で縦方向に延び、前記１対の電極の両方に導電可能に接続したグラフェン構造と、
    前記グラフェン構造の横方向に外側にあり、互いから見て前記グラフェン構造の相対する側にある第１および第２の導電性構造と、
    前記グラフェン構造の横方向に外側にあり、前記グラフェン構造と、前記第１および第２の導電性構造のうちの少なくとも１つとに横方向に挟まれた強誘電材料と、
    を備えるメモリ・セルであって、
    前記第１および第２の導電性構造が、前記グラフェン構造‐前記強誘電材料間への電界の印加により、前記メモリ・セルを、少なくとも２つのメモリ状態のうちの１つのメモリ状態にするように構成される、
    メモリ・セル。
  33. 前記第１の導電性構造が、前記複数の電極のうちの一方の電極に導電可能に結合し、
    前記第２の導電性構造が、前記複数の電極のうちの他方の電極に導電可能に結合する、
    請求項３２に記載のメモリ・セル。
  34. 前記第１の導電性構造および前記第２の導電性構造が、それぞれ前記一方の電極および前記他方の電極から直交方向に延びる、
    請求項３３に記載のメモリ・セル。
  35. スペースにより互いから分離した第１の電極および第２の電極と、
    前記第１および第２の電極の両方に導電可能に接続し、前記スペースの端から端まで延び、ギャップを挟んで互いから離隔した第１および第２のグラフェン構造と、
    前記第１の電極から前記スペース内に延び、前記スペースの一部分のみに渡り延び、前記第１のグラフェン構造の一方の側にある第１の導電性突出部と、
    前記第２の電極から前記スペース内に延び、前記スペースの一部分のみに渡り延びた第２の導電性突出部であって、前記第２の電極が、前記第１のグラフェン構造と前記第２のグラフェン構造との間にあり、前記第１の導電性突出部から見て前記第１のグラフェン構造の反対側にある、第２の導電性突出部と、
    前記第１の電極から前記スペース内に延び、前記スペースの一部分のみに渡り延び、前記第２の導電性突出部から見て前記第２のグラフェン構造の反対側にある第３の導電性突出部と、
    前記第２の突出部の領域に重なる前記第１の突出部の領域であって、前記第１のグラフェン構造が、前記第１および第２の突出部の前記重なる複数の領域間にある、前記第１の突出部の領域と、
    前記第３の突出部の領域に重なる前記第２の突出部の領域であって、前記第２のグラフェン構造が、前記第２および第３の突出部の前記重なる複数の領域間にある、前記第２の突出部の領域と、
    a）前記第１の突出部および前記第２の突出部の前記重なる複数の領域間、ｂ）前記第２の突出部および前記第３の突出部の前記重なる複数の領域間のうちの少なくとも一方で横方向に挟まれた強誘電材料と、
    を備える集積回路の構成部品。
JP2014557663A 2012-02-20 2013-01-23 集積回路構成部品、スイッチ、およびメモリ・セル Active JP5845364B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/400,518 2012-02-20
US13/400,518 US9368581B2 (en) 2012-02-20 2012-02-20 Integrated circuitry components, switches, and memory cells
PCT/US2013/022738 WO2013126171A1 (en) 2012-02-20 2013-01-23 Integrated circuitry components, switches, and memory cells

Publications (2)

Publication Number Publication Date
JP2015507376A true JP2015507376A (ja) 2015-03-05
JP5845364B2 JP5845364B2 (ja) 2016-01-20

Family

ID=48981602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014557663A Active JP5845364B2 (ja) 2012-02-20 2013-01-23 集積回路構成部品、スイッチ、およびメモリ・セル

Country Status (8)

Country Link
US (2) US9368581B2 (ja)
EP (2) EP2817825B1 (ja)
JP (1) JP5845364B2 (ja)
KR (1) KR101679490B1 (ja)
CN (1) CN104126227B (ja)
SG (2) SG10201703651XA (ja)
TW (1) TWI512965B (ja)
WO (1) WO2013126171A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) * 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
KR101924687B1 (ko) 2016-06-30 2018-12-04 연세대학교 산학협력단 반도체 소자 및 이의 제조 방법
US9858975B1 (en) 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10790002B2 (en) 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US11908901B1 (en) * 2019-03-14 2024-02-20 Regents Of The University Of Minnesota Graphene varactor including ferroelectric material
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165297A (ja) * 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
JP2006504278A (ja) * 2002-10-31 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 不揮発性メモリーセル、メモリーセルアレイおよび不揮発性メモリーセルの製造方法
JP2006278586A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp デバイス、カーボンナノウォール、カーボンナノウォールの製造方法
WO2010036210A1 (en) * 2008-09-23 2010-04-01 National University Of Singapore Graphene memory cell and fabrication methods thereof
JP2011066427A (ja) * 2009-09-21 2011-03-31 Hitachi Global Storage Technologies Netherlands Bv 電子デバイス
JP2011142136A (ja) * 2010-01-05 2011-07-21 Fujitsu Ltd 電界効果型トランジスタ及びこれを用いた論理回路

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3805001B2 (ja) * 1995-06-08 2006-08-02 株式会社ルネサステクノロジ 半導体装置
US5877977A (en) 1996-09-10 1999-03-02 National Semiconductor Corporation Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
JP2001102465A (ja) 1999-09-30 2001-04-13 Rohm Co Ltd 不揮発性メモリ
KR100590568B1 (ko) * 2004-11-09 2006-06-19 삼성전자주식회사 멀티 비트 플래시 메모리 소자 및 동작 방법
US7504302B2 (en) 2005-03-18 2009-03-17 Freescale Semiconductor, Inc. Process of forming a non-volatile memory cell including a capacitor structure
US7947247B2 (en) 2005-03-29 2011-05-24 Hyperion Catalysis International, Inc. Method for preparing single walled carbon nanotubes from a metal layer
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
US7982252B2 (en) * 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7619257B2 (en) 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
CN101454241A (zh) 2006-03-29 2009-06-10 海珀里昂催化国际有限公司 制备均匀单壁碳纳米管的方法
US8168964B2 (en) 2007-03-02 2012-05-01 Nec Corporation Semiconductor device using graphene and method of manufacturing the same
US7772059B2 (en) 2008-01-16 2010-08-10 Texas Instruments Incorporated Method for fabricating graphene transistors on a silicon or SOI substrate
WO2009132165A2 (en) 2008-04-24 2009-10-29 President And Fellows Of Harvard College Microfabrication of carbon-based devices such as gate-controlled graphene devices
US8547725B2 (en) 2008-06-27 2013-10-01 Sandisk 3D Llc Method of programming a nonvolatile memory cell by reverse biasing a diode steering element to set a storage element
US7687308B2 (en) 2008-08-15 2010-03-30 Texas Instruments Incorporated Method for fabricating carbon nanotube transistors on a silicon or SOI substrate
US8188460B2 (en) * 2008-11-26 2012-05-29 Board Of Regents, The University Of Texas System Bi-layer pseudo-spin field-effect transistor
KR101527192B1 (ko) * 2008-12-10 2015-06-10 삼성전자주식회사 불휘발성 메모리 소자 및 그의 제조방법
US8023310B2 (en) 2009-01-14 2011-09-20 Sandisk 3D Llc Nonvolatile memory cell including carbon storage element formed on a silicide layer
KR20100087915A (ko) 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
US8841650B2 (en) 2009-02-23 2014-09-23 Cornell University Electronic-structure modulation transistor
JP5356066B2 (ja) 2009-02-24 2013-12-04 株式会社東芝 スイッチング素子及び不揮発性記憶装置
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US20110006837A1 (en) 2009-06-02 2011-01-13 Feng Wang Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device
KR101095792B1 (ko) 2009-07-03 2011-12-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
KR101119916B1 (ko) 2009-08-24 2012-03-13 삼성전자주식회사 그래핀 전극과 유기물/무기물 복합소재를 사용한 전자 소자 및 그 제조 방법
US8470670B2 (en) 2009-09-23 2013-06-25 Infineon Technologies Ag Method for making semiconductor device
US8497499B2 (en) 2009-10-12 2013-07-30 Georgia Tech Research Corporation Method to modify the conductivity of graphene
JP4724258B2 (ja) * 2009-10-29 2011-07-13 パナソニック株式会社 半導体記憶装置を駆動する方法
US8614435B2 (en) 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
US8105928B2 (en) * 2009-11-04 2012-01-31 International Business Machines Corporation Graphene based switching device having a tunable bandgap
US8389375B2 (en) 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8294132B2 (en) 2010-03-30 2012-10-23 Hewlett-Packard Development Company, L.P. Graphene memristor having modulated graphene interlayer conduction
US8236626B2 (en) 2010-04-15 2012-08-07 The Board Of Trustees Of The Leland Stanford Junior University Narrow graphene nanoribbons from carbon nanotubes
US8445320B2 (en) 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
US8742541B2 (en) * 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8878120B2 (en) 2010-12-13 2014-11-04 The Trustees Of The Stevens Institute Of Technology Active bandgap tuning of graphene for tunable photodetection applications
US8685802B2 (en) * 2010-12-29 2014-04-01 Universityof North Texas Graphene formation on dielectrics and electronic devices formed therefrom
KR101791938B1 (ko) * 2010-12-29 2017-11-02 삼성전자 주식회사 복수의 그래핀 채널층을 구비하는 그래핀 전자소자
US8406037B2 (en) * 2011-01-05 2013-03-26 Nokia Corporation Apparatus and a method
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
US9425326B2 (en) * 2011-01-24 2016-08-23 Imec Vertical memory device and method for making thereof
US8456947B2 (en) 2011-03-08 2013-06-04 Micron Technology, Inc. Integrated circuitry, switches, and methods of selecting memory cells of a memory device
US8394682B2 (en) 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006504278A (ja) * 2002-10-31 2006-02-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 不揮発性メモリーセル、メモリーセルアレイおよび不揮発性メモリーセルの製造方法
JP2004165297A (ja) * 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
JP2006278586A (ja) * 2005-03-28 2006-10-12 Toyota Motor Corp デバイス、カーボンナノウォール、カーボンナノウォールの製造方法
WO2010036210A1 (en) * 2008-09-23 2010-04-01 National University Of Singapore Graphene memory cell and fabrication methods thereof
JP2011066427A (ja) * 2009-09-21 2011-03-31 Hitachi Global Storage Technologies Netherlands Bv 電子デバイス
JP2011142136A (ja) * 2010-01-05 2011-07-21 Fujitsu Ltd 電界効果型トランジスタ及びこれを用いた論理回路

Also Published As

Publication number Publication date
EP2817825A1 (en) 2014-12-31
SG10201703651XA (en) 2017-06-29
US9368581B2 (en) 2016-06-14
CN104126227A (zh) 2014-10-29
US9704879B2 (en) 2017-07-11
WO2013126171A9 (en) 2014-12-04
WO2013126171A1 (en) 2013-08-29
EP2817825A4 (en) 2015-11-25
JP5845364B2 (ja) 2016-01-20
KR20140132723A (ko) 2014-11-18
US20130214242A1 (en) 2013-08-22
EP2817825B1 (en) 2021-11-10
TW201344895A (zh) 2013-11-01
KR101679490B1 (ko) 2016-11-24
SG11201404679VA (en) 2014-10-30
EP3971977A1 (en) 2022-03-23
TWI512965B (zh) 2015-12-11
US20160260723A1 (en) 2016-09-08
CN104126227B (zh) 2016-09-28

Similar Documents

Publication Publication Date Title
JP5845364B2 (ja) 集積回路構成部品、スイッチ、およびメモリ・セル
US8630145B2 (en) Integrated circuitry and switches
US10600958B2 (en) Resistive memory device
KR102447302B1 (ko) 열 절연성 영역을 갖는 저항성 메모리
TWI569419B (zh) 含有金屬硫屬化物之裝置
US20150179936A1 (en) Memory Cells and Methods of Forming Memory Cells
JP6021688B2 (ja) 半導体装置およびその制御方法
US9159476B2 (en) Negative differential resistance device
US9577190B2 (en) Thermal management structure for low-power nonvolatile filamentary switch
US20180233664A1 (en) Memory device
EP2826067A1 (en) Varied multilayer memristive device
KR102262604B1 (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR20170078222A (ko) 접촉저항을 개선시킨 상변화 메모리 소자 및 3차원 상변화 메모리
CN116507134A (zh) 半导体存储器件
KR20210052413A (ko) 변동 저저항 영역 기반 전자 소자 및 이의 제어 방법
KR101173610B1 (ko) 복수의 금속층을 포함하는 고체 전해질을 이용한 저항 변화 메모리
KR20120006476A (ko) 복수의 금속층을 포함하는 고체 전해질을 이용한 저항 변화 메모리

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141010

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151120

R150 Certificate of patent or registration of utility model

Ref document number: 5845364

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250