KR101679490B1 - 집적 회로 구성요소들, 스위치들, 및 메모리 셀들 - Google Patents

집적 회로 구성요소들, 스위치들, 및 메모리 셀들 Download PDF

Info

Publication number
KR101679490B1
KR101679490B1 KR1020147024898A KR20147024898A KR101679490B1 KR 101679490 B1 KR101679490 B1 KR 101679490B1 KR 1020147024898 A KR1020147024898 A KR 1020147024898A KR 20147024898 A KR20147024898 A KR 20147024898A KR 101679490 B1 KR101679490 B1 KR 101679490B1
Authority
KR
South Korea
Prior art keywords
electrically conductive
graphene structure
graphene
quot
electrodes
Prior art date
Application number
KR1020147024898A
Other languages
English (en)
Other versions
KR20140132723A (ko
Inventor
거티 에스. 샌더
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20140132723A publication Critical patent/KR20140132723A/ko
Application granted granted Critical
Publication of KR101679490B1 publication Critical patent/KR101679490B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

스위치는 한 쌍의 전극들 사이에서 세로 방향으로 연장되며 상기 쌍의 양쪽 전극들에 도전성으로 연결되는 그래핀 구조를 포함한다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조의 측면 바깥쪽으로 및 서로로부터 그래핀 구조의 대향 측면들 상에 있다. 강유전성 재료는 측면으로 그래핀 구조 및 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나 사이에 있다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조 및 강유전성 재료를 가로지르는 전기장의 인가에 의해 “온” 및 “오프” 상태들로 스위치를 제공하도록 구성된다. 스위치들이 아닐 수 있는 집적 회로의 구성요소들을 포함한, 다른 실시예들이 개시된다.

Description

집적 회로 구성요소들, 스위치들, 및 메모리 셀들 {INTEGRATED CIRCUITRY COMPONENTS, SWITCHES, AND MEMORY CELLS}
여기에 개시된 실시예들은 단지 두 개의 예들인, 스위치들 및 메모리 셀들을 가진, 집적 회로 구성요소들과 관련된다.
스위치는 회로를 가역적으로 개방 및 폐쇄하기 위해 이용되는 구성요소이다. 스위치는 두 개의 동작 상태들을 갖는 것으로 고려될 수 있으며, 상태들 중 하나는 “온” 상태이며 다른 하나는 “오프” 상태이다. 스위치를 통한 전류 흐름은 “오프” 상태에 있는 것보다 “온” 상태에서 더 높을 것이며, 몇몇 스위치들은 근본적으로 “오프” 상태에서 어떤 전류 흐름도 허용하지 않을 수 있다. 스위치들은 회로의 일 부분을 가역적으로 개방 및 폐쇄하기를 원하는 집적 회로에서의 어딘가에서 이용될 수 있다.
집적 회로에서 존재할 수 있는 회로의 유형은 메모리이다. 메모리는 데이터를 저장하기 위해 컴퓨터 시스템들에서 사용된다. 메모리 셀들은 적어도 두 개의 상이한 선택 가능한 상태들에서 정보를 보유하거나 또는 저장하도록 구성된다. 이진 시스템에서, 상태들은 “0” 또는 “1”인 것으로서 고려된다. 다른 시스템들에서, 적어도 몇몇 개개의 메모리 셀들은 둘 이상의 레벨들 또는 상태들의 정보를 저장하도록 구성될 수 있다. 메모리 셀의 상이한 메모리 상태들은 셀 내에서의 상이한 전기적 속성들에 대응할 수 있으며, 예를 들면, 셀을 통해 상이한 저항들에 대응할 수 있다. 예를 들면, 이진 시스템의 메모리 상태들 중 하나는 메모리 셀의 고-저항 상태일 수 있으며, 상기 시스템의 메모리 상태들 중 다른 것은 셀의 저-저항 상태일 수 있다. 따라서, 셀의 판독은 미리-정의된 전압 하에서 셀을 통해 전류 흐름을 결정하는 것을 포함할 수 있다.
일 유형의 메모리 셀은 소위 크로스-포인트 메모리 셀이며, 이것은 두 개의 전기적 도전성 전극들 사이에 프로그램 가능한 재료를 포함한다. 크로스-포인트 메모리에서의 이용에 적합할 수 있는 다수의 프로그램 가능한 재료들이 알려져 있다. 예를 들면, 상 변화 재료들(예로서, 다양한 칼코겐들과 같은)이 프로그램 가능한 재료들로서 이용될 수 있다. 프로그램 가능한 재료로서 상 변화 재료를 이용하는 메모리는 때때로 상 변화 랜덤 액세스 메모리(PCRAM)로서 불리운다. 또 다른 예로서, 몇몇 프로그램 가능한 재료들은 하나의 메모리 상태에서 또 다른 것으로 전이시키기 위해 이동 전하 캐리어들로서 이온들을 이용할 수 있다. 이러한 프로그램 가능한 재료들은 저항성 랜덤 액세스 메모리(Resistive Random Access Memory; RRAM)에 통합될 수 있다.
크로스-포인트 메모리를 이용할 때 어려움은 크로스-포인트 메모리 셀들을 통해 전류의 상당한 누설이 있을 수 있으며, 그러한 것은 메모리 디바이스로부터의 저장된 데이터의 검색 동안 에러들을 부정적으로 초래할 수 있다는 것이다. 따라서, 다이오드들 또는 다른 선택 디바이스들은 흔히 메모리 셀들을 통해 전류의 제어를 돕기 위해 메모리 셀들과 쌍을 이룬다. 스위치는 적절한 선택 디바이스일 수 있다.
도 1은 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
도 2는 도 1의 실시예에서 이용될 수 있는 예시적인 실시예 그래핀 구조 및 강유전성 재료의 도식적인, 3차원 뷰이다.
도 3은 도 1에서의 라인(3-3)을 따라 취해진 도식적인 단면도이다.
도 4는 본 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
도 5는 본 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
도 6은 본 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
도 7은 본 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
도 8은 본 발명의 예시적이 실시예의 도식적인, 측 단면도이다.
도 9는 본 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
도 10은, 본 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
도 11은, 본 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
도 12는, 본 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
도 13은 도 12에서의 라인(13-13)을 통해 취해진 도식적인, 단면도이다.
도 14는 예시적인 실시예의 동작 특성들의 그래픽 예시이다.
도 15는 본 발명의 예시적인 실시예의 도식적인, 측 단면도이다.
몇몇 실시예들은 스위치를 통해 전류-도전 와이어로서 그래핀(예를 들면, 이중층 그래핀)을 이용하며, 그래핀 내에서 밴드갭을 변경하기 위해 전류-도전 와이어에 대해 횡방향인 전기장을 이용한다. 밴드갭을 증가시키는 것은 스위치를 턴 “오프”하며, 밴드갭을 감소시키는 것은 스위치를 턴 “온” 한다. 이러한 스위치들은 그래핀이 몇몇 실시예들에서, 밴드갭에 부여하기에 충분한 횡 전기장의 부재시 효과적인 밴드갭이 없을 수 있기 때문에, 횡 전기장이 낮을 때(또는 없을 때) 매우 높은 전류 흐름을 가질 수 있다. 횡 전기장 및 이중층 그래핀의 밴드갭 사이에서의 관계는 왕 펑(Feng Wang)에 의한 여러 개의 논문들(예를 들면, Zhang 외, 네이처 459, 820-823(2009년 6월 11일))에 설명된다.
그래핀에 밴드갭을 부여하는 또 다른 방식은 좁은 치수(예를 들면, 약 20 나노미터들 이하, 약 10 나노미터들 미만, 또는 심지어 약 5 나노미터들 이하의 치수)를 가진 스트립인 그래핀을 형성하는 것이다. 그래핀 스트립 치수들 및 밴드갭 사이에서의 관계는 H. Dai에 의한 여러 개의 논문들(예를 들면, Li 외, 사이언스 319, 1229-1232(2008))에서 설명된다. 몇몇 실시예들에서, 스위치 내에서의 이중층 그래핀은 내재하는 밴드갭(즉, 임의의 횡 전기장의 부재 시조차 존재하는 밴드갭)을 갖도록 구성된 스트립인 각각의 개개의 층을 갖도록 형성될 수 있으며, 이것은 내재한 밴드갭이 없는 그래핀 구조들을 갖고 달성될 수 있는 스위치를 통한 전류 흐름에 대한 부가적인 제어를 제공할 수 있다.
집적 회로 구성(10)의 일 부분이 도 1 내지 도 3에 예시되며, 베이스(14)에 의해 지지된 집적 회로의 예시적인 구성요소(예로서, 스위치(12))를 포함한다. 베이스가 동질인 것으로 도시되지만, 베이스는 다양한 실시예들에서, 다수의 구성요소들 및 재료들을 포함할 수 있다. 예를 들면, 베이스는 집적 회로 제작과 연관된 다양한 재료들 및 구성요소들을 지원하는 반도체 기판을 포함할 수 있다. 기판과 연관될 수 있는 예시적인 재료들은 내화물 금속 재료들, 배리어 재료들, 확산 재료들, 절연체 재료들 등 중 하나 이상을 포함한다. 반도체 기판은 예를 들면, 단결정 실리콘을 포함하고, 본질적으로 그것으로 이루어지거나, 또는 그것으로 이루어질 수 있다. 용어들(“반도체의 기판”, “반도체 구성” 및 “반도체 기판”)은 이에 제한되지 않지만, 반도체 웨이퍼(단독으로 또는 다른 재료들을 포함한 어셈블리들로), 및 반도체의 재료 층들(단독으로 또는 다른 재표들을 포함한 어셈블리들로)과 같은 벌크 반도체 재료들을 포함한, 반도체 재료를 포함한 임의의 구성을 의미한다. 용어(“기판”)는 이에 제한되지 않지만, 상기 설명된 반도체 기판들을 포함한, 임의의 지지 구조를 나타낸다.
스위치(12)는 제 1 전극(16) 및 제 2 전극(18)을 포함한다. 이러한 전극들은 서로로부터 이격되며, 구체적으로 도시된 실시예에서, 간격(22)만큼 서로로부터 분리된다.
전극들(16, 18)은 전기적으로 도전성 전극 재료(20)를 포함한다. 이러한 전극 재료는 임의의 적절한 전기적 도전성 조성물, 또는 조성물들의 조합을 포함할 수 있으며; 예를 들면, 다양한 금속들(예를 들면, 텅스텐, 티타늄, 구리 등), 금속-함유 재료들(예를 들면, 금속 규소화물, 금속 탄화물, 금속 질화물 등), 및 도전성으로-도핑된 반도체 재료들(예를 들면, 도전성-도핑된 실리콘, 도전성-도핑된 게르마늄 등) 중 하나 이상을 포함할 수 있다. 전극들(16, 18) 모두가 동일한 전기적 도전성 재료를 포함하는 것으로 도시되지만, 다른 실시예들에서, 전극들(16, 18)은 서로에 대하여 상이한 도전성 재료들을 포함할 수 있다.
그래핀 구조(24)는 전극들 사이에서 연장된다. 그래핀 구조는 전극들 사이에서 세로 방향으로 연장되는 것으로서 불리울 수 있으며; 용어(“세로 방향으로”)는 다른 구성요소들이 비교될 수 있는 그래핀 구조의 배향을 지정하기 위해 사용된다. 예를 들면, 전극들(16, 18)은 그래핀 구조의 세로 치수를 따라 서로로부터 이격되는 것으로 고려될 수 있으며; 그래핀 구조는 세로 방향 치수에 직각으로 연장되는 측면 치수를 따라 두께(“T”)를 갖는 것으로 고려될 수 있다. 그래핀 구조의 “세로 방향” 치수는 이와 같이 지정된 그래핀 구조의 임의의 부분일 수 있으며; 그래핀 구조의 가장 긴 치수이거나 또는 아닐 수 있다.
도시된 실시예에서, 그래핀 구조(24)는 간격(22)을 가로질러 연장되며, 전극들(16, 18) 양쪽 모두를 직접 접촉한다. 몇몇 실시예들에서, 그래핀 구조는 하나 이상의 층의 그래핀을 포함할 것이다. 예를 들면, 그래핀 구조는 이중층 구조일 수 있다. 파선(25)은 이러한 구조가 몇몇 실시예들에서 두 개의 그래핀 층들을 포함할 수 있음을 도식적으로 예시하기 위해 구조(24) 내에서 도시된다. 층들은 서로와 동일한 두께일 수 있거나, 또는 서로에 대하여 상이한 두께일 수 있다.
동작에 있어서, 전류는 스위치(12)가 “온” 상태에 있을 때 전극들(16, 18) 사이에서의 그래핀 구조(24)를 따라 흐른다. 이러한 전류 흐름은 축(27)의 방향을 따르는 것으로 고려될 수 있다.
스위치(12)는 한 쌍의 제 1 및 제 2 전기적 도전성 구조들(26, 28)(즉, 도전성 노드들)을 포함하며, 이러한 도전성 구조들은 도시된 실시예에서 그래핀 구조(24)의 측면 바깥쪽 및 그래핀 구조(24)의 대향 측면들 상에 있다. 도전성 구조들(26, 28)은 전기적 도전성 재료(30)를 포함한다. 이러한 전기적으로 도전성 재료는 전극들(16, 18)을 참조하여 상기 설명된 조성물들 중 임의의 것을 포함하여, 임의의 적절한 조성물을 포함할 수 있다. 제 1 및 제 2 도전성 구조들(26, 28)이 서로 동일한 조성물을 포함하는 것으로 도시되지만, 다른 실시예들에서, 도전성 구조들은 서로에 대하여 상이한 조성물들을 포함할 수 있다.
제 1 및 제 2 도전성 구조들(26, 28)은 각각 회로(32, 34)에 연결되며, 이러한 회로는 도전성 구조 사이에 전기장(EF)을 생성하도록 구성된다. 이러한 전기장은 그래핀 구조(24)를 따라 전류 흐름의 방향에 대해 횡방향이다. 전기장이 전극(28)으로부터 전극(26)을 향해 배향되는 것처럼 예시되지만, 전기장은 다른 실시예들에서 반대 방향으로 배향될 수 있다. 전기장(EF)은 주로 그래핀 구조(도시되지 않음)에 직교하는 전기장에 의해 구성될 수 있거나, 또는 주로 그래핀 구조에 직교가 아닌 각도에 있는 전기장에 의해 구성될 수 있다. 전기장이 주로 그래핀 구조를 따라 전류의 방향(즉, 축(27)을 따르는 것 외의 방향)에 평행하는 것 외의 각도에 있다면, 이러한 전기장은 그래핀 구조(24)를 따라 전류 흐름의 방향에 횡방향인 예시된 필드(EF)에 대응하는 벡터 구성요소를 가질 것이다. 따라서, 주로 축(27)에 평행이 아닌 임의의 방향을 따라 향해지는 전기장의 발생은 그래핀 구조(24)를 따라 전류 흐름의 방향에 횡방향인 전기장의 발생을 포함하는 것으로 고려될 수 있다. 축(27)을 따라 전기장 구성요소(즉, 그래핀 구조(24)를 따르는 전류 흐름의 방향에 평행한)는 스위치(12)의 “온” 상태에서 전극(16)에서 전극(18)으로 또는 역으로 전자들을 이동시키는 것을 돕는데 유용할 수 있다는 것이 주의된다.
제 1 및 제 2 도전성 구조들(26, 28)은 그래핀 구조(24)의 그래핀 내에서 밴드갭을 변경하도록 구성된 전기적 구성요소로 함께 고려될 수 있다. 구체적으로, 도전성 구조들 사이에 발생된 전기장은 왕 펑에 의해 설명된 관계를 이용함으로써 그래핀 구조(24)의 그래핀 내에서 밴드갭을 변경할 수 있다.
그래핀 구조(24) 내에서의 전류 흐름에 횡방향인 전기장의 규모의 조작은 스위치(12)의 상태를 제어하기 위해 사용될 수 있다. 비교적 큰 횡 전기장은 “오프” 상태에서 스위치(12)를 유지하기 위해 이용될 수 있는 반면, 비교적 작은 횡 전기장은 “온” 상태에서 스위치(12)를 유지하기 위해 이용될 수 있다. 용어들(“비교적 높은 횡 전기장” 및 “비교적 낮은 횡 전기장”)은 횡 전기장들이 서로에 대하여 낮고 높음을 표시하기 위해 이용된다. 몇몇 실시예들에서, 제 1 및 제 2 도전성 구조들(26, 28) 사이에서의 총 전압 차는 “온” 상태에서 “오프” 상태로, 또는 그 역으로 스위치를 전이시키기 위해 약 0.25 eV만큼 변경될 수 있다. 몇몇 실시예들에서, “온” 상태에서 “오프” 상태로의 전이는 약 3 볼트들/나노미터 이하의 횡 전기장을 제공함으로써 달성될 수 있으며, 몇몇 실시예들에서 약 2 볼트들/나노미터 이하의 횡 전기장을 제공함으로써 달성될 수 있다.
그래핀 구조(24)는 전극(16)에서 전극(18)으로 길이(“L”), 및 길이에 직교하는 방향을 따라 두께(“T”)를 가진다. 그래핀 구조의 길이 및 두께는 원하는 성능 특성들을 달성하기 위해 맞춰질 수 있으며; 부가적으로 제 1 및 제 2 도전성 구조들(26, 28) 사이에서의 간격 및 이러한 도전성 구조들 사이에 발생된 전기장의 방향이 원하는 성능 특성들을 달성하기 위해 맞춰질 수 있다.
몇몇 실시예들에서, 그래핀 구조(24)는 약 1 나노미터에서 약 10 나노미터들까지의 제 1 및 제 2 도전성 구조들(26, 28) 사이에서의 최대 전체 측면 두께를 가질 것이다. 몇몇 실시예들에서, 그래핀 구조는 둘 이상의 층들을 포함할 것이며, 층들 중 적어도 하나는 약 5 나노미터들 미만의 도전성 구조들 사이에서 최대 측면 두께를 가질 것이며; 몇몇 실시예들에서, 이러한 층들의 모두는 약 5 나노미터들 미만의 도전성 구조 사이에서 최대 측면 두께를 가질 것이다. 몇몇 실시예들에서, 그래핀의 개개의 층들은 약 1 나노미터에서 약 5 나노미터들까지의 범위 내에서 최대 측면 두께들을 가질 것이다. 두께(“T”)는 길이(“L”)를 따라 균일하거나 또는 균일하지 않을 수 있다. 이에 상관없이, 몇몇 실시예들에서, 그래핀 구조(24)는 적어도 약 10 나노미터들에서 적어도 약 50 나노미터들까지의 범위 내에서 길이(“L”)를 가질 것이다.
몇몇 실시예들에서, 그래핀 구조(24)는 직사각형-형태일 수 있다. 예시적인 직사각형-형태 그래핀 구조는 도 1 내지 도 3에 도시된다. 이러한 구조는 상기 논의된 길이(“L”) 및 두께(“T”)를 가지며, 또한 폭(“W”)을 가진다. 폭은 두께 및 길이 이외에, 그래핀에서 원하는 밴드갭 특성, 및 스위치(12)의 원하는 성능 특성들을 달성하기 위해 맞춰질 수 있다(도 1 및 도 3). 몇몇 실시예들에서, 그래핀 구조(24)는 적어도 약 5 나노미터들에서 적어도 약 20 나노미터들까지의 폭(“W”)을 가질 것이다.
그래핀 구조(24)는 전기장이 주로 그래핀 구조(도 1에 도시된 바와 같이)의 두께(“T”)를 따라 연장되도록 도 1 및 도 3의 스위치(12)의 전기장(“EF”)에 대하여 구성될 수 있거나, 또는 전기장이 주로 그래핀 구조의 폭(“W”)을 따라 연장되도록 도 1의 구성에 대하여 회전될 수 있거나, 또는 전기장이 그래핀 구조의 두께 및 폭 양쪽 모두에 대하여 각이 진 1차 방향을 따라 그래핀 구조를 통해 연장되도록 회전될 수 있다.
몇몇 실시예들에서, 그래핀 구조(24)는 그래핀이 횡 전기장의 부재 시 내재하는 밴드갭을 갖도록, H. Dai에 의해 설명된 관계를 이용하도록 치수 구성되는 둘 이상의 그래핀 층들을 포함할 수 있다. 특정한 애플리케이션들에 대한 스위치(12)의 “온” 상태 모드의 도전성을 맞추기 위해 부가적인 파라미터를 그렇게 제공할 수 있다. 다른 실시예들에서, 그래핀 구조(24)는 개별적으로 모두가 인가된 횡 전기장의 부재 시 구조(24)의 그래핀 내에 있기에 중요한 밴드갭에 대해 너무 큰 치수들을 갖는 하나 이상의 층들을 포함할 수 있다. 그렇게 그래핀 구조로 하여금 스위치의 “온” 상태 모드에서 매우 높은 전도도를 가질 수 있게 할 수 있다.
강유전성 재료는 측면으로 그래핀 구조 및 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나 사이에 있다. 강유전성 재료는 동질이거나 또는 비-동질일 수 있다. 또한, 임의의 기존의 또는 아직-개발-중인 강유전성 재료가 일 예인 니오브산 리튬(예로서, LiNbO3)과 함께, 사용될 수 있다. 스위치에서, 그래핀 구조 및 강유전성 재료에 걸친 전기장의 인가는 “온” 및 “오프” 상태들로 스위치를 제공하기 위해 사용된다. 도 1 내지 도 3은 강유전성 재료가 측면으로 대향 측면들 중 하나 상에서 제 1 및 제 2 전기적 도전성 구조들 중 단지 하나 및 그래핀 구조 사이에 있다. 구체적으로, 강유전성 재료(31)는 측면으로 그래핀 구조(24) 및 제 1 도전성 구조(26) 사이에 있다. 일 실시예에서, 그래핀 구조의 적어도 일 측면 상에서의 강유전성 재료는 약 1 나노미터에서 약 10 나노미터들까지, 및 일 실시예에서 약 3 나노미터들에서 약 5 나노미터들가지의 최소 측면 두께를 가진다. 몇몇 실시예들에서, 그래핀 구조의 적어도 일 측면 상에서의 강유전성 재료는 그래핀 구조의 그래핀의 것보다 작은 최소 및/또는 최대 측면 두께를 가진다. 강유전성 재료는, 일정한 측면 두께가 도 1 내지 도 3에 도시되지만, 일정한 측면 두께일 필요는 없다.
일 실시예에서, 강유전성 재료는 전극(16, 18) 사이에서 세로 방향으로 연속적이며, 일 실시예에서 전극들(16, 18) 사이에서 거리(즉, 치수(“L”))의 적어도 약 50%에 걸친다. 일 실시예에서, 강유전성 재료는 전극들의 쌍 중 적어도 하나에 직접 맞닿으며, 도 1 내지 도 3에서의 강유전성 재료(31)는 전극들(16, 18) 양쪽 모두에 직접 맞닿는다. 도 1 내지 도 3은 또한 강유전성 재료(31)가 치수들(“L’’ 및 “W”)을 따라 그래핀 구조(24)의 그래핀과 동연인 예시적인 실시예를 도시한다.
유전 재료(40)는 전극들(16, 18) 사이에서의 공간 내에 있으며 제 1 및 제 2 도전성 구조들(26, 28)을 둘러싸는 것으로 도시된다. 유전 재료(40)는 임의의 적절한 조성물 또는 조성물들의 조합을 포함할 수 있으며, 몇몇 실시예들에서 실리콘 이산화물, 실리콘 질화물, 및 다양한 도핑된 유리들(예를 들면, 보로포스포실리케이트 유리, 포스포실리케이트 유리, 플루오로실리케이트 유리 등) 중 하나 이상을 포함할 수 있다. 유전 재료(40)는 스위치(12) 전체에 걸쳐 동질인 것으로 도시되지만, 다른 실시예들에서 다수의 상이한 유전 재료들이 이용될 수 있다.
도 4는 강유전성 재료가 측면으로 그래핀 구조의 대향 측면들 상에서 제 1 및 제 2 전기적 도전성 구조들 중 양쪽 모두 및 그래핀 구조 사이에 있는 대안적인 집적 회로 구조(10a)를 묘사한다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“a”)를 갖거나 또는 상이한 번호들을 갖고 표시된다. 스위치(12a)는 그래핀 구조(24) 및 제 2 도전성 구조(28) 사이에서의 강유전성 재료(33)뿐만 아니라 그래핀 구조(24) 및 제 1 도전성 재료(26) 사이에 강유전성 재료(31)를 포함한다. 강유전성 재료(33)는 동질이거나 또는 비-동질일 수 있으며, 강유전성 재료(31)와 동일한 조성물일 수 있거나 또는 강유전성 재료(31)의 것과 상이한 조성물일 수 있다. 강유전성 재료들(31, 33)은 서로로부터 모든 곳에서 이격되거나 또는 서로에 직접 맞닿을 수 있으며, 예를 들면, 그래핀 구조(24)의 한쪽 또는 양쪽 단부 에지들(도시되지 않음)에서 서로 접촉할 수 있다.
강유전성 재료는 그래핀 구조의 그래핀에 직접 맞닿을 수 있거나 또는 그래핀 구조의 그래핀으로부터 모든 곳에서 이격될 수 있다. 도 1 내지 도 3은 강유전성 재료(31)가 그래핀 구조(24)의 그래핀에 직접 맞닿는 예시적인 실시예를 도시하는 반면, 도 5는 측면으로 그래핀 구조(24)의 그래핀으로부터 모든 곳에서 이격된 강유전성 재료(31)를 갖는 스위치(12b)를 가진 대안적인 실시예 집적 회로 구성(10b)을 도시한다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“b”)를 갖거나 또는 상이한 번호들을 갖고 표시된다.
마찬가지로 강유전성 재료가 측면으로 그래핀 구조 및 제 1 및 제 2 전기적 도전성 구조들 중 양쪽 모두 사이에 있으며, 각각의 측면 상에서의 강유전성 재료는 그래핀 구조의 그래핀에 직접 맞닿거나 또는 맞닿지 않을 수 있다. 도 4는 강유전성 재료(31) 및 강유전성 재료(33) 양쪽 모두가 그래핀 구조(24)의 그래핀에 직접 맞닿는 예시적인 실시예를 묘사한다. 도 6은 그래핀 구조(24)의 그래핀으로부터 측면으로 모든 곳에서 이격된 강유전성 재료(31) 및 강유전성 재료(33)의 각각을 갖는 스위치(12c)를 가진 대안의 예시적인 실시예 집적 회로 구성(10c)을 묘사한다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“c”)를 갖거나 또는 상이한 번호들을 갖고 표시된다.
도 7은 그래핀 구조(24)의 그래핀으로부터 이격되는 어디에나 있는 강유전성 재료(31) 및 그래핀 구조(24)의 그래핀에 직접 맞닿는 강유전성 재료(33)를 갖는 스위치(12d)를 가진 또 다른 예시적인 실시예 집적 회로 구성(10d)을 묘사한다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“d”)를 갖거나 또는 상이한 번호들을 갖고 표시된다. 대안적으로 또 다른 예로서, 강유전성 재료(31)는 그래핀 구조(24)의 그래핀에 직접 맞닿을 수 있으며 강유전성 재료(33)는 그래핀 구조(24)(도시되지 않음)의 그래핀으로부터 모든 곳에서 이격될 수 있다. 이에 상관없이, 강유전성 재료들(31, 33) 중 하나 또는 양쪽 모두는 그래핀에 직접 맞닿으며, 그렇게 그래핀의 모두에 동연이거나 또는 완전히 맞닿을 필요는 없다. 강유전성 재료가 그래핀으로부터 측면으로 모든 곳에서 이격될 수 있지만, 일 실시예에서, 이러한 최소 간격은 단지 약 1 나노미터이며, 일 실시예에서 단지 약 0.5 나노미터이다.
도 8은 강유전성 재료(31e)가 전극들(16, 18) 사이에서 세로 방향으로 연속되지만 각각의 이러한 전극으로부터 이격되는 스위치(12e)를 가진 또 다른 예시적인 실시예 집적 회로 구성(10e)을 묘사한다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“e”)를 갖거나 또는 상이한 번호들을 갖고 표시된다. 대안적인 예로서(도시되지 않음), 강유전성 재료(31e)가 전극들(16 또는 18) 중 하나를 접촉할 수 있다. 강유전성 재료(31)에 대하여 상기 설명된 다른 속성들 중 임의의 하나 이상이 사용될 수 있으며, 강유전성 재료(33)(도시되지 않음)는 그래핀 구조(24)의 묘사된 우측 측면 상에서 사용될 수 있다. 예를 들면, 이러한 강유전성 재료들 중 임의의 것은 그래핀 구조(24)의 그래핀에 직접 맞닿을 수 있거나 또는 그로부터 모든 곳에서 이격될 수 있다.
상기 도 1 내지 도 8 실시예들은 강유전성 재료가 전극들(16, 18) 사이에서 세로 방향으로 계속되는 예들을 도시한다. 대안적으로, 강유전성 재료는 예를 들면, 스위치(12f)를 가진 집적 회로 구성(10f)에 대하여 도 9에 도시된 바와 같이, 전극들(16, 18) 사이에서 세로 방향으로 비연속적일 수 있다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“f”)를 갖거나 또는 상이한 번호들을 갖고 표시된다. 도 9는 도전성 전극들(16, 18)로부터 이격되는 강유전성 재료(31f)의 두 개의 세로 방향으로 이격된 세그먼트들을 도시한다. 대안적으로, 세로 방향으로 이격된 세그먼트들(31f) 중 하나 또는 양쪽 모두는 전극(16) 및/또는 전극(18)(도 9에 도시되지 않음)에 대하여 직접 수신될 수 있다. 예를 들면, 도 10은 두 개의 강유전성 재료 세그먼트들(31g)이 각각 전극(16 또는 18) 중 하나에 맞닿는 스위치(12g)를 가진 대안의 예시적인 집적 회로 구성(10g)을 묘사한다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“g”)를 갖거나 또는 상이한 번호들을 갖고 표시된다.
도 11은 강유전성 재료(31h)의 두 개 이상(예로서, 3개)의 세로 방향으로 이격된 세그먼트들이 사용되는 스위치(12h)를 갖는 대안의 예시적인 실시예 집적 회로 구성(10h)을 묘사한다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“h”)를 갖거나 또는 상이한 번호들을 갖고 표시된다.
강유전성 재료에 대하여 상기 속성들 중 임의의 하나 이상은, 그래핀 구조(24)의 하나 또는 양쪽 측면 상에 있는 지 여부에 상관 없이, 강유전성 재료의 적절한 편극 및 전하에 의해 인가된 그래핀 구조(24)에 대하여 잔여 전기장의 임의의 원하는 효과를 달성하기 위해 기술자에 의해 선택될 수 있는 바와 같이, 임의의 가능한 조합(들)으로 사용되거나 또는 조합될 수 있다. 예를 들면, 강유전성 재료는 그래핀 구조(24)의 그래핀에 직접 맞닿거나 또는 그로부터 모든 곳에서 이격될 수 있다.
제 1 및 제 2 도전성 구조들(26, 28)은 횡 전기장이 강유전성 재료 및 그래핀 구조(24)에 걸쳐 발생될 수 있게 하기 위해 임의의 적절한 회로(32, 34)에 연결될 수 있다. 몇몇 실시예들에서, 제 1 도전성 구조는 전극들(16, 18) 중 하나에 도전성으로 결합될 수 있으며 제 2 도전성 구조는 전극들(16, 18) 중 다른 하나에 도전성으로 결합될 수 있다. 이러한 실시예들의 예들은 도 12 및 도 13에 도시된 집적 회로 구성(10i)을 참조하여 설명된다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“i”)를 갖거나 또는 상이한 번호들을 갖고 표시된다. 구성(10i)은 도 1 내지 도 3을 참조하여 상기 설명된 스위치(12)와 유사한 스위치(12i)를 포함하지만, 각각 전극들(16, 18)로부터 연장된 제 1 도전성 돌기(42) 및 제 2 도전성 돌기(44)를 포함한다. 제 1 돌기(42)는 전극(16)으로부터 및 부분적으로 전극들 사이에서의 간격(22)을 가로질러 연장되며, 제 2 돌기(44)는 전극(18)으로부터 및 부분적으로 전극들 사이에서의 간격(22)을 가로질러 연장된다. 제 1 및 제 2 도전성 구조(26, 28)는 예시된 구성에서 서로 수직으로 중첩하는 돌기들(42, 44)의 부분들에 의해 효과적으로 구성된다. 도시된 실시예에서, 돌기들(42, 44)은 전극들(16, 18)과 동일한 재료(20)를 포함한다. 다른 실시예들에서, 돌기들(42, 44) 중 하나 또는 양쪽 모두가 이러한 돌기가 연장되는 전극과 상이한 조성물을 포함할 수 있다. 일 실시예에서, 돌기들(42, 44)은 전극들(16, 18) 중 각각의 것으로부터 직각으로 돌출하는 도전성 구조들을 포함한다.
도 1 내지 도 11에서의 강유전성 재료에 대하여 설명되며 도시된, 임의의 속성, 또는 상기 속성들 중 하나 이상의 임의의 조합이 도 12 및 도 13이 실시예에서 이용될 수 있다. 이에 상관없이, 동작에서, 스위치(12i)는 적어도 3개의 상이한 동작 모드들을 갖는 것으로 고려될 수 있다.
제 1 모드에서, 전극들(16, 18) 사이에서의 전압 차가 없다. 따라서, 전극들(16, 18)은 강유전성 재료(31) 및 그래핀 구조(24)을 가로질러 어떤 전기장(EF)도 인가하지 않는다. 강유전성 재료(31)에 의해 보유된 편극 상태 및 전하(만약에 있다면)에 의존하여, 몇몇 전기장이 그래핀 구조(24)을 가로질러 인가되거나 또는 인가되지 않을 수 있다. 이에 상관없이, 그래핀 구조(24)의 그래핀 내에서의 밴드갭이 그에 따라 작을 것이다. 그렇지만, 전극들(16, 18) 사이에서의 전압 차의 부족으로 인해 그래핀 구조 내에서의 전류 흐름이 없을 것이다.
제 2 모드에서, 전압 차는 전극들(16, 18) 사이에서 제공되며, 이러한 차이는 스위치가 “온” 상태인 채로 있도록 충분히 작다. 다시 말해서, 제 1 및 제 2 도전성 구조들(26, 28) 사이에서의 전기장은 그래핀 구조(24)의 그래핀 내에서의 밴드갭이 구조(24)를 따라 전류 흐름을 효과적으로 정지시킬 레벨로 증가하지 않도록 충분히 작게 유지된다. 이것은, 만약에 있다면, 강유전성 재료 내에서의, 만약에 있다면, 전하로부터 기인한 임의의 전기장에 의해 인가된, 첨가 효과를 포함한다. 스위치(12i)가 제 2 모드에 있는 채로 있는 동안, 구조(24)를 따르는 전류 흐름은 전극들(16, 18) 사이에서의 증가하는 전압 차에 비례하여 증가하거나 또는 증가하지 않을 수 있다. 전극들(16, 18) 사이에서의 전압 차에 대한 구조(24)를 따르는 전류 흐름의 관계는, 적어도 부분적으로, 돌기들(42, 44) 사이에서의 거리, 돌기들의 조성물들, 돌기들 사이에서의 유전 재료 및 강유전성 재료의 조성물들, 강유전성 재료가 그래핀 구조(24) 중 하나 또는 양쪽 측면들 상에 있는지 여부, 강유전성 재료의 치수들 및 구성(들), 구조(24)의 조성물, 및 돌기들 사이에서의 구조(24)의 영역의 치수 및 배향에 의존할 것이다. 이러한 파라미터들 중 임의의 것 또는 모두는 전극들(16, 18) 사이에서의 전압 차에 대한 구조(24)를 따르는 전류 흐름의 원하는 관계를 달성하기 위해 맞춰질 수 있다.
제 3 모드에서, 전극들(16, 18) 사이에서의 전압 차는 스위치가 “오프” 상태에 있게 하는 레벨에 도달한다. 다시 말해서, 강유전성 재료(31)에 의해 보유된 (만약에 있다면) 전하로부터의 첨가 효과(만약에 있다면)를 포함하여, 제 1 및 제 2 도전성 구조들(26, 28) 사이에서의 전기장은 구조(24)를 따라 전류 흐름을 효과적을 정지시키는 레벨로 그래핀 구조(24) 내에서의 그래핀의 밴드갭을 증가시키기에 충분히 크게 된다.
몇몇 실시예들에서, 스위치의 “오프” 상태에서 구조(24)를 따르는 전류 흐름은 0 밀리앰프들일 것이다. 다른 실시예들에서, “오프” 상태에서의 구조(24)를 따르는 전류 흐름은 비-제로 값일 수 있지만, 이러한 전류 흐름은 스위치의 “온” 상태에서의 구조를 따라 전류 흐름에 대해 여전히 낮을 것이다.
몇몇 실시예들에서, 스위치의 “온” 및 “오프” 상태들 사이에서 전이하기 위해 이용된 전압 증가 또는 감소의 펄스 형태는 스위치의 원하는 성능 특성들에 대해 맞춰질 수 있다. 몇몇 실시예들에서, 스위치의 “온” 및 “오프” 상태들 사이에서 전이시키기 위해 이용된 전압 변화의 상승 시간 또는 하강 시간은 스위치의 원하는 성능 특성들에 대해 맞춰질 수 있다. 몇몇 실시예들에서, 스위치는 그래핀 구조(24)를 따르는 전류 흐름이 스위치가 “온” 상태에 남아있는 동안 전극들(16, 18) 사이에서의 증가하는 전압 차에 따라 증가하도록 맞춰질 수 있으며, 그 후 전류 흐름은 전압 차가, 전류 흐름이 스위치를 “오프” 상태로 전이시키는 레벨에 도달할 때 갑자기 중단될 수 있다. 몇몇 실시예들에서, 스위치는 “온” 상태에서 “오프” 상태로 스위치의 전이 동안 구조(24)를 따라 전류 흐름을 서서히 테이퍼링하도록 맞춰질 수 있다.
도 14는 도 12 및 도 13에 도시된 유형의 예시적인 실시예 스위치의 동작을 그래픽으로 예시한다. 구체적으로, 도 14의 실선 그래프 라인은 제로(V0)의 레벨 이상의 전극들(16, 18) 사이에서의 전압 차에서의 초기 증가에 따라 증가하며; 그 후 전압 차가 전이 레벨(Va1)에 도달한 후 감소하며, 마지막으로 전압 차가 레벨 Vb1에 도달할 때 함께 중단되는 스위치를 통한 전류를 도시한다.
그래핀 구조의 하나 또는 양쪽 측면들 상에서의 강유전성 재료는, 특정한 동작 체계들에서, 편극의 하나의 상태에서 대 편극의 또 다른 상태에서 전하를 저장할 수 있다. 예를 들면, 구조들(26, 28) 사이, 또는 돌기들(42, 44) 사이에서의 적절한 전압 차에 의해 강유전성 재료를 통해 인가된 전기장은 전하-저장 가능 상태로 강유전성 재료를 편극시키며 및/또는 실제로 상기 전하-저장 가능 상태에서 강유전성 재료 내에 전하를 저장하기에 충분할 수 있다. 상기 전기장은 세로 방향 도전성 상태로부터 세로 방향 저항 상태로 그래핀 구조(24)를 변환하기에 충분할 수 있다. 도전성 구조들/돌기들 사이에서의 전압 차를 제거하는 것은 그래핀 구조에 잔여 전기장을 인가하는 강유전성 재료로부터 잔여 전하를 남길 수 있다. 상기 잔여 전기장은 세로 방향으로 저항 상태에 그래핀 구조를 유지하는 것을 용이하게 할 수 있다. 편극을 반전시키는 것은 전하를 방산시키며 세로 방향 도전성 상태로 다시 그래핀 구조를 위치시키는 전기장을 인가할 수 있다.
그래핀 구조 중 하나 또는 양쪽 측면들 상에서의 강유전성 재료의 존재는 그 외 강유전성 재료의 부재 시 동일한 구성을 갖고 발생하는 것보다 더 낮은 Va1 및/또는 Vb1를 가능하게 할 수 있다. 일 예로서, 도 14에서의 파선 그래프 라인은 유전 재료(40) 중 몇몇을 대신하는 임의의 강유전성 재료의 부재 시 동일한 구성 스위치의 예시적인 동작 프로파일을 도시한다. 이러한 구성은 여기에서 부록에 도시되고 설명되며, 부록은 명세서, 청구항들, 및 도면들의 별개의 또는 부가적인 부분들로서 여기에 나타나는 것처럼 본 발명 개시의 일부를 형식적으로 구성한다. 또한, 본 발명은 부록의 구성들 및 방법들 중 임의의 것에서 여기에서의 구성들 중 임의의 것의 사용을 포함한다. 부록은 출원한 것으로서, 2011년 3월 17일의 출원일을 갖는, 미국 특허 출원 일련 번호 제13/050,630호이다. (미국특허공개공보 제2012/0230128호)
도 14의 그래프는 예시적인 실시예 스위치의 동작을 이해하도록 판독자를 돕기 위해 제공되며 만약에 있다면 도 14의 그래프의 실제 특성들이 청구항들에 명확하게 나열되는 정도를 제외하고, 본 발명 또는 그것의 임의의 실시예들을 제한하지 않는다. 몇몇 실시예들에서, 도 12 및 도 13에 대하여 설명된 스위치들은, 스위치들이 전극들(16, 18) 사이에서의 전압 차가 미리 결정된 임계치(도 14의 Vb1)에 도달할 때 스스로를 턴 오프한다는 점에서, 자기-제한 디바이스인 것으로 고려될 수 있다.
도 12 및 도 13에 대하여 설명된 스위치들은 단일 그래핀 구조(24)를 포함한다. 다른 실시예들에서, 스위치들은 둘 이상의 그래핀 구조들을 포함하도록 구성될 수 있다. 도 15는 두 개의 그래핀 구조들을 포함하는 스위치(12j)를 가진 집적 회로 구성(10j)을 도시한다. 상기 설명된 실시예들로부터의 유사한 번호들이 적절하게 사용되며, 몇몇 구성 차이들은 접미사(“j”)를 갖거나 또는 상이한 번호들을 갖고 표시된다.
스위치(12j)는 도 12 및 도 13에 대하여 상기 논의된 전극들(16, 18), 그래핀 구조(24), 강유전성 재료(31), 및 돌기들(42, 44)을 포함한다. 부가적으로, 스위치(12j)는 그래핀 구조(24)로부터 돌기(44)의 반대 측면 상에서의 또 다른 그래핀 구조(48), 강유전성 재료(35), 및 전극(16)으로부터 위쪽으로 연장된 또 다른 돌기(50)를 포함한다. 강유전성 재료(35)는 강유전성 재료들(33)에 대하여 상기 설명된 속성들 중 임의의 것을 가질 수 있다. 도 1 내지 도 11에서의 강유전성 재료에 대하여 설명되고 도시된, 임의의 하나의 속성, 또는 상기 속성들 중 하나 이상의 임의의 조합이 도 15의 실시예에서 이용될 수 있다.
몇몇 실시예들에서, 그래핀 구조들(24, 48)은 각각 제 1 그래핀 구조 및 제 2 그래핀 구조로서 불리울 수 있다. 이러한 그래핀 구조들은 갭(52)만큼 서로로부터 이격된다. 제 1 돌기(구체적으로, 돌기(44))는 전극(18)으로부터 아래쪽으로 및 이러한 갭으로 연장되며, 이러한 제 1 돌기는 두 개의 그래핀 구조들 사이에 있다. 제 2 및 제 3 돌기들(42, 50)은 전극(16)으로부터 위쪽으로 연장되며 제 1 돌기(44)로부터 제 1 및 제 2 그래핀 구조들(24, 48)의 대향 측면들 상에 있다.
돌기(44)의 영역은 돌기들(42, 50)의 영역들과 수직으로 중첩하며, 동작 시 제 1 및 제 2 전기장들(EF1 및 EF2)은 이러한 수직으로-중첩하는 영역들(도시된 바와 같이) 사이에서 발생될 수 있다. 전기장들은 전류가 그래핀 구조들(24, 48)을 통해 도전되는 방향에 대해 횡방향이며, 도 12의 전기장(EF)의 이용과 유사하게, 스위치가 “온” 상태인지 또는 “오프” 상태인지 여부를 제어하기 위해 이용될 수 있다. 비록 필드들(EF1 및 EF2)이 주로 그래핀 구조들에 직교하는 전기장들에 의해 구성되는 것으로서 예시되지만, 다른 실시예들에서, 필드들(EF1 및 EF2) 중 하나 또는 양쪽 모두는 주로 그래핀 구조들에 직교하는 것이 아닌 방향을 따라 연장되는 전기장의 벡터 구성요소일 수 있다. 또한, 그래핀 구조들이 서로에 실질적으로 평행하는 것으로 도시되지만, 다른 실시예들에서 그것들은 아닐 수 있다. 이에 상관없이, 도 15의 스위치(12j)는 모든 두 개의 그래핀 구조들에 대한 3개의 돌기들이 있는 구성의 일 예이다.
도 12의 스위치에 대하여, 도 15의 스위치에서의 부가적인 그래핀 구조의 이용은 특정한 애플리케이션에 대해 도 15의 스위치를 맞추기 위해 수정될 수 있는 부가적인 파라미터들을 제공할 수 있다. 예를 들면, 도 15 스위치의 그래핀 구조들(24, 48)은 서로 동일하거나 또는 상이할 수 있다. 몇몇 실시예들에서, 이러한 그래핀 구조들의 양쪽 모두는 이중층 구조들일 수 있으며; 이러한 실시예들에서, 구조(24)에 이용된 개개의 층들은 구조(48)에서 이용된 개개의 층들보다, 두께, 또는 임의의 다른 관련 속성이 동일하거나 또는 상이할 수 있다.
도 15의 실시예는 강유전성 재료들(31 또는 35)(도시되지 않음) 중 단지 하나를 갖고 제조될 수 있다. 이에 상관없이 일 실시예에서, 강유전성 재료는 측면으로 a) 제 1 및 제 2 돌기들의 중첩 영역들, 및 b) 제 2 및 제 3 돌기들의 중첩 영역들 중 적어도 하나 사이에 있다.
도 1 내지 도 15에 대하여 상기 설명된 실시예들은 주로 스위치 또는 스위치들의 형태의 집적 회로의 구성요소에 대한 것이다. 그러나, 회로의 임의의 대안적인 기존의 또는 아직-개발-중인 구성요소가 제작될 수 있다. 단지 하나의 예로서, 집적 회로의 구성요소는 메모리 셀을 포함할 수 있다. 예를 들면, 이러한 메모리 셀은 한 쌍의 전극들 사이에서 세로 방향으로 연장되며 상기 쌍의 양쪽 전극들 모두에 도전성으로 연결되는 그래핀 구조를 포함할 수 있다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조의 측면 바깥쪽으로 및 서로로부터 그래핀 구조의 대향 측면들 상에 있을 수 있다. 강유전성 재료는 그래핀 구조의 측면 바깥쪽으로 및 측면으로 그래핀 구조 및 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나 사이에 있을 수 있다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조 및 강유전성 재료에 걸쳐 전기장의 인가에 의해 적어도 두 개의 메모리 상태들 중 하나로 메모리 셀을 제공하도록 구성될 수 있다. 도 1 내지 도 15에 대하여 설명되고 및/또는 도시된, 임의의 하나의 속성, 또는 상기 속성들 중 하나 이상의 임의의 조합이 본 발명의 메모리 셀 실시예에 이용될 수 있다.
강유전성 재료를 사용하여 본 발명에 따라 여기에 제작된 메모리 셀들은 메모리 셀에 대한 보다 낮은 판독 전압 및/또는 기록 전압의 사용을 가능하게 할 수 있다. 보다 낮은 판독 전압은 판독 동작들 동안 메모리 셀의 상태를 변경하는 위험을 최소화하는 것이 바람직할 수 있으며, 이것은 공통적으로 “판독 장애(read disturb)”라 불리운다. 단지 예로서, 도전성 구조(28)/돌기(44)로의 제로 전압 및 도전성 구조(26)/돌기(42)로의 양의 전압(“V”)의 인가에 의해 메모리 셀들(12, 12a, 12b, 12c, 12d, 12e, 12f, 12g, 12h, 또는 12i) 중 임의의 것에 “1”을 기록하는 방식을 고려해보자. 그렇게 강유전성 재료 내에서 전하를 편극시키며 저장하고, 뿐만 아니라 그래핀 구조(들)가 세로 방향으로 비-도전성이 되게 하기에 충분하다고 고려하자. “0” 상태로 다시 소거하는 것은 도전성 구조(26)/돌기(42)에 제로 전압 및 도전성 구조(28)/돌기(44)에 음의 전압(“V”)을 인가함으로써 발생할 수 있다. “0” 또는 “1” 상태에 있는지 관계없이, 메모리 셀은 도전성 구조(26)/돌기(42) 및 도전성 구조(28)/돌기(44) 사이에서 1/3V의 전압 차(양 또는 음)의 인가에 의해 판독될 수 있다.
본 발명의 메모리 셀들은 메모리 셀들의 어레이에서의 각각의 개개의 메모리 셀을 가진 개개의 선택 디바이스를 사용하거나 또는 사용하지 않을 수 있다. 이에 상관없이, 선택 디바이스는 여기에 설명된 본 발명에 따라 제작될 수 있는 집적 회로의 구성요소이다. 이에 상관없이, 메모리 회로는 하나 이상의 선택 디바이스들을 포함하는 여기에서의 본 발명에 따라 메모리 셀들을 포함하지만, 이들 선택 디바이스들은 여기에 설명된 바와 같이, 부록에 설명된 바와 같은 구성, 또는 몇몇 다른 기존의 또는 아직-개발-중인 구성을 가질 수 있다.
여기에 설명된 본 발명의 구성요소들은 다수의 전자 시스템들 중 임의의 것에서의 이용에 적합한 집적 회로들로 통합될 수 있다. 예를 들면, 이러한 집적 회로들은 클록들, 텔레비전들, 셀 전화기들, 개인용 컴퓨터들, 자동차들, 산업용 제어 시스템들, 항공기 등 중 하나 이상에서의 이용에 적합할 수 있다.
도면들에서의 다양한 실시예들의 특정한 방향은 단지 예시적인 목적들을 위한 것이며 실시예들은 몇몇 애플리케이션들에서 도시된 방향들에 대해 회전될 수 있다. 여기에 제공된 설명, 및 이어지는 청구항들은, 구조들이 도면들의 특정한 방향에 있는지 또는 이러한 방향에 대해 회전되는지 여부에 관계없이, 다양한 특징들 사이에서의 설명된 관계들을 가진 임의의 구조들과 관련된다.
첨부한 예시들의 단면도들은 단지 단면들의 평면들 내에서의 특징들을 도시하며, 도면들을 간소화하기 위해 단면들의 평면들 뒤에 있는 재료들을 도시하지 않는다.
구조가 또 다른 구조 “상에서” 또는 “맞닿는” 것으로서 나타내어질 때, 그것은 다른 구조 상에 직접 있을 수 있거나 또는 개재 구조들이 또한 존재할 수 있다. 반대로, 구조가 또 다른 구조 “상에 직접” 또는 “직접 맞닿는”으로서 나타내어질 때, 존재하는 중재 구조들은 없다. 구조가 또 다른 구조에 “연결되는” 또는 “결합되는” 것으로서 나타내어질 때, 그것은 다른 구조에 직접 연결되거나 또는 결합될 수 있거나, 또는 중재 구조들이 존재할 수 있다. 반대로, 구조가 또 다른 구조에 “직접 연결되는” 또는 “직접 결합되는”으로서 나타내어질 때, 존재하는 중재 구조들은 없다.
결론
몇몇 실시예들에서, 스위치는 한 쌍의 전극들 사이에서 세로 방향으로 연장되며 상기 쌍의 양쪽 전극들 모두에 도전성으로 연결되는 그래핀 구조를 포함한다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조의 측면 바깥쪽으로 및 서로로부터 그래핀 구조의 대향 측면들 상에 있다. 강유전성 재료는 측면으로 그래핀 구조 및 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나 사이에 있다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조 및 강유전성 재료에 걸친 전기장의 인가에 의해 “온” 및 “오프” 상태들로 스위치를 제공하도록 구성된다.
몇몇 실시예들에서, 집적 회로의 구성요소는 제 1 전극 및 제 2 전극을 포함한다. 제 1 및 제 2 전극들은 간격만큼 서로로부터 분리된다. 그래핀 구조는 제 1 전극 및 제 2 전극들의 양쪽 모두에 도전성으로 연결되며, 상기 간격을 가로질러 연장된다. 제 1 전기적 도전성 돌기는 상기 제 1 전극으로부터의 간격으로 연장되며, 단지 부분적으로 상기 간격을 가로질러 연장된다. 제 2 전기적 도전성 돌기는 제 2 전극으로부터의 간격으로 연장되며, 단지 부분적으로 상기 간격을 가로질러 연장된다. 제 1 돌기의 영역은 제 2 돌기의 영역과 중첩한다. 그래핀 구조는 제 1 및 제 2 돌기들의 중첩 영역들 사이에 있다. 강유전성 재료는 측면으로 중첩 영역들 내에서 제 1 및 제 2 돌기들 중 적어도 하나 및 그래핀 구조 사이에 있다.
몇몇 실시예들에서, 메모리 셀은 한 쌍의 전극들 사이에서 세로 방향으로 연장된 그래핀 구조를 포함하며 상기 쌍의 양쪽 전극들 모두에 도전성으로 연결된다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조의 측면 바깥쪽으로 및 서로로부터 그래핀 구조의 대향 측면들 상에 있다. 강유전성 재료는 그래핀 구조의 측면 바깥쪽에 있다. 강유전성 재료는 측면으로 그래핀 구조 및 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나 사이에 있다. 제 1 및 제 2 전기적 도전성 구조들은 그래핀 구조 및 강유전성 재료에 걸친 전기장의 인가에 의해 적어도 두 개의 메모리 상태들 중 하나로 메모리 셀을 제공하도록 구성된다.
몇몇 실시예들에서, 집적 회로의 구성요소는 제 1 전극 및 제 2 전극을 포함한다. 제 1 및 제 2 전극들은 간격만큼 서로로부터 분리된다. 제 1 및 제 2 그래핀 구조들은 제 1 및 제 2 전극들의 양쪽 모두에 도전성으로 연결되며, 간격을 가로질러 연장된다. 제 1 및 제 2 그래핀 구조들은 갭만큼 서로로부터 이격된다. 제 1 전기적 도전성 돌기는 상기 제 1 전극으로부터의 간격으로 연장되며, 단지 부분적으로 상기 간격을 가로질러 연장된다. 제 1 전기적 도전성 돌기는 제 1 그래핀 구조의 일 측면 상에 있다. 제 2 전기적 도전성 돌기는 제 2 전극으로부터의 간격으로 연장되며, 단지 부분적으로 상기 간격을 가로질러 연장된다. 제 2 전기적 도전성 돌기는 제 1 및 제 2 그래핀 구조들 사이에 있으며, 제 1 전기적 도전성 돌기로부터 제 1 그래핀 구조의 대향 측면 상에 있다. 제 3 전기적 도전성 돌기는 제 1 전극으로부터의 간격으로 연장되며, 단지 부분적으로 상기 간격을 가로질러 연장된다. 제 3 전기적 도전성 돌기는 제 2 전기적 도전성 돌기로부터의 제 2 그래핀 구조의 대향 측면 상에 있다. 제 1 돌기의 영역은 제 2 돌기의 영역과 중첩한다. 제 1 그래핀 구조는 제 1 및 제 2 돌기들의 중첩 영역들 사이에 있다. 제 2 돌기의 영역은 제 3 돌기의 영역과 중첩한다. 제 2 그래핀 구조는 제 2 및 제 3 돌기들의 중첩 영역들 사이에 있다. 강유전성 재료는 측면으로 a) 제 1 및 제 2 돌기들의 중첩 영역들, 및 b) 제 2 및 제 3 돌기들의 중첩 영역들 중 적어도 하나 사이에 있다.
상태에 따라, 여기에 개시된 주제는 구조적 및 체계적 특징들에 대해 보다 더 또는 보다 덜 특정적인 언어로 설명되어왔다. 그러나, 청구항들은 본 명세서에 개시된 수단이 대표적인 실시예들을 포함하므로, 도시되고 설명된 특정 특징들에 제한되지 않는다는 점이 이해되어야 한다. 따라서 청구항들은 문자 그대로 쓰여진 바와 같이 제공되며, 등가물들의 원칙에 따라 적절히 해석되는 것이다.

Claims (35)

  1. 스위치에 있어서,
    베이스 기판;
    상기 베이스 기판의 상측에서 상기 베이스 기판에 의하여 지지되는 한 쌍의 전극들로서, 그 중 어느 하나의 전극은 다른 하나의 전극으로부터 상기 베이스 기판에 대하여 상대적으로 높이 방향의 바깥쪽에 위치하는 한 쌍의 전극들;
    높이 방향으로 서로 떨어진 상기 한 쌍의 전극들 사이에서 세로 방향을 따라 수직으로 연장되고, 상기 한 쌍의 전극들 모두에 도전성으로 연결되는 그래핀 구조;
    상기 베이스 기판의 상측에서 상기 베이스 기판에 의하여 지지되고, 수직으로 연장되는 상기 그래핀 구조의 상호 대향하는 측면 상에 위치함과 동시에, 수직으로 연장되는 상기 그래핀 구조로부터 수평 방향의 바깥쪽에 위치하며, 하나의 수평면에 대하여 수직으로 중첩하는 높이 방향의 두께를 포함하는 제 1 및 제 2 전기적 도전성 구조들; 및
    수직으로 연장되는 상기 그래핀 구조와 상기 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나와의 사이에서 수평 방향으로 위치하며 수직으로 연장되는 강유전성 재료를 포함하며,
    상기 제 1 및 제 2 전기적 도전성 구조들은,
    상기 수평면에서 상기 제2 전기적 도전성 구조에 가해진 전압과는 다른 전압을 상기 제1 전기적 도전성 구조에 가하는 회로를 포함하고,
    상기 수평면을 따라 상기 그래핀 구조와 상기 강유전성 재료를 가로지르는 프로그래밍 전기장의 인가에 의하여, 상기 제 1 전기적 도전성 구조에 가해진 전압으로서 상기 제 2 전기적 도전성 구조에 가해진 전압과는 다른 전압이 상기 강유전성 재료의 편극 상태를 변화시킴으로써, 상기 한 쌍의 전극들 사이에서 전류의 “온” 및 “오프” 상태들을 상기 스위치에 제공하는, 스위치.
  2. 스위치에 있어서,
    한 쌍의 전극들 사이에서 세로 방향으로 연장되며 상기 한 쌍의 전극들 모두에 도전성으로 연결되는 그래핀 구조;
    상기 그래핀 구조의 상호 대향하는 측면 상에 위치함과 동시에, 상기 그래핀 구조로부터 수평 방향의 바깥쪽에 위치하는 제 1 및 제 2 전기적 도전성 구조들; 및
    상기 그래핀 구조와 상기 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나와의 사이에서 수평 방향으로 위치하는 강유전성 재료를 포함하고,
    상기 제 1 전기적 도전성 구조는 상기 전극들 중 어느 하나에 도전성으로 연결되고, 상기 제 2 전기적 도전성 구조는 상기 전극들 중 다른 하나에 도전성으로 연결되며,
    상기 제 1 및 제 2 전기적 도전성 구조들은, 상기 그래핀 구조와 상기 강유전성 재료를 가로지르는 전기장의 인가에 의하여, 상기 한 쌍의 전극들 사이에서 전류의 “온” 및 “오프” 상태들을 상기 스위치에 제공하도록 구성되는, 스위치.
  3. 청구항 1에 있어서,
    상기 그래핀 구조의 일 측면 상에서의 상기 강유전성 재료는, 상기 그래핀 구조의 상기 그래핀의 최소 측면 두께(minimum lateral thickness)보다 작은 최소 측면 두께를 가진, 스위치.
  4. 청구항 1에 있어서,
    상기 그래핀 구조의 일 측면 상에서의 상기 강유전성 재료는, 상기 그래핀 구조의 상기 그래핀의 최대 측면 두께(maximum lateral thickness)보다 작은 최대 측면 두께를 가진, 스위치.
  5. 청구항 1에 있어서,
    상기 그래핀 구조는 두 개의 그래핀 층들을 포함하는, 스위치.
  6. 청구항 1에 있어서,
    상기 그래핀 구조들 중 적어도 두 개는 상기 한 쌍의 전극들에 모두 도전성으로 연결되는, 스위치.
  7. 청구항 1에 있어서,
    상기 강유전성 재료는 상기 그래핀 구조의 그래핀에 직접 맞닿는, 스위치.
  8. 청구항 1에 있어서,
    상기 강유전성 재료는 상기 그래핀 구조의 그래핀으로부터 모든 곳에서 이격되는, 스위치.
  9. 청구항 1에 있어서,
    강유전성 재료는, 상기 그래핀 구조의 상호 대향하는 측면들 중 어느 하나의 측면 상에서, 상기 그래핀 구조와 상기 제 1 및 제 2 전기적 도전성 구조들 중 단지 하나와의 사이에 수평 방향으로 위치하는, 스위치.
  10. 스위치에 있어서,
    한 쌍의 전극들 사이에서 세로 방향으로 연장되며 상기 한 쌍의 전극들 모두에 도전성으로 연결되는 그래핀 구조;
    상기 그래핀 구조의 상호 대향하는 측면 상에 위치함과 동시에, 상기 그래핀 구조로부터 수평 방향의 바깥쪽에 위치하는 제 1 및 제 2 전기적 도전성 구조들; 및
    상기 그래핀 구조와 상기 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나 사이에서 수평 방향으로 위치하는 강유전성 재료를 포함하고,
    상기 제 1 및 제 2 전기적 도전성 구조들은, 상기 그래핀 구조와 상기 강유전성 재료를 가로지르는 전기장의 인가에 의하여, 상기 한 쌍의 전극들 사이에서 전류의 “온” 및 “오프” 상태들을 상기 스위치에 제공하도록 구성되며,
    강유전성 재료는, 상기 그래핀 구조의 상호 대향하는 측면들 상에서, 상기 그래핀 구조와 상기 제 1 및 제 2 전기적 도전성 구조들 모두와의 사이에 수평 방향으로 위치하는, 스위치.
  11. 청구항 1에 있어서,
    상기 강유전성 재료는 상기 한 쌍의 전극들 사이에서 세로 방향으로 연속적인, 스위치.
  12. 청구항 1에 있어서,
    상기 강유전성 재료는 상기 한 쌍의 전극들 사이에서 세로 방향으로 비연속적인, 스위치.
  13. 집적 회로의 구성요소에 있어서,
    소정 간격에 의해 서로 분리되는 제 1 전극 및 제 2 전극;
    상기 제 1 및 제 2 전극들 모두에 도전성으로 연결되며, 상기 간격을 가로질러 연장되는 그래핀 구조;
    상기 제 1 전극으로부터 상기 간격 내로 연장되며, 단지 부분적으로만 상기 간격을 가로질러 연장되는 제 1 전기적 도전성 돌기;
    상기 제 2 전극으로부터 상기 간격 내로 연장되며, 단지 부분적으로만 상기 간격을 가로질러 연장되는 제 2 전기적 도전성 돌기;
    서로 중첩하는 상기 제 1 전기적 도전성 돌기의 영역과 상기 제 2 전기적 도전성 돌기의 영역; 및
    서로 중첩하는 상기 제 1 전기적 도전성 돌기의 영역과 상기 제 2 전기적 도전성 돌기의 영역 내에서, 상기 그래핀 구조와 상기 제 1 전기적 도전성 돌기 및 상기 제 2 전기적 도전성 돌기 중 적어도 하나와의 사이에 수평 방향으로 위치하는 강유전성 재료를 포함하며,
    상기 그래핀 구조는 서로 중첩하는 상기 제 1 전기적 도전성 돌기의 영역과 상기 제 2 전기적 도전성 돌기의 영역 사이에 위치하는, 집적 회로의 구성요소.
  14. 청구항 13에 있어서,
    상기 구성요소는 스위치를 포함하고,
    상기 제 1 전기적 도전성 돌기 및 상기 제 2 전기적 도전성 돌기는, 상기 그래핀 구조와 상기 강유전성 재료를 가로지르는 전기장의 인가에 의하여, 상기 제 1 전극 및 상기 제 2 전극 사이에서 전류의 “온” 및 “오프” 상태들을 상기 스위치에 제공하도록 구성되는, 집적 회로의 구성요소.
  15. 청구항 13에 있어서,
    상기 구성요소는 메모리 셀을 포함하고,
    상기 제 1 전기적 도전성 돌기 및 상기 제 2 전기적 도전성 돌기는, 상기 그래핀 구조와 상기 강유전성 재료를 가로지르는 전기장의 인가에 의하여, 적어도 두 개의 메모리 상태들 중 어느 하나의 메모리 상태를 상기 메모리 셀에 제공하도록 구성되는, 집적 회로의 구성요소.
  16. 청구항 1에 있어서,
    메모리 집적 회로의 메모리 셀인, 스위치.
  17. 메모리 셀에 있어서,
    한 쌍의 전극들 사이에서 세로 방향으로 연장되며 상기 한 쌍의 전극들 모두에 도전성으로 연결되는 그래핀 구조;
    상기 그래핀 구조의 상호 대향하는 측면 상에 위치함과 동시에, 상기 그래핀 구조로부터 수평 방향의 바깥쪽에 위치하는 제 1 및 제 2 전기적 도전성 구조들; 및
    상기 그래핀 구조로부터 수평 방향의 바깥쪽에 위치하는 강유전성 재료를 포함하며,
    상기 강유전성 재료는, 상기 그래핀 구조와 상기 제 1 및 제 2 전기적 도전성 구조들 중 적어도 하나와의 사이에서 수평 방향으로 위치하고,
    상기 제 1 및 제 2 전기적 도전성 구조들은, 상기 그래핀 구조와 상기 강유전성 재료를 가로지르는 전기장의 인가에 의하여, 적어도 두 개의 메모리 상태들 중 어느 하나의 메모리 상태를 상기 메모리 셀에 제공하도록 구성되고,
    상기 제 1 전기적 도전성 구조는 상기 전극들 중 어느 하나에 도전성으로 연결되며, 상기 제 2 전기적 도전성 구조는 상기 전극들 중 다른 하나에 도전성으로 연결되는, 메모리 셀.
  18. 청구항 17에 있어서,
    상기 제 1 및 제 2 도전성 구조들은 각각 상기 어느 하나 및 다른 하나의 전극들로부터 직각으로 연장되는, 메모리 셀.
  19. 집적 회로의 구성요소에 있어서,
    소정 간격에 의해 서로 분리되는 제 1 전극 및 제 2 전극;
    상기 제 1 및 제 2 전극들 모두에 도전성으로 연결되고, 상기 간격을 가로질러 연장되며, 소정 갭에 의해 서로 이격되는 제 1 및 제 2 그래핀 구조;
    상기 제 1 전극으로부터 상기 간격 내로 연장되며, 단지 부분적으로만 상기 간격을 가로질러 연장되는 제 1 전기적 도전성 돌기;
    상기 제 2 전극으로부터 상기 간격 내로 연장되며, 단지 부분적으로만 상기 간격을 가로질러 연장되는 제 2 전기적 도전성 돌기;
    상기 제 1 전극으로부터 상기 간격 내로 연장되며, 단지 부분적으로 상기 간격을 가로질러 연장되는 제 3 전기적 도전성 돌기;
    서로 중첩하는 상기 제 1 전기적 도전성 돌기의 영역과 상기 제 2 전기적 도전성 돌기의 영역;
    서로 중첩하는 상기 제 2 전기적 도전성 돌기의 영역과 상기 제 3 전기적 도전성 돌기의 영역; 및
    a) 서로 중첩하는 상기 제 1 전기적 도전성 돌기의 영역과 상기 제 2 전기적 도전성 돌기의 영역과의 사이, 및 b) 서로 중첩하는 상기 제 2 전기적 도전성 돌기의 영역과 상기 제 3 전기적 도전성 돌기의 영역과의 사이 중 적어도 하나에서 수평 방향으로 위치하는 강유전성 재료를 포함하며,
    상기 제 1 전기적 도전성 돌기는 상기 제 1 그래핀 구조의 일 측면 상에 위치하고,
    상기 제 2 전기적 도전성 돌기는, 상기 제 1 및 제 2 그래핀 구조들 사이에 있으며, 상기 제 1 전기적 도전성 돌기로부터 상기 제 1 그래핀 구조의 반대 측면 상에 위치하고,
    상기 제 3 전기적 도전성 돌기는, 상기 제 2 전기적 도전성 돌기로부터 상기 제 2 그래핀 구조의 반대 측면 상에 위치하며,
    상기 제 1 그래핀 구조는 서로 중첩하는 상기 제 1 전기적 도전성 돌기의 영역과 상기 제 2 전기적 도전성 돌기의 영역 사이에 위치하고,
    상기 제 2 그래핀 구조는 서로 중첩하는 상기 제 2 전기적 도전성 돌기의 영역과 상기 제 3 전기적 도전성 돌기의 영역 사이에 위치하는, 집적 회로의 구성요소.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
KR1020147024898A 2012-02-20 2013-01-23 집적 회로 구성요소들, 스위치들, 및 메모리 셀들 KR101679490B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/400,518 2012-02-20
US13/400,518 US9368581B2 (en) 2012-02-20 2012-02-20 Integrated circuitry components, switches, and memory cells
PCT/US2013/022738 WO2013126171A1 (en) 2012-02-20 2013-01-23 Integrated circuitry components, switches, and memory cells

Publications (2)

Publication Number Publication Date
KR20140132723A KR20140132723A (ko) 2014-11-18
KR101679490B1 true KR101679490B1 (ko) 2016-11-24

Family

ID=48981602

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147024898A KR101679490B1 (ko) 2012-02-20 2013-01-23 집적 회로 구성요소들, 스위치들, 및 메모리 셀들

Country Status (8)

Country Link
US (2) US9368581B2 (ko)
EP (2) EP3971977A1 (ko)
JP (1) JP5845364B2 (ko)
KR (1) KR101679490B1 (ko)
CN (1) CN104126227B (ko)
SG (2) SG11201404679VA (ko)
TW (1) TWI512965B (ko)
WO (1) WO2013126171A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
KR101924687B1 (ko) 2016-06-30 2018-12-04 연세대학교 산학협력단 반도체 소자 및 이의 제조 방법
US9858975B1 (en) 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10790002B2 (en) 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US11908901B1 (en) * 2019-03-14 2024-02-20 Regents Of The University Of Minnesota Graphene varactor including ferroelectric material
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010036210A1 (en) 2008-09-23 2010-04-01 National University Of Singapore Graphene memory cell and fabrication methods thereof
US20110101309A1 (en) 2009-11-04 2011-05-05 International Business Machines Corporation Graphene based switching device having a tunable bandgap
JP2011142136A (ja) 2010-01-05 2011-07-21 Fujitsu Ltd 電界効果型トランジスタ及びこれを用いた論理回路

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3805001B2 (ja) * 1995-06-08 2006-08-02 株式会社ルネサステクノロジ 半導体装置
US5877977A (en) 1996-09-10 1999-03-02 National Semiconductor Corporation Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
JP2001102465A (ja) 1999-09-30 2001-04-13 Rohm Co Ltd 不揮発性メモリ
DE10250829B4 (de) 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
JP4071601B2 (ja) 2002-11-11 2008-04-02 富士通株式会社 半導体装置
KR100590568B1 (ko) * 2004-11-09 2006-06-19 삼성전자주식회사 멀티 비트 플래시 메모리 소자 및 동작 방법
US7504302B2 (en) 2005-03-18 2009-03-17 Freescale Semiconductor, Inc. Process of forming a non-volatile memory cell including a capacitor structure
JP4766895B2 (ja) 2005-03-28 2011-09-07 トヨタ自動車株式会社 カーボンナノウォールデバイス
US7947247B2 (en) 2005-03-29 2011-05-24 Hyperion Catalysis International, Inc. Method for preparing single walled carbon nanotubes from a metal layer
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
US7982252B2 (en) * 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7619257B2 (en) 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
KR20080113269A (ko) 2006-03-29 2008-12-29 하이페리온 커탤리시스 인터내셔널 인코포레이티드 균일한 단일 벽 탄소 나노튜브의 제조방법
JP4669957B2 (ja) 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
US7772059B2 (en) 2008-01-16 2010-08-10 Texas Instruments Incorporated Method for fabricating graphene transistors on a silicon or SOI substrate
US20110089404A1 (en) 2008-04-24 2011-04-21 President And Fellows Of Harvard College Microfabrication of Carbon-based Devices Such as Gate-Controlled Graphene Devices
US8547725B2 (en) 2008-06-27 2013-10-01 Sandisk 3D Llc Method of programming a nonvolatile memory cell by reverse biasing a diode steering element to set a storage element
US7687308B2 (en) 2008-08-15 2010-03-30 Texas Instruments Incorporated Method for fabricating carbon nanotube transistors on a silicon or SOI substrate
US8188460B2 (en) * 2008-11-26 2012-05-29 Board Of Regents, The University Of Texas System Bi-layer pseudo-spin field-effect transistor
KR101527192B1 (ko) * 2008-12-10 2015-06-10 삼성전자주식회사 불휘발성 메모리 소자 및 그의 제조방법
US8023310B2 (en) 2009-01-14 2011-09-20 Sandisk 3D Llc Nonvolatile memory cell including carbon storage element formed on a silicide layer
KR20100087915A (ko) 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
US8841650B2 (en) 2009-02-23 2014-09-23 Cornell University Electronic-structure modulation transistor
JP5356066B2 (ja) 2009-02-24 2013-12-04 株式会社東芝 スイッチング素子及び不揮発性記憶装置
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US20110006837A1 (en) 2009-06-02 2011-01-13 Feng Wang Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device
KR101095792B1 (ko) 2009-07-03 2011-12-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
KR101119916B1 (ko) 2009-08-24 2012-03-13 삼성전자주식회사 그래핀 전극과 유기물/무기물 복합소재를 사용한 전자 소자 및 그 제조 방법
US8227842B2 (en) * 2009-09-21 2012-07-24 Hitachi Global Storage Technologies Netherlands B.V. Quantum well graphene structure
US8470670B2 (en) 2009-09-23 2013-06-25 Infineon Technologies Ag Method for making semiconductor device
US8497499B2 (en) 2009-10-12 2013-07-30 Georgia Tech Research Corporation Method to modify the conductivity of graphene
CN102428519B (zh) * 2009-10-29 2014-08-06 松下电器产业株式会社 驱动半导体存储装置的方法
US8614435B2 (en) 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
US8389375B2 (en) 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8294132B2 (en) 2010-03-30 2012-10-23 Hewlett-Packard Development Company, L.P. Graphene memristor having modulated graphene interlayer conduction
US8236626B2 (en) 2010-04-15 2012-08-07 The Board Of Trustees Of The Leland Stanford Junior University Narrow graphene nanoribbons from carbon nanotubes
US8445320B2 (en) 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
US8742541B2 (en) * 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8878120B2 (en) 2010-12-13 2014-11-04 The Trustees Of The Stevens Institute Of Technology Active bandgap tuning of graphene for tunable photodetection applications
US8685802B2 (en) * 2010-12-29 2014-04-01 Universityof North Texas Graphene formation on dielectrics and electronic devices formed therefrom
KR101791938B1 (ko) * 2010-12-29 2017-11-02 삼성전자 주식회사 복수의 그래핀 채널층을 구비하는 그래핀 전자소자
US8406037B2 (en) * 2011-01-05 2013-03-26 Nokia Corporation Apparatus and a method
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
KR101878006B1 (ko) * 2011-01-24 2018-07-12 아이엠이씨 브이제트더블유 수직 메모리 디바이스 및 그것의 제조 방법
US8456947B2 (en) 2011-03-08 2013-06-04 Micron Technology, Inc. Integrated circuitry, switches, and methods of selecting memory cells of a memory device
US8394682B2 (en) 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010036210A1 (en) 2008-09-23 2010-04-01 National University Of Singapore Graphene memory cell and fabrication methods thereof
US20110101309A1 (en) 2009-11-04 2011-05-05 International Business Machines Corporation Graphene based switching device having a tunable bandgap
JP2011142136A (ja) 2010-01-05 2011-07-21 Fujitsu Ltd 電界効果型トランジスタ及びこれを用いた論理回路

Also Published As

Publication number Publication date
JP2015507376A (ja) 2015-03-05
EP2817825B1 (en) 2021-11-10
US20160260723A1 (en) 2016-09-08
WO2013126171A1 (en) 2013-08-29
EP2817825A1 (en) 2014-12-31
CN104126227A (zh) 2014-10-29
EP3971977A1 (en) 2022-03-23
JP5845364B2 (ja) 2016-01-20
KR20140132723A (ko) 2014-11-18
US9704879B2 (en) 2017-07-11
CN104126227B (zh) 2016-09-28
WO2013126171A9 (en) 2014-12-04
US20130214242A1 (en) 2013-08-22
SG11201404679VA (en) 2014-10-30
EP2817825A4 (en) 2015-11-25
SG10201703651XA (en) 2017-06-29
US9368581B2 (en) 2016-06-14
TWI512965B (zh) 2015-12-11
TW201344895A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
KR101679490B1 (ko) 집적 회로 구성요소들, 스위치들, 및 메모리 셀들
US8614432B2 (en) Crystalline silicon-based memristive device with multiple mobile dopant species
US8203171B2 (en) Defective graphene-based memristor
US8630145B2 (en) Integrated circuitry and switches
US10600958B2 (en) Resistive memory device
US8711594B2 (en) Asymmetric switching rectifier
US20120099362A1 (en) Memory array with metal-insulator transition switching devices
US9705078B2 (en) Integrated circuitry comprising nonvolatile memory cells and methods of forming a nonvolatile memory cell
TW201628166A (zh) 含有金屬硫屬化物之裝置
US10497872B2 (en) Negative differential resistance devices
US20140374693A1 (en) Varied multilayer memristive device
US8912520B2 (en) Nanoscale switching device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191107

Year of fee payment: 4