CN104126227A - 集成电路组件、开关和存储器单元 - Google Patents

集成电路组件、开关和存储器单元 Download PDF

Info

Publication number
CN104126227A
CN104126227A CN201380010225.9A CN201380010225A CN104126227A CN 104126227 A CN104126227 A CN 104126227A CN 201380010225 A CN201380010225 A CN 201380010225A CN 104126227 A CN104126227 A CN 104126227A
Authority
CN
China
Prior art keywords
graphene
structured
ferroelectric material
electrode
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380010225.9A
Other languages
English (en)
Other versions
CN104126227B (zh
Inventor
古尔特杰·S·桑胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104126227A publication Critical patent/CN104126227A/zh
Application granted granted Critical
Publication of CN104126227B publication Critical patent/CN104126227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种开关，其包含：石墨烯结构，其在一对电极之间纵向延伸且导电地连接到所述对的两个电极。第一和第二导电结构从所述石墨烯结构侧向向外且位于所述石墨烯结构的彼此相对侧上。铁电材料侧向地介于所述石墨烯结构与所述第一和第二导电结构中的至少一者之间。所述第一和第二导电结构经配置以通过施加横穿所述石墨烯结构和所述铁电材料的电场而使所述开关进入“接通”和“断开”状态。本发明揭示其它实施例，包含可能不是开关的集成电路的组件。

Description

集成电路组件、开关和存储器单元
技术领域
本文中所揭示的实施例是关于集成电路组件，其中开关和存储器单元只是两项实例。
背景技术
开关是用于可逆地断开和闭合电路的组件。开关可被视为具有两个操作状态，其中所述状态的一者为“接通”状态且另一者为“断开”状态。“接通”状态中的通过开关的电流将高于“断开”状态中的通过开关的电流，且一些开关可允许在“断开”状态中本质上无电流。可在集成电路的期望可逆地断开和闭合所述电路的一部分的任何位置中利用开关。
可存在于集成电路中的一种类型的电路为存储器。存储器用在用于存储数据的计算机系统中。存储器单元经配置以保留或存储呈至少两个不同可选择状态的信息。在一个二进制系统中，状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储两个以上层级或状态的信息。存储器单元的不同存储器状态可对应于所述单元内的不同电性质，且可例如对应于通过所述单元的不同电阻。例如，一个二进制系统的存储器状态的一者可为存储器单元的高电阻状态，且所述系统的存储器状态的另一者可为单元的低电阻状态。相应地，单元的读取可包括确定预定义电压下通过单元的电流。
一种类型的存储器单元为所谓的交叉点存储器单元，其包括两个导电电极之间的可编程材料。已知可适合于用在交叉点存储器中的许多可编程材料。例如，相变材料(例如(例如)各种硫族化合物)可用作为可编程材料。利用相变材料作为可编程材料的存储器有时被称为相变随机存取存储器(PCRAM)。作为另一实例，一些可编程材料可利用离子作为移动电荷载子以从一个存储器状态转变到另一存储器状态。此些可编程材料可并入到电阻性随机存取存储器(RRAM)中。
利用交叉点存储器的难点在于：通过交叉点存储器单元的电流会出现大量泄漏，且这会负面导致从存储器装置检索所存储数据期间的错误。相应地，二极管或其它选择装置与存储器单元共同配对以有助于控制通过存储器单元的电流。开关可为适合的选择装置。
附图说明
图1是本发明的一实例性实施例的图解横截面侧视图。
图2是可用在图1的实施例中的石墨烯结构和铁电材料的一实例性实施例的图解三维图。
图3是透过图1中的线3-3取得的图解横截面图。
图4是本发明的一实例性实施例的图解横截面侧视图。
图5是本发明的一实例性实施例的图解横截面侧视图。
图6是本发明的一实例性实施例的图解横截面侧视图。
图7是本发明的一实例性实施例的图解横截面侧视图。
图8是本发明的一实例性实施例的图解横截面侧视图。
图9是本发明的一实例性实施例的图解横截面侧视图。
图10是本发明的一实例性实施例的图解横截面侧视图。
图11是本发明的一实例性实施例的图解横截面侧视图。
图12是本发明的一实例性实施例的图解横截面侧视图。
图13是透过图12中的线13-13取得的图解横截面图。
图14是一实例性实施例的操作特性的图形说明。
图15是本发明的一实例性实施例的图解横截面侧视图。
具体实施方式
一些实施例利用石墨烯(例如双层石墨烯)作为通过开关的电流导电线，且利用横向于所述电流导电线的电场来改变石墨烯内的能带隙。能带隙的增大使开关“断开”，且能带隙的减小使开关“接通”。当横向电场较低(或缺乏)时，此些开关可具有非常高的电流，这是因为：在一些实施例中，在缺乏赋予能带隙的足够横向电场时，石墨烯可能不具有有性能带隙。王峰(Feng Wang)的若干论文中(例如张(Zhang)等人的《自然》(Nature)第459期，第820页到第823页(2009年6月11日))描述横向电场与双层石墨烯的能带隙之间的关系。
将能带隙赋予石墨烯的另一方式为使石墨烯形成为具有窄尺寸(例如，小于或等于约20纳米、小于约10纳米或甚至小于或等于约5纳米的尺寸)的条带。H.戴(H.Dai)的若干论文中(例如李(Li)等人的科学(Science)第319期，第1229页到第1232页(2008年))描述石墨烯条带尺寸与能带隙之间的关系。在一些实施例中，开关内的双层石墨烯可形成为使每一个别层成为经配置以具有固有能带隙(即，在即使缺乏任何横向电场时也存在的能带隙)的条带，其可提供比可用缺乏固有能带隙的石墨烯结构实现的控制更多的对通过开关的电流的控制。
图1到3中说明集成电路构造10的一部分，其包含由基座14支撑的集成电路的实例性组件(例如开关12)。虽然基座展示为均质的，但在各种实施例中基座可包括许多组件和材料。例如，基座可包括支撑与集成电路制造相关联的各种材料和组件的半导体衬底。可与所述衬底相关联的实例性材料包含耐火金属材料、障壁材料、扩散材料、绝缘体材料等等的一或多者。所述半导体衬底可例如包括单晶硅、本质上由单晶硅组成或由单晶硅组成。术语“半导电衬底”、“半导体构造”和“半导体衬底”意味着包括半导电材料(其包含(但不限于)块状半导电材料(例如半导电晶片(单独或组合地包括其它材料))和半导电材料层(单独或组合地包括其它材料))的任何构造。术语“衬底”意指任何支撑结构，其包含(但不限于)上述半导电衬底。
开关12包含第一电极16和第二电极18。所述电极彼此间隔开，且具体来说，在所展示实施例中，所述电极彼此间隔达空间22。
电极16和18包括导电电极材料20。所述电极材料可包括任何适合导电组合物或组合物的组合，且可例如包括各种金属(例如钨、钛、铜等等)、含金属材料(例如金属硅化物、金属碳化物、金属氮化物等等)和导电掺杂型半导体材料(例如导电掺杂型硅、导电掺杂型锗等等)的一或多者。虽然电极16与18两者展示为包括相同导电材料，但在其它实施例中电极16和18可包括相对于彼此的不同导电材料。
石墨烯结构24在电极之间延伸。石墨烯结构可被称为在电极之间纵向延伸；其中术语“纵向”用于标示可与其它组件比较的石墨烯结构的定向。例如，电极16和18可被视为沿石墨烯结构的纵向维度彼此间隔开；且石墨烯结构可被视为具有沿正交于所述纵向维度而延伸的侧向维度的厚度“T”。石墨烯结构的“纵向”维度可为如此标示的石墨烯结构的任何部分，且可为或可不为石墨烯结构的最长维度。
在所展示实施例中，石墨烯结构24延伸横穿空间22且直接接触电极16与18两者。在一些实施例中，石墨烯结构将包括一层以上的石墨烯。例如，石墨烯结构可为双层结构。结构24内展示虚线25以图解地说明：在一些实施例中，此结构可包括两层的石墨烯。所述层可具有彼此相同的厚度，或可具有相对于彼此的不同厚度。
在操作中，当开关12处于“接通”状态时，电流沿电极16与18之间的石墨烯结构24流动。此电流可被视为沿轴27的方向。
开关12包括一对第一导电结构26和第二导电结构28(即，导电节点)，其中在所展示实施例中此些导电结构从石墨烯结构24侧向向外且位于石墨烯结构24的相对侧上。导电结构26和28包括导电材料30。此导电材料可包括任何适合组合物，其包含上文参考电极16和18而描述的组合物的任何者。虽然第一导电结构26和第二导电结构28展示为包括彼此相同的组合物，但在其它实施例中所述导电结构可包括相对于彼此的不同组合物。
第一导电结构26和第二导电结构28分别连接到电路32和34，其中此电路经配置以在所述导电结构之间产生电场(EF)。此电场横向于沿石墨烯结构24的电流的方向。虽然电场说明成从电极28定向朝向电极26，但在其它实施例中电场可沿相反方向定向。场EF可由主要正交于石墨烯结构(如图示)的电场组成，或可由主要与石墨烯结构成角度(正交除外)的电场组成。如果电场主要与沿石墨烯结构的电流的方向成角度(平行除外)(即，除沿轴27以外的方向)，那么此电场将具有对应于所说明场EF的向量分量，所述向量分量横向于沿石墨烯结构24的电流的方向。因此，主要沿相对于轴27的任何方向(平行除外)导引的电场的产生可被视为包括横向于沿石墨烯结构24的电流的方向的电场的产生。应注意，在开关12的“接通”状态中，沿轴27(即，平行于沿石墨烯结构24的电流的方向)的电场分量可用于帮助使电子从电极16移动到电极18，或反之亦然。
第一导电结构26与第二导电结构28可一起被视为经配置以改动石墨烯结构24的石墨烯内的能带隙的电组件。具体来说，导电结构之间所产生的电场可通过利用FengWang所描述的关系而改动石墨烯结构24的石墨烯内的能带隙。
可使用对横向于石墨烯结构24内电流的电场的量值的操纵来控制开关12的状态。可利用相对较高的横向电场使开关12维持处于“断开”状态，而可利用相对较低的横向电场使开关12维持处于“接通”状态。术语“相对较高的横向电场”和“相对较低的横向电场”用于指示：横向电场相对于彼此较低和较高。在一些实施例中，可使第一导电结构26与第二导电结构28之间的总电压差改变约0.25电子伏特以使开关从“接通”状态转变到“断开”状态，或反之亦然。在一些实施例中，可通过提供小于或等于每纳米约3伏特的横向电场而实现从“接通”状态到“断开”状态的转变，且在一些实施例中，可通过提供小于或等于每纳米约2伏特的横向电场而实现从“接通”状态到“断开”状态的转变。
石墨烯结构24具有从电极16到电极18的长度“L”和沿正交于所述长度的方向的厚度“T”。石墨烯结构的长度和厚度可经修整以实现所要性能特性；另外，第一导电结构26与第二导电结构28之间的间隔和此些导电结构之间所产生的电场的方向可经修整以实现所要性能特性。
在一些实施例中，石墨烯结构24将具有从约1纳米到约10纳米的第一导电结构26与第二导电结构28之间的最大总侧向厚度。在一些实施例中，石墨烯结构将包括两个或两个以上层，且所述层的至少一者将具有小于约5纳米的导电结构之间的最大侧向厚度；且在一些实施例中，全部此些层将具有小于约5纳米的导电结构之间的最大侧向厚度。在一些实施例中，石墨烯的个别层将具有从约1纳米到约5纳米的范围内的最大侧向厚度。厚度“T”可为均匀的或可沿长度“L”为不均匀的。无论如何，在一些实施例中，石墨烯结构24将具有在从至少约10纳米到至少约50纳米的范围内的长度“L”。
在一些实施例中，石墨烯结构24可呈矩形形状。图1到3中展示实例性矩形形状的石墨烯结构。此结构具有上述长度“L”和厚度“T”，且另外具有宽度“W”。除厚度和长度以外，宽度也可经修整以实现石墨烯中的所要能带隙特性和开关12的所要性能特性(图1和3)。在一些实施例中，石墨烯结构24将具有从至少约5纳米到至少约20纳米的宽度“W”。
石墨烯结构24可相对于图1和3的开关12的电场“EF”而配置，使得电场主要沿石墨烯结构的厚度“T”延伸(如图1中所展示)；或石墨烯结构24可相对于图1的配置而旋转，使得电场主要沿石墨烯结构的宽度“W”延伸；或石墨烯结构24可经旋转，使得电场沿相对于石墨烯结构的厚度与宽度两者成角度的主要方向延伸穿过石墨烯结构。
在一些实施例中，石墨烯结构24可包括两个或两个以上石墨烯层，其尺寸上经配置以利用由H.戴(H.Dai)描述的关系，使得在缺乏横向电场时石墨烯具有固有能带隙。这可提供额外参数以针对特定应用而修整开关12的“接通”状态模式的导电性。在其它实施例中，石墨烯结构24可包括一或多个层，在缺乏施加横向电场时，所述层全部个别地具有对于结构24的石墨烯内的有效能带隙来说过大的尺寸。这可使石墨烯结构能够在开关的“接通”状态模式中具有非常高的电导度。
铁电材料侧向地介于石墨烯结构与第一和第二导电结构的至少一者之间。铁电材料可为均质或非均质的。此外，可使用任何既有或尚待开发的铁电材料，其中铌酸锂(例如LiNbO3)为一个实例。在开关中，横穿石墨烯结构和铁电材料的电场的施加用于使所述开关进入“接通”和“断开”状态。图1到3描绘实例性实施例，其中铁电材料侧向地介于石墨烯结构与相对侧的一者上的第一和第二导电结构的仅一者之间。具体来说，铁电材料31侧向地介于石墨烯结构24与第一导电结构26之间。在一个实施例中，石墨烯结构的至少一侧上的铁电材料具有从约1纳米到约10纳米的最小侧向厚度，且在一个实施例中具有从约3纳米到约5纳米的最小侧向厚度。在一些实施例中，石墨烯结构的至少一侧上的铁电材料具有小于石墨烯结构的石墨烯的厚度的最小和/或最大侧向厚度。虽然图1到3中展示恒定侧向厚度，但铁电材料无需具有恒定侧向厚度。
在一个实施例中，铁电材料在电极16与18之间纵向连续，且在一个实施例中跨越电极16与18之间的距离(即，尺寸“L”)的至少约50％。在一个实施例中，铁电材料直接抵着电极对的至少一者，其中图1到3中的铁电材料31直接抵着电极16与18两者。图1到3还展示一实例性实施例，其中铁电材料31沿尺寸“L”和“W”与石墨烯结构24的石墨烯共同延伸。
电介质材料40展示为位于电极16与18之间的空间内且包围第一导电结构26和第二导电结构28。电介质材料40可包括任何适合组合物或组合物的组合，且在一些实施例中可包括二氧化硅、氮化硅和各种掺杂玻璃(例如硼磷硅酸盐玻璃、磷硅酸盐玻璃、氟硅酸盐玻璃等等)的任何者的一或多者。虽然电介质材料40展示为在整个开关12中均质，但在其它实施例中可利用多种不同电介质材料。
图4描绘替代集成电路构造10a，其中铁电材料侧向地介于石墨烯结构与石墨烯结构的相对侧上的第一和第二导电结构的两者之间。已适当使用来自上述实施例的相同组件符号，其中用后缀“a”或不同组件符号指示一些构造差异。开关12a包括石墨烯结构24与第一导电结构26之间的铁电材料31以及石墨烯结构24与第二导电结构28之间的铁电材料33。铁电材料33可为均质或非均质的，且可具有与铁电材料31相同或不同的组合物。铁电材料31与33可彼此处处间隔开或可彼此直接抵着，例如在石墨烯结构24的一个或两个末端边缘(图中未展示)处彼此接触。
铁电材料可直接抵着石墨烯结构的石墨烯或可与石墨烯结构的石墨烯处处间隔开。图1到3展示一实例性实施例，其中铁电材料31直接抵着石墨烯结构24的石墨烯；而图5展示具有开关12b的集成电路构造10b的替代实施例，其中铁电材料31与石墨烯结构24的石墨烯处处侧向间隔开。已适当使用来自上述实施例的相同组件符号，其中用后缀“b”或不同组件符号指示一些构造差异。
同样地，当铁电材料侧向地介于石墨烯结构与第一和第二导电结构的两者之间时，每一侧上的铁电材料可直接抵着或可不直接抵着石墨烯结构的石墨烯。图4描绘一实例性实施例，其中铁电材料31与铁电材料33两者直接抵着石墨烯结构24的石墨烯。图6描绘具有开关12c的集成电路构造10c的替代实例性实施例，其中铁电材料31和铁电材料33的每一者与石墨烯结构24的石墨烯侧向处处间隔开。已适当使用来自上述实施例的相同组件符号，其中用后缀“c”或不同组件符号指示一些构造差异。
图7描绘具有开关12d的集成电路构造10d的另一实例性实施例，其中铁电材料31与石墨烯结构24的石墨烯处处间隔开且石墨烯材料33直接抵着石墨烯结构24的石墨烯。已适当使用来自上述实施例的相同组件符号，其中用后缀“d”或不同组件符号指示一些构造差异。替代地，作为另一实例，铁电材料31可直接抵着石墨烯结构34的石墨烯且铁电材料33可与石墨烯结构34的石墨烯处处间隔开(图中未展示)。无论如何，当铁电材料31和33的一或两者直接抵着石墨烯时，这无需共同延伸或完全抵着全部石墨烯。当铁电材料与石墨烯侧向处处间隔开时，此最小间隔在一个实施例中不大于约1纳米且在一个实施例中不大于约0.5纳米。
图8描绘具有开关12e的集成电路构造10e的另一实例性实施例，其中铁电材料31e在电极16与18之间纵向连续，但与每一此电极间隔开。已适当使用来自上述实施例的相同组件符号，其中用后缀“e”或不同组件符号指示一些构造差异。作为一替代实例(图中未展示)，铁电材料31e可接触电极16或18的一者。可使用上文相对于铁电材料31而描述的其它属性的任何一或多者，且铁电材料33(图中未展示)可用在石墨烯结构24的所描绘的右侧上。例如，此些铁电材料的任何者可直接抵着石墨烯结构24的石墨烯或与石墨烯结构24的石墨烯处处间隔开。
上述图1到8的实施例展示其中铁电材料在电极16与18之间纵向连续的实例。替代地，铁电材料可在电极16与18之间纵向不连续，例如图9中相对于具有开关12f的集成电路构造10f所展示。已适当使用来自上述实施例的相同组件符号，其中用后缀“f”或不同组件符号指示一些构造差异。图9展示与导电电极16和18间隔开的铁电材料31f的两个纵向间隔段。替代地，可直接抵着电极16和/或电极18而接收纵向间隔段31f的一者或两者(图9中未展示)。例如，图10描绘具有开关12g的替代实例性集成电路构造10g，其中两个铁电材料段31g各抵着电极16或18的一者。已适当使用来自上述实施例的相同组件符号，其中用后缀“g”或不同组件符号指示一些构造差异。
图11描绘具有开关12h的集成电路构造10h的替代实例性实施例，其中已使用铁电材料31h的两个以上(例如三个)纵向间隔段。已适当使用来自上述实施例的相同组件符号，其中用后缀“h”或不同组件符号指示一些构造差异。
相对于铁电材料(位于石墨烯结构24的一侧或两侧上)的上述属性的任何一或多者可被使用或被结合成任何可行的(若干)组合(如可由技工所选择)以实现通过铁电材料的适当极化和充电而施加的抵着石墨烯结构24的剩余电场的任何所要效应。例如，铁电材料可直接抵着石墨烯结构24的石墨烯或与石墨烯结构24的石墨烯处处间隔开。
第一导电结构26和第二导电结构28可连接到任何适合电路32、34以能够产生横穿铁电材料和石墨烯结构24的横向电场。在一些实施例中，第一导电结构可导电地耦合到电极16和18的一者且第二导电结构可导电地耦合到电极16和18的另一者。参考图12和13中所展示的集成电路构造10i而描述此些实施例的实例。已适当使用来自上述实施例的相同组件符号，其中用后缀“i”或不同组件符号指示一些构造差异。构造10i包括与上文参考图1到3而描述的开关12类似的开关12i，但包括分别从电极16和18延伸的第一导电突起42和第二导电突起44。第一突起42从电极16延伸且部分地横穿电极之间的空间22，且第二突起44从电极18延伸且部分地横穿电极之间的空间22。在所说明配置中，第一导电结构26和第二导电结构28由彼此垂直重叠的突起42和44的部分有效组成。在所展示实施例中，突起42和44包括与电极16和18相同的材料20。在其它实施例中，突起42和44的任一或两者可包括与其上延伸此突起的电极不同的组合物。在一个实施例中，突起42和44包括从电极16和18的相应一者正交突出的导电结构。
可在图12和13的实施例中利用相对于图1到11中的铁电材料而描述和展示的任何属性或上述属性的一者以上的任何组合。无论如何，在操作中，开关12i可被视为具有至少三个不同操作模式。
在第一模式中，电极16与18之间无电压差。相应地，电极16和18不施加横穿铁电材料31和石墨烯结构24的电场(EF)。取决于由铁电材料31保留的极化状态和电荷(假如存在)而可施加或可不施加横穿石墨烯结构24的某电场。无论如何，石墨烯结构24的石墨烯内的能带隙将因此较小。然而，归因于电极16与18之间缺乏电压差，所以石墨烯结构内将无电流。
在第二模式中，在电极16与18之间提供电压差，且此差足够小，使得开关保持处于“接通”状态。换句话说，第一导电结构26与第二导电结构28之间的电场维持足够小，使得石墨烯结构24的石墨烯内的能带隙不会增大到将有效停止沿结构24的电流的水平。这包含由铁电材料内的电荷(假如存在)引起的任何电场施加的附加效应(假如存在)。当开关12i保持处于所述第二模式时，沿结构24的电流可与或可不与电极16与18之间的增加电压差成比例地增加。沿结构24的电流与电极16与18之间的电压差的关系将至少部分取决于突起42与44之间的距离、所述突起的组合物、电介质材料的组合物和所述突起之间的铁电材料(无论铁电材料是否位于石墨烯结构24的一侧或两侧上)、铁电材料的尺寸和(若干)构造、结构24的组合物和所述突起之间的结构24的区域的尺寸和定向。此些参数的任何者或全部可经修整以实现沿结构24的电流与电极16与18之间的电压差的所要关系。
在第三模式中，电极16与18之间的电压差达到导致开关处于“断开”状态的水平。换句话说，第一导电结构26与第二导电结构28之间的电场(包含来自由铁电材料31保留的电荷(假如存在)的附加效应(假如存在))变为足够大以使石墨烯结构24内的石墨烯的能带隙增大到有效停止沿结构24的电流的水平。
在一些实施例中，在开关的“断开”状态中，沿结构24的电流将为0毫安。在其它实施例中，在“断开”状态中，沿结构24的电流可为非零值，但此电流仍将低于在开关的“接通”状态中沿结构的电流。
在一些实施例中，可针对开关的所要性能特性而修整用于使开关在“接通”状态与“断开”状态之间转变的电压增大或减小的脉冲形状。在一些实施例中，可针对开关的所要性能特性而修整用于使开关在“接通”状态与“断开”状态之间转变的电压变化的上升时间或下降时间。在一些实施例中，开关可经修整，使得当开关保持处于“接通”状态时，沿石墨烯结构24的电流随电极16与18之间的电压差增大而增大；接着，当所述电压差达到使开关转变到“断开”状态的水平时，电流可突然终止。在一些实施例中，开关可经修整以在从“接通”状态到“断开”状态的开关转变期间逐渐减小沿结构24的电流。
图14以图形方式说明图12和13中所展示的类型的实例性实施例开关的操作。具体来说，图14的实图表线展示通过开关的电流，其随高于零电平(V0)的在电极16与18之间的电压差的初始增大而增大，接着在电压差达到转变电平(Va1)之后减小，最后在电压差达到电平Vb1时完全终止。
在某些操作方案中，石墨烯结构的一侧或两侧上的铁电材料可将电荷存储于一个极化状态与另一极化状态中。例如，由结构26与28之间或突起42与44之间的适合电压差透过铁电材料而施加的电场可足以将铁电材料极化为电荷存储能动状态和/或在所述电荷存储能动状态中将电荷实际存储于铁电材料内。所述电场可足以将石墨烯结构24从纵向导电状态转变到纵向电阻状态。移除来自导电结构/突起之间的电压差可保留来自铁电材料的剩余电荷，其将剩余电场施加于石墨烯结构。所述剩余电场可促进维持石墨烯结构处于纵向电阻状态。使极化反向可消除电荷且施加使石墨烯结构返回到纵向导电状态的电场。
石墨烯结构的一侧或两侧上存在铁电材料可实现比在缺乏铁电材料时用相同构造实现的电压低的Va1和/或Vb1。作为一实例，图14中的虚图表线展示在缺乏取代一些电介质材料40的任何铁电材料时的相同构造开关的实例性操作轮廓。本发明附录中展示和描述所述构造，其中由此正式构成本发明的部分的本发明附录似乎在本文中呈现为本说明书、权利要求书和图式的单独或额外部分。此外，本发明涵盖附录的构造和方法的任何者中的本文中构造的任何者的用法。附录为如所申请且具有2011年3月17日的申请日的美国专利申请案第13/050,630号。
提供图14的曲线图以帮助读者了解实例性实施例开关的操作，且假如权利要求书中未明确叙述图14的曲线图的实际特性，那么图14的曲线图不限制本发明或其任何实施例。在一些实施例中，相对于图12和13描述的开关可被视为自限制装置，这是因为：当电极16与18之间的电压差达到预定阈值(图14的Vb1)时，开关使自身断开。
相对于图12和13描述的开关包括单石墨烯结构24。在其它实施例中，开关可经配置以包括两个或两个以上石墨烯结构。图15展示具有包括两个石墨烯结构的开关12j的集成电路构造10j。已适当使用来自上述实施例的相同组件符号，其中用后缀“j”或不同组件符号指示一些构造差异。
开关12j包括上文相对于图12和13而论述的电极16与18、石墨烯结构24、铁电材料31和突起42与44。另外，开关12b包括位于与石墨烯结构24相对的突起44的一侧上的另石墨烯结构48、铁电材料35和从电极16向上延伸的另一突起50。铁电材料35可具有上文相对于铁电材料33而描述的属性的任何者。相对于图1到11中的铁电材料而描述和展示的任一个属性或上述属性的一者以上的任何组合可用在图15的实施例中。
在一些实施例中，石墨烯结构24和48可分别被称为第一石墨烯结构和第二石墨烯结构。此些石墨烯结构彼此隔开达间隙52。第一突起(具体来说，突起44)从电极18向下延伸且进入此间隙，其中此第一突起介于所述两个石墨烯结构之间。第二突起42和第三突起50从电极16向上延伸，且位于与第一突起44相对的第一石墨烯结构24和第二石墨烯结构48的侧上。
突起44的区域与突起42和50的区域垂直重叠，且可在操作中产生此些垂直重叠区域之间的第一电场EF1和第二电场EF2(如图所示)。所述电场横向于通过石墨烯结构24和48传导电流的方向，且可用于控制开关是否处于“接通”状态或“断开”状态——类似于图12的电场EF的利用。虽然电场EF1和EF2说明成由主要正交于石墨烯结构的电场组成，但在其它实施例中，电场EF1和EF2的一或两者可为主要沿相对于石墨烯结构的方向(正交除外)延伸的电场的向量分量。此外，虽然石墨烯结构展示为实质上彼此平行，但在其它实施例中其可彼此不平行。无论如何，图15的开关12b为使每两个石墨烯结构具有三个突起的配置的实例。
相对于图12的开关，图15的开关中的额外石墨烯结构的利用可提供可经修改以针对特定应用而修整图15的开关的额外参数。例如，图15的开关的石墨烯结构24与48可彼此相同或不同。在一些实施例中，此些石墨烯结构的两者可为双层结构；且在此些实施例中，用在结构24中的个别层可在厚度或任何其它相关性质上与用在结构48中的个别层相同或不同。
可只用铁电材料31或35的一者来制造图15的实施例(图中未展示)。无论如何，在一个实施例中，铁电材料侧向地介于以下的至少一者之间：a)第一与第二突起的重叠区域；和b)第二与第三突起的重叠区域。
上文相对于图1到15而描述的实施例主要相对于呈开关或若干开关形式的集成电路的组件。然而，可制造电路的任何替代的既有或尚待开发的组件。但作为一个实例，集成电路的组件可能包括存储器单元。举例来说，此存储器单元可包括在一对电极之间纵向延伸且导电地连接到所述对的两个电极的石墨烯结构。第一与第二导电结构可从所述石墨烯结构侧向向外且位于所述石墨烯结构的彼此相对侧上。铁电材料可从所述石墨烯结构侧向向外且侧向地介于所述石墨烯结构与所述第一和第二导电结构的至少一者之间。所述第一和第二导电结构可经配置以通过施加横穿所述石墨烯结构和所述铁电材料的电场而使所述存储器单元进入至少两个存储器状态的一者。上文相对于图1到15而描述和/或展示的任一个属性或上述属性的一者以上的任何组合可用在本发明的存储器单元实施例中。
本文中使用铁电材料而制造的根据本发明的存储器单元可能够将较低读取电压和/或写入电压用于存储器单元。可期望较低读取电压以最小化读取操作期间的存储器单元的状态改变风险(其通常被称为“读取干扰”)。只举例来说，考虑通过将零电压施加到导电结构28/突起44且将正电压“V”施加到导电结构26/突起42而将“1”写入到存储器单元12、12a、12b、12c、12d、12e、12f、12g、12h或12i的任何者的方式。考虑这足以极化电荷且将电荷存储于铁电材料内，以及足以使(若干)石墨烯结构纵向不导电。可通过将零电压施加到导电结构26/突起42且将负电压“V”施加到导电结构28/突起44而实现擦除返回到“0”状态。无论处于“0”状态或“1”状态，均可通过在导电结构26/突起42和导电结构28/突起44之间施加1/3伏特的电压差(正或负)而读取存储器单元。
本发明的存储器单元可使用或可不使用个别选择装置，其中每一个别存储器单元在存储器单元阵列中。无论如何，选择装置为可根据本文中所描述的本发明而制造的集成电路的组件。无论如何，当存储器电路包含根据本发明的存储器单元，其包含一或多个选择装置，所述选择装置可具有如本文中所描述的构造(如附录中所描述)或一些其它既有或尚待开发的构造。
本文中所揭示的发明组件可并入到适合于用在许多电子系统的任何者中的集成电路中。例如，此些集成电路可适合于用在时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等等的一或多者中。
图式中的各种实施例的特定定向只用于说明的目的，且在一些应用中可相对于所展示定向而旋转实施例。本文中所提供的描述和以下权利要求书针对具有各种特征之间的所描述关系的任何结构，无论所述结构是否沿图式的特定定向或相对于此定向旋转。
附图的横截面图只展示横截面的平面内的特征，且不展示横截面的平面后的材料以简化图式。
当一结构被称为“位于另一结构上”或“抵着另一结构”时，其可直接位于另一结构上或也可存在介入结构。相比而言，当一结构被称为“直接位于另一结构上”或“直接抵着另一结构”时，不存在介入结构。当一结构被称为“连接”或“耦合”到另一结构时，其可直接连接或耦合到另一结构，或可存在介入结构。相比而言，当一结构被称为“直接连接”或“直接耦合”到另一结构时，不存在介入结构。
结论
在一些实施例中，开关包括在一对电极之间纵向延伸且导电地连接到所述对的两个电极的石墨烯结构。第一和第二导电结构从所述石墨烯结构侧向向外且位于所述石墨烯结构的彼此相对侧上。铁电材料侧向地介于所述石墨烯结构与所述第一和第二导电结构的至少一者之间。所述第一和第二导电结构经配置以通过施加横穿所述石墨烯结构和所述铁电材料的电场而使所述开关进入“接通”和“断开”状态。
在一些实施例中，集成电路的组件包括第一电极和第二电极。所述第一与第二电极彼此隔开一空间。石墨烯结构导电地连接到所述第一与第二电极两者且延伸横穿所述空间。第一导电突起从所述第一电极延伸进入所述空间且只部分地延伸横穿所述空间。第二导电突起从所述第二电极延伸进入所述空间且只部分地延伸横穿所述空间。所述第一突起的区域与所述第二突起的区域重叠。所述石墨烯结构介于所述第一与第二突起的所述重叠区域之间。铁电材料侧向地介于所述石墨烯结构与所述第一和第二突起的至少一者之间在所述重叠区域内。
在一些实施例中，存储器单元包括在一对电极之间纵向延伸且导电地连接到所述对的两个电极的石墨烯结构。第一和第二导电结构从所述石墨烯结构侧向向外且位于所述石墨烯结构的彼此相对侧上。铁电材料从所述石墨烯结构侧向向外。所述铁电材料侧向地介于所述石墨烯结构与所述第一和第二导电结构的至少一者之间。所述第一和第二导电结构经配置以通过施加横穿所述石墨烯结构和所述铁电材料的电场而使所述存储器单元进入至少两个存储器状态的一者。
在一些实施例中，集成电路的组件包括第一电极和第二电极。所述第一与第二电极彼此隔开一空间。第一和第二石墨烯结构导电地连接到所述第一与第二电极的两者且延伸横穿所述空间。所述第一和第二石墨烯结构彼此间隔开一间隙。第一导电突起从所述第一电极延伸进入所述空间且只部分地延伸横穿所述空间。所述第一导电突起位于所述第一石墨烯结构的一侧上。第二导电突起从所述第二电极延伸进入所述空间且只部分地延伸横穿所述空间。所述第二电极介于所述第一与第二石墨结构之间，且位于所述第一石墨烯结构的与所述第一导电突起相对的一侧上。第三导电突起从所述第一电极延伸进入所述空间且只部分地延伸横穿所述空间。所述第三导电突起位于所述第二石墨烯结构的与所述第二导电突起相对的一侧上。所述第一突起的区域与所述第二突起的区域重叠。所述第一石墨烯结构介于所述第一和第二突起的所述重叠区域之间。所述第二突起的区域与所述第三突起的区域重叠。所述第二石墨烯结构介于所述第二和第三突起的所述重叠区域之间。铁电材料侧向地介于以下的至少一者之间：a)所述第一与第二突起的重叠区域；和b)所述第二与第三突起的重叠区域。
按照法规，已或多或少地具体针对结构和方法特征而用语言文字描述本文中所揭示的标的物。然而，应了解权利要求书不受限于所展示和所描述的具体特征，这是因为本文中所揭示的手段包括实例性实施例。因此，权利要求书被给予字面上所表达的完全范围，且应根据均等论而适当解译。

Claims (35)

1.一种开关，其包括：
石墨烯结构，其在一对电极之间纵向延伸且导电地连接到所述对的两个电极；
第一和第二导电结构，其从所述石墨烯结构侧向向外且位于所述石墨烯结构的彼此相对侧上；以及
铁电材料，其侧向地介于所述石墨烯结构与所述第一和第二导电结构中的至少一者之间，所述第一和第二导电结构经配置以通过施加横穿所述石墨烯结构和所述铁电材料的电场而使所述开关进入“接通”和“断开”状态。
2.根据权利要求1所述的开关，其中所述第一导电结构导电地耦合到所述电极中的一者且所述第二导电结构导电地耦合到所述电极中的另一者。
3.根据权利要求1所述的开关，其中所述石墨烯结构的一侧上的所述铁电材料具有比所述石墨烯结构的所述石墨烯的侧向厚度小的最小侧向厚度。
4.根据权利要求1所述的开关，其中所述石墨烯结构的一侧上的所述铁电材料具有比所述石墨烯结构的所述石墨烯的侧向厚度小的最大侧向厚度。
5.根据权利要求1所述的开关，其中所述石墨烯结构的一侧上的所述铁电材料具有从约1纳米到约10纳米的最小侧向厚度。
6.根据权利要求5所述的开关，其中所述石墨烯结构的一侧上的所述铁电材料具有从约3纳米到约5纳米的最小侧向厚度。
7.根据权利要求1所述的开关，其中所述石墨烯结构包括两层石墨烯。
8.根据权利要求1所述的开关，其包括导电地连接到所述对的两个电极的所述石墨烯结构中的至少两者。
9.根据权利要求1所述的开关，其中所述铁电材料直接抵着所述石墨烯结构的石墨烯。
10.根据权利要求1所述的开关，其中所述铁电材料与所述石墨烯结构的石墨烯处处间隔开。
11.根据权利要求10所述的方法，其中所述铁电材料与所述石墨烯的最小侧向间隔不大于约1纳米。
12.根据权利要求1所述的开关，其中铁电材料侧向地介于所述石墨烯结构与所述石墨烯结构的所述相对侧中的一者上的所述第一和第二导电结构中的仅一者之间。
13.根据权利要求1所述的开关，其中铁电材料侧向地介于所述石墨烯结构与所述石墨烯结构的所述相对侧上的所述第一和第二导电结构两者之间。
14.根据权利要求13所述的开关，其中所述相对侧上的所述铁电材料是相同的组合物。
15.根据权利要求13所述的开关，其中所述相对侧中的一者上的所述铁电材料与所述相对侧中的另一者上的所述铁电材料是不同的组合物。
16.根据权利要求13所述的开关，其中所述相对侧中的一者上的所述铁电材料直接抵着所述石墨烯结构的石墨烯且所述相对侧中的另一者上的所述铁电材料与所述石墨烯结构的石墨烯处处间隔开。
17.根据权利要求13所述的开关，其中所述相对侧两者上的所述铁电材料直接抵着所述石墨烯结构的石墨烯。
18.根据权利要求13所述的开关，其中所述相对侧两者上的所述铁电材料与所述石墨烯结构的石墨烯处处间隔开。
19.根据权利要求1所述的开关，其中所述铁电材料在所述对电极之间纵向连续。
20.根据权利要求19所述的开关，其中所述铁电材料跨越所述对电极之间的距离的至少约50％。
21.根据权利要求19所述的开关，其中所述铁电材料直接抵着所述对电极中的至少一者。
22.根据权利要求19所述的开关，其中所述铁电材料直接抵着所述对电极两者。
23.根据权利要求19所述的开关，其中所述铁电材料与所述石墨烯结构的所述石墨烯共同延伸。
24.根据权利要求1所述的开关，其中所述铁电材料在所述对电极之间纵向不连续。
25.根据权利要求24所述的开关，其中所述铁电材料跨越所述对电极之间的距离的至少约50％。
26.根据权利要求24所述的开关，其中所述铁电材料包括两个以上纵向间隔段。
27.根据权利要求24所述的开关，其中所述铁电材料直接抵着所述对电极中的至少一者。
28.根据权利要求24所述的开关，其中所述铁电材料直接抵着所述对电极两者。
29.一种集成电路的组件，其包括：
第一电极和第二电极，所述第一和第二电极彼此隔开一空间；
石墨烯结构，其导电地连接到所述第一与第二电极两者且延伸横穿所述空间；
第一导电突起，其从所述第一电极延伸进入所述空间且只部分地延伸横穿所述空间；
第二导电突起，其从所述第二电极延伸进入所述空间且只部分地延伸横穿所述空间；
所述第一突起的区域，其与所述第二突起的区域重叠；所述石墨烯结构介于所述第一和第二突起的所述重叠区域之间；以及
铁电材料，其侧向地介于所述重叠区域内所述石墨烯结构与所述第一和第二突起中的至少一者之间。
30.根据权利要求29所述的组件，其中所述组件包括开关，所述第一和第二导电突起经配置以通过施加横穿所述石墨烯结构和所述铁电材料的电场而使所述开关进入“接通”和“断开”状态。
31.根据权利要求29所述的组件，其中所述组件包括存储器单元，所述第一和第二导电突起经配置以通过施加横穿所述石墨烯结构和所述铁电材料的电场而使所述存储器单元进入至少两个存储器状态中的一者。
32.一种存储器单元，其包括：
石墨烯结构，其在一对电极之间纵向延伸且导电地连接到所述对的两个电极；
第一和第二导电结构，其从所述石墨烯结构侧向向外且位于所述石墨烯结构的彼此相对侧上；以及
铁电材料，其从所述石墨烯结构侧向向外，所述铁电材料侧向地介于所述石墨烯结构与所述第一和第二导电结构中的至少一者之间，所述第一和第二导电结构经配置以通过施加横穿所述石墨烯结构和所述铁电材料的电场而使所述存储器单元进入至少两个存储器状态中的一者。
33.根据权利要求32所述的存储器单元，其中所述第一导电结构导电地耦合到所述电极中的一者且所述第二导电结构导电地耦合到所述电极中的另一者。
34.根据权利要求33所述的存储器单元，其中所述第一和第二导电结构分别从所述一个电极和所述另一电极正交延伸。
35.一种集成电路的组件，其包括：
第一电极和第二电极，所述第一与第二电极彼此隔开一空间；
第一和第二石墨烯结构，其导电地连接到所述第一与第二电极两者且延伸横穿所述空间；所述第一与第二石墨烯结构彼此隔开一间隙；
第一导电突起，其从所述第一电极延伸进入所述空间且只部分地延伸横穿所述空间，所述第一导电突起位于所述第一石墨烯结构的一侧上；
第二导电突起，其从所述第二电极延伸进入所述空间且只部分地延伸横穿所述空间；所述第二电极介于所述第一与第二石墨烯结构之间且位于所述第一石墨烯结构的与所述第一导电突起相对的一侧上；
第三导电突起，其从所述第一电极延伸进入所述空间且只部分地延伸横穿所述空间；所述第三导电突起位于所述第二石墨烯结构的与所述第二导电突起相对的一侧上：
所述第一突起的区域，其与所述第二突起的区域重叠；所述第一石墨烯结构介于所述第一和第二突起的所述重叠区域之间；
所述第二突起的区域，其与所述第三突起的区域重叠；所述第二石墨烯结构介于所述第二和第三突起的所述重叠区域之间；以及
铁电材料，其侧向地介于以下的至少一者之间：a)所述第一与第二突起的所述重叠区域；和b)所述第二与第三突起的所述重叠区域。
CN201380010225.9A 2012-02-20 2013-01-23 集成电路组件、开关和存储器单元 Active CN104126227B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/400,518 2012-02-20
US13/400,518 US9368581B2 (en) 2012-02-20 2012-02-20 Integrated circuitry components, switches, and memory cells
PCT/US2013/022738 WO2013126171A1 (en) 2012-02-20 2013-01-23 Integrated circuitry components, switches, and memory cells

Publications (2)

Publication Number Publication Date
CN104126227A true CN104126227A (zh) 2014-10-29
CN104126227B CN104126227B (zh) 2016-09-28

Family

ID=48981602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010225.9A Active CN104126227B (zh) 2012-02-20 2013-01-23 集成电路组件、开关和存储器单元

Country Status (8)

Country Link
US (2) US9368581B2 (zh)
EP (2) EP3971977A1 (zh)
JP (1) JP5845364B2 (zh)
KR (1) KR101679490B1 (zh)
CN (1) CN104126227B (zh)
SG (2) SG11201404679VA (zh)
TW (1) TWI512965B (zh)
WO (1) WO2013126171A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
KR101924687B1 (ko) 2016-06-30 2018-12-04 연세대학교 산학협력단 반도체 소자 및 이의 제조 방법
US9858975B1 (en) 2016-08-24 2018-01-02 Samsung Electronics Co., Ltd. Zero transistor transverse current bi-directional bitcell
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
US10790002B2 (en) 2018-06-21 2020-09-29 Samsung Electronics Co., Ltd. Giant spin hall-based compact neuromorphic cell optimized for differential read inference
US11908901B1 (en) * 2019-03-14 2024-02-20 Regents Of The University Of Minnesota Graphene varactor including ferroelectric material
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3805001B2 (ja) * 1995-06-08 2006-08-02 株式会社ルネサステクノロジ 半導体装置
US5877977A (en) 1996-09-10 1999-03-02 National Semiconductor Corporation Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
JP2001102465A (ja) 1999-09-30 2001-04-13 Rohm Co Ltd 不揮発性メモリ
DE10250829B4 (de) 2002-10-31 2006-11-02 Infineon Technologies Ag Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle
JP4071601B2 (ja) 2002-11-11 2008-04-02 富士通株式会社 半導体装置
KR100590568B1 (ko) * 2004-11-09 2006-06-19 삼성전자주식회사 멀티 비트 플래시 메모리 소자 및 동작 방법
US7504302B2 (en) 2005-03-18 2009-03-17 Freescale Semiconductor, Inc. Process of forming a non-volatile memory cell including a capacitor structure
JP4766895B2 (ja) 2005-03-28 2011-09-07 トヨタ自動車株式会社 カーボンナノウォールデバイス
US7947247B2 (en) 2005-03-29 2011-05-24 Hyperion Catalysis International, Inc. Method for preparing single walled carbon nanotubes from a metal layer
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
US7982252B2 (en) * 2006-01-27 2011-07-19 Hynix Semiconductor Inc. Dual-gate non-volatile ferroelectric memory
US7619257B2 (en) 2006-02-16 2009-11-17 Alcatel-Lucent Usa Inc. Devices including graphene layers epitaxially grown on single crystal substrates
KR20080113269A (ko) 2006-03-29 2008-12-29 하이페리온 커탤리시스 인터내셔널 인코포레이티드 균일한 단일 벽 탄소 나노튜브의 제조방법
JP4669957B2 (ja) 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
US7772059B2 (en) 2008-01-16 2010-08-10 Texas Instruments Incorporated Method for fabricating graphene transistors on a silicon or SOI substrate
US20110089404A1 (en) 2008-04-24 2011-04-21 President And Fellows Of Harvard College Microfabrication of Carbon-based Devices Such as Gate-Controlled Graphene Devices
US8547725B2 (en) 2008-06-27 2013-10-01 Sandisk 3D Llc Method of programming a nonvolatile memory cell by reverse biasing a diode steering element to set a storage element
US7687308B2 (en) 2008-08-15 2010-03-30 Texas Instruments Incorporated Method for fabricating carbon nanotube transistors on a silicon or SOI substrate
CN102257610B (zh) * 2008-09-23 2014-05-21 新加坡国立大学 石墨烯存储单元及其制造方法
US8188460B2 (en) * 2008-11-26 2012-05-29 Board Of Regents, The University Of Texas System Bi-layer pseudo-spin field-effect transistor
KR101527192B1 (ko) * 2008-12-10 2015-06-10 삼성전자주식회사 불휘발성 메모리 소자 및 그의 제조방법
US8023310B2 (en) 2009-01-14 2011-09-20 Sandisk 3D Llc Nonvolatile memory cell including carbon storage element formed on a silicide layer
KR20100087915A (ko) 2009-01-29 2010-08-06 삼성전자주식회사 실린더형 스토리지 노드를 포함하는 반도체 메모리 소자 및그 제조 방법
US8841650B2 (en) 2009-02-23 2014-09-23 Cornell University Electronic-structure modulation transistor
JP5356066B2 (ja) 2009-02-24 2013-12-04 株式会社東芝 スイッチング素子及び不揮発性記憶装置
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US20110006837A1 (en) 2009-06-02 2011-01-13 Feng Wang Graphene Device, Method of Investigating Graphene, and Method of Operating Graphene Device
KR101095792B1 (ko) 2009-07-03 2011-12-21 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성 방법
KR101119916B1 (ko) 2009-08-24 2012-03-13 삼성전자주식회사 그래핀 전극과 유기물/무기물 복합소재를 사용한 전자 소자 및 그 제조 방법
US8227842B2 (en) * 2009-09-21 2012-07-24 Hitachi Global Storage Technologies Netherlands B.V. Quantum well graphene structure
US8470670B2 (en) 2009-09-23 2013-06-25 Infineon Technologies Ag Method for making semiconductor device
US8497499B2 (en) 2009-10-12 2013-07-30 Georgia Tech Research Corporation Method to modify the conductivity of graphene
CN102428519B (zh) * 2009-10-29 2014-08-06 松下电器产业株式会社 驱动半导体存储装置的方法
US8614435B2 (en) 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
US8105928B2 (en) * 2009-11-04 2012-01-31 International Business Machines Corporation Graphene based switching device having a tunable bandgap
JP2011142136A (ja) 2010-01-05 2011-07-21 Fujitsu Ltd 電界効果型トランジスタ及びこれを用いた論理回路
US8389375B2 (en) 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8294132B2 (en) 2010-03-30 2012-10-23 Hewlett-Packard Development Company, L.P. Graphene memristor having modulated graphene interlayer conduction
US8236626B2 (en) 2010-04-15 2012-08-07 The Board Of Trustees Of The Leland Stanford Junior University Narrow graphene nanoribbons from carbon nanotubes
US8445320B2 (en) 2010-05-20 2013-05-21 International Business Machines Corporation Graphene channel-based devices and methods for fabrication thereof
US8742541B2 (en) * 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8878120B2 (en) 2010-12-13 2014-11-04 The Trustees Of The Stevens Institute Of Technology Active bandgap tuning of graphene for tunable photodetection applications
US8685802B2 (en) * 2010-12-29 2014-04-01 Universityof North Texas Graphene formation on dielectrics and electronic devices formed therefrom
KR101791938B1 (ko) * 2010-12-29 2017-11-02 삼성전자 주식회사 복수의 그래핀 채널층을 구비하는 그래핀 전자소자
US8406037B2 (en) * 2011-01-05 2013-03-26 Nokia Corporation Apparatus and a method
US9076873B2 (en) * 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates
KR101878006B1 (ko) * 2011-01-24 2018-07-12 아이엠이씨 브이제트더블유 수직 메모리 디바이스 및 그것의 제조 방법
US8456947B2 (en) 2011-03-08 2013-06-04 Micron Technology, Inc. Integrated circuitry, switches, and methods of selecting memory cells of a memory device
US8394682B2 (en) 2011-07-26 2013-03-12 Micron Technology, Inc. Methods of forming graphene-containing switches
US9368581B2 (en) 2012-02-20 2016-06-14 Micron Technology, Inc. Integrated circuitry components, switches, and memory cells

Also Published As

Publication number Publication date
JP2015507376A (ja) 2015-03-05
EP2817825B1 (en) 2021-11-10
US20160260723A1 (en) 2016-09-08
WO2013126171A1 (en) 2013-08-29
KR101679490B1 (ko) 2016-11-24
EP2817825A1 (en) 2014-12-31
EP3971977A1 (en) 2022-03-23
JP5845364B2 (ja) 2016-01-20
KR20140132723A (ko) 2014-11-18
US9704879B2 (en) 2017-07-11
CN104126227B (zh) 2016-09-28
WO2013126171A9 (en) 2014-12-04
US20130214242A1 (en) 2013-08-22
SG11201404679VA (en) 2014-10-30
EP2817825A4 (en) 2015-11-25
SG10201703651XA (en) 2017-06-29
US9368581B2 (en) 2016-06-14
TWI512965B (zh) 2015-12-11
TW201344895A (zh) 2013-11-01

Similar Documents

Publication Publication Date Title
CN104126227A (zh) 集成电路组件、开关和存储器单元
TWI713585B (zh) 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）
CN105118916B (zh) 电阻式存储器架构和装置
TW201724749A (zh) 非對稱式相關性電子開關操作
US8987693B2 (en) High density memory device
CN103000806A (zh) 电阻变化型非易失性存储器件及其操作方法、半导体器件
US8630145B2 (en) Integrated circuitry and switches
US20130044525A1 (en) Asymmetric switching rectifier
WO2019005143A1 (en) SUPER-NETWORK CAPACITOR
US9837607B2 (en) Use of centrosymmetric Mott insulators in a resistive switched memory for storing data
CN107124905B (zh) 含金属硫属化合物的装置
EP3706167A1 (en) Capacitor with epitaxial strain engineering
JP5309397B2 (ja) 電子素子及び電気伝導度制御方法
CN105074825A (zh) 基于集成电容器的配电
US20200286686A1 (en) Ferroelectric capacitor with insulating thin film
US20180114899A1 (en) Negative differential resistance devices
JP5842912B2 (ja) 抵抗記憶装置およびその書き込み方法
Raebiger et al. Resistive switching in nanodevices
CN115274766A (zh) 包括具有可变电阻的有源层的半导体器件
US20200203358A1 (en) Ferroelectrics using thin alloy of para-electric materials
WO2012011900A1 (en) Nanoscale switching device
CN103855164A (zh) 半导体装置及其制造方法与操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant