JP2015506580A - パッシベーション部を備えた圧電スタック、および、圧電スタックのパッシベーション方法 - Google Patents

パッシベーション部を備えた圧電スタック、および、圧電スタックのパッシベーション方法 Download PDF

Info

Publication number
JP2015506580A
JP2015506580A JP2014549429A JP2014549429A JP2015506580A JP 2015506580 A JP2015506580 A JP 2015506580A JP 2014549429 A JP2014549429 A JP 2014549429A JP 2014549429 A JP2014549429 A JP 2014549429A JP 2015506580 A JP2015506580 A JP 2015506580A
Authority
JP
Japan
Prior art keywords
passivation layer
piezoelectric
piezoelectric stack
passivation
stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014549429A
Other languages
English (en)
Inventor
リヒター トーマス
リヒター トーマス
ヨハネス カストル ハラルト
ヨハネス カストル ハラルト
ツムシュトルル クラウス
ツムシュトルル クラウス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Publication of JP2015506580A publication Critical patent/JP2015506580A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • H10N30/883Additional insulation means preventing electrical, physical or chemical damage, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/02Forming enclosures or casings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/08Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/085Shaping or machining of piezoelectric or electrostrictive bodies by machining
    • H10N30/088Shaping or machining of piezoelectric or electrostrictive bodies by machining by cutting or dicing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/88Mounts; Supports; Enclosures; Casings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Fuel-Injection Apparatus (AREA)

Abstract

本発明は、複数の側面(1,2,3,4)と、第1の側面(1,2,3,4)に設けられた第1のパッシベーション層(1a,2a,3a,4a)とを有する圧電スタック(10)と、圧電スタックのパッシベーション方法とに関し、前記第1のパッシベーション層(1a,2a,3a,4a)の終端は、前記第1の側面(1,2,3,4)に接する側面(1,2,3,4)と同一平面上にある。

Description

本発明は、パッシベーション部を備えた圧電スタック、および、圧電スタックのパッシベーション方法に関する。
圧電部品はたとえば圧電アクチュエータの形態で、複数の圧電セラミック層と電極層とを交互に配置した多層構造素子として構成することができ、最近の電気工学において圧電部品の重要性はますます増してきている。たとえば、圧電アクチュエータはサーボ駆動装置として、バルブ等と共に用いられる。圧電アクチュエータはまた、燃料を燃焼室内に噴射する際にも用いられる。これにかかる要件は、エミッションおよび消費量の要求が厳しくなるにつれて厳しくなってきている。圧力および温度を高くするため、および、多段噴射を行うためには、アクチュエータの温度耐性を高くし、かつ、長時間耐久性を高くする必要がある。
たとえば DE 196 46 676 C1 に、公知の圧電アクチュエータが記載されている。ここで使用される圧電セラミックでは、機械的な圧力ないしは引張力が加えられるとこの圧電セラミックが充電し、逆に、電圧が印加されるとセラミック層の主軸に沿って膨張するという現象が利用される。利用可能な長手方向膨張を倍増させるためには、たとえば、圧電セラミック製(たとえばチタン酸ジルコン酸鉛)の複数の薄膜を積層して成るスタックに金属製の電極層を埋め込んで焼結して成るモノリシック多層アクチュエータが用いられる。前記電極層はこのスタック内から交互に引き出され、外側メタライジングを介して相互に電気的に並列接続されている。こうするためには、スタックの両面のコンタクト面にそれぞれ、ストリップ状またはリボン状の一続きの外側メタライジングを設け、各外側メタライジングをそれぞれ、等しい極性のすべての電極層に接続する。
電圧をこの外側メタライジングに印加すると、圧電膜が電界方向に膨張する。各圧電膜を機械的に直列接続すると、電圧が比較的低くても既に、スタック全体の公称総電圧に達することができる。
所要スペースを最小限に抑えながら圧電セラミック多層アクチュエータの変位を最大限にするためには、前記複数の電極層がアクチュエータ全体の総断面を包括するのが有利である。このようなアクチュエータは、フルアクティブ圧電スタックとの用語でも知られている。これは、多層セラミックの側部表面において、電極層の極性が交互になるように当該複数の電極層が露出した状態であることを意味する。
それゆえ、これらの露出した電極層に適切なパッシベーションを施す必要がある。一般的にパッシベーションとは、隣同士の電極層間においてアークや短絡が生じるのを回避するための非金属製の保護層または絶縁層等である。パッシベーションが無いと、たとえば表面の機械的な損傷により、または汚染物によるコンタミネーションにより(たとえば研磨ダストや指紋等)、または水分もしくは作動液(たとえばディーゼルや菜種油メチルエステル等)により、電極層間にアークや短絡が生じてしまう。このような損傷および/またはコンタミネーションは、特にアクチュエータの動作時に、また製造プロセス中にも生じる可能性がある。
上述の絶縁層の可能な一態様に、塗膜層を塗布する手段がある。この塗膜層は材料としてポリイミドを含有することができる。ポリイミドの族は、そのガラス転移点、温度耐性および絶縁特性に関する特性により、上述の用途に最も適していることが分かっている。しかし、塗布硬化工程中にポリイミド塗膜を用いてパッシベーションを行うと、層厚が不均等になり、また端面において被膜が部分的に十分でなくなる場合がある(エッジ逃避)。その結果、動作中に電圧スパークが生じてしまう。
慣用されている手法の1つに、圧電スタックの全面をパッシベーションする手法がある。ここでは、四面の各面を別個にコーティングして硬化させる。その後、コーティングが悪い端面がある圧電スタックを破棄する。
圧電スタックの四面全面にパッシベーションを行うのは非常に高コストであり、これにかかるコストは、不備を有する圧電スタックが存在することによる材料廃棄により一層増大する。
WO 2002/089225 に、電気的部品に対するパッシベーション材料の付着強さよりも引裂強さの方が小さい、多層構造圧電部品用のパッシベーション材料を実現することが記載されている。ここではとりわけ、プラスチック、ポリウレタン、樹脂またはポリイミドが用いられる。さらに US 2007 024 7025 A1 には、パッシベーション材料としてガラスを用いることが記載されている。
本発明の課題は、パッシベーションが改善された圧電スタックと、圧電スタックのパッシベーション方法とを実現することである。
前記課題は本発明では、請求項1に記載のパッシベーションを備えた圧電スタックと、請求項6に記載の圧電スタックのパッシベーション方法とにより解決される。
本発明の圧電スタックは、
・複数の側面と、
・第1の側面上に設けられた第1のパッシベーション層と
を有し、前記第1のパッシベーション層の断面は方形であり、かつ、当該第1のパッシベーション層は、前記圧電スタックの第1の側面に接する側面と同一平面を成すように繋がっている。
前記圧電スタックは有利にはフルアクティブスタックである。本発明の圧電スタックは有利には直方体形であり、積層方向(軸方向)に対して垂直である2つの方形の表面と、前記軸方向に対して平行に延在する4つの方形の側面とが、当該圧電スタックの外表面を成す。前記4つの側面はそれぞれ、長さないしは幅(前記軸に対して垂直)と高さ(前記軸方向)とを有する。
本発明では、前記圧電スタックの第1の側面がパッシベーション層を備えており、このパッシベーション層の、前記軸に対して垂直な断面は、実質的に方形である。ここで有利には、パッシベーション層は前記第1の側面の全長または全幅にわたって均質な層厚を有するように延在する。このことは、縁部にエッジ逃避が生じないことを意味する。有利には、前記パッシベーション層は第1の側面全体にわたって均質な層厚を有する。このことにより、パッシベーション層の表面は圧電スタックの第1の側面表面に対して面平行になる。このようにして、前記圧電スタックの縁部領域において、隣同士の電極間にアークが生じるのを回避することができる。
本発明の有利な実施形態では、
・前記圧電スタックは、前記第1の側面とは反対側に位置する第2の側面に設けられた第2のパッシベーション層を有し、
・前記第2のパッシベーション層の断面は方形を成し、当該第2のパッシベーション層の終端は、前記圧電スタックの前記第2の側面に接する側面と同一平面上にある。
前記第2のパッシベーション層は、前記第1のパッシベーション層と同じ構成とすることができ、とりわけ、上記にて第1のパッシベーション層について説明した全ての特徴を有することができる。終端が圧電スタックの前記側面と同一平面上にある第2のパッシベーション層の利点は、相互に対向する両面から圧電スタックの電気的コンタクトを確実に行えることである。相互に対向する両面にてコンタクトを行えることは、膨張するセラミックに所望の電圧を印加するのに有利である。
圧電スタックの前記コンタクトは、有利には、第1のパッシベーション層および/または第2のパッシベーション層を介して行われる。有利にはフルアクティブである圧電スタックの内部電極のコンタクトを確実に行うためには、たとえばトレンチを形成して、1つおきに内部電極をトレンチにより露出させるように、第1のパッシベーション層および/または第2のパッシベーション層のパターニングを行う。その後、このトレンチにおいて、たとえば導電性接着材を用いて、露出した内部電極を外部電極にコンタクトさせることができる。
1つの有利な実施形態では、第1のパッシベーション層および/または第2のパッシベーション層はプラスチックを含む。プラスチックは、圧電スタックの動作中に隣同士の電極間に電圧スパークが生じないことを保証する電気絶縁性材料である。特に有利には、前記第1のパッシベーション層および/または前記第2のパッシベーション層はポリイミドを含む。このポリイミドは特に、たとえばレーザを用いて、トレンチを形成するパターニングに適している。
1つの有利な実施形態では、本発明の圧電スタックは、第3の側面および/または第4の側面にも第3のパッシベーション層および/または第4のパッシベーション層を備えている。これらのパッシベーション層は、第1のパッシベーション層や第2のパッシベーション層と同じ材料から成ることができ、また、たとえばセラミック、ガラスまたは耐温度性シリコーン等の他の材料を含むことも可能である。
第3のパッシベーション層および/または第4のパッシベーション層は、有利には第1のパッシベーション層および/または第2のパッシベーション層の後に、圧電スタックの積層方向に対して垂直な寸法が当該圧電スタックから突出して、当該第1のパッシベーション層および第2のパッシベーション層の厚さにもわたって延在するように設けられる。本発明の圧電スタックの機能を阻害することなく、第3および第4のパッシベーション層は、自身の、第1および第2のパッシベーション層に接するエッジに向かう方向にそれぞれエッジ逃避を示すように、すなわち、第3および第4のパッシベーション層の各層厚が縮小していくことができる。第3,4のパッシベーション層が圧電スタックより突出して第1,2のパッシベーション層の厚さにもわたって延在すると、エッジ逃避の場合であっても、層厚は圧電スタックのエッジにわたって、電圧スパークや短絡を防止するのに十分な厚さとなる。
圧電スタックの、第1の長さを有する少なくとも1つの側面をパッシベーションする本発明の方法は、以下のステップを有する:
・前記第1の長さより大きい第2の長さ(L2)を有する側面を有する圧電バーを準備するステップ。
・前記圧電バーの、前記第2の長さを有する少なくとも1つの第1の側面に第1のパッシベーション層を設けるステップ。
・前記第1のパッシベーション層を硬化させるステップ。
・前記第1の長さを有する少なくとも1つの圧電スタックが得られるように、前記圧電バーを機械的に分割するステップ。
前記圧電バーは、圧電セラミック層と電極層とを交互に積層した配列して成る。この圧電バーは、積層方向に高さを有し、当該積層方向に対して垂直な方向に幅と第2の長さとを有する。前記第2の長さは前記第1の長さより大きく、有利には、仕上げるべき圧電スタックの第1の長さの倍数より大きい。前記電極層は有利には途切れなく形成されていることにより、前記方法によって少なくとも1つのフルアクティブ圧電スタックが得られるようにする。
本発明では、圧電バーの、第2の長さを有する第1の側面に、第1のパッシベーション層を設ける。第1のパッシベーション層は有利には薄い。次に、この第1のパッシベーション層を硬化させる。硬化させた後、前記第1の長さを有する1つまたは複数の個別の圧電スタックに前記圧電バーを機械的に分割する。その際に有利なのは、縁部領域を破棄することである。
第1のパッシベーション層を設ける際には、表面張力に起因して、圧電バーの端部に向かう方向にエッジ逃避が生じる。しかし有利には、圧電バーの、エッジ逃避に起因して成膜物の厚さが低下する端部すなわち縁部領域を分離および破棄するので、第1の長さを有するどの個別圧電スタックの縁部領域も、エッジ逃避を示さずに完全にパッシベーションされることが保証される。
このようにして、第1の長さを有する各圧電スタックのパッシベーション層の、積層方向に対して垂直な方向の断面は方形となり、かつ、当該パッシベーション層の厚さは均等になる。パッシベーション層の層厚は有利には、各圧電スタックの第1の長さの側面全体にわたって一定である。その上、第1のパッシベーション層を成膜した後に、前記圧電バーを、第1の長さの1つまたは複数の個別圧電スタックに機械的に分割することにより、同時に分割されるパッシベーション層の終端が分割エッジにおいて、各圧電スタックの、隣接する側面と同一平面上になる。これにより、圧電スタックの動作中に、すなわち電極に電圧を印加したときに、電気的アークが生じるのが回避される。
本発明の1つの有利な実施形態では、前述の機械的分割の前に、第2のパッシベーション層を前記圧電バーの第2の側面に設ける。この第2の側面は、少なくとも前記第1の側面と反対側の面に位置し、当該第2の側面も前記第2の長さを有する。これにより、相互に対向する両側面に第1のパッシベーション層と第2のパッシベーション層とが配置された圧電バーが得られる。パッシベーション層を備えたこれら両面の側面には、後で、各圧電スタックの電気的コンタクトも行われる。
電極面に2つの相互に対向するパッシベーション層を備えた圧電バーを上述のように形成することにより、直接そのままコンタクトできる複数の個別スタックに分割することができる。これにより、4面をパッシベーションする場合と比較して、プロセス工程数を削減することができる。さらに、各圧電スタックの両側面の縁部において、電極の電気絶縁を低下させる原因となる、パッシベーションのエッジ濡れ性の低下(エッジ逃避)も回避することができる。さらに、各個別に圧電スタックのパッシベーションを行う場合に生じる、パッシベーションの層厚の不均等も回避することができる。というのも、成膜されるパッシベーションの厚さは面中央に向かうにつれて、縁部におけるパッシベーションの厚さよりも大きくなっていくからである。
本方法の他の1つの実施形態では、第1のパッシベーション層および/または第2のパッシベーション層をディスペンサ方式、ステンシル印刷またはスクリーン印刷により成膜する。これらは、表面のパッシベーションを効率的に行いかつ高信頼性の結果を保証できる慣用的な手法である。
本方法の他の有利な実施形態では、前記圧電バーを機械的に分割する前に前記第2のパッシベーション層を硬化させる。圧電バーで第2のパッシベーション層を硬化させることの利点は、硬化を1回だけ行えばよいことである。上述の機械的分割後に硬化を行うと、各圧電スタックごとに個別に硬化を行わなければならなくなる。この実施形態においても、プロセス工程を削減することができる。
本発明の方法の他の有利な実施形態では、圧電バーの機械的分割は、前記第1の側面と前記第2の側面とに垂直に延在する分離軸に沿って行う。このことにより、圧電スタックの面を相互に直角に配置することができる。このようにして、圧電スタックを分割した面の向きが、動作中のストローク方向に対して平行になる。ひいてはこのことにより、圧電スタックのストロークを面全体に均等に分布させることができる。
本発明の方法の他の1つの実施形態では、各個別の圧電スタックの、前記分割により生じた切断面に第3のパッシベーション層および/または第4のパッシベーション層を設ける。このパッシベーション層はたとえば、上記にて挙げた手法と同じ慣用的なパッシベーション手法により被着させることができる。その際に有利なのは、第3のパッシベーション層および/または第4のパッシベーション層を各個別の圧電スタックの全幅にわたって被着するだけでなく、第1および/または第2のパッシベーション層の厚さにもわたって、すなわち、前記分割により生じた切断面全体にわたって延在させることである。その際には、圧電スタックの機能を阻害することなく、第3のパッシベーション層および/または第4のパッシベーション層の層厚が、前記第1および/または第2のパッシベーション層に接するエッジに向かう方向に低減していくようにすることができる(エッジ逃避)。
添付図面を参照して、本発明の更なる詳細および利点を説明する。
4面がパッシベーションされた従来技術の圧電スタックを示す。 2面がパッシベーションされた圧電バーを示す。 2面にパッシベーションを有する圧電バーを、分離軸と共に示す。 2面にパッシベーションを有する本発明の圧電スタックを示す。 2面にパッシベーションを有しかつ電気的コンタクトを有する圧電スタックを示す。 本発明の他の1つの有利な実施形態の、4面がパッシベーションされた圧電スタックを示す。
以下の、複数の異なる有利な実施形態の説明では、同一の符号は同一または同等の構成要素を示す。
図1は、第1の側面1と第2の側面2と第3の側面3と第4の側面4という複数の側面1,2,3,4を有する従来技術の圧電スタック10を上から見た図であり、前記側面は通常、正方形または長方形を成す。前記複数の各側面1,2,3,4はパッシベーション層1a,2a,3a,4aを有し、これらのパッシベーション層1a,2a,3a,4aはプラスチックを含むことができる。圧電スタック10はさらに電気的コンタクト13,14も有し、これらの電気的コンタクト13,14は、2つの相互に対向する側面1,2に設けられている。たとえばポリイミドないしはポリイミド塗膜等のプラスチックを用いてパッシベーションを施すと、塗布工程中や硬化工程中に層厚が不均質になることがあり、端面においてパッシベーションによる被膜が一部不十分になることがある。このことについては、図1にて、角のパッシベーションが不完全になっているのが分かる。これは、動作中にアークが生じる原因となる。というのも、この角の領域が十分にパッシベーションされていないことにより、十分に絶縁されていないことにもなるからである。
図2は、圧電バー20の側面図である。圧電バー20は第2の長さL2と幅Bとを有する。圧電バー20は、この長さL2の側面1,2を有する。図2の断面図では、第1の側面1と第2の側面2とが示されており、これら2つの側面1,2に、それぞれパッシベーション層1a,2aが設けられている。このパッシベーション層はたとえばプラスチックを含む。これに適したプラスチックは、有利には耐温度性であり、セラミックに対する付着性が良好であり、電気絶縁性であるプラスチックである。
有利には、プラスチックとしてポリイミドまたはポリイミド塗膜が用いられる。
本発明の方法では、まず最初に、第1のパッシベーション層1aを圧電バー20の第1の側面1上に設ける。次に、この第1のパッシベーション層1aを硬化させる。その後、圧電バーの、第1の側面1とは反対側に位置する第2の側面2上に、第2のパッシベーション層2aを設ける。この第2のパッシベーション層2aも同様に硬化させる。しかし、第1のパッシベーション層1aと第2のパッシベーション層2aとを同時に設け、その後に同時に硬化させることも可能である。このことにより、追加的なプロセス工程を削減することができる。
さらに、第1のパッシベーション層1aと第2のパッシベーション層2aとを順次設けるが、その後に同時に硬化させることも可能である。このようなプロセスによっても、少なくとも1つのプロセス工程を削減することができる。
パッシベーション層になる薄層は、ディスペンサ方式、ステンシル印刷またはスクリーン印刷等の慣用手法により設けることができる。第1のパッシベーション層1aおよび第2のパッシベーション層2aは、ポリイミドまたはポリイミド塗膜等のプラスチックを含むことができる。第1のパッシベーション層1aと第2のパッシベーション層2aとは、それぞれ異なる材料を有することも可能である。
図3に、図2に示したのと同様の圧電バー20を示す。図3にはさらに、圧電バー20を複数の圧電スタック10に機械的に分割する分離軸6も示している。したがって、この機械的な分割により得られた複数の各圧電スタック10は第1の長さL1を有する。分離軸6は第2の長さL2に対して垂直に延在する。各圧電スタック10の、分割により切断面に生じた各側面3,4は、それぞれ幅Bを有する。
図4に2つの圧電スタック(10)を示しており、図中ではこれらを分離軸6が通っている。圧電スタック10は、第1のパッシベーション層1aが設けられた第1の側面1を有し、さらに圧電スタック10は、第1の側面1に対して対向する位置にある第2の側面2を有し、この第2の側面2に第2のパッシベーション層2aが設けられている。幅Bを有する第3の側面3が、第1の側面1および第2の側面2に対して垂直方向に示されている。第3の側面3上には、たとえばセラミックを設けることができる。圧電バー20を分離軸6に沿って機械的に分割することにより、第1のパッシベーション層1aおよび第2のパッシベーション層2aが示す層厚不均質性が僅かのみとなり、両パッシベーション層1a,2aの各断面が方形を成すことが保証される。このことはとりわけ、図1に示されたように、パッシベーション層を設けるときに通常はエッジ逃避が生じる縁部領域に当てはまる。パッシベーション層1a,2aの厚さが縁部領域にて薄くなる前述のエッジ逃避は、各圧電スタックにおいて回避することができる。というのも、パッシベーションや機械的分割を行った後に初めて、この縁部領域が現れるからである。
図5に、図4に示したのと同様の圧電スタック10を示す。さらに、圧電スタック10には第1のコンタクト13と第2のコンタクト14とを示している。第1のコンタクト13は第1のパッシベーション層1aに設けられており、第2のコンタクト14は第2のパッシベーション層2aに設けられている。さらに、圧電スタック10をモールド材料15内に封入し、このモールド材料15により、コンタクトされない面のパッシベーションが保証される。圧電バー20のこのような処理により、圧電バー20の全長L2にわたって、後で分割により作製される圧電スタックの側面と当該スタックのエッジとにおいて非常に均質に延在するパッシベーション層を設けることができる。さらに、必要なプロセス工程(各側面1,2,3,4への成膜)の数も削減される。
図6は、本発明の他の1つの有利な実施形態の、4面がパッシベーションされた圧電スタックを示す断面図である。圧電スタックは4つの側面1,2,3および4を有し、この圧電スタックは、第1の側面1と、これに対向する側面2とに、断面が方形である第1のパッシベーション層1aおよび第2のパッシベーション層2aを備えている。第1のパッシベーション層1aおよび第2のパッシベーション層2aは、圧電スタック10の第3の側面3および第4の側面4と同一平面を成すように両側面3,4で終わっている。第1のパッシベーション層および第2のパッシベーション層の表面11および12は、圧電スタックの第1の側面1および第2の側面2に対して平行にされている。圧電スタック10の第3の側面3および第4の側面4には、第3のパッシベーション層3aおよび第4のパッシベーション層4aが設けられている。これらは、圧電スタックの側面3,4の幅Bにわたって延在しているだけでなく、第1のパッシベーション層1aおよび第2のパッシベーション層2aの厚さにわたっても延在している。第3のパッシベーション層3aおよび第4のパッシベーション層4aの層厚16は、エッジに向かうにつれて薄くなっていく(エッジ逃避)。しかし、これによって本発明の圧電スタックの機能が阻害されることはない。というのも、圧電スタックの角17における層厚は、パッシベーションに十分な厚さになっているからである。
2面がパッシベーションされた圧電スタック10、および、圧電バーの2面をパッシベーションしてその後に当該圧電バーを複数の個別圧電スタックに機械的に分割する方法は、特に、自動車のディーゼルインジェクタ用の圧電スタックに使用するのが有利である。

Claims (11)

  1. ・複数の側面(1,2,3,4)と、
    ・第1の側面(1)に設けられた第1のパッシベーション層(1a)と
    を有する圧電スタック(10)であって、
    前記第1のパッシベーション層(1a)の断面は実質的に方形であり、
    前記第1のパッシベーション層(1a)の終端は、前記圧電スタックの前記第1の側面(1)に接する側面(3,4)と同一平面上にある
    ことを特徴とする圧電スタック(10)。
  2. ・前記圧電スタック(10)は第2のパッシベーション層(2a)を有し、
    ・前記第2のパッシベーション層(2a)は第2の側面(2)に設けられており、
    ・前記第2の側面(2)は、前記第1の側面(1)に対向する位置にあり、
    ・前記第2のパッシベーション層(2a)の断面は実質的に方形であり、かつ、当該第2のパッシベーション層(2a)の終端は、前記圧電スタック(2)の前記第2の側面に接する側面(3,4)と同一平面上にある、
    請求項1記載の圧電スタック(10)。
  3. 前記第1のパッシベーション層(1a)および/または前記第2のパッシベーション層(2a)はプラスチックを含む、
    請求項1または2記載の圧電スタック。
  4. 前記プラスチックはポリイミドを含む、
    請求項3記載の圧電スタック。
  5. ・前記圧電スタック(10)は、当該圧電スタック(10)の第3の側面(3)および/または第4の側面(4)に設けられた第3のパッシベーション層(3a)および/または第4のパッシベーション層(4a)を有し、
    ・前記第3のパッシベーション層(3a)および/または前記第4のパッシベーション層(4a)の、積層方向に対して垂直な寸法は、前記圧電スタック(10)の前記第3の側面(3)および/または第4の側面(4)の幅(B)と、前記第1のパッシベーション層(1a)および前記第2のパッシベーション層(2a)の厚さ(D)とにわたって延在する、
    請求項1から4までのいずれか1項記載の圧電スタック(10)。
  6. 圧電スタック(10)の、第1の長さ(L1)を有する少なくとも1つの側面(1)をパッシベーションする方法であって、
    ・前記第1の長さ(L1)より大きい第2の長さ(L2)を有する側面(1,2)を有する圧電バー(20)を準備するステップと、
    ・前記圧電バー(20)の少なくとも1つの第1の側面(1)に、第1のパッシベーション層(1a)を設けるステップと、
    ・前記第1のパッシベーション層(1a)を硬化させるステップと、
    ・前記第1の長さ(L1)を有する少なくとも1つの圧電スタック(10)が得られるように、前記圧電バー(20)の機械的な分割を行うステップと
    を有することを特徴とする方法。
  7. 前記機械的な分割を行う前に、前記圧電バー(20)の、少なくとも前記第1の側面(1)に対向する面に位置する第2の側面(2)に、第2のパッシベーション層(2a)を設ける、
    請求項6記載の方法。
  8. 前記第1のパッシベーション層(1a)および/または第2のパッシベーション層(2a)を、ディスペンサ方式、ステンシル印刷またはスクリーン印刷により設ける、
    請求項7記載の方法。
  9. 前記第2のパッシベーション層(2a)を、前記圧電バー(20)の機械的な分割の前に硬化させる、
    請求項7または8記載の方法。
  10. 前記圧電バー(20)の機械的な分割を、前記第1の側面(1)と前記第2の側面(2)とに垂直にそれぞれ延在する1つまたは複数の分離軸(6)に沿って行う、
    請求項6から9までのいずれか1項記載の方法。
  11. 前記方法は更に、
    ・少なくとも1つの前記圧電スタック(10)の第3の側面(3)および/または第4の側面(4)に第3のパッシベーション層(3a)および/または第4のパッシベーション層(4a)を設けるステップ
    を有し、
    ・前記第3のパッシベーション層(3a)および/または第4のパッシベーション層(4a)の、積層方法に対して垂直な寸法は、前記圧電スタック(10)の第3の側面(3)および/または第4の側面(4)の幅(B)と、前記第1のパッシベーション層(1a)および前記第2のパッシベーション層(2a)の厚さ(D)とにわたって延在する、
    請求項6から10までのいずれか1項記載の方法。
JP2014549429A 2011-12-30 2012-12-19 パッシベーション部を備えた圧電スタック、および、圧電スタックのパッシベーション方法 Pending JP2015506580A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102011090156.6 2011-12-30
DE102011090156A DE102011090156A1 (de) 2011-12-30 2011-12-30 Piezostack mit Passivierung und Verfahren zur Passivierung eines Piezostacks
PCT/EP2012/076228 WO2013098168A1 (de) 2011-12-30 2012-12-19 Piezostack mit passivierung und verfahren zur passivierung eines piezostacks

Publications (1)

Publication Number Publication Date
JP2015506580A true JP2015506580A (ja) 2015-03-02

Family

ID=47520956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014549429A Pending JP2015506580A (ja) 2011-12-30 2012-12-19 パッシベーション部を備えた圧電スタック、および、圧電スタックのパッシベーション方法

Country Status (5)

Country Link
US (1) US9887345B2 (ja)
EP (1) EP2798679B1 (ja)
JP (1) JP2015506580A (ja)
DE (1) DE102011090156A1 (ja)
WO (1) WO2013098168A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018521505A (ja) * 2015-06-12 2018-08-02 コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツングContinental Automotive GmbH 圧電積層スタックの製造方法、および圧電積層スタック

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011090156A1 (de) 2011-12-30 2013-07-04 Continental Automotive Gmbh Piezostack mit Passivierung und Verfahren zur Passivierung eines Piezostacks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59122200A (ja) * 1982-12-28 1984-07-14 Nec Corp 電歪効果素子の内部電極を電気的に接続する方法
JPH04273485A (ja) * 1991-02-28 1992-09-29 Nec Kansai Ltd 積層型圧電アクチュエータ素子およびその製造方法
US20040145276A1 (en) * 2001-04-30 2004-07-29 Dieter Cramer Multilayer electrical component having a passivation layer
JP2007173842A (ja) * 2005-12-23 2007-07-05 Delphi Technologies Inc 圧電構成部品及びその製造方法
JP2009267114A (ja) * 2008-04-25 2009-11-12 Nec Tokin Corp 積層型圧電セラミックス素子およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127688A (ja) * 1984-07-02 1986-02-07 Nec Corp 電歪効果素子およびその製造方法
DE19646676C1 (de) 1996-11-12 1998-04-23 Siemens Ag Piezoaktor mit neuartiger Kontaktierung und Herstellverfahren
DE10021919C2 (de) * 2000-02-04 2002-03-07 Pi Ceramic Gmbh Verfahren zur Herstellung monolithischer piezokeramischer Vielschichtaktoren sowie monolithischer piezokeramischer Vielschichtaktor
JP2002203998A (ja) * 2000-12-28 2002-07-19 Denso Corp 圧電体素子及びその製造方法
JP2003124766A (ja) * 2001-10-17 2003-04-25 Murata Mfg Co Ltd 積層型圧電共振子の製造方法
JP4273485B2 (ja) 2003-05-28 2009-06-03 長谷川 得一郎 視力矯正治具
DE102006002695A1 (de) 2006-01-11 2007-08-09 Siemens Ag Piezostack mit neuartiger Passivierung
GB0602955D0 (en) * 2006-02-14 2006-03-29 Delphi Tech Inc Piezoelectric actuator
JP2009527118A (ja) * 2006-02-14 2009-07-23 デルファイ・テクノロジーズ・インコーポレーテッド 圧電装置のバリヤ被覆
DE102006025172B4 (de) * 2006-05-30 2008-10-16 Siemens Ag Piezoaktor mit Verkapselung und Verfahren zu seiner Herstellung
GB0701823D0 (en) * 2007-02-01 2007-03-14 Delphi Tech Inc A casing for an electrical component
DE102008011414A1 (de) * 2008-02-27 2009-09-10 Continental Automotive Gmbh Verfahren zum Polarisieren einer Piezokeramik
DE102010047302B3 (de) * 2010-10-01 2012-03-29 Epcos Ag Piezoelektrisches Vielschichtbauelement und Verfahren zu dessen Herstellung
DE102010054589A1 (de) * 2010-12-15 2012-06-21 Epcos Ag Piezoaktuator mit Schutz vor Einflüssen der Umgebung
DE102010055004A1 (de) * 2010-12-17 2012-06-21 Daimler Ag Piezoelementstapel
EP2667425B1 (en) * 2011-01-21 2018-12-26 Kyocera Corporation Laminated-type piezoelectric element, and piezoelectric actuator, injection apparatus, and fuel injection system provided with same
DE102012207276B4 (de) * 2011-08-01 2018-04-05 Continental Automotive Gmbh Vollaktiver Piezostack mit Passivierung
DE102011090156A1 (de) 2011-12-30 2013-07-04 Continental Automotive Gmbh Piezostack mit Passivierung und Verfahren zur Passivierung eines Piezostacks

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59122200A (ja) * 1982-12-28 1984-07-14 Nec Corp 電歪効果素子の内部電極を電気的に接続する方法
JPH04273485A (ja) * 1991-02-28 1992-09-29 Nec Kansai Ltd 積層型圧電アクチュエータ素子およびその製造方法
US20040145276A1 (en) * 2001-04-30 2004-07-29 Dieter Cramer Multilayer electrical component having a passivation layer
JP2004526328A (ja) * 2001-04-30 2004-08-26 エプコス アクチエンゲゼルシャフト 電気的エレメント用のパシベーション材料および多層構造の圧電エレメント
JP2007173842A (ja) * 2005-12-23 2007-07-05 Delphi Technologies Inc 圧電構成部品及びその製造方法
US20070247025A1 (en) * 2005-12-23 2007-10-25 Giacomo Sciortino Piezoactuator
JP2009267114A (ja) * 2008-04-25 2009-11-12 Nec Tokin Corp 積層型圧電セラミックス素子およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018521505A (ja) * 2015-06-12 2018-08-02 コンチネンタル オートモーティヴ ゲゼルシャフト ミット ベシュレンクテル ハフツングContinental Automotive GmbH 圧電積層スタックの製造方法、および圧電積層スタック

Also Published As

Publication number Publication date
EP2798679B1 (de) 2018-01-10
EP2798679A1 (de) 2014-11-05
WO2013098168A1 (de) 2013-07-04
DE102011090156A1 (de) 2013-07-04
US20150035412A1 (en) 2015-02-05
US9887345B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
US8358051B2 (en) Piezoelectric actuator
JP2012134528A (ja) 圧電セラミック多層アクチュエーター
JP2006351602A (ja) 積層型圧電アクチュエータ素子
JP3668072B2 (ja) 積層型圧電アクチュエータ
EP0961329A1 (en) Stacked-type piezoelectric actuator
JP2004048015A (ja) 圧電多層アクチュエータの製造方法及び該方法により製造されたアクチュエータ
JP2015506580A (ja) パッシベーション部を備えた圧電スタック、および、圧電スタックのパッシベーション方法
JP5048925B2 (ja) 圧電アクチュエータ
JP2005536067A (ja) ピエゾアクチュエータ
JP3881484B2 (ja) 積層型圧電アクチュエータ
US6922005B2 (en) Multilayer actuator with contact surfaces of internal electrodes of the same polarity arranged offset for their external electrodes
JP6033441B2 (ja) スタックとしての電子的な構成素子を製造する方法
JP4261903B2 (ja) セラミック電子部品及び噴射装置
JP3598057B2 (ja) 積層型圧電素子および噴射装置
JP2002289932A (ja) 積層型圧電素子及びその製法並びに噴射装置
JP4737799B2 (ja) 積層型圧電アクチュエータおよび噴射装置
JP2006245594A (ja) 積層型圧電素子の製造方法及び積層型圧電素子
JPH1174576A (ja) 積層型圧電アクチュエータ
US20030168784A1 (en) Method of fabricating a ceramic stack structure
JP3872349B2 (ja) 積層型圧電素子の製法
JP3921171B2 (ja) セラミック電子部品及びその製法並びに噴射装置
JP4942461B2 (ja) セラミック電子部品及び噴射装置
JP2005045086A (ja) インジェクタ装置用積層型圧電素子
JP2005525698A (ja) 圧電スタックおよび圧電スタックの製造方法
CN107924990B (zh) 用于制造被构造为堆的多层致动器的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110