JP2015225900A - 太陽電池の製造方法及び太陽電池 - Google Patents

太陽電池の製造方法及び太陽電池 Download PDF

Info

Publication number
JP2015225900A
JP2015225900A JP2014108372A JP2014108372A JP2015225900A JP 2015225900 A JP2015225900 A JP 2015225900A JP 2014108372 A JP2014108372 A JP 2014108372A JP 2014108372 A JP2014108372 A JP 2014108372A JP 2015225900 A JP2015225900 A JP 2015225900A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
type
semiconductor film
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014108372A
Other languages
English (en)
Other versions
JP6350858B2 (ja
Inventor
尚史 林
Hisashi Hayashi
尚史 林
三島　孝博
Takahiro Mishima
孝博 三島
慶一郎 益子
Keiichiro Masuko
慶一郎 益子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014108372A priority Critical patent/JP6350858B2/ja
Priority to DE102015209291.7A priority patent/DE102015209291A1/de
Priority to US14/718,161 priority patent/US10546969B2/en
Publication of JP2015225900A publication Critical patent/JP2015225900A/ja
Application granted granted Critical
Publication of JP6350858B2 publication Critical patent/JP6350858B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/022441—Electrode arrangements specially adapted for back-contact solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】ホットスポット現象が発生するのを抑制することができる太陽電池を提供する。
【解決手段】半導体基板１０の第１の主面１０ｂ上に一導電型の第１の半導体層１２を形成する工程と、第１の半導体層上に絶縁層１８を形成する工程と、絶縁層上に保護層１９を形成する工程と、一導電型の領域における第１の半導体層、絶縁層及び保護層を残すように、一導電型の領域以外の領域における第１の半導体層、絶縁層及び保護層をエッチング除去する工程と、絶縁層の側面１８ｂをエッチングして部分的に除去することにより、絶縁層の側面が、第１の半導体層の側面及び保護層の側面より内側に後退して位置する後退領域Ａを形成する工程と、半導体基板、保護層、及び後退領域の第１の半導体層の上に、他導電型の第２の半導体層１３を形成する工程と、絶縁層上の保護層及び第２の半導体層をエッチングして除去する工程とを備える。
【選択図】図２

Description

本発明は、太陽電池の製造方法及び太陽電池に関する。
発電効率が高い太陽電池として、太陽電池の裏面側にｐ型領域及びｎ型領域が形成された、いわゆる裏面接合型の太陽電池が提案されている（例えば、特許文献１）。この裏面接合型の太陽電池では、受光面側に電極を設ける必要がないので、光の受光効率を高めることができる。
太陽電池モジュールは、複数の太陽電池を接続することにより構成されている。このような太陽電池モジュールにおいて、複数の太陽電池の内の一部の太陽電池が、障害物の影に入ることなどにより、太陽光を受光することができなくなると、該一部の太陽電池に他の太陽電池の総発生電圧が逆方向電圧として印加され、該一部の太陽電池が発熱する現象（ホットスポット現象）が生じることが知られている（例えば、特許文献２）。
特開２０１２−３３６６６号公報 特開２０１３−３３８３２号公報
本発明の目的は、ホットスポット現象が発生するのを抑制することができる太陽電池を提供することにある。
本発明の太陽電池の製造方法は、一導電型の半導体基板の主面上に一導電型の領域と他導電型の領域が形成された太陽電池の製造方法であって、前記半導体基板の主面上に一導電型の第１の半導体層を形成する工程と、前記第１の半導体層上に絶縁層を形成する工程と、前記絶縁層上に保護層を形成する工程と、前記一導電型の領域における前記第１の半導体層、前記絶縁層及び前記保護層を残すように、前記一導電型の領域以外の領域における前記第１の半導体層、前記絶縁層及び前記保護層をエッチングして除去する工程と、前記絶縁層の側面をエッチングして部分的に除去することにより、前記絶縁層の側面が、前記第１の半導体層の側面及び前記保護層の側面より内側に後退して位置する後退領域を形成する工程と、前記半導体基板、前記保護層、及び前記後退領域の前記第１の半導体層の上に、他導電型の第２の半導体層を形成する工程と、前記絶縁層上の前記保護層及び前記第２の半導体層をエッチングして除去する工程とを備える。
本発明の太陽電池は、一導電型の半導体基板と、前記半導体基板の主面上に形成された一導電型の第１の半導体層と、前記第１の半導体層上に形成された絶縁層と、前記絶縁層上に形成された保護層と、前記半導体基板及び前記保護層の上に形成された第２の半導体層とを備え、前記絶縁層の側方には、前記絶縁層の側面が、前記第１の半導体層の側面及び前記保護層の側面より内側に後退して位置する後退領域が形成されており、前記後退領域の前記第１の半導体層の上に、前記第２の半導体層が形成されている。
本発明によれば、ホットスポット現象が発生するのを抑制することができる。
第１の実施形態における太陽電池の模式的平面図である。 図１に示すII−II線に沿う断面の一部を拡大して示す模式的断面図である。 第１の実施形態における後退領域を示す模式的平面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。 第１の実施形態における太陽電池の製造工程を説明するための模式的断面図である。
（第１の実施形態）
以下、好ましい実施形態について説明する。但し、以下の実施形態は単なる例示であり、本発明は以下の実施形態に限定されるものではない。また、各図面において、実質的に同一の機能を有する部材は同一の符号で参照する場合がある。
図１は、第１の実施形態における太陽電池の模式的平面図である。図２は、図１に示すII−II線に沿う断面の一部を拡大して示す模式的断面図である。
太陽電池１は、図２に示すように、半導体基板１０を備えている。半導体基板１０は、第２の主面としての受光面１０ａと、第１の主面としての裏面１０ｂとを有する。半導体基板１０は、受光面１０ａにおいて、光１１を受光することによってキャリアを生成する。ここで、キャリアとは、光が半導体基板１０に吸収されることにより生成される正孔及び電子のことである。
半導体基板１０は、ｎ型またはｐ型の導電型を有する結晶性半導体基板により構成されている。結晶性半導体基板の具体例としては、例えば、単結晶シリコン基板、多結晶シリコン基板等の結晶シリコン基板が挙げられる。なお、半導体基板は、結晶性半導体基板以外の半導体基板によっても構成することができる。例えば、ＧａＡｓやＩｎＰ等からなる化合物半導体基板を半導体基板１０に替えて用いることができる。以下、本実施形態では、半導体基板１０が、一導電型であるｎ型の結晶シリコン基板により構成されている例について説明する。
半導体基板１０の受光面１０ａの上には、真性な非晶質半導体（以下、真性な半導体を「ｉ型半導体」とする。）からなるｉ型非晶質半導体膜１７ｉが形成されている。本実施形態においては、ｉ型非晶質半導体膜１７ｉは、具体的には、水素を含有するｉ型のアモルファスシリコンにより形成されている。ｉ型非晶質半導体膜１７ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。ｉ型非晶質半導体膜１７ｉの厚みは、例えば、数ｎｍ〜２５ｎｍ程度とすることができる。
なお、本発明において、「非晶質半導体」には、微結晶半導体を含むものとする。微結晶半導体とは、非晶質半導体中に半導体結晶が析出している半導体をいう。
ｉ型非晶質半導体膜１７ｉの上には、半導体基板１０と同じ導電型を有するｎ型非晶質半導体膜１７ｎが形成されている。ｎ型非晶質半導体膜１７ｎは、ｎ型のドーパントが添加されており、ｎ型の導電型を有する非晶質半導体膜である。具体的には、本実施形態では、ｎ型非晶質半導体膜１７ｎは、水素を含有するｎ型アモルファスシリコンからなる。ｎ型非晶質半導体膜１７ｎの厚みは、特に限定されない。ｎ型非晶質半導体膜１７ｎの厚みは、例えば、２ｎｍ〜５０ｎｍ程度とすることができる。
ｎ型非晶質半導体膜１７ｎの上には、反射防止膜としての機能と保護膜としての機能とを兼ね備えた絶縁層１６が形成されている。絶縁層１６は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素により形成することができる。絶縁層１６の厚みは、付与しようとする反射防止膜の反射防止特性等に応じて適宜設定することができる。絶縁層１６の厚みは、例えば８０ｎｍ〜１０００ｎｍ程度とすることができる。
上記のｉ型非晶質半導体膜１７ｉ、ｎ型非晶質半導体膜１７ｎ及び絶縁層１６の積層構造は、半導体基板１０のパッシベーション層としての機能及び反射防止膜としての機能を有する。
半導体基板１０の裏面１０ｂの上には、一導電型であるｎ型の第１の半導体層１２と、他導電型であるｐ型の第２の半導体層１３とが形成されている。一導電型の領域であるｎ型の領域Ｒ１は、第１の半導体層１２を有しており、他導電型の領域であるｐ型の領域Ｒ２は、第２の半導体層１３を有している。図１に示すように、ｎ型の領域Ｒ１とｐ型の領域Ｒ２のそれぞれは、くし歯状に形成されている。ｎ型の領域Ｒ１とｐ型の領域Ｒ２とは互いに間挿し合うように形成されている。このため、裏面１０ｂ上において、ｎ型の領域Ｒ１とｐ型の領域Ｒ２とは、交差幅方向ｙに垂直な方向ｘに沿って交互に配列されている。ｎ型の領域Ｒ１とｐ型の領域Ｒ２との間には、絶縁領域Ｒ３が形成されている。図１に示すように、絶縁領域Ｒ３は、ｙ方向に延びるように形成されており、ターン領域Ｒ４で折り返して、その後、逆のｙ方向に延びるように形成される。
図２に示すように、第１の半導体層１２は、半導体基板１０の裏面１０ｂの上に形成されている、第１の真性半導体膜としてのｉ型非晶質半導体膜１２ｉと、ｉ型非晶質半導体膜１２ｉの上に形成されている第１の半導体膜としてのｎ型非晶質半導体膜１２ｎとの積層構造を有する。ｉ型非晶質半導体膜１２ｉは、上記ｉ型非晶質半導体膜１７ｉと同様に、水素を含有するアモルファスシリコンからなる。ｉ型非晶質半導体膜１２ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。ｉ型非晶質半導体膜１２ｉの厚みは、例えば、数ｎｍ〜２５ｎｍ程度とすることができる。
ｎ型非晶質半導体膜１２ｎは、上記ｎ型非晶質半導体膜１７ｎと同様に、ｎ型のドーパントが添加されており、半導体基板１０と同様に、ｎ型の導電型を有する。具体的には、本実施形態では、ｎ型非晶質半導体膜１２ｎは、水素を含有するｎ型アモルファスシリコンからなる。ｎ型非晶質半導体膜１２ｎの厚みは、特に限定されない。ｎ型非晶質半導体膜１２ｎの厚みは、例えば、２ｎｍ〜５０ｎｍ程度とすることができる。
ｎ型非晶質半導体膜１２ｎの上には絶縁層１８が形成されている。第１の半導体層１２の積層方向と直行する方向である幅方向の中央部１２ａは、絶縁層１８に覆われていない。絶縁層１８の材質は、特に限定されない。絶縁層１８は、例えば、酸化ケイ素、窒化ケイ素、酸窒化ケイ素等により形成することができる。なかでも、絶縁層１８は、窒化ケイ素により形成されていることが好ましい。また、絶縁層１８は、水素を含んでいることが好ましい。
絶縁層１８の上には、保護層１９が形成されている。保護層１９は、少なくとも絶縁層１８がエッチングされるエッチング液によっては実質的にエッチングされない材料から形成されていればよい。保護層１９は、本実施形態では、ｐ型のアモルファスシリコンからなるｐ型非晶質シリコン層である。
絶縁層１８の側面１８ｂは、第１の半導体層１２の側面１２ｂ及び保護層１９の側面１９ｂよりも幅方向（ｘ方向）において内側に位置するように後退している。したがって、第１の半導体層１２と絶縁層１８との間には、絶縁層１８の側面１８ｂが内側に後退した後退領域Ａが形成されている。後退領域Ａにおける第１の半導体層１２は、絶縁層１８に覆われていない。
第２の半導体層１３は、半導体基板１０の裏面１０ｂの第１の半導体層１２から露出した部分、保護層１９及び後退領域Ａにおける第１の半導体層１２の上に形成されている。第２の半導体層１３は、第２の真性半導体膜としてのｉ型非晶質半導体膜１３ｉと、ｉ型非晶質半導体膜１３ｉの上に形成される第２の半導体膜としてのｐ型非晶質半導体膜１３ｐとの積層構造を有する。ｉ型非晶質半導体膜１３ｉは、半導体基板１０の裏面１０ｂ、保護層１９及び後退領域Ａにおける第１の半導体層１２の上に形成されている。
本実施形態においては、後退領域Ａにおける第１の半導体層１２の上にｉ型非晶質半導体膜１３ｉのみが形成されている。しかしながら、本発明はこれに限定されるものではない。後退領域Ａにおける第１の半導体層１２の上には、ｉ型非晶質半導体膜１３ｉ及びｐ型非晶質半導体膜１３ｐの両方が形成されていてもよい。
ｉ型非晶質半導体膜１３ｉは、水素を含有するアモルファスシリコンからなる。ｉ型非晶質半導体膜１３ｉの厚みは、発電に実質的に寄与しない程度の厚みである限りにおいて特に限定されない。ｉ型非晶質半導体膜１３ｉの厚みは、例えば、数ｎｍ〜２５ｎｍ程度とすることができる。
ｐ型非晶質半導体膜１３ｐは、ｐ型のドーパントが添加されており、ｐ型の導電型を有する非晶質半導体膜である。具体的には、本実施形態では、ｐ型非晶質半導体膜１３ｐは、水素を含有するｐ型のアモルファスシリコンからなる。ｐ型非晶質半導体膜１３ｐの厚みは、特に限定されない。ｐ型非晶質半導体膜１３ｐの厚みは、例えば、２ｎｍ〜５０ｎｍ程度とすることができる。
本実施形態では、結晶性の半導体基板１０とｐ型非晶質半導体膜１３ｐとの間に、実質的に発電に寄与しない程度の厚みのｉ型非晶質半導体膜１３ｉが設けられている。本実施形態のように、ｎ型の半導体基板１０とｐ型非晶質半導体膜１３ｐとの間にｉ型非晶質半導体膜１３ｉを設けることにより、半導体基板１０とｐ型の第２の半導体層１３との接合界面における少数キャリアの再結合を抑制することができる。その結果、光電変換効率の向上を図ることができる。
なお、ｉ型非晶質半導体膜１２ｉ，１３ｉ，１７ｉ、ｎ型非晶質半導体膜１２ｎ，１７ｎ及びｐ型非晶質半導体膜１３ｐのそれぞれは、パッシベーション性を高めるため、水素を含むものであることが好ましい。
ｎ型非晶質半導体膜１２ｎの上には、電子を収集する、一導電型側の電極としてのｎ側電極１４が形成されている。一方、ｐ型非晶質半導体膜１３ｐの上には、正孔を収集する、他導電型側の電極としてのｐ側電極１５が形成されている。ｐ側電極１５とｎ側電極１４とは、絶縁領域Ｒ３を介在させることにより、電気的に絶縁されている。
上述の通り、本実施形態では、ｎ型の領域Ｒ１とｐ型の領域Ｒ２のそれぞれはくし歯状に形成されている。このため、図１に示すように、ｎ側電極１４及びｐ側電極１５のそれぞれは、バスバー１４Ａ，１５Ａ及び複数のフィンガー１４Ｂ，１５Ｂを有する。もっとも、ｎ側電極１４及びｐ側電極１５のそれぞれは、複数のフィンガーのみにより構成されており、バスバーを有さないバスバーレス型の電極であってもよい。
ｎ側電極１４及びｐ側電極１５のそれぞれは、キャリアを収集できるものである限りにおいて特に限定されない。図２に示すように、本実施形態においては、ｎ側電極１４とｐ側電極１５とのそれぞれは、第１〜第４の導電層３０ａ〜３０ｄの積層体により形成されている。
第１の導電層３０ａは、例えば、ＩＴＯ（インジウム錫酸化物）等のＴＣＯ（Ｔｒａｎｓｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）等により形成することができる。具体的には、本実施形態では、第１の導電層３０ａは、ＩＴＯにより形成されている。第１の導電層３０ａの厚みは、例えば、５０〜１００ｎｍ程度とすることができる。なお、第１の導電層３０ａは、例えば、スパッタリング法やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の薄膜形成法により形成することができる。
第２〜第４の導電層３０ｂ〜３０ｄは、例えばＣｕ等の金属や合金により形成することができる。具体的には、本実施形態では、第２及び第３の導電層３０ｂ及び３０ｃのそれぞれは、Ｃｕにより形成されている。第４の導電層３０ｄは、Ｓｎにより形成されている。第２〜第４の導電層３０ｂ〜３０ｄの厚みは、それぞれ、例えば、５０ｎｍ〜１０００ｎｍ程度、１０μｍ〜２０μｍ程度、１μｍ〜５μｍ程度とすることができる。
本実施形態においては、第１〜第４の導電層３０ａ〜３０ｄのうち、第２の導電層３０ｂがシード層を構成している。ここで、「シード層」とは、めっき成長の起点となる層のことをいう。シード層は、一般的には、金属や合金により構成されている。シード層としての第２の導電層３０ｂは、めっき法以外の、スパッタリング法や蒸着法、印刷法或いはインクジェット法等の薄膜形成法等により形成することができる。
本実施形態においては、第３及び第４の導電層３０ｃ及び３０ｄがめっき膜により構成されている。
図２に示すように、後退領域Ａにおいては、第１の半導体層１２の上にｐ型の第２の半導体層１３のｉ型非晶質半導体膜１３ｉが第１の半導体層１２に接するように形成されている。したがって、後退領域Ａの上方には、ｐ／ｉの積層構造が形成されている。また、後退領域Ａの下方には、ｎ型の半導体基板１０の上に、第１の半導体層１２が形成されており、ｎ／ｉ／ｎの積層構造が形成されている。したがって、本実施形態の太陽電池１では、後退領域Ａの近傍において、ｚ方向に沿ってｐ／ｉ／ｎ／ｉ／ｎの半導体積層構造が形成されている。
このｐ／ｉ／ｎ／ｉ／ｎの半導体積層構造は、ＩＶ特性において非線形性を有しており、数Ｖ程度の逆バイアス電圧が印加されると、降伏して、電流のリークパスとなる。このため、ホットスポット現象を生じさせる逆バイアス電圧が太陽電池１に印加された場合、ｐ／ｉ／ｎ／ｉ／ｎの半導体層、特にｉ型非晶質半導体膜１３ｉとｎ型非晶質半導体膜１２ｎとがｘｙ平面において接触した領域が電流のリークパスとなり、ホットスポット現象が生じるのを抑制することができる。
本実施形態では、後退領域Ａ近傍に形成される半導体積層構造として、ｐ／ｉ／ｎ／ｉ／ｎの半導体積層構造を示している。しかしながら、後退領域Ａに形成される半導体積層構造は、これに限定されるものではない。例えば、ｐ型の半導体基板の上に、ｐ型の半導体層及びｎ型の半導体層を、この順序で積層することにより形成される、ｎ／ｉ／ｐ／ｉ／ｐの半導体積層構造であってもよい。ｎ／ｉ／ｐ／ｉ／ｐの半導体積層構造も、ＩＶ特性において非線形性を有しており、数Ｖ程度の逆バイアス電圧が印加されると、降伏して、電流のリークパスとなる。したがって、ホットスポット現象を生じさせる逆バイアス電圧が太陽電池に印加された場合、電流のリークパスとなり、ホットスポット現象が生じるのを抑制することができる。
本実施形態では、一導電型の半導体層として、第１の主面１０ｂ上に設けられる第１の真性半導体膜（ｉ型非晶質半導体膜１２ｉ）と、第１の真性半導体膜（ｉ型非晶質半導体膜１２ｉ）の上に設けられる一導電型の第１の半導体膜（ｎ型非晶質半導体膜１２ｎ）とを有する一導電型の半導体層（第１の半導体層１２）を例として示している。また、他導電型の半導体層として、第１の主面１０ｂ上に設けられる第２の真性半導体膜（ｉ型非晶質半導体膜１３ｉ）と、第２の真性半導体膜（ｉ型非晶質半導体膜１３ｉ）の上に設けられる他導電型の第２の半導体膜（ｐ型非晶質半導体膜１３ｐ）とを有する他導電型の半導体層（第２の半導体層１３）を例として示している。
しかしながら、本発明における「一導電型の半導体層」及び「他導電型の半導体層」は、これらに限定されるものではない。例えば、一導電型の半導体層は、一導電型の第１の半導体膜のみから構成されるものであってもよく、他導電型の半導体層は、他導電型の第２の半導体膜のみから構成されるものであってもよい。したがって、一導電型の半導体層及び他導電型の半導体層において、第１の真性半導体膜及び第２の真性半導体膜は、必ずしも設けられていなくともよい。したがって、この場合、後退領域近傍における半導体積層構造は、ｐ／ｎ／ｎの半導体積層構造またはｎ／ｐ／ｐの半導体積層構造を有するものであってもよい。
図３は、第１の実施形態における後退領域を示す模式的平面図である。図３に示すように、本実施形態において、一導電型の領域であるｎ型の領域Ｒ１、及び他導電型の領域であるｐ型の領域Ｒ２は、ｙ方向に延びるように形成されている。また、絶縁層１８及び絶縁領域Ｒ３も、ｙ方向に延びるように形成されている。図１に示すように、絶縁領域Ｒ３は、ターン領域Ｒ４で、一旦ｘ方向に延びた後、逆のｙ方向に延びるように形成されている。したがって、ターン領域Ｒ４において、後退領域Ａは、ｙ方向と交差するｘ方向に延びるように形成されている。
図３に示すように、後退領域Ａは、平面視において、絶縁層１８の側面１８ｂから外側の部分に形成されている。後退領域Ａの幅（例えば図３におけるｘ方向の長さ）は、ｎ型の領域Ｒ１とｐ型の領域Ｒ２の幅の和の０〜０．０３倍の範囲であることが好ましい。
＜太陽電池の製造方法＞
以下、図４〜図１４を参照して、本実施形態の太陽電池１の製造方法について説明する。なお、図４〜図１４を参照した太陽電池１の製造方法は、図２に示す受光面１０ａの上のｉ型非晶質半導体膜１７ｉ、ｎ型非晶質半導体膜１７ｎ及び絶縁層１６の形成工程を省略して説明する。
まず、半導体基板１０を用意する。次に、図４に示すように、裏面１０ｂの上にｉ型非晶質半導体膜２１とｎ型非晶質半導体膜２２と絶縁層２３とを形成する。ｉ型非晶質半導体膜２１、ｎ型非晶質半導体膜２２及び絶縁層２３のそれぞれの形成方法や形成順序は、特に限定されない。ｉ型非晶質半導体膜２１及びｎ型非晶質半導体膜２２のそれぞれは、例えば、プラズマＣＶＤ法等のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等により形成することができる。また、絶縁層２３は、例えば、スパッタリング法やＣＶＤ法等の薄膜形成法等により形成することができる。
次に、図５に示すように、絶縁層２３の上に保護層２７を形成する。なお、保護層２７の形成法は特に限定されない。保護層２７は、例えば、ＣＶＤ法等により形成することができる。本実施形態の特徴は、保護層２７を形成することにある。それによって、上述した電流のリークパスを後述する方法により形成することができる。
次に、図６に示すように、保護層２７の上にフォトリソグラフィー法によりレジストパターン２６を形成する。レジストパターン２６は、後の工程で半導体基板１０にｐ型半導体層を接合させる領域以外の部分に形成する。
次に、図７に示すように、レジストパターン２６をマスクとして用いて、保護層２７をエッチングする。これにより、保護層２７のレジストパターン２６で覆われている部分以外の部分を除去し、半導体基板１０の裏面１０ｂのうち、上方に保護層２７及び絶縁層２３が設けられていない部分を露出させる。なお、保護層２７のエッチングは、保護層がｐ型非晶質シリコンからなる場合は、例えば、フッ硝酸等の酸性のエッチング液を用いて行うことができる。
次に、レジストパターン２６を剥離する。なお、レジストパターンの剥離は、例えば、ＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）等を用いて行うことができる。
次に、図８に示すように、保護層２７をマスクとして用いて、絶縁層２３をエッチングする。それによって、保護層２７で覆われている部分以外の部分を除去する。なお、絶縁層２３のエッチングは、絶縁層２３が酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる場合は、例えば、ＨＦ水溶液等の酸性のエッチング液を用いて行うことができる。
次に、図９に示すように、ｉ型非晶質半導体膜２１とｎ型非晶質半導体膜２２とを、アルカリ性のエッチング液を用いてエッチングする。それによって、保護層２７及び絶縁層２３により覆われていない部分のｉ型非晶質半導体膜２１及びｎ型非晶質半導体膜２２を除去する。これにより、ｉ型非晶質半導体膜２１及びｎ型非晶質半導体膜２２から、ｉ型非晶質半導体膜１２ｉとｎ型非晶質半導体膜１２ｎ（図２を参照）とからなる第１の半導体層１２を形成する。
ここで、上述の通り、本実施形態では、絶縁層２３が酸化シリコン、窒化シリコンまたは酸窒化シリコンからなる。このため、酸性のエッチング液による絶縁層２３のエッチング速度は高いものの、アルカリ性のエッチング液による絶縁層２３のエッチング速度は低い。一方、ｉ型非晶質半導体膜２１及びｎ型非晶質半導体膜２２は非晶質シリコンからなる。このため、ｉ型非晶質半導体膜２１及びｎ型非晶質半導体膜２２に関しては、酸性のエッチング液によるエッチング速度が低く、アルカリ性のエッチング液によるエッチング速度が高い。よって、図８に示す工程において用いた酸性のエッチング液によって、絶縁層２３はエッチングされるものの、ｉ型非晶質半導体膜２１及びｎ型非晶質半導体膜２２は、実質的にエッチングされない。一方、図９に示す工程において用いたアルカリ性のエッチング液によってｉ型非晶質半導体膜２１及びｎ型非晶質半導体膜２２はエッチングされるものの、絶縁層２３は実質的にエッチングされない。したがって、図８に示す工程及び図９に示す工程において、絶縁層２３またはｉ型非晶質半導体膜２１及びｎ型非晶質半導体膜２２を選択的にエッチングすることができる。
次に、図１０に示すように、図９に示す絶縁層２３の側面２３ｂをエッチングして、除去する。エッチングには、図８に示す工程において用いたのと同様の酸性のエッチング液を用いる。絶縁層２３の側面２３ｂ以外は保護層２７及び第１の半導体層１２により覆われているため、絶縁層２３の側面２３ｂのみがエッチングされる。それによって、絶縁層２３の側面２３ｂが幅方向内側に後退した後退領域Ａを側面２３ｂより幅方向外側の部分に形成する。後退領域Ａにおいては、第１の半導体層１２の主面が絶縁層２３に覆われていない。
次に、図１１に示すように、半導体基板１０の裏面１０ｂ、保護層２７及び後退領域Ａにおける第１の半導体層１２の上に、ｉ型非晶質半導体膜２４とｐ型非晶質半導体膜２５とをこの順番で順次形成する。ｉ型非晶質半導体膜２４及びｐ型非晶質半導体膜２５の形成方法は特に限定されず、例えば、ＣＶＤ法等により形成することができる。
次に、図１２に示すように、レジストパターン２８を形成し、図１１に示すｉ型非晶質半導体膜２４、ｐ型非晶質半導体膜２５及び保護層２７において、絶縁層１８の上に位置している部分をエッチングする。図９に示す工程において用いたのと同様のアルカリ性のエッチング液を用いる。これにより、図１１に示すｉ型非晶質半導体膜２４、ｐ型非晶質半導体膜２５からｉ型非晶質半導体膜１３ｉ及びｐ型非晶質半導体膜１３ｐからなる第２の半導体層１３を形成する。また、保護層２７から保護層１９を形成する。
次に、図１３に示すように、絶縁層２３のエッチングを行う。具体的には、図８に示す工程において用いたのと同様の酸性のエッチング液を用いて、レジストパターン２８に覆われていない絶縁層２３の露出部をエッチングし、除去する。これにより、ｎ型非晶質半導体膜１２ｎを露出させると共に、図１２に示す絶縁層２３から絶縁層１８を形成する。
次に、図１４に示すように、図１３に示すレジストパターン２８を剥離する。レジストパターン２８の剥離は、図７及び図８に示す工程と同様の方法で行う。
以上のようにして、半導体基板１０の第１の主面１０ｂの上に、ｉ型非晶質半導体膜１２ｉ及びｎ型非晶質半導体膜１２ｎから構成されるｎ型の第１の半導体層１２と、ｉ型非晶質半導体膜１３ｉ及びｐ型非晶質半導体膜１３ｐから構成されるｐ型の第２の半導体層１３とを形成することができる。
次に、特許文献１に記載された方法と同様にして、ｎ型非晶質半導体膜１２ｎ及びｐ型非晶質半導体膜１３ｐのそれぞれの上にｎ側電極１４及びｐ側電極１５を形成する電極形成工程を行うことにより、図２に示す太陽電池１を完成させることができる。
具体的には、ＴＣＯからなる第１の導電層３０ａと、Ｃｕ等の金属や合金からなる第２の導電層３０ｂとを、プラズマＣＶＤ法等のＣＶＤ法やスパッタリング法等の薄膜形成法によりこの順番で形成する。その後、絶縁層１８の上に位置している部分を分断することにより、図２に示す状態の第１及び第２の導電層３０ａ及び３０ｂが形成される。なお、この分断は、例えばフォトリソグラフィー法等により行うことができる。
次に、第１及び第２の導電層３０ａ及び３０ｂの上に、電解めっきにより、Ｃｕからなる第３の導電層３０ｃと、Ｓｎからなる第４の導電層３０ｄとを順次形成することにより、図２に示すｎ側電極１４とｐ側電極１５とを完成させることができる。
以上のようにして、図２に示す太陽電池１を製造することができる。
本実施形態では、後退領域Ａ近傍において、半導体基板１０、第１の半導体層１２及び第２の半導体層１３が重なっている、ｐ／ｉ／ｎ／ｉ／ｎの半導体積層構造が形成されており、電流のリークパスが形成されている。
本実施形態では、後退領域Ａの形成において、保護層をマスクとして用いて絶縁層の側面をエッチングにより除去している。保護層をマスクとして用いているため、エッチングにより絶縁層の上面がエッチングされるのを抑制することができ、絶縁層の厚みは変化しない。また、このため、絶縁層の厚みを変化させることなく後退領域Ａを形成することができる。保護層としてｐ型非晶質シリコンを用いることにより、レジストマスクのように剥離する工程を設ける必要がなくなる。このため、後退領域Ａを設ける製造工程を簡素にすることができる。
本実施形態では、保護層の上に、フォトリソグラフィー法でレジストパターンを形成している。保護層を設けずに、絶縁層の上にレジストパターンを形成すると、エッチングの際にレジストパターンが剥離することがある。そのため、絶縁層のパターニング精度が低下したり、不良が発生したりする。
本実施形態では、保護層の上にレジストパターンを形成しているため、レジストパターンの密着性が改善され、エッチングの際のレジストパターンの剥離を抑制することができる。そのため、フォトリソグラフィー法による高精細なパターニングで、絶縁層及び半導体層をエッチングすることができる。このため、高精細なパターニングで、ｎ側領域及びｐ側領域を形成することができ、太陽電池の集積率を高めることができる。
上記実施形態では、一導電型としてｎ型を例にし、他導電型としてｐ型を例にしたが、本発明はこれに限定されるものではなく、一導電型としてｐ型、他導電型としてｎ型であってもよい。
１…太陽電池
１０…半導体基板
１０ａ…第２の主面（受光面）
１０ｂ…第１の主面（裏面）
１１…光
１２…第１の半導体層
１２ａ…中央部
１２ｂ…側面
１２ｉ…ｉ型非晶質半導体膜
１２ｎ…ｎ型非晶質半導体膜
１３…第２の半導体層
１３ｉ…ｉ型非晶質半導体膜
１３ｐ…ｐ型非晶質半導体膜
１４…ｎ側電極
１４Ａ，１５Ａ…バスバー
１４Ｂ，１５Ｂ…フィンガー
１５…ｐ側電極
１６…絶縁層
１７ｉ…ｉ型非晶質半導体膜
１７ｎ…ｎ型非晶質半導体膜
１８…絶縁層
１８ｂ…絶縁層の側面
１９…保護層
１９ｂ…側面
２１…ｉ型非晶質半導体膜
２２…ｎ型非晶質半導体膜
２３…絶縁層
２３ｂ…絶縁層の側面
２４…ｉ型非晶質半導体膜
２５…ｐ型非晶質半導体膜
２６…レジストパターン
２７…保護層
２８…レジストパターン
３０ａ〜３０ｄ…第１〜第４の導電層

Claims (11)

  1. 一導電型の半導体基板の主面上に一導電型の領域と他導電型の領域が形成された太陽電池の製造方法であって、
    前記半導体基板の主面上に一導電型の第１の半導体層を形成する工程と、
    前記第１の半導体層上に絶縁層を形成する工程と、
    前記絶縁層上に保護層を形成する工程と、
    前記一導電型の領域における前記第１の半導体層、前記絶縁層及び前記保護層を残すように、前記一導電型の領域以外の領域における前記第１の半導体層、前記絶縁層及び前記保護層をエッチングして除去する工程と、
    前記絶縁層の側面をエッチングして部分的に除去することにより、前記絶縁層の側面が、前記第１の半導体層の側面及び前記保護層の側面より内側に後退して位置する後退領域を形成する工程と、
    前記半導体基板、前記保護層、及び前記後退領域の前記第１の半導体層の上に、他導電型の第２の半導体層を形成する工程と、
    前記絶縁層上の前記保護層及び前記第２の半導体層をエッチングして除去する工程とを備える、太陽電池の製造方法。
  2. 前記保護層がｐ型非晶質シリコン層である、請求項１に記載の太陽電池の製造方法。
  3. 前記後退領域を形成する工程において、前記絶縁層の側面をウェットエッチングにより除去する、請求項１または２に記載の太陽電池の製造方法。
  4. 前記第１の半導体層、前記絶縁層及び前記保護層をエッチングする工程が、
    前記保護層上にフォトリソグラフィー法によりレジストパターンを形成する工程と、
    前記レジストパターンをマスクにして、前記保護層をエッチングする工程とを含む、請求項１〜３のいずれか一項に記載の太陽電池の製造方法。
  5. 前記保護層をエッチングした後、前記レジストパターンを剥離する工程と、
    前記保護層をマスクにして、前記絶縁層及び前記第１の半導体層をエッチングする工程とをさらに含む、請求項４に記載の太陽電池の製造方法。
  6. 一導電型がｎ型であり、他導電型がｐ型である、請求項１〜５のいずれか一項に記載の太陽電池の製造方法。
  7. 前記第１の半導体層が、前記半導体基板の主面上に形成される第１の真性半導体膜と、前記第１の真性半導体膜の上に形成される一導電型の第１の半導体膜の積層構造を有し、前記第２の半導体層が、前記半導体基板、前記保護層、及び前記後退領域の前記第１の半導体層の上に形成される第２の真性半導体膜と、前記第２の真性半導体膜の上に形成される他導電型の第２の半導体膜の積層構造を有する、請求項１〜６のいずれか一項に記載の太陽電池の製造方法。
  8. 一導電型の半導体基板と、
    前記半導体基板の主面上に形成された一導電型の第１の半導体層と、
    前記第１の半導体層上に形成された絶縁層と、
    前記絶縁層上に形成された保護層と、
    前記半導体基板及び前記保護層の上に形成された第２の半導体層とを備え、
    前記絶縁層の側方には、前記絶縁層の側面が、前記第１の半導体層の側面及び前記保護層の側面より内側に後退して位置する後退領域が形成されており、前記後退領域の前記第１の半導体層の上に、前記第２の半導体層が形成されている、太陽電池。
  9. 前記保護層がｐ型非晶質シリコン層である、請求項８に記載の太陽電池。
  10. 一導電型がｎ型であり、他導電型がｐ型である、請求項８または９に記載の太陽電池。
  11. 前記第１の半導体層が、前記半導体基板の主面上に形成される第１の真性半導体膜と、前記第１の真性半導体膜の上に形成される一導電型の第１の半導体膜の積層構造を有し、前記第２の半導体層が、前記半導体基板、前記保護層、及び前記後退領域の前記第１の半導体層の上に形成される第２の真性半導体膜と、前記第２の真性半導体膜の上に形成される他導電型の第２の半導体膜の積層構造を有する、請求項８〜１０のいずれか一項に記載の太陽電池。
JP2014108372A 2014-05-26 2014-05-26 太陽電池の製造方法及び太陽電池 Expired - Fee Related JP6350858B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014108372A JP6350858B2 (ja) 2014-05-26 2014-05-26 太陽電池の製造方法及び太陽電池
DE102015209291.7A DE102015209291A1 (de) 2014-05-26 2015-05-21 Verfahren zur Herstellung einer Solarzelle und Solarzelle
US14/718,161 US10546969B2 (en) 2014-05-26 2015-05-21 Method of manufacturing solar cell and solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014108372A JP6350858B2 (ja) 2014-05-26 2014-05-26 太陽電池の製造方法及び太陽電池

Publications (2)

Publication Number Publication Date
JP2015225900A true JP2015225900A (ja) 2015-12-14
JP6350858B2 JP6350858B2 (ja) 2018-07-04

Family

ID=54432014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014108372A Expired - Fee Related JP6350858B2 (ja) 2014-05-26 2014-05-26 太陽電池の製造方法及び太陽電池

Country Status (3)

Country Link
US (1) US10546969B2 (ja)
JP (1) JP6350858B2 (ja)
DE (1) DE102015209291A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666789B1 (ko) * 2015-04-13 2016-10-18 충남대학교산학협력단 단분산성 고분자 하이드로젤 미세입자 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
WO2014110520A1 (en) 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9502601B1 (en) * 2016-04-01 2016-11-22 Sunpower Corporation Metallization of solar cells with differentiated P-type and N-type region architectures
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
US10141462B2 (en) * 2016-12-19 2018-11-27 Sunpower Corporation Solar cells having differentiated P-type and N-type architectures
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
CN216488083U (zh) * 2021-09-30 2022-05-10 泰州隆基乐叶光伏科技有限公司 一种背接触电池

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4269654A (en) * 1977-11-18 1981-05-26 Rca Corporation Silicon nitride and silicon oxide etchant
JP2011222591A (ja) * 2010-04-05 2011-11-04 Sanyo Electric Co Ltd 光電変換装置
JP2012028718A (ja) * 2010-07-28 2012-02-09 Sanyo Electric Co Ltd 太陽電池の製造方法
US20140000686A1 (en) * 2012-06-29 2014-01-02 Applied Materials, Inc. Film stack and process design for back passivated solar cells and laser opening of contact

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5472562A (en) * 1994-08-05 1995-12-05 At&T Corp. Method of etching silicon nitride
EP2165371B1 (en) * 2007-07-18 2012-02-29 Imec Method for producing an emitter structure and emitter structures resulting therefrom
US8008208B2 (en) * 2009-12-07 2011-08-30 Applied Materials, Inc. Method of cleaning and forming a negatively charged passivation layer over a doped region
JP5485062B2 (ja) 2010-07-30 2014-05-07 三洋電機株式会社 太陽電池の製造方法及び太陽電池
EP2693488A4 (en) * 2011-03-28 2014-10-15 Sanyo Electric Co PHOTOELECTRIC CONVERSION DEVICE AND METHOD FOR THE PRODUCTION THEREOF
JP2013033832A (ja) 2011-08-01 2013-02-14 Sanyo Electric Co Ltd 太陽電池モジュール
US9054255B2 (en) * 2012-03-23 2015-06-09 Sunpower Corporation Solar cell having an emitter region with wide bandgap semiconductor material
EP2867926B1 (en) * 2012-06-29 2017-04-05 École Polytechnique Fédérale de Lausanne (EPFL) Solar cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4269654A (en) * 1977-11-18 1981-05-26 Rca Corporation Silicon nitride and silicon oxide etchant
JP2011222591A (ja) * 2010-04-05 2011-11-04 Sanyo Electric Co Ltd 光電変換装置
JP2012028718A (ja) * 2010-07-28 2012-02-09 Sanyo Electric Co Ltd 太陽電池の製造方法
US20140000686A1 (en) * 2012-06-29 2014-01-02 Applied Materials, Inc. Film stack and process design for back passivated solar cells and laser opening of contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101666789B1 (ko) * 2015-04-13 2016-10-18 충남대학교산학협력단 단분산성 고분자 하이드로젤 미세입자 제조 방법

Also Published As

Publication number Publication date
DE102015209291A1 (de) 2015-11-26
US10546969B2 (en) 2020-01-28
US20150340531A1 (en) 2015-11-26
JP6350858B2 (ja) 2018-07-04

Similar Documents

Publication Publication Date Title
JP6350858B2 (ja) 太陽電池の製造方法及び太陽電池
JP5879515B2 (ja) 太陽電池の製造方法
JP5485060B2 (ja) 太陽電池の製造方法
JP5334926B2 (ja) 太陽電池の製造方法
JP6360471B2 (ja) 光電変換素子、光電変換モジュールおよび太陽光発電システム
JP2013219065A (ja) 太陽電池及び太陽電池の製造方法
JP5388970B2 (ja) 太陽電池の製造方法
JP6284522B2 (ja) 光電変換素子、光電変換モジュールおよび太陽光発電システム
JP6425195B2 (ja) 太陽電池
WO2012132835A1 (ja) 太陽電池
JP6369680B2 (ja) 太陽電池
US20160093754A1 (en) Solar cell
JP5820987B2 (ja) 太陽電池
JP6331040B2 (ja) 太陽電池の製造方法
WO2012132834A1 (ja) 太陽電池及び太陽電池の製造方法
JP6206843B2 (ja) 太陽電池
JP6906195B2 (ja) 太陽電池
WO2012132932A1 (ja) 太陽電池及び太陽電池の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180523

R151 Written notification of patent or utility model registration

Ref document number: 6350858

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees