JP2015220552A - アイドルトーン分散装置及び周波数計測装置 - Google Patents
アイドルトーン分散装置及び周波数計測装置 Download PDFInfo
- Publication number
- JP2015220552A JP2015220552A JP2014101818A JP2014101818A JP2015220552A JP 2015220552 A JP2015220552 A JP 2015220552A JP 2014101818 A JP2014101818 A JP 2014101818A JP 2014101818 A JP2014101818 A JP 2014101818A JP 2015220552 A JP2015220552 A JP 2015220552A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- reference signal
- frequency
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
- G01R23/12—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage by converting frequency into phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
- H03M3/346—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by suppressing active signals at predetermined times, e.g. muting, using non-overlapping clock phases
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/392—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation
- H03M3/396—Arrangements for selecting among plural operation modes, e.g. for multi-standard operation among different frequency bands
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
- H03M3/472—Shared, i.e. using a single converter for multiple channels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Measurement Of Mechanical Vibrations Or Ultrasonic Waves (AREA)
- Soundproofing, Sound Blocking, And Sound Damping (AREA)
Abstract
【解決手段】アイドルトーン分散装置1Aは、n個のFDSM(1)〜FDSM(n)と、アイドルトーンの位相が全て異なるように被測定信号Fxと基準信号Fcとの位相を相対的に調整して、n組の出力被測定信号及び出力基準信号を生成して、n個のFDSM(1)〜FDSM(n)の各々に供給する位相調整部10と、n個のFDSM(1)〜FDSM(n)の出力データOUT1〜OUTnを加算して周波数デルタシグマ変調信号Yを出力する加算器30とを備える。
【選択図】図1
Description
非特許文献2では、被測定信号を順次遅延して並列化された複数のFDSMに供給するとともに、基準信号を全てのFDSMに供給し、並列化された複数のFDSMの出力を加算することによって、アイドルトーンを抑圧する方法が検討されている。
ここで、「被測定信号と基準信号との位相を相対的に調整」には、被測定信号のみに遅延を施す態様、基準信号にのみ遅延を施す態様、及び被測定信号及び基準信号に遅延を施す態様が含まれる。
<1.第1実施形態>
<1−1:全体構成>
図1に第1実施形態に係るアイドルトーン分散装置のブロック図を示す。この図に示すように、アイドルトーン分散装置1Aは、被測定信号Fxと基準信号Fcの位相を調整して、n(nは2以上の自然数)組の出力被測定信号Fx1〜Fxn及び出力基準信号Fc1〜Fcnを出力する位相調整部10と、並列化されたn個のFDSM(1)〜FDSM(n)と、加算器30とを備える。
次に周波数デルタシグマ変調とアイドルトーンとの関係について説明する。被測定信号Fxとして1周期21μSの信号(47.619047kHz)を考える。また基準信号Fcとして1周期66μSの信号(15.15kHz)を考える。これは、被測定信号Fxの周波数fxが基準信号Fcの周波数fcより高い場合に該当する。fxとfcの比は、次式で与えられる。
fx:fc=1/21e−6:1/66e−6=22:7
この場合、被測定信号Fxの22周期と基準信号Fcの7周期の時間が等しい。つまり、21μS×22=66μS×7=462μSごとに同じデータ列が繰り返される。
本実施形態では、位相調整部10は、出力データOUT1〜OUTnのアイドルトーンの位相が全て異なるように、被測定信号Fxと基準信号Fcとの位相を相対的に調整して、n組の出力被測定信号及び出力基準信号(Fx1,Fc1)、(Fx2,Fc2)、…(Fxn,Fcn)を生成する。
ここで、位相調整部10は、図7(A)に示すように、被測定信号Fxを遅延回路DLx1〜DLxn−1によって順次遅延して出力被測定信号Fx1〜Fxnを生成し、基準信号Fcを遅延回路DLc1〜DLxn−1によって順次遅延して出力基準信号Fc1〜Fcnを生成する。あるいは、図7(B)に示すように、位相調整部10において、被測定信号Fxを遅延回路DLx1〜DLxn−1によって順次遅延して出力被測定信号Fx1〜Fxnを生成し、基準信号Fcについては遅延せずに出力基準信号Fc1〜Fcnとしてもよい。また、図7(C)に示すように、位相調整部10において、被測定信号Fxについては遅延せずに出力被測定信号Fx1〜Fxnを生成し、基準信号Fcを遅延回路DLc1〜DLxn−1によって順次遅延して出力基準信号Fc1〜Fcnを生成してもよい。さらに、図7(D)に示すように、位相調整部10において、被測定信号Fx及び基準信号Fcにそれぞれに施す遅延量の増加順が異なるよう配線し入力することで最大の位相差を設けるように位相調整部10を構成してもよい。
次に、遅延量の決定及び信号への遅延の施し方について説明する。上述したように、出力被測定信号Fxjと出力基準信号FcjとをそれぞれFDSM(j)に入力した際の出力データOUTjは被測定信号Fxの周波数fxと基準信号Fcの周波数fcの比により決まる周期的なデータ列となる。被測定信号Fxに遅延を施した出力被測定信号Fxjと基準信号FcとをFDSM(j)に入力すると、被測定信号Fxに遅延を施さずに入力した場合に比べ、データ列の周期とデータ列に現れる繰り返しパターンは変わらないが、繰り返しパターンの開始位置がずれる。遅延を施す前後での出力の繰り返しパターンの開始位置を比べると、被測定信号Fxに施す遅延量が増えるに従って繰り返しパターンの開始位置がステップ状に変化する。また、被測定信号Fxに施す遅延量が被測定信号FxのKa周期(Kaは自然数)と等しくなるとき、出力被測定信号Fxjと基準信号Fcとの相対位相関係は遅延を施す前(被測定信号Fxと基準信号Fcとの相対位相関係)と等しくなる(条件A)。
ここで、先行量Tをn分割するように先行させた出力被測定信号Fx1〜FxnをFDSM(1)〜FDSM(n)に入力して並列化しても、遅延量Tをn分割するように遅延を施した出力被測定信号Fx1〜FxnをFDSM(1)〜FDSM(n)に入力して並列化しても、相対位相関係が等しくなる周期T内で出力被測定信号と出力基準信号の相対位相関係を分散させていることに変わりはない。
図2に示す出力被測定信号Fxjと出力基準信号Fcjにおいて、これらの相対位相関係が等しくなる最小の遅延量は「fx>fc」より被測定信号Fxの1周期に等しい21μSである。n=4とした場合、アイドルトーン分散装置1Aは図8のように構成することができる。ここで、遅延回路DLx1〜DLx3の遅延量は21/4μSとなる。図8に示すアイドルトーン分散装置1Aのタイミングチャートを図9に示す。同図に示すように出力データOUT1〜OUT4のパターンは分散されるので、周波数デルタシグマ変調信号Yは、アイドルトーンが分散されたものとなる。
次に、基準信号Fcの周波数fcが被測定信号Fxの周波数fxより高い場合について説明する。n=4とした場合、アイドルトーン分散装置1Aは図10のように構成することがきる。
FDSM(j)(jはn以下の自然数)の動作は、図2の例に対して周波数関係を入れ替え、被測定信号Fxとして1周期66μSの信号(15.15kHz)を、基準信号Fcとして1周期21μSの信号(47.619047kHz)を考える。被測定信号Fxと基準信号Fcとの周波数の比[fx:fc]は、次式で与えられる。
fx:fc=1/66e−6:1/21e−6=7:22
となることから、被測定信号Fxの7周期と基準信号Fcの22周期の時間が等しく、66μS×7=21μS×22=462?Sごとに同じデータ列が繰り返されることがわかる。FDSM(j)の動作としては、図11に示すように、出力基準信号Fcjと出力被測定信号Fxjの立ち上がりエッジが一致した瞬間を起点とすると、出力基準信号Fcjが1周期進む間に出力被測定信号Fxjは7/22周期だけ進むことになり、カウントデータDcは0又は1だけ増加する。
<2−1:全体構成>
上述した第1実施形態の第1実施形態のアイドルトーン分散装置1Aは、データストリームに対応するものであった。これに対して、第2実施形態のアイドルトーン分散装置1Bは、ビットストリームに対応するものである。
図15に第2実施形態に係るアイドルトーン分散装置1Bのブロック図を示す。アイドルトーン分散装置1Bは、FDSM(1)〜FDSM(j)の詳細な構成を除いて、図1に示すアイドルトーン分散装置1Aと同様に構成されている。
次に、周波数2fx(被測定信号Fxに対応)が基準信号Fcの周波数fcより高い場合を説明する。被測定信号Fxとして1周期21μSの信号(47.619047kHz)を考える。また基準信号Fcとして1周期66μSの信号(15.15kHz)を考える。被測定信号Fxの1周期はHighとLowの反転遷移2回で構成されるので、以下では周波数fxの2倍の値を扱う。これは、被測定信号Fxの2倍の周波数2fxが基準信号Fcの周波数fcより高い場合に該当し、周波数の比2fx:fcは、次式で与えられる。
2fx:fc=2/21e−6:1/66e−6=44:7
この場合、被測定信号Fxが44回反転遷移する時間と基準信号Fcの7周期の時間が等しい。つまり、21/2μS×44=66μS×7=462μSごとに同じデータ列が繰り返される。
仮に、被測定信号Fxに遅延を施さず、図5に示すように、単に4個のFDSM(1)〜FDSM(4)を並列化したとすると、そのタイミングチャートは図19に示すものとなる。この場合は、出力データOUT1〜OUT4の繰り返しパターンの開始位置が一致するため、周波数デルタシグマ変調信号YのSNRを改善することができない。
次に、基準信号Fcの周波数fcが被測定信号Fxの2倍の周波数2fxより高い場合について説明する。
FDSM(j)(jはn以下の自然数)の動作は、図16の例に対して周波数関係を入れ替え、被測定信号Fxとして1周期66μSの信号(15.15kHz)を、基準信号Fcとして1周期21μSの信号(47.619047kHz)を考える。被測定信号Fxの1周期はHighとLowの反転遷移2回で構成されるので、以下では周波数fxの2倍の値を扱う。これは、基準信号Fcの周波数fcが被測定信号Fxの2倍の周波数2fxより高い場合に該当し、周波数の比2fx :fcは、次式で与えられる。
2fx:fc=2/66e−6:1/21e−6=7:11
このことから、被測定信号Fxの7周期と基準信号Fcの11周期の時間が等しく、66/2μS×7=21μS×11=231?Sごとに同じデータ列が繰り返されることになる。FDSM(j)の動作としては、図20に示すように、出力基準信号Fcjと出力被測定信号Fxjの立ち上がりエッジが一致した瞬間を起点とすると、出力被測定信号Fxjが1周期進む間に出力基準信号Fcjは7/22周期だけ進むことになり、7/22×2=7/11回だけ反転遷移することになる。
第3実施形態では、上述した第1実施形態及び第2実施形態で説明したアイドルトーンを分散する方法の拡張について説明する。
<3−1:遅延時間のずれについて>
上述した第1実施形態及び第2実施形態では、出力被測定信号Fxjと出力基準信号Fcjの相対位相関係を分散させることで、n並列のFDSM(1)〜FDSM(n)の出力データOUT1〜OUTn間でのアイドルトーンの相対位相関係を分散させ、周波数デルタシグマ変調信号YのSNRを改善した。
Tx×3/2×1/4=3Tx/8
また、図25は被測定信号Fxの2周期を2等分に分割した例である。この場合は被測定信号Fxの2周期目以降では出力被測定信号Fx1と出力被測定信号Fx2の立ち上がりエッジは同時に発生する。つまり、FDSM(1)とFDSM(2)との間の位相ずれはなくなってしまい図6の例と同様にアイドルトーンの位相関係は分散せず、アイドリングトーンの抑圧効果はなくなってしまう。
次に、アイドルトーンの位相の分散に偏りが生じない一般的な条件について検討する。基準となる量Dをn等分するよう遅延を施そうとしたとき、アイドルトーンの位相関係の分散に偏りが生じる場合について、Dとnとの一般的な関係について説明する。
A,Bを実数とし、Bと基底としたMODφという演算子を次式で定義する。
A MODφ B≡A-kB(kはA≧kBを満たす整数のうち最大のもの)
この場合、n並列のi番目の出力被測定信号Fxiに対する被測定信号Fxの相対的な位相差φiは、以下に示す式1で与えられる。
φi+1=(φi+D/n)MODφ T……(式1)
但し、Tは被測定信号Fx又は基準信号Fcの1周期であり、φ1=0としている。
ここで、出力被測定信号Fx2は被測定信号Fxを22μSだけ遅延したものとなるが、位相差φ2は2μSとなる。このため、φ2+ D/nは24μSとなり、(φ2+D/n) MODφ Tは、24μS MODφ 20μS=4μS=位相差φ3となる。
yi+1=(yi+b)mod M……(式2)
例えば、b=9、M=6とすれば、bとMの公約数は3となり、2以上の公約数を持つことになる。この場合、数列yjは、「0,3,0,3,0,3,…」となり、その周期は2(<M=6)となる。
また、数列φiの代わりにこれをn/T倍した数列nφi/Tの性質を考えることにしても、数列の周期は保存される。加えて、式1に含まれるMODφ Tの基底Tの部分を自然数に置き換えることができ、MODφをmodに置き換えることができる。すなわち式1の両辺をn/T倍することで、式1は以下に示す式3に変形できる。
nφi+1/T=(nφi/T+D/T)mod n……(式3)
式3で与えられる数列nφi/Tと式1で与えられる数列φiの周期は変わらない。
上述した第1実施形態及び第2実施形態においては、被測定信号Fxの1周期(第2実施形態実施では半周期)と基準信号Fcの1周期のうち短い方をTx、i番目のFDSM(i)に供給する出力被測定信号Fxiと出力基準信号Fciとの位相差をPiとしたとき、位相調整部10は、Tx/n=Pi+1−Piとなるように、n組の出力被測定信号及び出力基準信号(Fx1,Fc1)、(Fx2,Fc2)、…(Fxn,Fcn)を生成した。予め被測定信号Fxの大まかな周波数と基準信号Fcの周波数とが既知である場合には、位相調整部10を構成する遅延回路の遅延時間を予め決定することができる。しかしながら、被測定信号Fx及び基準信号Fcの周波数が未知である場合には、決定することができない。
このように比較部50を用いて位相調整部10を制御することによって、アイドルトーン分散装置1A(1B)に供給する被測定信号Fxの周波数範囲を拡大することができる。
上述した第2実施形態のアイドルトーン分散装置1Bの効果は、並列数が「100」、「1000」などの場合に顕著に表れる。実施例では、図15に示すアイドルトーン分散装置1Bを用いてn=100とし、周波数デルタシグマ変調信号YをFFT解析した。
次に、比較例1では、1個のFDSMの出力データをFFT解析した。また、非特許文献2には、被測定信号Fxの半周期をn等分するように被測定信号Fxに遅延を施して、FDSMをn並列する構成が開示されている。これを、比較例2として、周波数デルタシグマ変調信号YをFFT解析した。
実施例では、被測定信号Fxの中心周波数の2倍(160kHz)よりも基準信号Fcの周波数(2MHz)が高いことから、基準信号Fcの1周期である1/2e+6Sを100等分するように被測定信号Fxに遅延を施した。一方、比較例2では、被測定信号Fxの中心周波数の半周期である1/160e+3Sを100等分するように被測定信号Fxに遅延を施した。
ここでは、本願構成による100並列のFDSM、及び非特許文献2の構成による100並列FDSMについて、D/Tとnの関係について検討する。nはn=100となる。Tは基準信号Fcの1周期もしくは被測定信号Fxの半周期に等しい値である。被測定信号Fxは変調信号であることから周波数に幅を持つことになる(T=1/2e+6、1/170e+3〜1/150e+3)。
一方、非特許文献2の構成による100並列のFDSMのDはD=1/160e+3とした。T=1/2e+6としたとき、D/T=2e+6/160e+3=12.5となり整数とならないが、m=96のときに、mD/nT=12となり、12と96は公約数2,3,4,6,12を持つ。最大公約数が12であることから、アイドルトーンの相対位相関係の分散に96/12=8並列目で一巡する周期性が生じており、100並列のFDSMの出力間でのアイドルトーンの相対位相関係は効率よく分散するとは言えない。この場合の被測定信号Fxと基準信号Fcの位相関係をタイミングチャートで表したものを図31に示す。8並列目で一巡する周期が生じていることが、太字および太線で示した出力基準信号Fx1、Fx9、Fx97の関係から分かる。またm=96の96は、96÷8=12より、8並列目で一巡する周期の12周期目の最後が出力被測定信号Fx96であることに対応する。以上より、本願構成および非特許文献2の構成におけるアイドリングトーンの相対位相関係の分散のさせ方の差がSNR改善の程度の差となっている。
次に、上述した第1乃至第3実施形態及び実施例で説明したアイドルトーン分散装置を適用した周波数計測装置について説明する。
図32に、周波数計測装置100のブロック図を示す。この図に示すように周波数計測装置100は、アイドルトーン分散装置1A(1B)と周波数データ生成部40とを備える。周波数データ生成部40は、周波数デルタシグマ変調信号Yに基づいて、被測定信号Fxの周波数を示す周波数データDfを生成する。
まず、実施例の周波数計測装置100は、ビットストリーム対応のアイドルトーン分散装置1Bを用い、並列数nを100とし、基準信号Fcの1周期である1/2e+6Sを100等分するように被測定信号Fxを順次遅延した出力被測定信号Fx1〜Fx100を生成し、FDSM(1)〜FDSM(100)に供給した。
次に、比較例の周波数計測装置は、非特許文献2に記載されたFDSMを100個並列化したものであり、被測定信号Fxの中心周波数の半周期である1/160e+3Sを100等分するように被測定信号Fxを順次遅延して並列化された100個のFDSMに供給するものである。
Claims (7)
- 基準信号を用いて被測定信号を周波数デルタシグマ変調してアイドルトーンを分散させた周波数デルタシグマ変調信号を出力するアイドルトーン分散装置であって、
n個の周波数デルタシグマ変調部と、
前記被測定信号と前記基準信号との位相を相対的に調整して、n(nは2以上の任意の自然数)組の出力被測定信号及び出力基準信号を生成して、各組の出力被測定信号及び出力基準信号を前記n個の周波数デルタシグマ変調部の各々に供給する位相調整部と、
前記n個の周波数デルタシグマ変調部の出力信号を加算して前記周波数デルタシグマ変調信号を出力する加算部とを備え、
前記n個の周波数デルタシグマ変調部の各々は、前記位相調整部から供給される前記出力基準信号を用いて前記出力被測定信号を周波数デルタシグマ変調し、
前記位相調整部は、前記n個の周波数デルタシグマ変調部の出力信号について、アイドルトーンの位相が全て異なるように、前記被測定信号と前記基準信号との位相を相対的に調整して、前記n組の出力被測定信号及び出力基準信号を生成する、
ことを特徴とするアイドルトーン分散装置。 - 所定時間をD、前記被測定信号の1周期又は前記基準信号の1周期をT、mをn以下の任意の自然数、mD/nTを整数、mD/nTとmとが互いに素、i(iはn−1以下の任意の自然数)番目の周波数デルタシグマ変調部に供給する出力被測定信号と出力基準信号との位相差をPiとしたとき、
前記位相調整部は、
D/n=Pi+1−Piとなるように、前記被測定信号と前記基準信号との位相を相対的に調整して、前記n組の出力被測定信号及び出力基準信号を生成する、
ことを特徴とする請求項1に記載のアイドルトーン分散装置。 - 前記周波数デルタシグマ変調部は、前記出力信号をデータストリーム形式で出力し、
前記被測定信号の1周期と前記基準信号の1周期とのうち短い周期をTxとし、i(iはn−1以下の任意の自然数)番目の周波数デルタシグマ変調部に供給する出力被測定信号と出力基準信号との位相差をPiとしたとき、
前記位相調整部は、Tx/n=Pi+1−Piとなるように、前記被測定信号と前記基準信号との位相を相対的に調整して、前記n組の出力被測定信号及び出力基準信号を生成する、
ことを特徴とする請求項1に記載のアイドルトーン分散装置。 - 前記周波数デルタシグマ変調部は、前記出力信号をビットストリーム形式で出力し、
前記被測定信号の半周期と前記基準信号の1周期とのうち短い周期をTxとし、i(iはn−1以下の任意の自然数)番目の周波数デルタシグマ変調部に供給する出力被測定信号と出力基準信号との位相差をPiとしたとき、
前記位相調整部は、Tx/n=Pi+1−Piとなるように、前記被測定信号と前記基準信号との位相を相対的に調整して、前記n組の出力被測定信号及び出力基準信号を生成する、
ことを特徴とする請求項1に記載のアイドルトーン分散装置。 - 前記位相調整部は、
それぞれの遅延時間がTx/nとなる直列に接続された複数の遅延回路を備え、
前記被測定信号と前記基準信号とのうち一方の信号を前記n個の周波数デルタシグマ変調部に供給し、前記被測定信号と前記基準信号とのうち他方の信号を前記複数の遅延回路を用いて遅延して前記n個の周波数デルタシグマ変調部に供給する、
ことを特徴とする請求項3又は4に記載のアイドルトーン分散装置。 - 前記被測定信号の周波数と前記基準信号の周波数を比較する比較部を備え、
前記位相調整部は、前記比較部の比較結果に基づいて、前記被測定信号と前記基準信号との位相を相対的に調整して、前記n組の出力被測定信号及び出力基準信号を生成する、
ことを特徴とする請求項3乃至5のうちいずれか1項に記載のアイドルトーン分散装置。 - 請求項1乃至7のうちいずれか1項に記載のアイドルトーン分散装置と、
前記周波数デルタシグマ変調信号に基づいて前記被測定信号の周波数を示す周波数データを生成する周波数データ生成部と、
を備えることを特徴とする周波数計測装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101818A JP6387676B2 (ja) | 2014-05-15 | 2014-05-15 | アイドルトーン分散装置及び周波数計測装置 |
CN201510246570.3A CN105099457B (zh) | 2014-05-15 | 2015-05-14 | 杂散音分散装置以及频率计测装置 |
US14/712,087 US9231613B2 (en) | 2014-05-15 | 2015-05-14 | Idle tone dispersion device and frequency measurement device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014101818A JP6387676B2 (ja) | 2014-05-15 | 2014-05-15 | アイドルトーン分散装置及び周波数計測装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015220552A true JP2015220552A (ja) | 2015-12-07 |
JP6387676B2 JP6387676B2 (ja) | 2018-09-12 |
Family
ID=54539368
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014101818A Active JP6387676B2 (ja) | 2014-05-15 | 2014-05-15 | アイドルトーン分散装置及び周波数計測装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9231613B2 (ja) |
JP (1) | JP6387676B2 (ja) |
CN (1) | CN105099457B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018136208A (ja) * | 2017-02-22 | 2018-08-30 | セイコーエプソン株式会社 | 周波数比測定装置および物理量センサー |
JP2018141659A (ja) * | 2017-02-27 | 2018-09-13 | セイコーエプソン株式会社 | 周波数比測定装置および物理量センサー |
JP2018163030A (ja) * | 2017-03-24 | 2018-10-18 | セイコーエプソン株式会社 | 時間デジタル変換器 |
JP2018201142A (ja) * | 2017-05-29 | 2018-12-20 | セイコーエプソン株式会社 | アイドルトーン分散装置および周波数比計測装置 |
JP2019191067A (ja) * | 2018-04-27 | 2019-10-31 | セイコーエプソン株式会社 | カウント値生成回路、物理量センサーモジュール及び構造物監視装置 |
US10491201B2 (en) | 2016-12-19 | 2019-11-26 | Seiko Epson Corporation | Delay circuit, count value generation circuit, and physical quantity sensor |
JP2021089292A (ja) * | 2021-02-12 | 2021-06-10 | セイコーエプソン株式会社 | 時間デジタル変換器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10305499B2 (en) | 2015-11-13 | 2019-05-28 | Seiko Epson Corporation | Frequency synthesizer |
CN114884490B (zh) * | 2022-07-11 | 2022-09-13 | 天津普智芯网络测控技术有限公司 | 一种检测机用调制波的读取方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130103111A1 (en) * | 2011-10-20 | 2013-04-25 | Werner Meskens | Frequency-to-digital conversion-based transcutaneous transmission |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9711374D0 (en) | 1997-06-02 | 1997-07-30 | H Vin Mats E | Signal processing |
US6219394B1 (en) | 1997-10-08 | 2001-04-17 | Tropian, Inc. | Digital frequency sampling and discrimination |
US6326911B1 (en) * | 1997-11-19 | 2001-12-04 | Texas Instruments Incorporated | Method and apparatus for dithering idle channel tones in delta-sigma analog-to-digital converters |
US7027545B2 (en) | 2001-05-09 | 2006-04-11 | Tropian, Inc. | Data sampler for digital frequency/phase determination |
DE10228942A1 (de) * | 2002-06-28 | 2004-01-15 | Philips Intellectual Property & Standards Gmbh | Verfahren und Schaltungsanordnung zur Sigma-Delta-Wandlung mit reduzierten Leerlauftönen |
US6710729B1 (en) * | 2002-10-10 | 2004-03-23 | Faraday Technology Corp. | Idle channel tone and periodic noise suppression for sigma-delta modulator using feedback-quantizer |
JP4636926B2 (ja) * | 2005-04-22 | 2011-02-23 | 三洋電機株式会社 | マルチビットδς変調型daコンバータ |
TWI351820B (en) * | 2007-03-27 | 2011-11-01 | Mstar Semiconductor Inc | Clock generator, method for generating clock signa |
JP5162796B2 (ja) | 2008-03-11 | 2013-03-13 | 株式会社オーディオテクニカ | デジタルマイクロホン |
US8339297B2 (en) * | 2008-07-30 | 2012-12-25 | Micro Motion, Inc. | Delta-sigma modulator and dithering method including a dithering capability for eliminating idle tones |
-
2014
- 2014-05-15 JP JP2014101818A patent/JP6387676B2/ja active Active
-
2015
- 2015-05-14 US US14/712,087 patent/US9231613B2/en active Active
- 2015-05-14 CN CN201510246570.3A patent/CN105099457B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130103111A1 (en) * | 2011-10-20 | 2013-04-25 | Werner Meskens | Frequency-to-digital conversion-based transcutaneous transmission |
Non-Patent Citations (3)
Title |
---|
DAG T. WISLAND, MATS E. HOVIN, TOR S. LANDE: "A Novel Multi-Bit Parallel ΔΣ FM-to-Digital Converter with 24-bit Resolution", SOLID-STATE CIRCUITS CONFERENCE,2002. ESSCIRC 2002. PROCEEDINGS OF THE 28TH EUROPEAN, JPN6018006228, September 2002 (2002-09-01), pages 687 - 690 * |
FRANCESCO CANNILLO, CHRISTOFER TOUMAZOU: "Fractional-Rate FM-to-Digital Δ-Σ Converters", CIRCUITS AND SYSTEMS,2007. IEEE INTERNATIONAL SYMPOSIUM ON, JPN6018006229, May 2007 (2007-05-01), pages 3824 - 3827, XP031182141 * |
FRANCESCO CANNILLO, CHRISTOFER TOUMAZOU: "Subthreshold Parallel FM-to-Digital Δ-Σ Converter With Output-Bit-Stream Addition by Interleaving", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I:REGULAR PAPERS, vol. 56, no. 8, JPN6018006227, August 2009 (2009-08-01) * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10491201B2 (en) | 2016-12-19 | 2019-11-26 | Seiko Epson Corporation | Delay circuit, count value generation circuit, and physical quantity sensor |
JP2018136208A (ja) * | 2017-02-22 | 2018-08-30 | セイコーエプソン株式会社 | 周波数比測定装置および物理量センサー |
JP2018141659A (ja) * | 2017-02-27 | 2018-09-13 | セイコーエプソン株式会社 | 周波数比測定装置および物理量センサー |
JP2018163030A (ja) * | 2017-03-24 | 2018-10-18 | セイコーエプソン株式会社 | 時間デジタル変換器 |
JP2018201142A (ja) * | 2017-05-29 | 2018-12-20 | セイコーエプソン株式会社 | アイドルトーン分散装置および周波数比計測装置 |
US10355708B2 (en) | 2017-05-29 | 2019-07-16 | Seiko Epson Corporation | Idle tone dispersion device and frequency ratio measuring device |
JP2019191067A (ja) * | 2018-04-27 | 2019-10-31 | セイコーエプソン株式会社 | カウント値生成回路、物理量センサーモジュール及び構造物監視装置 |
US10560101B2 (en) | 2018-04-27 | 2020-02-11 | Seiko Epson Corporation | Count value generation circuit, physical quantity sensor module, and structure monitoring device |
US10693465B2 (en) | 2018-04-27 | 2020-06-23 | Seiko Epson Corporation | Count value generation circuit, physical quantity sensor module, and structure monitoring device |
JP7043959B2 (ja) | 2018-04-27 | 2022-03-30 | セイコーエプソン株式会社 | カウント値生成回路、物理量センサーモジュール及び構造物監視装置 |
JP2021089292A (ja) * | 2021-02-12 | 2021-06-10 | セイコーエプソン株式会社 | 時間デジタル変換器 |
JP7044184B2 (ja) | 2021-02-12 | 2022-03-30 | セイコーエプソン株式会社 | 時間デジタル変換器 |
Also Published As
Publication number | Publication date |
---|---|
US9231613B2 (en) | 2016-01-05 |
CN105099457A (zh) | 2015-11-25 |
JP6387676B2 (ja) | 2018-09-12 |
US20150333765A1 (en) | 2015-11-19 |
CN105099457B (zh) | 2019-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6387676B2 (ja) | アイドルトーン分散装置及び周波数計測装置 | |
JP2024055899A (ja) | ミックスドシグナル回路における直交関数を用いた適応的非直線性識別及び補償 | |
Kozak et al. | Oversampled delta-sigma modulators: Analysis, applications and novel topologies | |
JP5749372B2 (ja) | アナログディザリングを用いる時間/デジタル変換 | |
Donnelly et al. | Prediction of phase noise and spurs in a nonlinear Fractional-${N} $ frequency synthesizer | |
WO2017054073A1 (en) | Noise reduction in non-linear signal processing | |
US20160330053A1 (en) | Method and apparatus for spectrum spreading of a pulse-density modulated waveform | |
JP6972660B2 (ja) | アイドルトーン分散装置および周波数比計測装置 | |
US20240134647A1 (en) | System and method of digital to analog conversion using dynamic element matching | |
US10382044B2 (en) | Frequency synthesizer | |
JP6761630B2 (ja) | 周波数シンセサイザー | |
Donnelly et al. | Wandering spurs in MASH 1-1 delta-sigma modulators | |
JP7031702B2 (ja) | 周波数シンセサイザー | |
JP6733237B2 (ja) | 周波数デルタシグマ変調信号出力装置 | |
US9407238B2 (en) | Devices and methods for pulse-width modulation | |
JP6623706B2 (ja) | 周波数シンセサイザー | |
JP5176545B2 (ja) | 信号測定装置 | |
EP2528230B1 (en) | Signal processing | |
Xu et al. | Self-dithered digital delta-sigma modulators for fractional-N PLL | |
TW200402197A (en) | Digital frequency synthesizer based pLL | |
Wang et al. | Higher than Nyquist test waveform synthesis and digital phase noise injection using time-interleaved mixed-mode data converters | |
JP6759636B2 (ja) | 周波数デルタシグマ変調信号出力装置 | |
Saeed et al. | Design of an Error Output Feedback Digital Delta Sigma Modulator with In–Stage Dithering for Spur–Free Output Spectrum | |
JP2008118338A (ja) | ジッタ発生装置 | |
Sotiriadis et al. | Dynamic range Vs spectral clarity trade-off in all-digital frequency synthesis via single-bit sinewave quantization |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6387676 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |