JP2015215818A - 絶縁距離チェック装置 - Google Patents
絶縁距離チェック装置 Download PDFInfo
- Publication number
- JP2015215818A JP2015215818A JP2014099211A JP2014099211A JP2015215818A JP 2015215818 A JP2015215818 A JP 2015215818A JP 2014099211 A JP2014099211 A JP 2014099211A JP 2014099211 A JP2014099211 A JP 2014099211A JP 2015215818 A JP2015215818 A JP 2015215818A
- Authority
- JP
- Japan
- Prior art keywords
- distance
- component
- condition
- insulation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009413 insulation Methods 0.000 title claims abstract description 90
- 238000012795 verification Methods 0.000 abstract description 14
- 238000013461 design Methods 0.000 abstract description 12
- 238000000605 extraction Methods 0.000 description 29
- 238000000034 method Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 239000000284 extract Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012356 Product development Methods 0.000 description 2
- 238000011960 computer-aided design Methods 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/04—Constraint-based CAD
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
Description
次に、レイヤーマップ生成部107について説明する。レイヤーマップ生成部107は、メッシュデータ114から入力したメッシュのセルに対し、高電位部品からの距離と対応するレイヤー識別番号を設定し、レイヤー識別番号と距離の関係をレイヤーデータ116に登録する。以下、図2〜4を使用し、詳細を述べる。
STEP2−1 部品属性データ113とメッシュデータ114から部品属性とメッシュを抽出する。
STEP2−2 STEP2−1で抽出したデータから、高電位部品のセルを抽出し、距離0.0を入力する。また、現在のレイヤー識別番号に0を入力とする。
STEP2−3 現在のレイヤー識別番号に1を足した番号を、現在のレイヤー識別番号Nとし、レイヤーマップデータ115からレイヤー識別番号がN−1と一致するセルを抽出する。
STEP2−4 STEP2−3で抽出したセルが、空間セルと隣接するかどうかをチェックしリスト化する。例えば、図3に示す二次元のメッシュ例(メッシュサイズ1)の場合、高電位部品の属性が与えられたセル郡301に対し、空間セル304〜308は隣接しているため、これらのセルがリスト化される。空間セルが高電位部品と隣接している場合、この空間セル識別番号とレイヤー識別番号1の組み合わせデータをレイヤーマップデータ115に登録し、レイヤー識別番号1の距離を、高電位部品の表面からセル中心までの距離をレイヤーデータ116に登録する。図3では、セル304が高電位部品301と隣接しており、高電位部品からセルサイズ中心までの距離は0.5である。このSTEP2−4として、セルにレイヤー番号を入力した図4の例では、セル404〜407が抽出されるセルとなる。
STEP2−5 STEP2−4でリスト化した全セルと隣接しているセルの中で、STEP2−4でリスト化したセルと最小距離になる全てのセルにレイヤー識別番号Nを組みあせたデータをレイヤーマップデータ115に登録し、最小距離をレイヤーデータ116に登録する。この最小距離は、指定された許容誤差を含んだ範囲でも良い。以上STEP2−3からSTEP2−5を、前記最小距離が、空間経路の絶縁距離より大きくなるまで繰り返す。このレイヤーデータの一例である図8は誤差が0.1mmとした場合であり、レイヤー識別番号5と対応する距離は、0.4〜0.6mm、代表距離は0.5mmである。この距離の範囲を大きくすることでSTEP2−3からSTEP2−5の反復回数を減らすことができる。
STEP3−1 メッシュデータ114から、導電部品のセルに隣接する空間セルのセル識別番号を抽出する。図6は、セル内にレイヤー識別番号を記載したものであり、例えばセル601が導電部品302のセルに隣接する空間セルとなる。
STEP3−2 レイヤーマップデータ115から、STEP3−1で抽出したセル識別番号と一致するレイヤー識別番号を抽出する。
STEP3−3 レイヤーデータ116から、STEP3−2で抽出したレイヤー識別番号と一致する距離または代表距離を抽出する。
STEP3−4 STEP3−3で抽出した距離または代表距離を距離条件判定部109に出力する。図7は、レイヤーマップデータ115からセル識別番号と一致するレイヤー識別番号を抽出し、レイヤーデータ116から前記レイヤー識別番号と一視する代表距離を抽出し、一部のセルに対し記載した図である。
STEP4−1 距離条件判定部109から入力した導電部品と隣接する空間のセル識別番号と、判定した結果の中から、判定結果が距離条件を満たしていない導電部品と隣接する空間セルの識別番号を抽出する。
STEP4−2 部品属性データ113とメッシュデータ114から、STEP4−1で抽出した空間セルの識別番号に隣接する導電部品のセルを抽出する。
STEP4−3 メッシュデータ114から、STEP4−1で抽出した空間セルとSTEP4−2で抽出した導電部品セルで共通する面識別番号を抽出する。
STEP4−4 STEP4−3で抽出した面識別番号を判定結果表示部111に出力する。
STEP5−1 距離条件判定部109から入力した導電部品と隣接する空間のセル識別番号と、判定した結果の中から、判定結果が距離条件を満たしていない導電部品と隣接する空間セルの識別番号を抽出する。図10の場合、一例としてセル1001が抽出される。
STEP5−2 レイヤーマップデータ115から、STEP5−1で抽出したセル識別番号と一致するレイヤー識別番号を抽出する。図10の場合、一例としてレイヤー識別番号19が抽出される。
STEP5−3 STEP5−2で抽出したレイヤー識別番号よりも小さい番号のレイヤー識別番号のリストを抽出する。
STEP5−4 STEP5−3で抽出したレイヤー識別番号のリストの中で、STEP5−1のセル識別番号と隣接するセルを抽出する。図10(図中に記載されているレイヤー識別番号は図6と同じである)の場合、STEP5−2でレイヤー識別番号19が抽出された場合、STEP5−3ではセル1002のレイヤー識別番号18以下が抽出され、STEP5−4ではレイヤー識別番号14が抽出される。続いて、STEP5−4で抽出されたセルがあるかどうかを調べ、ある場合はそのセルが高電位部品かどうかを調べる。高電位部品である場合にはSTEP5−5に進む。高電位部品でない場合には、そのセル識別番号をSTEP5−2の入力として、STEP5−2からSTEP5−3を繰り返す。
STEP5−5 STEP5−4で抽出したセルすべて繋いだ経路と、この経路の長さ(距離)を求め、判定結果表示部111に出力する。図10の線1006はSTEP5−4で抽出したセルすべてをつないだ経路の一例である。図11は、経路抽出部118で抽出できる経路の例である。
101 入出力部
102 部品属性指定部
103 距離条件設定部
104 メッシュ生成条件設定部
105 部品属性データ生成部
106 メッシュ生成部
107 レイヤーマップ生成部
108 距離抽出部
109 距離条件判定部
110 部品表面領域抽出部
111 判定結果表示部
112 三次元CADデータ
113 部品属性データ
114 メッシュデータ
115 レイヤーマップデータ
116 レイヤーデータ
117 距離条件データ
118 経路抽出部
119 表示条件入力部
Claims (10)
- 三次元CADデータに対し、高電位部品と導電部品と絶縁部品とを指定する部品指定部と、
前記高電位部品、前記導電部品、および前記絶縁部品のうちの少なくとも2つの間の距離に係る条件である距離条件を与える距離条件付与部と、
前記高電位部品を空間的に包囲するレイヤーを重ね、前記レイヤーと前記距離とを関連付けたレイヤーマップを作成するレイヤーマップ作成部と、
前記導電部品に接する前記レイヤーと関連付けられた距離を求める導電部品関連距離導出部と、
前記導電部品関連距離導出部で求めた距離と前記距離条件とを比較する距離条件比較部と、
前記距離条件比較部による比較の結果、前記距離条件を満たさないと判定された前記導電部品の部位の占める領域および前記高電位部品と前記導電部品とを結ぶ経路の少なくともいずれか一方を表示する表示部と
を備えることを特徴とする絶縁距離チェック装置。 - 請求項1に記載の絶縁距離チェック装置において、
前記距離条件付与部は、外部からの指定に基づいて前記距離条件を付与する
ことを特徴とする絶縁距離チェック装置。 - 請求項1に記載の絶縁距離チェック装置において、
前記距離条件付与部は、外部から指定された電気条件に基づいて前記距離条件を算出し、算出した前記距離条件を付与する
ことを特徴とする絶縁距離チェック装置。 - 請求項1〜3のいずれかに記載の絶縁距離チェック装置において、
メッシュを生成するメッシュ生成部を更に備える
ことを特徴とする絶縁距離チェック装置。 - 請求項4に記載の絶縁距離チェック装置において、
前記メッシュ生成部は、直交格子のメッシュを生成するものである
ことを特徴とする絶縁距離チェック装置。 - 三次元CADデータに対し、高電位部品と導電部品と絶縁部品とを指定する手段と、
前記高電位部品、前記導電部品、および前記絶縁部品のうちの少なくとも2つの間の距離に係る条件である距離条件を与える手段と、
前記高電位部品を空間的に包囲するレイヤーを重ね、前記レイヤーと前記距離とを関連付けたレイヤーマップを作成する手段と、
前記導電部品に接する前記レイヤーと関連付けられた距離を求める手段と、
求めた距離と前記距離条件とを比較する手段と、
前記距離条件を満たさない導電部品の部位の占める領域および前記高電位部品と前記導電部品とを結ぶ経路の少なくともいずれか一方を表示する手段と
を備えることを特徴とする絶縁距離チェック装置。 - 請求項6に記載の絶縁距離チェック装置において、
前記距離条件を与える手段は、外部からの指定に基づいて前記距離条件を付与する
ことを特徴とする絶縁距離チェック装置。 - 請求項6に記載の絶縁距離チェック装置において、
前記距離条件を与える手段は、外部から指定された電気条件に基づいて前記距離条件を算出し、算出した前記距離条件を付与する
ことを特徴とする絶縁距離チェック装置。 - 請求項6〜8のいずれかに記載の絶縁距離チェック装置において、
メッシュを生成する手段を更に備える
ことを特徴とする絶縁距離チェック装置。 - 請求項9に記載の絶縁距離チェック装置において、
前記メッシュを生成する手段は、直交格子のメッシュを生成するものである
ことを特徴とする絶縁距離チェック装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099211A JP6342213B2 (ja) | 2014-05-13 | 2014-05-13 | 絶縁距離チェック装置 |
US14/694,289 US9792401B2 (en) | 2014-05-13 | 2015-04-23 | Insulation distance check device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014099211A JP6342213B2 (ja) | 2014-05-13 | 2014-05-13 | 絶縁距離チェック装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015215818A true JP2015215818A (ja) | 2015-12-03 |
JP6342213B2 JP6342213B2 (ja) | 2018-06-13 |
Family
ID=54538716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014099211A Active JP6342213B2 (ja) | 2014-05-13 | 2014-05-13 | 絶縁距離チェック装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9792401B2 (ja) |
JP (1) | JP6342213B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114322790B (zh) * | 2022-01-05 | 2024-08-30 | 正泰新能科技股份有限公司 | 一种光伏组件半成品爬电距离检测装置和方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003256498A (ja) * | 2002-03-01 | 2003-09-12 | Mitsubishi Electric Corp | 絶縁設計cadシステム |
JP2011079105A (ja) * | 2009-10-08 | 2011-04-21 | Toshiba Corp | 干渉チェック方法、干渉チェック装置、及び干渉チェックプログラム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1130606C (zh) * | 1996-01-26 | 2003-12-10 | 松下电器产业株式会社 | 构成安装数据的方法和设备 |
JP4343590B2 (ja) | 2003-06-16 | 2009-10-14 | キヤノン株式会社 | 絶縁性検証システム、検証プログラム及び検証方法 |
JP2005018664A (ja) | 2003-06-30 | 2005-01-20 | Mitsubishi Electric Corp | 3次元デジタル製品モデルの絶縁距離検査装置 |
JP4211986B2 (ja) * | 2004-12-02 | 2009-01-21 | パナソニック株式会社 | プリント基板およびプリント基板の設計方法、icパッケージの接続端子設計方法、icパッケージの接続方法 |
JP4454542B2 (ja) * | 2005-06-09 | 2010-04-21 | 富士通株式会社 | コンピュータ支援設計プログラム及びそのシステム |
DE102005036207A1 (de) * | 2005-08-02 | 2007-02-22 | X-Fab Semiconductor Foundries Ag | Verfahren zum Entwurf von integrierten Schaltungen |
WO2009048154A1 (ja) * | 2007-10-12 | 2009-04-16 | Nec Corporation | 半導体装置及びその設計方法 |
JP5725840B2 (ja) * | 2010-12-20 | 2015-05-27 | キヤノン株式会社 | 設計支援装置およびその情報処理方法 |
JP6012958B2 (ja) | 2011-12-12 | 2016-10-25 | 株式会社図研プリサイト | 電気検証装置、電気検証方法、プログラムおよびコンピューター読み取り可能な記録媒体 |
US9734276B2 (en) * | 2014-10-22 | 2017-08-15 | Samsung Electronics Co., Ltd. | Integrated circuit and method of designing layout of the same |
JP6365270B2 (ja) * | 2014-12-01 | 2018-08-01 | 富士通株式会社 | 設計プログラム、情報処理装置、および設計方法 |
-
2014
- 2014-05-13 JP JP2014099211A patent/JP6342213B2/ja active Active
-
2015
- 2015-04-23 US US14/694,289 patent/US9792401B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003256498A (ja) * | 2002-03-01 | 2003-09-12 | Mitsubishi Electric Corp | 絶縁設計cadシステム |
JP2011079105A (ja) * | 2009-10-08 | 2011-04-21 | Toshiba Corp | 干渉チェック方法、干渉チェック装置、及び干渉チェックプログラム |
Also Published As
Publication number | Publication date |
---|---|
US20150331986A1 (en) | 2015-11-19 |
JP6342213B2 (ja) | 2018-06-13 |
US9792401B2 (en) | 2017-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101799836B (zh) | 电路模拟和分析中的自适应网格分解 | |
JP6254190B2 (ja) | 回路設計レイアウトにおける、チャネルに対する輻輳インジケータの表示 | |
TWI512513B (zh) | 用於編輯或產生一示意圖之方法及非暫時性電腦可讀取媒體以及用於產生一示意圖之系統 | |
US9147027B2 (en) | Chip cross-section identification and rendering during failure analysis | |
WO2015182654A1 (ja) | 干渉チェックシステム | |
TW201407395A (zh) | 產生用於製造工具之配方之方法及其系統 | |
US8850374B2 (en) | Method of reducing parasitic mismatch | |
JP4343590B2 (ja) | 絶縁性検証システム、検証プログラム及び検証方法 | |
JP6342213B2 (ja) | 絶縁距離チェック装置 | |
Oyekan et al. | A 3D immersive discrete event simulator for enabling prototyping of factory layouts | |
US10885258B1 (en) | Fixing ESD path resistance errors in circuit design layout | |
JP2013097489A (ja) | 点群データの処理装置、処理方法、処理プログラム及び記録媒体 | |
JP5740882B2 (ja) | レイアウトデータのエラー判定方法、レイアウトデータのエラー判定装置、レイアウトデータ作成装置およびレイアウトデータのエラー判定プログラム | |
JP2011113529A (ja) | 形状簡略化装置、形状簡略化方法及びプログラム | |
US8984468B1 (en) | Method to adaptively calculate resistor mesh in IC designs | |
KR101807585B1 (ko) | 유한요소 해석을 이용한 설계 자동화 장치 및 방법 | |
CN112685871B (zh) | 防雷保护范围模拟方法、装置、设备和存储介质 | |
JP2015075960A (ja) | グラフ生成装置、グラフ生成方法及びグラフ生成プログラム | |
JP4915522B2 (ja) | 図形処理装置 | |
US11875097B1 (en) | Core loss simulator and simulation methods | |
JP2014203195A (ja) | 設計支援装置 | |
JP7353253B2 (ja) | 半導体装置の電気特性を解析する方法およびシステム | |
JP7112506B2 (ja) | 設計支援装置、設計支援方法およびプログラム | |
JP6421447B2 (ja) | 解析装置、解析プログラム、および解析方法 | |
JP2005260019A (ja) | プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170110 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170120 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180516 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6342213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |