JP2015204421A - 電子部品パッケージと電子部品パッケージが実装されるプリント配線板 - Google Patents

電子部品パッケージと電子部品パッケージが実装されるプリント配線板 Download PDF

Info

Publication number
JP2015204421A
JP2015204421A JP2014084136A JP2014084136A JP2015204421A JP 2015204421 A JP2015204421 A JP 2015204421A JP 2014084136 A JP2014084136 A JP 2014084136A JP 2014084136 A JP2014084136 A JP 2014084136A JP 2015204421 A JP2015204421 A JP 2015204421A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
electronic component
component package
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014084136A
Other languages
English (en)
Inventor
哲 川瀬
Satoru Kawase
哲 川瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2014084136A priority Critical patent/JP2015204421A/ja
Publication of JP2015204421A publication Critical patent/JP2015204421A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】実装部品の放熱効果を損なうことなく、基板の反りによる実装不良を低減することが可能な導体層の構造を提供することを提供すること。【解決手段】発熱する電子部品パッケージと、前記電子部品パッケージが実装され複数の導体層を有するプリント配線板において、前記電子部品パッケージの下面に複数の電極があり、前記プリント配線板は、前記電子部品パッケージ実装面の内層の導体層に対して、複数の矩形状のスリットが設けられ、前記スリットの幅は、前記プリント配線板の外周側に向かうにつれて、大きくなるよう形成された前記プリント配線板であることを特徴とする構成とした。【選択図】 図1

Description

本発明は、電子部品パッケージと該電子部品パッケージが実装されるプリント配線板に関し、特に電子部品パッケージの裏面の端子と該端子がはんだ付け実装されるプリント配線板の導体形状に関するものである。
近年、電子部品パッケージの種類として、LGA(Land Grid Array)やBGA(Ball Grid Array)と呼ばれるものが実用化されている。これらは電子部品パッケージ本体の底面に端子が設けられたものである。これらは、従来のQFP(Quad Flat Package)等、電子部品パッケージ本体の周囲に金属のリード端子が一列設けられたものに対し、面に端子を配置できるため、端子数を大幅に増やすことができる。
これら電子部品パッケージの裏面端子とプリント配線板のランドがはんだ付け実装されたものに温度変化が生じると、線膨張係数差により両者には異なる寸法変化が生じる。QFPの場合は、リード端子がこのような寸法変化を吸収することができるが、LGAやBGAは、電子部品パッケージ本体とプリント配線板が直接的にはんだで接続されているため、この寸法変化を吸収しづらい。よって、LGAやBGAははんだ接合信頼性が低いものとされている。特にLGAは、予めはんだボールが付与されているBGAとは異なりはんだが少ないため、一層はんだ接合信頼性については不利である。
また、電子部品パッケージが実装された基板に反りが生じた場合においても同様に、はんだ接合信頼性において、接合不良の懸念が生じる。これは、基板の反りによって、LGAやBGAの端子部に接合するはんだに対してせん断力が生じるからである。
このため、基板の反りを抑制する方法として、以下のような提案がされている。特許文献1には、半導体チップの実装面と反対側の電極(金属板)に、基板の反り防止用パターン(同心円形状のスリットや放射状形状のスリット)を設けることが提案されている。
一方、プリント配線板に実装された電気部品で発生した熱を放熱するために、様々な方法が提案されている。特許文献2では、貫通ビアに熱伝導性ペーストを充填して、発熱する電気部品が実装される面(A面)の導体から反対側の面(B面)の導体へ熱伝達して放熱する方法が開示されている。さらに貫通ビアに熱伝達部材としてのロッドを挿通固定し、ロッドのA面側の端を発熱する電気部品に接触させ、B面側の端をプリント配線板表面から突出させて放熱させることが提案されている。
特開平6−244351号公報 特開2011−40507号公報
しかしながら、上述の特許文献1に開示された従来技術では、スリットを設けた導体層の反対側の導体層については言及されておらず、それらの残銅率つまりは基板面積に対する導体層の面積の比が異なる場合、基板の反りを抑制する効果が小さくなる。また、基板に設けられたスリット幅が一律なので、基板の中心側から外周側に向かうに連れて、基板の反りが大きくなる問題が残る。
また、上述の特許文献2に開示された従来技術では、発熱する電気部品がはんだ付け実装される面(A面)の導体から反対側の面(B面)の導体へ熱伝達して放熱しており、また、B面にロッドが突出するため、以下のような課題がある。B面に熱を伝えて放熱するため、B面の電気部品が熱に弱い場合は適用できない。貫通ビアならびにB面に突出するロッドが、A面の発熱する電気部品の配置に応じて設置されるうえ、放熱用スペースも確保せねばならないため、B面の電気部品の配置の制約が大きい。
そこで、本発明の目的は、実装部品の放熱効果を損なうことなく、基板の反りによる実装不良を低減することが可能な導体層の構造を提供することである。
上記目的を達成するための本発明に係るプリント配線板は、発熱する電子部品パッケージと、前記電子部品パッケージが実装され複数の導体層を有するプリント配線板において、前記電子部品パッケージの下面に複数の電極があり、前記プリント配線板は、前記電子部品パッケージ実装面の内層の導体層に対して、複数の矩形状のスリットが設けられ、前記スリットの幅は、前記プリント配線板の外周側に向かうにつれて、大きくなるよう形成された前記プリント配線板であることを特徴とする。
本発明によれば、実装部品の放熱効果を損なうことなく、基板の反りによる実装不良を低減することが可能な導体層の構造を提供することができる。
本実施例における、矩形状のスリットを持つプリント配線板の導体層 本発明を適用したデジタル一眼レフカメラの外観斜視図 本実施例におけるデジタル一眼レフカメラのブロック図 外装ユニットを外した状態のカメラ本体の斜視図 外装ユニットを外した状態のカメラ本体をカメラ正面側から見た分解斜視図 撮像基板ユニットの構成図 撮像基板と撮像基板の層構成図 撮像基板の断面模式図 撮像基板の導体層L6の拡大図
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
図2は本発明を適用したデジタル一眼レフカメラの外観斜視図である。図3は本実施例におけるデジタル一眼レフカメラのブロック図である。
カメラ本体100の上面外装カバー101に設けられた主電源スイッチ107がON位置へ操作されると、カメラマイコン10は所定のシーケンスによりカメラを起動する。通常、電源がOFFの状態では閃光ユニット103は収納位置に保持されている。
カメラ本体100の上方にファインダ接眼窓112の他、カメラの撮影前情報や設定内容、また、撮影した画像などを表示可能なカラー液晶モニター110が設けられている。カメラ本体100には、撮影画像を記録するCompactFlash(CF)カードやSDカードなどの外部メモリーを格納する収納部113が備えられている。
カメラマイコン10は操作検出回路12により操作部材の操作を検出すると、対応する設定を行う。例えば、撮影モードダイヤル108が操作され撮影モードが選択されると、選択された撮影モードに対応したシャッタースピードと絞りとの組み合わせを決定するプログラム線図を設定する。また電子ダイヤル105が操作されると、露出補正などの設定を行う。ISO感度設定ボタン106が操作されると、ISO感度条件を設定する。
撮影モードダイヤル108で自動設定モードが選択された場合における、一連の撮影動作を述べる。操作検出回路12によりレリーズボタン104が第一の位置まで押し込まれたことが検知されると、カメラマイコン10は撮影条件制御回路13を駆動し、適切なシャッタースピードと絞り値を決定するために、ファインダ112の近辺に設けられた不図示の測光センサーにより被写体光を測光する。
得られた測光結果から被写体光が所定の輝度よりも低いと判断されると、カメラマイコン10はモーター制御回路14を駆動し、閃光ユニット103を発光位置まで移動させるべく不図示のモーターを駆動し、回転運動により所定の位置まで移動する(図2に示す状態)。
操作検出回路12によりレリーズボタン104が第二の位置まで押し込まれたことが検知されると、不図示の撮像素子に被写体光が到達するように、カメラマイコン10はモーター制御回路14を駆動し、ミラーユニットを所定の位置に退避させ、不図示のシャッターを開放し、閃光制御回路11を駆動し、所定のタイミングで発光させ被写体に適切な光を照射させる。
発光後、カメラマイコン10はモーター制御回路14を駆動し、所定の時間でシャッターを遮光状態とする。撮像素子に被写体光が到達した状態でカメラマイコン10は撮像素子駆動回路15を駆動し、光電変換により被写体光を電子データとして取得する。取得された電子データはデータ処理回路16により所定の増幅、変換、補正などのデータ処理を施され、撮影画像データとなる。
カメラマイコン10は記録処理回路17を駆動することで、得られた撮影画像データを不図示のメモリーに記録する。撮影者が不図示の画像再生ボタンを操作すると、カメラマイコン10は再生処理回路18を駆動し、カメラ背面側に設けられた表示装置110に、メモリーに保存されている撮影画像を表示させる。
図4は本発明を適用したデジタル一眼レフカメラの外装ユニットを外した状態のカメラ本体を、図4(a)はカメラ正面側から、図4(b)はカメラ正面側から見た斜視図であり、図5は図4(a)の分解斜視図である。50はカメラ本体の骨格となるメインベースである。ペンタプリズム51および回動可能に固定されたミラー58により、撮影者に被写体像が提供される。
メインベース50には、カメラの使用者がストラップ(不図示)などのカメラ用アクセサリーを取り付けるための第一の金属環である耳環59a、および第二の金属環である59bが固定される。耳環59aおよび59bの材質はステンレスなどの金属材料である。
メインベース50には、第一の基板(メイン基板)55と第二の基板(撮像基板)56が固定されており、メイン基板55と撮像基板56は、フレキシブルプリント配線板(フレキ)58を介して、互いに電気的に接続されている。
メイン基板55は略コの字形状であり、カメラマイコン10をはじめとする図2に示した各種電気回路が実装されている。
撮像基板56にはA/D(アナログ/デジタル)変換素子が実装されており、撮像素子60からのアナログ信号をデジタル信号に変換する。
また、撮像基板56上には電磁波遮蔽効果を有するシールドケース57が固定されている。
図6に示すように、撮像基板56には、凸部62が設けられ、受熱部材61が接触する構成となっている。また、受熱部材61はメインベース50に対して、ビス(不図示)により締結固定されることにより、メインベース50に撮像基板56の熱を伝えることが可能である。
図7aは撮像基板56を、また図7bは撮像基板56の層構成を示す図である。本実施例における撮像基板56はプリント配線板(以下PWBと称する)であり、L1からL6までの6層の導体層と、各導体層間を絶縁するi1からi5までの絶縁層とを有する6層PWBである。詳しくは、導体層L3と導体層L4および絶縁層i3からなる2層PWBをコアとし、表裏にビルドアップ層としての導体層L2とL1および導体層L5とL6が積層されている、2−2−2構成の6層ビルドアップ配線板である。
このとき、導体層L5には図1に示すように、矩形状のスリットS1〜S4を設けている。スリットS1〜S4は、導体層としての銅箔パターンが無い領域である。また、詳細は後述するが、矩形状の各スリットS1〜S4には、更に、撮像センサ60の熱を導体層中のA部に伝えるためにスリットの無い導体部となる熱伝導部Sも設けており、これによりスリットS1〜S4は、略コの字形状を成している。また、スリットS1〜S4の幅は、基板端に向かうほど、その幅を大きくするよう構成している。
一般的に、基板に実装されている電子部品などにより基板に熱が加わった場合、基板に反りが生じる。これは、導体層の線膨張係数が大きく、一方で絶縁層の線膨張係数が小さいため、それらの線膨張係数の差が基板に反りを生じさせていることによる。また、基板の反りは、基板中央部を基準とした場合、基板端に向かうほど反り量が大きくなる傾向がある。
本実施例では、基板の反りを低減するために、矩形状のスリットS1〜S4を設けることにより、線膨張係数の大きな導体層L5が基板面積に占める割合を減らしている。また更に、スリットS1〜S4の幅を基板端に向かうほど大きくすることにより、反り量が大きくなる基板端において、より効果的に基板の反りを低減することが可能である。また、基板面積に対する導体層の比について、導体層L5と導体層L2のそれらの比が同程度であるほど、基板の反りを低減することが可能である。これは、基板の表裏の導体層の残銅率、つまり基板面積に対する導体層の比の差が大きい場合に、各々の導体層の線膨張係数が異なるため、結果的に基板の反りが大きくなる。従って、それらの残銅率を同程度にすると、基板の反りを抑制する効果が期待できることに拠るものである。
次に図8と図9を用いて、各導体層L1からL6間の電気的接続と、発熱部品による熱の伝達について説明する。導体層L3と導体層L4は、NC加工による貫通穴加工後に施される銅めっきにより互いに接続される。この接続箇所は、ビルドアップ層が積層されると内部の層となって外部からは観察できない箇所となるため、インナービアホール(以下IVHと称する)103と呼ばれる。
IVH103の穴径は一般的にはφ0.20〜0.30mm程度である。導体層L2と導体層L3は、導体層L2側からのレーザー加工による非貫通穴加工後に施される銅めっきにより接続される。導体層L1と導体層L2もまた、導体層L1側からのレーザー加工による非貫通穴加工後に施される銅めっきにより接続される。これらの接続箇所は上述のように非貫通穴となっているため、ブラインドビアホール(以下BVHと称する)104と呼ばれる。BVH104の穴径は一般的には0.10〜0.15mm程度である。
導体層L5と導体層L4、導体層L6と導体層L5の接続も同様に構成される。表層の導体層L1と導体層L6の表面には、保護と絶縁のためにレジスト105が塗布される。レジスト105には、所定の位置にレジスト開口部105aが設けられており、導体層L1および導体層L6が露出している。このレジスト開口部105aにて露出する導体層L6は、撮像センサ60のはんだ付け実装ランドL6aとしての機能の他、PWB56の熱を放熱するための放熱用パッドL1cとしての機能を有する。
撮像センサ60は、導体層L6側の面の実装ランドL6aにはんだ付け実装されるが、撮像センサ60は、PWB56にはんだ付け実装される発熱電気部品であり、動作に伴って内部の半導体チップ(不図示)が発熱する。この熱は撮像センサ60の裏面端子70および実装ランドL6aを介して、PWB56の導体層L6全体に伝達される。また、導体層L6はBVH104を介して導体層L5と、熱伝導率の高い銅で接続されているため、導体層L6の熱は、導体層L5全体にも伝達されることになる。
一方、前述の通り、導体層L5には熱伝導部Sが設けてあることにより、熱の経路を遮ることなく、撮像基板56の凸部62の導体層L5に熱が伝達される。凸部62に伝達された熱は、導体層L6との間に形成されるIVHを通して、導体層L6の放熱用パッドL1cに伝達される。
放熱用パッドL1cを含む撮像基板56の凸部62には、受熱部材61が接触する構成となっており、また、受熱部材61はメインベース50に対して、ビス(不図示)により締結固定されることにより、メインベース50に撮像基板56の熱を伝えることが可能な構成となっている。
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
L2:導体層L2、62:撮像基板に設けた凸形状部、
S1〜S4:導体層L2に設けた複数のスリット、
S:複数のスリットに設けたスリット

Claims (4)

  1. 発熱する電子部品パッケージ(60)と、前記電子部品パッケージ(60)が実装され複数の導体層を有するプリント配線板(56)において、前記電子部品パッケージ(60)の下面に複数の電極(70)があり、前記プリント配線板(56)は、前記電子部品パッケージ(60)実装面の内層の導体層(L5)に対して、複数の矩形状のスリット(S1)〜(S4)が設けられ、前記スリットの幅は、前記プリント配線板(56)の外周側に向かうにつれて、大きくなるよう形成されたことを特徴とするプリント配線板(56)。
  2. 前記電子部品パッケージ(60)は、撮像素子であり、LGAまたはBGAパッケージであることを特徴とする請求項1に記載のプリント配線板(56)。
  3. 前記複数の矩形状のスリット(S1)〜(S4)は、コの字形状であることを特徴とする請求項1に記載のプリント配線板(56)。
  4. 前記プリント配線板(56)は、少なくとも1段のビルドアップ層を有し、前記ビルドアップ層の表層には、受熱部材(61)を接触させて、前記電子部品パッケージ(60)の熱を放熱するための放熱パッド(L1c)を有する、多層ビルドアッププリント配線板であることを特徴とする請求項1に記載のプリント配線板(56)。
JP2014084136A 2014-04-16 2014-04-16 電子部品パッケージと電子部品パッケージが実装されるプリント配線板 Pending JP2015204421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014084136A JP2015204421A (ja) 2014-04-16 2014-04-16 電子部品パッケージと電子部品パッケージが実装されるプリント配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014084136A JP2015204421A (ja) 2014-04-16 2014-04-16 電子部品パッケージと電子部品パッケージが実装されるプリント配線板

Publications (1)

Publication Number Publication Date
JP2015204421A true JP2015204421A (ja) 2015-11-16

Family

ID=54597688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014084136A Pending JP2015204421A (ja) 2014-04-16 2014-04-16 電子部品パッケージと電子部品パッケージが実装されるプリント配線板

Country Status (1)

Country Link
JP (1) JP2015204421A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11073319B2 (en) * 2017-12-29 2021-07-27 Johnson Controls Technology Company Capacity control technique with motor temperature override

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11073319B2 (en) * 2017-12-29 2021-07-27 Johnson Controls Technology Company Capacity control technique with motor temperature override

Similar Documents

Publication Publication Date Title
JP4405062B2 (ja) 固体撮像装置
JP6529276B2 (ja) 撮像装置
JP2007123524A (ja) 電子部品内蔵基板
JP2010225919A (ja) 半導体装置
JP2016192475A (ja) 部品内蔵基板および半導体モジュール
JP2006345196A (ja) 固体撮像素子パッケージの保持構造
JP2016192475A5 (ja)
JP2016092033A (ja) プリント回路板及び電子機器
JP2010252164A (ja) 固体撮像装置
JP4270455B2 (ja) 固体撮像装置
JP2017005455A (ja) 光電変換素子の冷却構造
JP2015204421A (ja) 電子部品パッケージと電子部品パッケージが実装されるプリント配線板
JP2010258260A (ja) 放熱プリント基板
JP2016082261A (ja) 電子機器
JP6202788B2 (ja) 電子機器
JP6296717B2 (ja) 配線基板およびそれを用いた電子機器
JP2014149489A (ja) 発光装置、及び電子機器
JP2011087157A (ja) 冷却装置、冷却方法
KR20110082895A (ko) 하이브리드형 방열기판 및 그 제조방법
JP2017037204A (ja) 電子部品実装部への異物混入を防止する構成を有する電子機器
JPS63314899A (ja) 表面実装部品用シ−ルドパッケ−ジ
JP2001177023A (ja) チップ素子の取付構造
JP2016206362A (ja) コネクタの外れを防止する構成を有する電子機器
JP2001125191A (ja) カメラ
US10205857B2 (en) Image pickup device with land layout that enables reliable soldering, and mounting board therefor