KR20110082895A - 하이브리드형 방열기판 및 그 제조방법 - Google Patents

하이브리드형 방열기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110082895A
KR20110082895A KR1020100002828A KR20100002828A KR20110082895A KR 20110082895 A KR20110082895 A KR 20110082895A KR 1020100002828 A KR1020100002828 A KR 1020100002828A KR 20100002828 A KR20100002828 A KR 20100002828A KR 20110082895 A KR20110082895 A KR 20110082895A
Authority
KR
South Korea
Prior art keywords
layer
insulating layer
cavity
core layer
circuit pattern
Prior art date
Application number
KR1020100002828A
Other languages
English (en)
Other versions
KR101119259B1 (ko
Inventor
김태훈
최석문
박지현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100002828A priority Critical patent/KR101119259B1/ko
Priority to JP2010068390A priority patent/JP5369034B2/ja
Publication of KR20110082895A publication Critical patent/KR20110082895A/ko
Application granted granted Critical
Publication of KR101119259B1 publication Critical patent/KR101119259B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 하이브리드형 방열기판에 관련된 것으로, 캐비티가 형성된 금속코어층과 상기 캐비티에 위치하는 수지코어층이 하나의 코어층을 형성하며, 금속코어층 상에 발열소자를 실장하고, 수지코어층 상에 열 취약소자를 실장하여, 방열성은 유지하되 열 취약소자를 발열소자에서 발생한 열로부터 보호할 수 있다.
또한, 본 발명은 상기 하이브리드형 방열기판의 제조방법에 관련된다.

Description

하이브리드형 방열기판 및 그 제조방법{HYBRID HEAT-RADIATING SUBSTRATE AND MANUFACTURING METHOD THEREOF}
본 발명은 하이브리드형 방열기판 및 그 제조방법에 관한 것이다.
최근 복잡한 기능을 요구하는 전자기기의 사용이 증대되고 있는 추세이다. 이러한 제품의 특성상 다양한 전자부품이 하나의 기판에 실장된다. 최근 기판에 실장되는 발열소자의 방열문제가 이슈로 떠오르고 있다. 이러한 발열소자의 방열문제를 해결하기 위해 열전도특성이 좋은 금속재료를 이용하여 여러 가지 형태의 방열기판이 제작되고 있다.
종래에는 금속코어층 상에 절연층을 형성하고 그 형성된 절연층 위에 회로층을 구비하는 방열기판이 실시되고 있었다. 이러한 방열기판은 일반적인 유기 PCB에 비해 방열성은 우수하나 고밀도/고집적 구현에는 취약한 단점이 있다.
또한, LED와 같은 발열소자와 열에 취약한 전자소자가 하나의 기판에 동시에 실장되는 경우, 상술한 방열기판은 열전도 특성이 높기 때문에 발열소자에서 발생한 열이 방열기판 전체로 전달되고(특히 금속코어층을 통해), 열이 전달되지 않아야 하는 영역에도 전달되어 열에 취약한 전자소자의 성능을 저하시키는 문제가 발생한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 발열소자의 방열성을 유지하기 위해 금속코어층을 포함하면서, 열전도 특성이 낮은 이종 절연재료를 사용하여 열에 취약한 전자소자를 실장하는 수지코어층을 동시에 구성하여, 발열소자와 열 취약소자를 하나의 기판에 동시에 실장할 수 있는 하이브리드형 방열기판을 제안한다.
또한, 상기 하이브리드형 방열기판의 제조방법을 제안한다.
본 발명은 하이브리드형 방열기판에 관련되며, 외면에서 두께방향으로 형성된 캐비티를 갖는 금속코어층, 상기 캐비티에 형성된 수지코어층, 상기 금속코어층의 외면에 형성된 절연층, 및 상기 절연층에 형성된 제1 회로패턴 및 상기 수지코어층에 형성된 제2 회로패턴을 포함하는 회로층을 포함한다.
또한, 본 발명의 상기 회로층에 형성된 보호층을 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 상기 제1 회로패턴은 상기 금속코어층의 양면에 형성되며, 비아를 통해 연결된 것을 특징으로 한다.
또한, 본 발명의 상기 수지코어층은 상기 절연층과 외면이 평탄화되도록 상기 캐비티에 위치하는 것을 특징으로 한다.
또한, 본 발명의 상기 절연층은 상기 금속코어층을 양극산화하여 형성된 산화절연층인 것을 특징으로 한다.
또한, 본 발명의 상기 캐비티는 하나 또는 인접한 두 측면이 외부에 노출되도록 형성된 것을 특징으로 한다.
또한, 본 발명의 상기 방열기판은 상기 캐비티와 상기 수지코어층이 접촉하는 측면과 밑면에 형성된 절연층을 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 절연층에 형성된 상기 제1 회로패턴에 발열소자가 실장된 것을 특징으로 한다.
또한, 본 발명은 상기 수지코어층에 형성된 상기 제2 회로패턴에 열 취약소자가 실장된 것을 특징으로 한다.
그리고, 본 발명은 상기 방열기판의 제조방법에 관련되며, (A) 금속코어부재를 제공하는 단계, (B) 상기 금속코어부재의 외면에 절연층을 형성하는 단계, (C) 상기 절연층이 형성된 금속코어부재에 캐비티를 형성하는 단계, (D) 상기 캐비티에 수지코어층을 형성하는 단계, 및 (E) 상기 절연층에 위치하는 제1 회로패턴 및 상기 수지코어층에 위치하는 제2 회로패턴을 포함하는 회로층을 형성하는 단계를 포함한다.
또한, 본 발명은 상기 (B) 단계에서 상기 절연층은, 상기 금속코어부재를 양극산화하여 형성된 산화절연층인 것을 특징으로 하는 한다.
또한, 본 발명은 상기 (C) 단계에서, 상기 캐비티는 하나 또는 인접한 두 측면이 외부에 노출되도록 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 (D) 단계에서, 상기 수지코어층의 두께는 상기 캐비티의 깊이에 대응하게 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 (E)단계 이후에, (F-1) 상기 절연층에 형성된 상기 제1 회로패턴에 발열소자를 실장하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 상기 (E)단계 이후에, (F-2) 상기 수지코어층에 형성된 상기 제2 회로패턴에 열 취약소자를 실장하는 단계를 더 포함하는 것을 특징으로 한다.
그리고, 본 발명의 또 다른 방열기판의 제조방법은 (A) 금속코어부재를 제공하는 단계, (B) 상기 금속코어부재에 캐비티를 형성하는 단계, (C) 상기 캐비티의 내면과 상기 금속코어부재의 외면에 절연층을 형성하는 단계, (D) 내면에 상기 절연층이 형성된 상기 캐비티에 수지코어층을 형성하는 단계, 및 (E) 외부에 노출된 상기 절연층에 위치하는 제1 회로패턴 및 상기 수지코어층에 위치하는 제2 회로패턴을 포함하는 회로층을 형성하는 단계를 포함한다.
또한, 본 발명은 상기 (B) 단계에서, 상기 캐비티는 하나 또는 인접한 두 측면이 외부에 노출되도록 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 (C) 단계에서 상기 절연층은, 상기 금속코어부재를 양극산화하여 형성된 산화절연층인 것을 특징으로 한다.
또한, 본 발명은 상기 (D)단계에서 상기 수지코어층은, 상기 절연층과 외면이 평탄화되도록 상기 캐비티에 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 (E)단계 이후에, (F-1) 상기 절연층에 형성된 상기 제1 회로패턴에 발열소자를 실장하는 단계 및 (F-2) 상기 수지코어층에 형성된 상기 제2 회로패턴에 열 취약소자를 실장하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따른 하이브리드형 방열기판은 금속코어층 채용하여 발열소자에서 발생하는 열을 용이하게 방출하여 발열소자의 성능을 최적화된 상태로 유지할 수 있다.
또한, 본 발명에 따른 하이브리드형 방열기판은 방열성을 유지하면서 발열소자에서 발생한 열이 동일한 기판에 실장된 열 취약소자에 전달되지 않도록 열 취약소자를 발열소자로부터 열적으로 분리한다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 하이브리드형 방열기판을 개략적으로 도시한 단면도이다.
도 2는 도 1에 도시된 하이브리드형 방열기판의 변형예를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 바람직한 제2 실시예에 따른 하이브리드형 방열기판을 개략적으로 도시한 단면도이다.
도 4는 본 발명의 바람직한 제3 실시예에 따른 하이브리드형 방열기판을 개략적으로 도시한 단면도이다.
도 5 내지 도 10은 도 1에 도시된 하이브리드형 방열기판의 제조공정을 간략히 도시한 단면도이다.
도 11 내지 도 13은 도 2에 도시된 하이브리드형 방열기판의 제조공정을 설명하기 위한 단면도이다.
도 14는 도 3에 도시된 하이브리드형 방열기판의 제조공정을 설명하기 위한 단면도이다.
도 15 내지 도 20은 도 4에 도시된 하이브리드형 방열기판의 제조공정을 간략히 도시한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 바람직한 제1 실시예에 따른 하이브리드형 방열기판(이하, 방열기판)을 개략적으로 도시한 단면도이고, 도 2는 도 1에 도시된 방열기판의 변형예를 개략적으로 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 방열기판을 설명하기로 한다.
도 1에 도시된 것과 같이, 방열기판(100)은 방열성을 갖고 캐비티(115)가 형성된 금속코어층(110), 절연층(120), 열전도성이 낮은 수지코어층(130), 회로층(140)을 포함한다.
여기서, 금속코어층(110)은 금속으로 구성되며, 일반적인 수지코어층에 비해 강도가 크기 때문에 휨(warpage)에 대한 저항을 크게 하고, 방열기판에 실장되는 발열소자(미도시)에 의해 발생하는 열을 외부로 방출하는 역할을 한다. 금속코어층(110)은 일반적으로 평면상 사각형의 형상을 갖지만, 이에 국한되는 것은 아니며 금속코어층(110)의 형상은 변형되어 실시될 수 있다. 이러한 금속코어층(110)은 예를 들면 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금으로 구성될 수 있다.
그리고, 캐비티(115)는 금속코어층(110)은 외면에서 두께방향으로 형성된다. 캐비티(115)의 형상은 평면상 사각형의 형상을 가질 수 있고, 금속코어층(110)의 두께보다 짧은 깊이로 형성되는 것이 바람직하다. 도 1에는 캐비티(115)의 측면이 금속코어층(110)의 외면에 수직으로 형성되어 있으나, 소정의 각도를 갖도록 비스듬히 형성될 수도 있다.
또한, 도 1에 도시된 것과 같이, 금속코어층(110)의 외면에 절연층(120)이 형성되는데, 이때 캐비티(115)의 깊이는 절연층(120)의 두께만큼 더 연장된다.
절연층(120)은 금속코어층(110)의 외면에 형성된다. 이러한 절연층(120)은 통상의 절연층을 적층하거나, 접착성 절연시트를 부착하여 형성될 수 있다.
이때, 절연층(120)은 금속코어층(110)을 양극산화하여 형성된 산화절연층으로 구성되는 것이 바람직하다. 산화절연층은 방열성 및 절연성이 뛰어나며 두께가 얇은 박막의 형상을 갖도록 형성할 수 있어 방열기판(100)의 두께를 감소시킬 수 있는 장점이 있다. 예를 들어, 금속코어층(110)이 알루미늄으로 구성된 경우 절연층(120)은 Al2O3로 구성된다.
한편, 도 1에는 절연층(120)이 금속코어층(110)의 양면에 형성되어 있으나, 이는 하나의 예시에 불과하며 금속코어층(110)의 일면에만 형성될 수 있다.
수지코어층(130)은 상기 캐비티(115)에 위치하여 상기 금속코어층(110)과 함께 방열기판(100)의 코어층을 이루며, 열전도성이 낮은 플라스틱 수지 또는 세라믹으로 구성된다.
이러한, 수지코어층(130)은 수지코어층 상에 열 취약소자를 실장하여 발열소자(미도시)에 의해 발생하는 열로부터 열 취약소자를 보호한다. 따라서, 상술한 금속코어층(110)은 열을 방출하는 역할을 하고, 수지코어층(130)은 열의 전달을 방지하는 역할을 하여, 하나의 기판에 열적으로 분리된 영역을 형성한다.
이때, 수지코어층(130)의 형상은 금속코어층(110)에 형성된 캐비티(115)와 일치하는 형상을 갖는다.
특히, 수지코어층(130)은 금속코어층(110)의 외면에 형성된 절연층(120)과 평탄화되도록 형성되는 것이 바람직하다. 즉, 수지코어층(130)의 두께는 캐비티(115)의 깊이와 동일하게 형성된다. 그에 따라, 코어층은 평탄한 외면을 갖게 되어 회로층(140) 형성(코어층의 외면에 형성됨.)의 신뢰성이 향상되고, 디자인적 제한에서 벗어날 수 있다.
회로층(140)은 절연층(120)에 형성된 제1 회로패턴(141)과 수지코어층(130)에 형성된 제2 회로패턴(142)을 포함한다. 이러한 제1 회로패턴(141)과 제2 회로패턴(142)은 동시에 형성되는 것이 일반적이며, 전기적 신호를 전달할 수 있도록 서로 연결된다.
발열소자(미도시)는 절연층(120)에 형성된 제1 회로패턴(141)에 실장되며, 열 취약소자(미도시)는 수지코어층(130)에 형성된 제2 회로패턴(142)에 실장된다. 각각의 회로패턴은 전자소자를 실장하기 위한 패드부를 포함할 수 있다.
또한, 방열기판(100)은 회로층(140)을 보호하는 보호층(150)을 더 포함할 수 있다. 이러한 보호층(150)은 솔더레지스트가 될 수 있다. 솔더레지스트는 내열성 피복 재료로 솔더링(soldering)시 회로패턴에 땜납이 도포되지 않고, 회로층(140)이 산화되지 않게 보호하는 역할을 한다. 또한, 회로층(140)이 패드부를 포함하는 경우 전자소자와의 전기적 연결을 위해서 솔더레지스트에 개구부를 가공하여 패드부를 노출시키는 것이 바람직하다.
그리고, 패드부 상에 패드보호층(미도시)을 형성할 수 있다. 패드보호층은 외부에 노출된 패드부를 산화로부터 보호하고, 부품의 납땜성을 향상시키며, 전도성을 향상시킨다. 패드보호층은 예를 들면 주석이나 은, 금과 같이 부식성은 낮고, 전도성은 높은 금속을 포함한다.
도 2에 도시된 것과 같이 방열기판(100)은 절연층(120)이 금속코어층(110)의 양면에 형성되며, 절연층(110)에 형성되는 제1 회로패턴(141) 또한 양면에 형성되고 비아(145)를 통해 연결된다.
방열기판(100)의 상면에 형성된 제1 회로패턴은(141-1) 도 1을 참조하여 설명한 제1 회로패턴(141)과 동일한 기능을 하며, 하면에 형성된 제1 회로패턴(141-2) 역시 패드부 및 패드부 상에 형성된 패드보호층을 더 포함할 수 있다. 이때 하면에 형성된 제1 회로패턴(141-2)의 패드부 상에 솔더볼 등을 결합하여 본 실시예에 따른 방열기판(100)을 마더보드와 같은 또 다른 회로기판에 실장할 수 있다.
그리고, 비아(145)는 상면에 형성된 제1 회로패턴(141-1)과 하면에 형성된 제1 회로패턴(141-2)을 전기적으로 연결한다. 한편, 비아(145)는 방열기판(100)의 상면에 형성된 제2 회로패턴(142)과 하면에 형성된 제1 회로패턴(141-2)을 연결할 수 있다.
도 3은 본 발명의 바람직한 제2 실시예에 따른 하이브리드형 방열기판(이하, 방열기판)을 개략적으로 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 방열기판을 설명하기로 한다. 다만, 도 1에서 참조한 동일한 구성요소에 대한 상세한 설명은 생략한다.
본 실시예에 따른 방열기판(200)은 금속코어층(210)에 형성된 캐비티(215)의 하나 또는 인접하는 두 측면이 외부에 노출된 것을 특징으로 한다. 평면상으로 방열기판의 모서리에 형성되면 하나의 측면이 외부에 노출되고, 꼭지점에 형성되면 연속하는 두 측면이 외부에 노출된다.
이러한 형상의 캐비티(215)는 캐비티(215)에 위치하는 수지코어층(230)이 세 측면 또는 두 측면에서 금속코어층(210)과 접촉하게 되므로, 금속코어층(210)에서 수지코어층(230)으로 전달되는 열의 양이 감소한다.
도 4는 본 발명의 바람직한 제3 실시예에 따른 하이브리드형 방열기판(이하, 방열기판)을 개략적으로 도시한 단면도이다. 이하, 이를 참조하여 본 실시예에 따른 방열기판(300)을 설명하기로 한다. 다만, 도 1에서 참조한 동일한 구성요소에 대한 상세한 설명은 생략한다.
본 실시예에 따른 방열기판(300)은 금속코어층(310)에 형성된 캐비티(315)와 수지코어층(330)의 접촉면(측면 및 밑면) 사이에 형성된 절연층(325)을 더 포함한다.
이러한, 절연층(325)은 캐비티(315)의 측면 및 밑면에 형성되며, 금속코어층(310)을 양극산화하여 형성된 산화절연층으로 구성될 수 있고, 이 경우 절연층(325)은 금속코어층(310)의 외면에 형성되는 절연층(320)과 동시에 형성될 수 있다.
이때, 캐비티(315)에 수지코어층(330)을 형성함에 있어서, 실질적으로 수지코어층(330)은 캐비티(315)에 형성된 절연층(325) 상에 형성되는데, 이는 금속재질의 금속코어층(310)과 직접 접착하는 것보다 접착이 더욱 강하게 이루어져 결합신뢰성이 향상된다.
도 5 내지 도 10을 참조하여 도 1에 도시된 본 발명의 제1 실시예에 따른 방열기판의 제조방법을 설명하기로 한다. 또한, 도 11 내지 도 13을 부가하여 도 2에 도시된 방열기판을 설명하기로 한다.
먼저, 도 5에 도시된 것과 같이 금속코어부재(110)를 제공한다. 이러한 금속코어부재(110)는 방열기판의 금속코어층을 이루며, 예를 들면 알루미늄(Al), 니켈(Ni), 마그네슘(Mg), 티타늄(Ti), 아연(Zn), 탄탈륨(Ta), 또는 이들의 합금으로 구성될 수 있다.
다음, 금속코어부재(110)의 외면에 절연층(120)을 형성한다. 통상의 절연층을 적층하거나, 절연시트를 부착할 수 있고, 절연재를 도포하여 형성할 수 있다.
특히, 도 6에 도시된 것과 같이 금속코어부재(110)의 외면에 양극산화 공정을 수행하는 경우 산화절연층이 형성된다. 양극산화는 금속코어부재(110)를 직류 전원의 양극에 접속하여 산성 용액(전해액) 중에 침지하여, 금속코어부재의 표면을 산화하는 것을 말한다. 이러한 양극산화 공정은 공지된바 상세한 설명은 생략하기로 한다.
그리고, 도 7에 도시된 것과 같이 절연층(120)이 형성된 금속코어부재(110)에 캐비티(115)를 형성한다. 캐비티(115)의 형상에 대응하도록 절연층(120)을 제거하고, 소정을 깊이를 갖도록 금속코어부재(110)를 제거한다. 에칭공정에 의해 제거되며, 이러한 에칭공정은 공지된바 상세한 설명은 생략한다.
또한, 도 8에 도시된 것과 같이 캐비티(115)에 수지코어층(130)을 형성한다. 수지코어층(130)은 플라스틱 수지 또는 세라믹으로 구성되며, 상기 재료를 캐비티(115)에 충진하여 형성하거나, 별도로 제조된 캐비티(115) 형상의 코어를 캐비티(115)에 삽입하여 형성할 수 있다.
특히, 수지코어층(130)은 캐비티(115)의 깊이와 동일한 두께를 갖도록 형성되는 것이 바람직하다. 그에 따라, 코어층(금속코어층과 수지코어층)은 평탄한 외면을 갖게 되어 회로층(140)의 형성이 용이해진다.
그 후, 도 9에 도시된 것과 같이 절연층(120)에 위치하는 제1 회로패턴(142)과 수지코어층(130)에 위치하는 제2 회로패턴(142)을 포함하는 회로층(140)을 형성한다. 이러한 제1 회로패턴(141)과 제2 회로패턴(142)은 하나의 공정에 의해 동시에 형성될 수 있고, 통상적인 SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 또는 서브트랙티브법(Subtractive) 등을 이용하여 형성할 수 있다.
그리고, 도 9에 도시된 방열기판(100)에 곧 바로 발열소자(미도시) 및 열 취약소자(미도시)를 실장할 수 있다. 솔더볼 방식 또는 와이어 본딩 방식에 의해 실장할 수 있고, 발열소자는 제1 회로패턴(141)과 연결되게 열 취약소자는 제2 회로패턴(142)과 연결되게 실장한다.
이때, 도 10에 도시한 것과 같이 외부에 노출된 회로층이 손상(예를 들면, 산화되지 않도록)되지 않도록 회로층(140) 상에 보호층(150)을 더 형성할 수 있다. 이러한 보호층(150)은 솔더레지스트로 구성될 수 있다. 스크린 인쇄법, 롤러 코팅법, 커튼 코팅법, 스프레이 코팅법에 의해 형성될 수 있고, 이때 회로층(140)에 포함되는 패드부가 노출되도록 형성하는 것이 바람직하다.
또한, 도 2에 도시된 방열기판(100')을 제조하기 위해 먼저, 도 5 내지 도 8에 도시된 것과 같이 금속코어층(110)에 절연층(120) 및 캐비티(130)를 형성한다
다음, 도 11에 도시된 것과 같이 절연층(120) 및 금속코어층(110)을 관통하도록 비아홀(117)을 형성한다. 비아홀(117)은 드릴 비트를 이용한 기계적 드릴 방식과 YAG 레이저, CO 2 레이저 등에 의해 레이저가공 방식이 사용될 수 있다.
그 후, 도 12에 도시된 것과 같이 비아(145), 제1 회로패턴(141-1, 141-2), 및 제2 회로패턴(142)을 형성한다. 비아홀(117)과 절연층(120), 수지코어층(130)에 도금층을 형성한 후 화상현상공정과 에칭공정으로 수행하여 회로패턴을 형성할 수 있다(패널도금법).
또한, 패턴도금법을 사용하여 회로패턴을 형성할 수 있는데, 무전해 동 도금으로 시드층을 형성하고, 무전해 도금을 통해서 무전해 도금층(시드층)을 형성한다. 무전해 도금층은 구리를 포함하는 도전성 금속을 이용하여 박막 형성법(스퍼터링법 또는 CVD법)으로 형성한다. 그 후, 도금 레지스트(드라이 필름, 액상 감광재)를 무전해 도금층에 적층하고, 도금 레지스트를 노광 및 현상을 통해 개구를 형성하는 패터닝한다. 그 다음에, 구리 등이 개구 내의 무전해 도금층 위에 석출되도록 무전해 도금층에 전기를 공급하여 전해 도금을 수행한다.
그리고, 도 13에 도시된 것과 같이, 외부에 노출된 제1 회로패턴(141-1, 141-2), 및 제2 회로패턴(142)이 손상(예를 들면, 산화되지 않도록)되지 않도록 상기 회로층 상에 보호층(150)을 더 형성할 수 있다.
그리고, 도 3에 도시된 본 발명의 제2 실시예에 따른 방열기판(200)은 도 5 내지 도 10을 참조하여 설명한 도 1에 도시한 방열기판(100)과 매우 유사한 공정에 의해 제조된다.
도 7를 참조하여 설명한 것과 같이, 금속코어부재(110)에 캐비티(115)를 형성함에 있어서 캐비티(115)의 형상이 하나 또는 인접하는 두 측면이 외부에 노출되게 형성된 경우(도 14 참조) 도 3에 도시된 방열기판(200)이 제조된다.
이러한 형상의 캐비티(215)를 형성한 후, 도 8 내지 도 10을 참조하여 설명한 것과 같이 캐비티(215)에 수지코어층(225)을 형성하고, 회로층(240)을 형성한 후 보호층(250)을 형성하면 도 3에 도시된 방열기판(200)이 완성된다.
또한, 수지코어층(225)을 형성한 후, 도 11 내지 도 13을 참조하여 설명한 공정을 거치면 양면에 회로층이 형성된 방열기판(200)을 제조할 수 있다.
도 15 내지 도 20을 참조하여 도 4에 도시된 본 발명의 제3 실시예에 따른 방열기판의 제조방법을 설명하기로 한다.
먼저, 도 15에 도시된 것과 같이 금속코어부재(310)를 제공한다. 이러한, 금속코어부재(310)는 도 5를 참조하여 설명한 금소코어부재와 동일한바 상세한 설명은 생략하기로 한다.
다음, 도 16에 도시된 것과 같이 금속코어부재(310)에 캐비티(315)를 형성한다. 에칭공정 또는 연마공정에 따라 소정을 깊이를 갖도록 금속코어부재(310)를 제거한다.
그리고, 도 17에 도시된 것과 같이, 금속코어부재(310) 외면에 절연층(320)을 형성한다. 특히, 금속코어부재(310)를 양극산화하면 캐비티(315)의 내면(측면과 밑면)에도 금속코어부재(310)의 외면과 동시에 산화절연층이 형성된다. 캐비티(315)의 내면에 절연층(325)이 형성되면, 캐비티(315)의 부피는 다소 감소하게 된다. 캐비티(315)의 내면에 절연층(325)을 형성하면 금속재질의 금속코어층(310)에 직접 접착하는 것보다 수지코어층(330)을 더욱 강하게 접착시킬 수 있다.
또한, 도 18 내지 도 20에 도시한 것과 같이, 캐비티(315)에 수지코어층(320)을 형성하고, 절연층(330)과 수지코어층(320) 상에 회로층(340)을 형성하며, 회로층 상에 보호층(350)을 형성한다.
이때, 도 18에 도시된 것과 같이, 수지코어층(330)은 절연층(320)과 동일한 평면을 이루는 소정의 두께를 갖도록 형성되는 것이 바람직하다.
한편 본 발명은 기재된 실시예에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형을 할 수 있음은 이 기술 분야에서 통상의 지식을 가진 자에게는 자명하다. 따라서, 그러한 변형예 또는 수정예들은 본 발명의 특허청구범위에 속한다 해야 할 것이다.
100, 200, 300 : 하이브리드형 방열기판
110, 210, 310 : 금속코어층(금속코어부재)
115, 215, 315 : 캐비티 120, 220, 320,325 : 절연층
130, 230, 330 : 수지코어층 140, 240, 340 : 회로층
150, 250, 350 : 보호층 117 : 비아홀
145 : 비아

Claims (20)

  1. 외면에서 두께방향으로 형성된 캐비티를 갖는 금속코어층;
    상기 캐비티에 형성된 수지코어층;
    상기 금속코어층의 외면에 형성된 절연층; 및
    상기 절연층에 형성된 제1 회로패턴 및 상기 수지코어층에 형성된 제2 회로패턴을 포함하는 회로층;
    을 포함하는 하이브리드형 방열기판.
  2. 청구항 1에 있어서,
    상기 회로층에 형성된 보호층을 더 포함하는 것을 특징으로 하는 하이브리드형 방열기판.
  3. 청구항 1에 있어서,
    상기 제1 회로패턴은 상기 금속코어층의 양면에 형성되며, 비아를 통해 연결된 것을 특징으로 하는 하이브리드형 방열기판.
  4. 청구항 1에 있어서,
    상기 수지코어층은 상기 절연층과 외면이 평탄화되도록 상기 캐비티에 위치하는 것을 특징으로 하는 하이브리드형 방열기판.
  5. 청구항 1에 있어서,
    상기 절연층은 상기 금속코어층을 양극산화하여 형성된 산화절연층인 것을 특징으로 하는 하이브리드형 방열기판.
  6. 청구항 1에 있어서,
    상기 캐비티는 하나 또는 인접한 두 측면이 외부에 노출되도록 형성된 것을 특징으로 하는 하이브리드형 방열기판.
  7. 청구항 1에 있어서,
    상기 방열기판은 상기 캐비티와 상기 수지코어층이 접촉하는 측면과 밑면에 형성된 절연층을 더 포함하는 것을 특징으로 하는 하이브리드형 방열기판.
  8. 청구항 1에 있어서,
    상기 절연층에 형성된 상기 제1 회로패턴에 발열소자가 실장된 것을 특징으로 하는 하이브리드형 방열기판.
  9. 청구항 1에 있어서,
    상기 수지코어층에 형성된 상기 제2 회로패턴에 열 취약소자가 실장된 것을 특징으로 하는 하이브리드형 방열기판.
  10. (A) 금속코어부재를 제공하는 단계;
    (B) 상기 금속코어부재의 외면에 절연층을 형성하는 단계;
    (C) 상기 절연층이 형성된 금속코어부재에 캐비티를 형성하는 단계;
    (D) 상기 캐비티에 수지코어층을 형성하는 단계; 및
    (E) 상기 절연층에 위치하는 제1 회로패턴 및 상기 수지코어층에 위치하는 제2 회로패턴을 포함하는 회로층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  11. 청구항 10에 있어서,
    상기 (B) 단계에서 상기 절연층은,
    상기 금속코어부재를 양극산화하여 형성된 산화절연층인 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  12. 청구항 10에 있어서,
    상기 (C) 단계에서,
    상기 캐비티는 하나 또는 인접한 두 측면이 외부에 노출되도록 형성된 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  13. 청구항 10에 있어서,
    상기 (D) 단계에서,
    상기 수지코어층의 두께는 상기 캐비티의 깊이에 대응하게 형성된 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  14. 청구항 10에 있어서,
    상기 (E)단계 이후에,
    (F-1) 상기 절연층에 형성된 상기 제1 회로패턴에 발열소자를 실장하는 단계를 더 포함하는 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  15. 청구항 10에 있어서,
    상기 (E)단계 이후에,
    (F-2) 상기 수지코어층에 형성된 상기 제2 회로패턴에 열 취약소자를 실장하는 단계를 더 포함하는 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  16. (A) 금속코어부재를 제공하는 단계;
    (B) 상기 금속코어부재에 캐비티를 형성하는 단계;
    (C) 상기 캐비티의 내면과 상기 금속코어부재의 외면에 절연층을 형성하는 단계;
    (D) 내면에 상기 절연층이 형성된 상기 캐비티에 수지코어층을 형성하는 단계; 및
    (E) 외부에 노출된 상기 절연층에 위치하는 제1 회로패턴 및 상기 수지코어층에 위치하는 제2 회로패턴을 포함하는 회로층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  17. 청구항 16에 있어서,
    상기 (B) 단계에서,
    상기 캐비티는 하나 또는 인접한 두 측면이 외부에 노출되도록 형성된 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  18. 청구항 16에 있어서,
    상기 (C) 단계에서 상기 절연층은,
    상기 금속코어부재를 양극산화하여 형성된 산화절연층인 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  19. 청구항 16에 있어서,
    상기 (D)단계에서 상기 수지코어층은,
    상기 절연층과 외면이 평탄화되도록 상기 캐비티에 형성된 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.
  20. 청구항 16에 있어서,
    상기 (E)단계 이후에,
    (F-1) 상기 절연층에 형성된 상기 제1 회로패턴에 발열소자를 실장하는 단계; 및
    (F-2) 상기 수지코어층에 형성된 상기 제2 회로패턴에 열 취약소자를 실장하는 단계를 더 포함하는 것을 특징으로 하는 하이브리드형 방열기판의 제조방법.

KR1020100002828A 2010-01-12 2010-01-12 하이브리드형 방열기판 및 그 제조방법 KR101119259B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100002828A KR101119259B1 (ko) 2010-01-12 2010-01-12 하이브리드형 방열기판 및 그 제조방법
JP2010068390A JP5369034B2 (ja) 2010-01-12 2010-03-24 ハイブリッド型放熱基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100002828A KR101119259B1 (ko) 2010-01-12 2010-01-12 하이브리드형 방열기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110082895A true KR20110082895A (ko) 2011-07-20
KR101119259B1 KR101119259B1 (ko) 2012-03-20

Family

ID=44461219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100002828A KR101119259B1 (ko) 2010-01-12 2010-01-12 하이브리드형 방열기판 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP5369034B2 (ko)
KR (1) KR101119259B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366900B1 (ko) * 2012-04-10 2014-02-24 삼성전기주식회사 방열기판의 제조방법
KR101432372B1 (ko) * 2012-10-02 2014-08-20 삼성전기주식회사 방열 기판 및 방열 기판 제조 방법
KR101443967B1 (ko) * 2012-10-22 2014-09-23 삼성전기주식회사 방열 기판 및 방열 기판 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130075168A (ko) * 2011-12-27 2013-07-05 삼성전기주식회사 인쇄회로기판 및 그 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252648U (ko) * 1975-10-15 1977-04-15
JPH02127054U (ko) * 1989-03-30 1990-10-19
JPH0369185A (ja) * 1989-08-08 1991-03-25 Nec Corp 混成集積回路
JPH10321754A (ja) 1997-05-15 1998-12-04 Mitsui High Tec Inc 半導体装置
JPH10335866A (ja) * 1997-05-27 1998-12-18 Fujitsu Ten Ltd 回路基板の放熱構造
JP2003046211A (ja) * 2001-08-01 2003-02-14 Omron Corp 電子部品の実装構造
JP4053478B2 (ja) * 2003-08-11 2008-02-27 電気化学工業株式会社 金属ベース回路基板の製造方法
JP4630041B2 (ja) * 2004-11-12 2011-02-09 日本特殊陶業株式会社 配線基板の製造方法
KR100824717B1 (ko) * 2006-04-07 2008-04-24 박종길 방열기판 및 그 제조방법
KR20080053048A (ko) * 2006-12-08 2008-06-12 엘지마이크론 주식회사 방열회로기판 및 그 제조방법
JP2008251671A (ja) * 2007-03-29 2008-10-16 Fdk Corp 放熱基板およびその製造方法および電子部品モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366900B1 (ko) * 2012-04-10 2014-02-24 삼성전기주식회사 방열기판의 제조방법
KR101432372B1 (ko) * 2012-10-02 2014-08-20 삼성전기주식회사 방열 기판 및 방열 기판 제조 방법
US9089072B2 (en) 2012-10-02 2015-07-21 Samsung Electro-Mechanics Co., Ltd. Heat radiating substrate and method for manufacturing the same
KR101443967B1 (ko) * 2012-10-22 2014-09-23 삼성전기주식회사 방열 기판 및 방열 기판 제조 방법
US9258879B2 (en) 2012-10-22 2016-02-09 Samsung Electro-Mechanics Co., Ltd. Heat radiating substrate and method of manufacturing the same

Also Published As

Publication number Publication date
KR101119259B1 (ko) 2012-03-20
JP5369034B2 (ja) 2013-12-18
JP2011146665A (ja) 2011-07-28

Similar Documents

Publication Publication Date Title
KR101095202B1 (ko) 하이브리드형 방열기판 및 그 제조방법
CN107112297B (zh) 配线电路基板、半导体装置、配线电路基板的制造方法、半导体装置的制造方法
JP5156732B2 (ja) 発光素子パッケージ用基板の製造方法
JP5140046B2 (ja) 放熱基板およびその製造方法
KR100796522B1 (ko) 전자소자 내장형 인쇄회로기판의 제조방법
KR101067091B1 (ko) 방열기판 및 그 제조방법
TW201027697A (en) Mount board and semiconductor module
JP2011082250A (ja) 配線基板およびその製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR101119259B1 (ko) 하이브리드형 방열기판 및 그 제조방법
JP5175320B2 (ja) 放熱基板及びその製造方法
JP2012004527A (ja) 放熱基板及びその製造方法
JP4964322B2 (ja) 放熱基板およびその製造方法
JP5197562B2 (ja) 発光素子パッケージ及びその製造方法
JP5062583B2 (ja) 電子部品用パッケージ
KR101163893B1 (ko) 방열회로기판 및 그의 제조 방법
KR101085660B1 (ko) 방열 구조물 및 그 제조 방법
JP2009088339A (ja) 電子装置
KR101172168B1 (ko) 방열회로기판 및 그의 제조 방법
JP2017152495A (ja) 基板内層用チップ抵抗器および部品内蔵型回路基板
KR101055467B1 (ko) 보호케이스에 장착된 방열기판의 방열구조
JP5051421B2 (ja) 実装基板
JP2015222776A (ja) プリント配線板、プリント配線板の製造方法
TWI407845B (zh) 電路板及其製作方法
KR20120021101A (ko) 방열회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 9