KR101366900B1 - 방열기판의 제조방법 - Google Patents

방열기판의 제조방법 Download PDF

Info

Publication number
KR101366900B1
KR101366900B1 KR1020120037317A KR20120037317A KR101366900B1 KR 101366900 B1 KR101366900 B1 KR 101366900B1 KR 1020120037317 A KR1020120037317 A KR 1020120037317A KR 20120037317 A KR20120037317 A KR 20120037317A KR 101366900 B1 KR101366900 B1 KR 101366900B1
Authority
KR
South Korea
Prior art keywords
insulating layer
circuit pattern
manufacturing
forming
metal plate
Prior art date
Application number
KR1020120037317A
Other languages
English (en)
Other versions
KR20130114901A (ko
Inventor
김광수
윤선우
서범석
손진숙
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120037317A priority Critical patent/KR101366900B1/ko
Publication of KR20130114901A publication Critical patent/KR20130114901A/ko
Application granted granted Critical
Publication of KR101366900B1 publication Critical patent/KR101366900B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 일 실시 예에 따른 방열기판의 제조방법은 금속판을 준비하는 단계와, 상기 금속판 상에 제1절연층을 형성하는 단계와, 상기 제1절연층 상에 회로패턴을 형성하는 단계와, 상기 제1절연층 상에 상기 회로패턴을 노출시키는 오픈부를 갖는 제2절연층을 형성하는 단계 및 상기 금속판, 제1절연층, 회로패턴 및 제2절연층을 일체화하는 단계를 포함한다.

Description

방열기판의 제조방법{Method for manufacturing of heat-radiating substrate}
본 발명은 방열기판의 제조방법에 관한 것이다.
전 세계적으로 에너지 사용량이 증가함에 따라, 제한된 에너지의 효율적인 사용에 지대한 관심을 가지기 시작했다. 이에 따라 기존 가전용/산업용 제품에서 에너지의 효율적인 컨버젼(conversion)을 위한 IPM(Intelligent Power Module)을 적용한 인버터의 채용이 가속화되고 있다.
이와 같은 전력 모듈의 확대 적용에 따라 시장의 요구는 더욱더 고집적화/고용량화/소형화되고 있으며, 이에 다른 전자 부품의 발열문제는 모듈 전체의 성능을 떨어뜨리는 결과를 초래하고 있다.
일반적으로 전력 변환과정에서 높은 열이 발생하게 되고, 발생된 열을 효율적으로 제거하지 못하면, 모듈 및 전체 시스템의 성능 저하 및 파손 발생까지도 가능하다. 더욱이, 최근의 경향인 부품의 다기능, 소형화가 IPM에서도 필수 요소이기 때문에 다기능, 소형화를 위한 구조 개선뿐 아니라, 이로 인해 발생되는 열의 효율적 방열 역시 중요한 요소가 된다.
이에 따라, 전력 모듈의 효율 증가와 고신뢰성 확보를 위해서는 상술한 발열문제를 해결할 수 있는 고방열 전력 모듈 패키지 구조가 필요한 실정이며, 이러한 고방열 패키지 구조에 있어서 핵심 요소는 고방열 기판 제작에 있다.
한편, 종래 기술에 따른 전력 모듈 패키지가 미국등록특허 제6432750호에 개시되어 있다.
본 발명의 일 측면은 방열 특성 및 신뢰성이 높은 방열기판의 제조방법을 제공하는 것이다.
또한, 본 발명의 다른 측면은 패키징 공정성을 향상시켜 고집적, 고용량 및 초소형 전력 반도체 모듈 제작이 용이한 방열기판의 제조방법을 제공하는 것이다.
본 발명의 일 실시 예에 따른 방열기판의 제조방법은 금속판을 준비하는 단계와, 상기 금속판 상에 제1절연층을 형성하는 단계와, 상기 제1절연층 상에 회로패턴을 형성하는 단계와, 상기 제1절연층 상에 상기 회로패턴을 노출시키는 오픈부를 갖는 제2절연층을 형성하는 단계 및 상기 금속판, 제1절연층, 회로패턴 및 제2절연층을 일체화하는 단계를 포함한다.
여기에서, 상기 금속판은 알루미늄(Al), 구리(Cu), 철(Fe) 또는 티타늄(Ti) 중 선택된 어느 하나로 이루어질 수 있다.
또한, 상기 제1절연층은 무기 필러를 포함할 수 있으며, 상기 무기 필러는 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화붕소(BN), 산화규소(SiO2), 탄화규소(SiC) 또는 이들의 조합 중 선택된 어느 하나일 수 있다.
상기 제1절연층 상에 회로패턴을 형성하는 단계는 상기 제1절연층 상에 패터닝된 금속박 또는 리드 프레임이 적층됨으로써 수행될 수 있다.
여기에서, 상기 금속박 또는 리드 프레임은 구리(Cu), 철(Fe) 또는 철-니켈 합금(Fe-Ni alloy) 중 선택된 어느 하나로 이루어질 수 있다.
또한, 상기 제2절연층은 무기 필러를 포함할 수 있으며, 상기 무기 필러는 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화붕소(BN), 산화규소(SiO2), 탄화규소(SiC) 또는 이들의 조합 중 선택된 어느 하나일 수 있다.
또한, 상기 제2절연층의 오픈부의 면적은 상기 회로패턴의 면적보다 작을 수 있다.
또한, 상기 제2절연층을 형성하는 단계는 상기 회로패턴이 형성된 제1절연층 상에 상기 오픈부에 대응되는 부분이 패터닝된 마스크를 배치시키는 단계와, 스퀴지를 이용한 스크린 프린팅 공정을 통해 상기 마스크의 패터닝된 부분에 액상 절연재를 인쇄하는 단계 및 상기 마스크를 제거하는 단계를 포함할 수 있다.
또는, 상기 제2절연층을 형성하는 단계는 필름 절연재를 준비하는 단계와, 상기 필름 절연재에서 상기 오픈부에 대응되는 부분을 제거하는 단계 및 상기 오픈부에 대응되는 부분이 제거된 상기 필름 절연재를 상기 제1절연층 상에 적층하는 단계를 포함할 수 있다.
이때, 상기 필름 절연재에서 상기 오픈부에 대응되는 부분을 제거하는 단계는 다이싱(dicing), 라우팅(routing), 레이저 컷팅(laser cutting) 또는 워터젯 커팅(water jet cutting) 공정을 통해 수행될 수 있다.
또한, 상기 금속판, 제1절연층, 회로패턴 및 제2절연층을 일체화하는 단계는 고온에서의 가압 공정을 통하여 수행될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 반도체칩이 실장되는 회로패턴의 테두리 부분을 절연층 내에 매립함으로써, 방열 경로를 증가시켜 방열 특성을 높이는 효과가 있다.
또한, 본 발명은 회로패턴을 노출시키는 오픈부를 반도체칩 면적에 대응되는 크기로 형성함으로써, 솔더 퍼짐 또는 접합 과정 중 반도체칩이 돌아가는 현상을 방지하여 공정성을 향상시키는 동시에 수율이 높아지는 효과가 있다.
또한, 본 발명은 상술한 바와 같이 공정성이 향상됨으로써, 고집적, 고용량 및 초소형 전력 반도체 모듈 제조가 용이한 효과가 있다.
도 1 내지 도 5는 본 발명의 일 실시 예에 따른 방열기판의 제조방법을 순차적으로 나타내는 공정단면도,
도 6은 본 발명의 일 실시 예에 따른 방열기판의 제조방법에 의해 제조된 방열기판을 적용한 전력 모듈 패키지의 구조를 나타내는 단면도, 및
도 7은 도 6의 A를 확대한 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1 내지 도 5는 본 발명의 일 실시 예에 다른 방열기판의 제조방법을 순차적으로 나타낸 공정단면도이다.
도 1을 참조하면, 금속판(110)을 준비한다.
본 실시 예에서 금속판(110)은 고열전도도를 갖는 알루미늄(Al), 구리(Cu), 철(Fe) 또는 티타늄(Ti) 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니며, 고열전도도를 갖는 금속이라면 어느 것이든 사용 가능하다.
본 실시 예에서 금속판(110)은 다양한 두께와 사이즈로 가공될 수 있으며, 일반적으로 두께는 0.1T 내지 15T의 범위 내에서 다양하게 선택될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 2를 참조하면, 금속판(110) 상에 제1절연층(120)을 형성한다.
본 실시 예에서 제1절연층(120)은 액상 재질의 절연재 또는 필름 재질의 절연재를 이용하여 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 절연재는 구체적으로 에폭시(epoxy), 폴리이미드(Poly Imide:PI), 액정고분자(Liquid Crystal Polymer:LCP), 페놀수지(phenol resin), BT수지(Bismalemide-Triazine resin) 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 본 실시 예에서 제1절연층(120)은 10㎛ 내지 500㎛의 두께를 갖도록 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 본 실시 예에서 제1절연층(120)에는 무기 필러(121)가 포함될 수 있다.
무기 필러(121)는 제1절연층(120)의 열 방출 특성을 향상시키기 위한 것으로, 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화붕소(BN), 산화규소(SiO2), 탄화규소(SiC) 또는 이들의 조합 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 3을 참조하면, 제1절연층(120) 상에 회로패턴(130)을 형성한다.
본 실시 예에서, 회로패턴(130)은 제1절연층(120) 상에 패터닝된 금속박 또는 패터닝된 리드 프레임을 적층하여 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
여기에서, 상기 금속박 및 리드 프레임은 구리(Cu), 철(Fe) 또는 철-니켈 합금(Fe-Ni alloy) 중 선택된 어느 하나로 이루어질 수 있으나, 특별히 이에 한정되는 것은 아니다.
다음, 도 4를 참조하면, 제1절연층(120) 상에 회로패턴(130)을 노출시키는 오픈부(140a)를 갖는 제2절연층(140)을 형성한다.
본 실시 예에서 제2절연층(140)은 상술한 제1절연층(120)과 마찬가지로, 액상 재질의 절연재 또는 필름 재질의 절연재를 사용하여 형성될 수 있으며, 열 방출 특성을 향상시키기 위한 무기 필러(141)를 함유할 수 있다.
또한, 본 실시 예에서 제2절연층(140)에 형성된 오픈부(140a)는 그 면적이 회로패턴(130)의 면적보다 작도록 형성될 수 있으며, 이때, 오픈부(140a)의 면적은 후속 공정에서 해당 부분에 실장될 반도체칩(160)의 면적과 대응되는 크기로 형성될 수 있다.
이와 같이, 오픈부(140a)의 면적을 회로패턴(130)의 면적보다 작게 형성함으로써, 도 5에 도시한 바와 같이, 회로패턴(130)의 중심부(130a)는 노출시키고, 테두리부(130b)는 제1절연층(120)과 제2절연층(140) 사이 즉, 절연층(150) 내에 매립되는 구조로 형성될 수 있다.
상술한 바와 같이, 회로패턴(130)의 테두리부(130b)를 절연층(150) 내에 매립시킴으로써, 도 7의 화살표 방향과 같이, 회로패턴(130)의 3면 즉, 측면, 하면, 일부 상면으로 열 방출 경로를 증가시켜 결과적으로 방열기판(100)의 방열 특성을 향상시킬 수 있다.
또한, 오픈부(140a)의 면적을 이후 실장될 반도체칩(160)의 면적과 대응되는 크기로 형성함으로써, 반도체칩(160) 접합 시 반도체칩(160)이 돌아가는 현상을 방지할 수 있다.
본 실시 예에서 오픈부(140a)를 갖는 제2절연층(140)은 다음과 같은 방법으로 형성할 수 있으나, 이는 하나의 실시 예일 뿐, 그 방법이 특별히 이에 한정되는 것은 아니다.
첫 번째로, 액상 재질의 절연재를 이용하는 경우에는 제1절연층(140) 상에 오픈부(140a)에 대응되는 부분이 패터닝된 마스크(미도시)를 배치한 다음, 스퀴지를 이용하여 상기 마스크의 패터닝된 부분에 액상 재질의 절연재를 인쇄하는 방법으로 형성될 수 있다.
두 번째로, 필름 재질의 절연재를 이용하는 경우에는 다이싱(dicing), 라우팅(routing), 레이저 컷팅(laser cutting), 워터젯 커팅(water jet cutting) 등의 공정을 이용하여 필름 재질의 절연재에서 상기 오픈부(140a)에 대응되는 부분을 제거하는 패터닝 공정을 수행한 후, 패터닝된 필름 재질의 절연재를 제1절연층(120)에 적층함으로써 형성될 수 있다.
다음, 도 5를 참조하면, 금속판(110), 제1절연층(120), 회로패턴(130) 및 제2절연층(140)을 일체화한다.
본 실시 예에서 상기 일체화는 고온에서 가압하는 고온프레스 공정을 통하여 수행될 수 있으며, 상기 고온프레스 공정을 수행한 후에는 도 5와 같이, 제1절연층(120)과 제2절연층(140)이 하나로 일체화된 절연층(150)이 형성될 수 있다.
도 6 내지 도 7은 본 실시 예에 따른 방열기판(100)을 이용한 전력 모듈 패키지(200) 구조를 나타내는 단면도로서, 전술한 실시 예에 따라 제조된 방열기판(100)에 후속 공정을 통하여 반도체칩(160) 및 외부 접속용 리드 프레임(170)을 접합한 전력 모듈 패키지(200) 구조의 일 예를 나타낸 것이다.
도 6 내지 도 7에 도시한 바와 같이, 본 실시 예에 따른 방열기판(100)은 반도체칩(160) 및 외부 접속용 리드 프레임(170)이 본딩될 부분만 오픈되어 있기 때문에 패키징 공정 중 솔더(solder)(180)가 퍼져서 전기적 단락(electrical short)가 발생할 수 있는 확률을 감소시킬 수 있다.
또한, 솔더링(soldering) 중 반도체칩(160)이 돌아가는 현상을 방지할 수 있기 때문에 반도체칩(160)의 미스-얼라인(miss-align)으로 인한 패키지 공정의 수율 저하를 방지하여 패키지 공정의 공정성을 크게 향상시킬 수 있다.
또한, 전술한 바와 같이, 회로패턴(130)의 테두리부(130b)가 절연층(150) 내에 매립된 형태이므로, 도 7과 같이 화살표 방향으로 열 방출 경로가 증가하여 반도체칩(160)에서 발생한 열을 효과적으로 방출할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 방열기판 110 : 금속판
120 : 제1절연층 121 : 무기 필러
130 : 회로패턴 130a : 중심부
130b : 테두리부 140 : 제2절연층
141 : 무기 필러 140a : 오픈부
150 : 절연층 160 : 반도체칩
170 : 외부 접속용 리드 프레임 180 : 솔더
190 : 와이어

Claims (13)

  1. 금속판을 준비하는 단계;
    상기 금속판 상에 제1절연층을 형성하는 단계;
    상기 제1절연층 상에 회로패턴을 형성하는 단계;
    상기 제1절연층 상에 상기 회로패턴을 노출시키는 오픈부를 갖는 제2절연층을 형성하는 단계; 및
    상기 금속판, 제1절연층, 회로패턴 및 제2절연층을 고온에서의 가압 공정을 통하여 일체화하는 단계;
    를 포함하는 방열기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 금속판은 알루미늄(Al), 구리(Cu), 철(Fe) 또는 티타늄(Ti) 중 선택된 어느 하나인 것을 특징으로 하는 방열기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 제1절연층은 무기 필러를 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  4. 청구항 3에 있어서,
    상기 무기 필러는 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화붕소(BN), 산화규소(SiO2), 탄화규소(SiC) 또는 이들의 조합 중 선택된 어느 하나인 것을 특징으로 하는 방열기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 제1절연층 상에 회로패턴을 형성하는 단계는 상기 제1절연층 상에 패터닝된 금속박 또는 리드 프레임이 적층됨으로써 수행되는 것을 특징으로 하는 방열기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 금속박 또는 리드 프레임은 구리(Cu), 철(Fe) 또는 철-니켈 합금(Fe-Ni alloy) 중 선택된 어느 하나인 것을 특징으로 하는 방열기판의 제조방법.
  7. 청구항 1에 있어서,
    상기 제2절연층은 무기 필러를 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 무기 필러는 산화알루미늄(Al2O3), 질화알루미늄(AlN), 질화붕소(BN), 산화규소(SiO2), 탄화규소(SiC) 또는 이들의 조합 중 선택된 어느 하나인 것을 특징으로 하는 방열기판의 제조방법.
  9. 청구항 1에 있어서,
    상기 제2절연층의 오픈부의 면적은 상기 회로패턴의 면적보다 작은 것을 특징으로 하는 방열기판의 제조방법.
  10. 청구항 1에 있어서,
    상기 제2절연층을 형성하는 단계는,
    상기 회로패턴이 형성된 제1절연층 상에 상기 오픈부에 대응되는 부분이 패터닝된 마스크를 배치시키는 단계;
    스퀴지를 이용한 스크린 프린팅 공정을 통해 상기 마스크의 패터닝된 부분에 액상 절연재를 인쇄하는 단계; 및
    상기 마스크를 제거하는 단계
    를 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  11. 청구항 1에 있어서,
    상기 제2절연층을 형성하는 단계는,
    필름 절연재를 준비하는 단계;
    상기 필름 절연재에서 상기 오픈부에 대응되는 부분을 제거하는 단계; 및
    상기 오픈부에 대응되는 부분이 제거된 상기 필름 절연재를 상기 제1절연층 상에 적층하는 단계
    를 포함하는 것을 특징으로 하는 방열기판의 제조방법.
  12. 청구항 11에 있어서,
    상기 필름 절연재에서 상기 오픈부에 대응되는 부분을 제거하는 단계는 다이싱(dicing), 라우팅(routing), 레이저 컷팅(laser cutting) 또는 워터젯 커팅(water jet cutting) 공정을 통해 수행되는 것을 특징으로 하는 방열기판의 제조방법.
  13. 삭제
KR1020120037317A 2012-04-10 2012-04-10 방열기판의 제조방법 KR101366900B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120037317A KR101366900B1 (ko) 2012-04-10 2012-04-10 방열기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120037317A KR101366900B1 (ko) 2012-04-10 2012-04-10 방열기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20130114901A KR20130114901A (ko) 2013-10-21
KR101366900B1 true KR101366900B1 (ko) 2014-02-24

Family

ID=49634704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120037317A KR101366900B1 (ko) 2012-04-10 2012-04-10 방열기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101366900B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070100488A (ko) * 2006-04-07 2007-10-11 박종길 방열기판 및 그 제조방법
KR20110082895A (ko) * 2010-01-12 2011-07-20 삼성전기주식회사 하이브리드형 방열기판 및 그 제조방법
KR20120021102A (ko) * 2010-08-31 2012-03-08 엘지이노텍 주식회사 방열회로기판 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070100488A (ko) * 2006-04-07 2007-10-11 박종길 방열기판 및 그 제조방법
KR20110082895A (ko) * 2010-01-12 2011-07-20 삼성전기주식회사 하이브리드형 방열기판 및 그 제조방법
KR20120021102A (ko) * 2010-08-31 2012-03-08 엘지이노텍 주식회사 방열회로기판 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20130114901A (ko) 2013-10-21

Similar Documents

Publication Publication Date Title
US10840219B2 (en) Semiconductor package structure and method for manufacturing the same
US8441121B2 (en) Package carrier and manufacturing method thereof
JP5073756B2 (ja) 回路ダイの熱的性能の高いパッケージング
KR101237566B1 (ko) 전력 모듈 패키지 및 그 제조방법
TW201232724A (en) Package carrier and manufacturing method thereof
KR102411122B1 (ko) 방열구조를 구비한 반도체 패키지, 반도체 패키지가 접합된 쿨링시스템, 방열구조를 구비한 기판 및 방열구조를 구비한 기판 제조방법
JP2000077576A (ja) 半導体装置及びその製造方法
JP2008053693A (ja) 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP6183166B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法
KR101222809B1 (ko) 전력 모듈 패키지 및 그 제조방법
US8288863B2 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
KR20150082937A (ko) 전력 모듈 패키지와 이의 제작방법
KR101366900B1 (ko) 방열기판의 제조방법
JP5897956B2 (ja) 部品内蔵基板および実装構造体
JP5601282B2 (ja) 半導体装置
US11521921B2 (en) Semiconductor device package assemblies and methods of manufacture
US20140091444A1 (en) Semiconductor unit and method for manufacturing the same
JP4237116B2 (ja) 半導体装置およびその製造方法
CN112786456A (zh) 半导体封装件以及相关方法
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
TWI846771B (zh) 半導體裝置以及製造半導體裝置的方法
KR102365004B1 (ko) 반도체 패키지 및 그 제조 방법
KR101474618B1 (ko) 전력 모듈 패키지
US20080246142A1 (en) Heat dissipation unit and a semiconductor package that has the heat dissipation unit
KR101583614B1 (ko) 열방출 개선을 위한 서브스트레이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7