KR101443967B1 - 방열 기판 및 방열 기판 제조 방법 - Google Patents

방열 기판 및 방열 기판 제조 방법 Download PDF

Info

Publication number
KR101443967B1
KR101443967B1 KR1020120117418A KR20120117418A KR101443967B1 KR 101443967 B1 KR101443967 B1 KR 101443967B1 KR 1020120117418 A KR1020120117418 A KR 1020120117418A KR 20120117418 A KR20120117418 A KR 20120117418A KR 101443967 B1 KR101443967 B1 KR 101443967B1
Authority
KR
South Korea
Prior art keywords
heat
heat dissipation
heat sink
insulating layer
mounting pad
Prior art date
Application number
KR1020120117418A
Other languages
English (en)
Other versions
KR20140050957A (ko
Inventor
이영기
서범석
홍창섭
채준석
김광수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120117418A priority Critical patent/KR101443967B1/ko
Priority to US13/961,398 priority patent/US9258879B2/en
Publication of KR20140050957A publication Critical patent/KR20140050957A/ko
Application granted granted Critical
Publication of KR101443967B1 publication Critical patent/KR101443967B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

본 발명의 실시 예에 따른 방열 기판은 일측과 타측이 상이한 두께를 갖도록 단차가 형성된 방열판, 방열판 상에 형성되며, 제어 소자 및 전력 소자를 실장하는 실장 패드 및 회로 패턴을 포함하는 도체 패턴층 및 방열판과 도체 패턴층 사이에 형성된 절연층을 포함할 수 있다.

Description

방열 기판 및 방열 기판 제조 방법{RADIANT HEAT SUBSTRATE AND METHOD FOR MANUFACTURING OF RADIANT HEAT SUBSTRATE}
본 발명은 방열 기판 및 방열 기판 제조 방법에 관한 것이다.
최근, 전자 산업의 발달에 따라 전자부품의 고기능화에 대한 요구가 급증하고 있다. 또한, 전자부품의 경박단소화에 따라 전자부품이 실장되는 회로기판과 관련하여, 회로기판의 작은 면적에 많은 전자제품을 집적해야 한다.
한편, 회로기판은 전력 소자, 발광다이오드(LED)등과 같은 고온을 열을 발생하는 고 발열 소자를 탑재하게 된다. 고 발열 소자가 발생하는 열을 신속하게 방출하지 못하는 경우, 회로 기판의 온도를 상승시켜 발열 소자의 동작 불능 및 오동작을 야기하는 바, 방열 특성이 향상된 회로 기판인 방열 기판에 대한 연구가 진행되고 있다.
종래의 방열 기판은 방열판 상부에 고열을 방출하는 전력 소자와 열에 취약한 제어 소자가 동시에 실장된다.(미국 등록특허 제6432750호) 또한 방열판은 전력 소자의 열 방출을 위해 열 전도성이 뛰어난 재질로 형성된다. 이때, 전력 소자와 제어 소자가 동일한 방열판 상부에 실장되기 때문에, 전력 소자에서 발생한 열이 방열판을 통해서 제어 소자로 전도될 수 있다. 이에 의해 제어 소자는 전력 소자에서 발생한 열에 영향을 받아 오동작을 야기할 수 있다.
본 발명의 일 측면에 따르면, 전력 소자에서 발생하여 제어 소자로 전도되는 열을 감소시켜, 제어 소자의 불량을 방지할 수 있는 방열 기판 및 방열 기판 제조 방법에 관한 것이다.
본 발명은 전력 소자에서 발생하여 제어 소자로 전도되는 열을 감소시킴으로써, 소자의 패키징 시, 패키지의 신뢰성을 향상시킬 수 있는 방열 기판 및 방열 기판 제조 방법에 관한 것이다.
본 발명의 일 측면에 따르면, 일측과 타측이 상이한 두께를 갖도록 단차가 형성된 방열판, 상기 방열판 상에 형성되며, 제어 소자 및 전력 소자를 실장하는 실장 패드 및 회로 패턴을 포함하는 도체 패턴층 및 상기 방열판과 상기 도체 패턴층 사이에 형성된 절연층을 포함하는 방열 기판이 제공된다.
상기 방열판은 상부에 제어 소자가 실장되는 제1 방열부 및 상기 제1 방열부의 측면에 일체형으로 형성되고, 상기 제1 방열부보다 두꺼운 두께를 가지며, 상부에 전력 소자가 실장되는 제2 방열부를 포함할 수 있다.
상기 방열판은 세라믹(Ceramic) 또는 다이아몬드의 비금속 무기 물질로 형성 될 수 있다.
상기 방열판은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 및 마그네슘(Mg) 중 적어도 하나를 포함하여 형성될 수 있다.
상기 단차가 형성된 영역에서 낮은 두께를 갖는 방열판 하부에 상기 방열판보다 열 전도율이 낮은 이종 물질로 충전될 수 있다.
상기 이종 물질은 에폭시 수지일 수 있다.
본 발명의 다른 측면에 따르면, 방열 베이스판을 준비하는 단계, 상기 방열 베이스판의 일측과 타측이 상이한 두께를 갖도록 하부에 단차를 형성하여 방열판을 형성하는 단계, 상기 방열판 상부에 절연층을 형성하는 단계 및 상기 절연층 상부에 제어 소자 및 전력 소자를 실장하는 실장 패드 및 회로 패턴을 포함하는 도체 패턴층을 형성하는 단계를 포함하는 방열 기판 제조 방법이 제공된다.
상기 방열 베이스판을 준비하는 단계에서, 상기 방열 베이스판은 세라믹(Ceramic) 또는 다이아몬드의 비금속 무기 물질로 형성될 수 있다.
상기 방열 베이스판을 준비하는 단계에서, 상기 방열 베이스판은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 및 마그네슘(Mg) 중 적어도 하나를 포함하여 형성될 수 있다.
상기 방열판을 형성하는 단계에서, 상기 단차는 드릴(Drill) 공정으로 형성될 수 있다.
상기 방열판을 형성하는 단계 이후에, 상기 단차가 형성된 영역에서 낮은 두께를 갖는 방열판 하부에 상기 방열판보다 열 전도율이 낮은 이종 물질로 충전하는 단계를 더 포함할 수 있다.
상기 이종 물질로 충전하는 단계에서, 상기 이종 물질은 에폭시 수지일 수 있다.
상기 도체 패턴층을 형성하는 단계에서,
상기 제어 소자를 실장하는 실장 패드는 상기 방열판에서 얇은 두께를 갖는 영역 상부에 형성될 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 안되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 방열 기판 및 방열 기판 제조 방법은 제어 소자 하부에 형성된 방열 기판의 단차 구조에 의해서 전력 소자에서 발생하여 제어 소자로 전도되는 열을 감소시켜, 제어 소자가 불량을 일으키는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 방열 기판 및 방열 기판 제조 방법은 전력 소자에서 발생하여 제어 소자로 전도되는 열을 감소시킴으로써, 소자의 패키징 시, 패키지의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 방열 기판의 측면을 나타낸 예시도이다.
도 2는 본 발명의 실시 예에 따른 방열 기판의 하부를 나타낸 예시도이다.
도 3은 본 발명의 다른 실시 예에 따른 방열 기판의 측면을 나타낸 예시도이다.
도 4는 본 발명의 다른 실시 예에 따른 방열 기판의 하부를 나타낸 예시도이다.
도 5 내지 도 9는 본 발명의 실시 예에 따른 방열 기판 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 방열 기판의 측면을 나타낸 예시도이다.
도 1을 참조하면, 방열 기판(100)은 방열판(110), 절연층(120) 및 도체 패턴층(130)을 포함할 수 있다.
방열판(110)은 제어 소자(210) 또는 전력 소자(220)로부터 발생한 열을 외부로 방출하는 구성부이다. 본 발명의 실시 예에 따른 방열판(110)은 일측과 타측이 상이한 두께를 갖도록 단차(113)가 형성될 수 있다. 구체적으로 본 발명의 실시 예에 따른 방열판(110)은 제1 방열부(111) 및 제2 방열부(112)를 포함할 수 있다.
제1 방열부(111) 상부에는 제어 소자(210)가 실장될 수 있다. 또한, 제1 방열부(111) 하부에는 단차(113)가 형성될 수 있다. 즉, 제1 방열부(111)는 제2 방열부(112)보다 얇은 두께를 갖도록 형성될 수 있다.
제2 방열부(112) 상부에는 전력 소자(220)가 실장될 수 있다. 제2 방열부(112)는 제1 방열부(111)의 측면에 형성될 수 있다. 또한, 제2 방열부(112)는 제1 방열부(111)와 일체형으로 형성될 수 있다. 본 발명의 실시 예에서는 제2 방열부(112)가 제1 방열부(111)의 일측에 일체형으로 형성됨이 도시되어 있지만, 이에 한정되지 않는다. 즉, 제2 방열부(112)의 개수 및 형성 위치는 필요에 의해서 당업자에 의해서 설계 변경될 수 있다.
방열판(110)은 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 방열판(110)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 및 마그네슘(Mg) 중 적어도 하나를 포함하여 형성될 수 있다. 또는 방열판(110)은 세라믹(Ceramic) 또는 다이아몬드의 비금속 무기 물질로 형성될 수 있다.
절연층(120)은 방열판(110) 상부에 형성될 수 있다. 절연층(120)은 방열판(110)과 도체 패턴층(130) 간의 전기적 절연을 위해 형성될 수 있다. 절연층(120)은 방열판(110) 상부 전면에 형성될 수 있다. 또는 절연층(120)은 방열판(110) 상부에 형성되되, 도체 패턴층(130) 하부에만 형성될 수 있다. 절연층(120)은 에폭시 계열의 유기 절연 물질이 될 수 있다. 또는 절연층(120)은 양극 산화막으로 형성될 수 있다. 그러나 절연층(120)의 재료는 이에 한정되지 않으며, 공지된 절연 물질 중 어느 것으로도 형성될 수 있다.
도체 패턴층(130)은 절연층(120) 상부에 형성될 수 있다. 도체 패턴층(130)은 제어 소자(210) 및 전력 소자(220)가 직접 실장될 수 있다. 또한, 도체 패턴층(130)은 제어 소자(210) 및 전력 소자(220)와 전기적으로 연결될 수 있다. 도체 패턴층(130)은 전기 전도성 금속으로 형성될 수 있다.
도체 패턴층(130)은 실장 패드(133) 및 회로 패턴(134)을 포함할 수 있다. 실장 패드(133)는 제어 소자(210) 및 전력 소자(220)가 실장되는 구성부이다. 실장 패드(133)는 제1 실장 패드(131) 및 제2 실장 패드(132)를 포함할 수 있다. 제1 실장 패드(131)에는 제어 소자(210)가 실장될 수 있다. 제1 실장 패드(131)는 제1 방열부(111) 상부에 형성될 수 있다. 제2 실장 패드(132)에는 전력 소자(220)가 실장될 수 있다. 제2 실장 패드(132)는 제2 방열부(112) 상부에 형성될 수 있다. 회로 패턴(134)은 전력 소자(220) 및 제어 소자(210)와 와이어(230) 또는 리드 프레임(미도시)에 의해서 전기적으로 연결될 수 있다.
본 발명의 실시 예에 따른 방열 기판(100)은 소자 패키지를 위한 것이다. 패키지의 방열 기판(100)에 열을 방출하는 전력 소자(220)와 낮은 동작 온도를 갖는 제어 소자(210)가 동시에 실장될 수 있다. 본 발명의 방열 기판(100)은 제어 소자(210)가 실장되는 영역에는 단차(113)가 형성될 수 있다. 이와 같이 형성된 단차(113)에 의해서 전력 소자(220)에서 발생하여 방열판(110)을 통해서 제어 소자(210)로 전도되는 열을 감소시킬 수 있다. 따라서, 본 발명의 실시 예에 따른 방열 기판(100)은 제어 소자(210)를 전력 소자(220)의 발열로부터 보호할 수 있다. 또한, 본 발명의 실시 예에 따른 방열 기판(100)은 제어 소자(210)를 전력 소자(220)의 발열로부터 보호함으로써, 패키지의 성능 및 신뢰성을 향상시킬 수 있다.
도 2는 본 발명의 실시 예에 따른 방열 기판의 하부를 나타낸 예시도이다.
도 2를 참조하면, 방열 기판(100)을 형성하는 구성부 중에서 방열판(110)의 하부를 확인할 수 있다. 본 발명의 실시 예에 따르면, 방열판(110)의 하부에는 단차(113)가 형성될 수 있다.
도 3은 본 발명의 다른 실시 예에 따른 방열 기판의 측면을 나타낸 예시도이다.
도 3을 참조하면, 방열 기판(100)은 방열판(110), 절연층(120) 및 도체 패턴층(130)을 포함할 수 있다.
방열판(110)은 제어 소자(210) 또는 전력 소자(220)로부터 발생한 열을 외부로 방출하는 구성부이다. 구성부이다. 본 발명의 실시 예에 따른 방열판(110)은 일측과 타측이 상이한 두께를 갖도록 단차(113)가 형성될 수 있다. 구체적으로 본 발명의 실시 예에 따른 방열판(110)은 제1 방열부(111) 및 제2 방열부(112)를 포함할 수 있다.
제1 방열부(111) 상부에는 제어 소자(210)가 실장될 수 있다. 또한, 제1 방열부(111) 하부에는 단차(113)가 형성될 수 있다. 즉, 제1 방열부(111)는 제2 방열부(112)보다 얇은 두께를 갖도록 형성될 수 있다.
본 발명의 실시 예에 따르면, 단차(113) 내부에는 방열판(110)과 상이한 물질인 이종 물질(114)로 충전될 수 있다. 단차(113) 내부는 제1 방열부(111)의 하부가 될 수 있다. 여기서, 이종 물질(114)은 방열판(110)보다 열 전도율이 낮은 물질이 될 수 있다. 예를 들어, 이종 물질(114)은 에폭시 수지가 될 수 있다. 이와 같이, 단차(113) 내부에 충전된 이종 물질(114)은 전력 소자(220)로부터 발생한 열이 방열판(110)을 통해서 제어 소자(210)로 전도되는 것을 감소시킬 수 있다. 또한, 단차(113) 내부에 이종 물질(114)이 충전됨으로써, 단차(113) 형성에 의해 발생할 수 있는 기구적인 문제를 보완하여 신뢰성을 향상시킬 수 있다.
제2 방열부(112) 상부에는 전력 소자(220)가 실장될 수 있다. 제2 방열부(112)는 제1 방열부(111)의 측면에 형성될 수 있다. 또한, 제2 방열부(112)는 제1 방열부(111)와 일체형으로 형성될 수 있다. 본 발명의 실시 예에서는 제2 방열부(112)가 제1 방열부(111)의 일측에 일체형으로 형성됨이 도시되어 있지만, 이에 한정되지 않는다. 즉, 제2 방열부(112)의 개수 및 형성 위치는 필요에 의해서 당업자에 의해서 설계 변경될 수 있다. 제2 방열부(112) 상부에는 발열량이 많은 전력 소자(220)가 실장되기 때문에, 효과적인 방열을 위해서, 제2 방열부(112)의 열 전도율이 높아야 한다. 따라서, 제2 방열부(112)는 열 전도율이 높은 금속으로만 이루어지도록 형성될 수 있다.
방열판(110)은 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 방열판(110)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 및 마그네슘(Mg) 중 적어도 하나를 포함하여 형성될 수 있다. 또는 방열판(110)은 세라믹(Ceramic) 또는 다이아몬드의 비금속 무기 물질로 형성될 수 있다.
절연층(120)은 방열판(110) 상부에 형성될 수 있다. 절연층(120)은 방열판(110)과 도체 패턴층(130) 간의 전기적 절연을 위해 형성될 수 있다. 절연층(120)은 방열판(110) 상부 전면에 형성될 수 있다. 또는 절연층(120)은 방열판(110) 상부에 형성되되, 도체 패턴층(130) 하부에만 형성될 수 있다. 절연층(120)은 에폭시 계열의 유기 절연 물질이 될 수 있다. 또는 절연층(120)은 양극 산화막으로 형성될 수 있다. 그러나 절연층(120)의 재료는 이에 한정되지 않으며, 공지된 절연 물질 중 어느 것으로도 형성될 수 있다.
도체 패턴층(130)은 절연층(120) 상부에 형성될 수 있다. 도체 패턴층(130)은 제어 소자(210) 및 전력 소자(220)가 직접 실장될 수 있다. 또한, 도체 패턴층(130)은 제어 소자(210) 및 전력 소자(220)와 전기적으로 연결될 수 있다. 도체 패턴층(130)은 전기 전도성 금속으로 형성될 수 있다.
도체 패턴층(130)은 실장 패드(133) 및 회로 패턴(134)을 포함할 수 있다. 실장 패드(133)는 제어 소자(210) 및 전력 소자(220)가 실장되는 구성부이다. 실장 패드(133)는 제1 실장 패드(131) 및 제2 실장 패드(132)를 포함할 수 있다. 제1 실장 패드(131)에는 제어 소자(210)가 실장될 수 있다. 제1 실장 패드(131)는 제1 방열부(111) 상부에 형성될 수 있다. 제2 실장 패드(132)에는 전력 소자(220)가 실장될 수 있다. 제2 실장 패드(132)는 제2 방열부(112) 상부에 형성될 수 있다. 회로 패턴(134)은 전력 소자(220) 및 제어 소자(210)와 와이어(230) 또는 리드 프레임(미도시)에 의해서 전기적으로 연결될 수 있다.
본 발명의 방열 기판(100)은 제어 소자(210)가 실장되는 영역에는 단차(113)가 형성될 수 있다. 이때, 단차(113) 내부에는 방열판(110) 보다 열 전도율이 낮은 이종 물질(114)이 존재한다. 즉, 방열판(110) 보다 열 전도율이 낮은 이종 물질(114)에 의해서 전력 소자(220)에서 발생하여 방열판(110)을 통해서 제어 소자(210)로 전도되는 열을 감소시킬 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 방열 기판의 하부를 나타낸 예시도이다.
도 4를 참조하면, 방열 기판(100)을 형성하는 구성부 중에서 방열판(110)의 하부를 확인할 수 있다. 본 발명의 실시 예에 따르면, 방열판(110)의 하부에는 단차(도 3의 113)가 형성될 수 있다. 또한, 단차(도 3의 113) 내부에는 이종 물질(114)이 형성될 수 있다. 여기서, 이종 물질(114)은 방열판(110)보다 열 전도율이 낮은 물질이 될 수 있다. 예를 들어, 이종 물질(114)은 에폭시 수지가 될 수 있다.
도 5 내지 도 9는 본 발명의 실시 예에 따른 방열 기판 제조 방법을 나타낸 예시도이다.
도 5를 참조하면, 방열 베이스판(115)을 준비할 수 있다. 방열 베이스판(115)은 열 전도성이 높은 물질로 형성될 수 있다. 예를 들어, 방열 베이스판(115)은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 및 마그네슘(Mg) 중 적어도 하나를 포함하여 형성될 수 있다. 또는 방열 베이스판(115)은 세라믹(Ceramic) 또는 다이아몬드의 비금속 무기 물질로 형성될 수 있다.
도 6을 참조하면, 방열 베이스판(115)에 단차(113)를 형성할 수 있다. 단차(113)는 제1 방열부(111)의 하부에 형성될 수 있다. 여기서, 제1 방열부(111)는 추후 제어 소자(도 9의 210)가 실장될 방열 베이스판(115)의 일측 영역이 될 수 있다. 즉, 방열 베이스판(115)은 일측 하부가 타측에 비해 얇은 두께를 갖도록 가공될 수 있다. 단차(113)는 드릴(Drill) 공정을 통해서 형성될 수 있다.
이와 같이, 방열 베이스판(115)의 일측 하부에 단차(113)를 형성함으로써, 본 발명의 실시 예에 따른 일측과 타측의 두께가 상이한 구조의 방열판(110)이 형성될 수 있다. 본 발명의 실시 에에 따른 방열판(110)은 추후 제어 소자(도 9의 210)가 실장되는 제1 방열부(111) 및 전력 소자(도 9의 220)가 실장되는 제2 방열부(112)로 구분할 수 있다.
도 7을 참조하면, 방열판(110)의 단차(113)에 이종 물질(114)을 충전할 수 있다. 여기서 이종 물질(114)은 방열판(110)보다 열 전도율이 낮은 물질이 될 수 있다. 예를 들어, 이종 물질(114)은 에폭시 수지가 될 수 있다. 이와 같이, 단차(113) 내부에 충전된 이종 물질(114)은 전력 소자(220)로부터 발생하여 방열판(110)을 통해서 제어 소자(210)로 전도되는 열을 감소시킬 수 있다. 또한, 단차(113) 내부에 이종 물질(114)이 충전됨으로써, 단차(113) 형성에 의해 발생할 수 있는 기구적인 문제를 보완하여 신뢰성을 향상시킬 수 있다.
도 8을 참조하면, 방열판(110) 상부에 절연층(120)을 형성할 수 있다. 절연층(120)은 방열판(110) 상부 전면에 형성될 수 있다. 또는 절연층(120)은 방열판(110) 상부에 형성되되, 도체 패턴층(130) 하부에만 형성될 수 있다. 이때, 절연층(120)은 방열판(110) 상부 전면에 형성된 후, 도체 패턴층(130) 하부에 형성되도록 패터닝하여 형성될 수 있다. 절연층(120)을 형성하는 방법은 공지된 방법으로 형성될 수 있다. 절연층(120)은 에폭시 계열의 유기 절연 물질이 될 수 있다. 또는 절연층(120)은 양극 산화막으로 형성될 수 있다. 그러나 절연층(120)의 재료는 이에 한정되지 않으며, 공지된 절연 물질 중 어느 것으로도 형성될 수 있다.
도 9를 참조하면, 절연층(120) 상부에 도체 패턴층(130)이 형성될 수 있다. 도체 패턴층(130)은 실장 패드(133) 및 회로 패턴(134)을 포함할 수 있다. 여기서, 실장 패드(133)는 제1 실장 패드(131) 및 제2 실장 패드(132)를 포함할 수 있다. 제1 실장 패드(131)에는 제어 소자(210)가 실장될 수 있다. 제1 실장 패드(131)는 제1 방열부(111) 상부에 형성될 수 있다. 제2 실장 패드(132)에는 전력 소자(220)가 실장될 수 있다. 제2 실장 패드(132)는 제2 방열부(112) 상부에 형성될 수 있다. 회로 패턴(134)은 전력 소자(220) 및 제어 소자(210)와 와이어(230) 또는 리드 프레임(미도시)에 의해서 전기적으로 연결될 수 있다.
도체 패턴층(130)은 전기 전도성 금속으로 형성될 수 있다. 도체 패턴층(130)을 구성하는 금속 종류는 전기 전도성을 갖는 것이라면 특별히 한정되지 않으나, 통상적으로 구리 또는 구리 합금 등이 될 수 있다. 도체 패턴층(130)을 형성하는 방법 역시 특별히 한정되지 않으며 공지된 기술에 의해서 수행될 수 있다. 예를 들어, 도체 패턴층(130)은 무전해 도금 방법 및 전해 도금 방법에 의해서 형성될 수 있다.
본 발명의 실시 예에서는 방열판(110)의 단차(113)에 이종 물질(114)을 충전하는 단계를 포함하지만, 이에 한정되지 않는다. 이종 물질(114)은 방열판(110)보다 열 전도율이 낮은 물질로 형성되어 전력 소자(220)에서 발생한 열이 방열판(110)을 통해 제어 소자(210)로 전도되는 것을 억제하기 위한 것이다. 방열판(110)이 공기보다 열 전도율이 높은 경우, 이종 물질(114)을 단차(113) 내부에 충전하는 단계를 생략할 수 있다. 즉, 단차(113) 내부에 존재하는 공기가 방열판(110)보다 열 전도율이 낮기 때문에 전력 소자(220)의 열이 제어 소자(210)로 전도되는 것을 방지하는 역할을 수행할 수 있다. 따라서, 방열판(110)의 단차(113)에 이종 물질(114)을 충전하는 단계는 당업자에 의해서 용이하게 생략 또는 추가될 수 있다.
본 발명의 실시 예에 따른 방열 기판 및 방열 기판 제조 방법은 제어 소자 하부에 형성된 방열 기판의 단차 구조에 의해서 전력 소자에서 발생하여 제어 소자로 전도되는 열을 감소시킬 수 있다. 따라서, 전력 소자에서 발생한 열에 의해서 제어 소자가 불량을 일으키는 것을 방지할 수 있다.
본 발명의 실시 예에 따른 방열 기판 및 방열 기판 제조 방법은 전력 소자에서 발생하여 제어 소자로 전도되는 열을 감소시킴으로써, 소자의 패키징 시, 패키지의 성능 및 신뢰성을 향상시킬 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 방열 기판
110: 방열판
111: 제1 방열부
112: 제2 방열부
113: 단차
114: 이종 물질
115: 방열 베이스판
120: 절연층
130: 도체 패턴층
131: 제1 실장 패드
132: 제2 실장 패드
133: 실장 패드
134: 회로 패턴
210: 제어 소자
220: 전력 소자
230: 와이어

Claims (13)

  1. 일측과 타측이 상이한 두께를 갖도록 일면에 단차가 형성된 방열판;
    상기 방열판 상의 단차가 형성된 면의 반대면에 형성되며, 제어 소자 및 전력 소자를 실장하는 실장 패드 및 회로 패턴을 포함하는 도체 패턴층; 및
    상기 방열판의 단차가 형성된 면의 반대면과 상기 도체 패턴층 사이에 형성된 절연층;
    을 포함하며,
    상기 방열판은,
    상부에 제어 소자가 실장되는 제1 방열부; 및
    상기 제1 방열부의 측면에 일체형으로 형성되고, 상기 제1 방열부보다 두꺼운 두께를 가지며, 상부에 전력 소자가 실장되는 제2 방열부;
    를 포함하며,
    상기 제어소자는 절연층을 개재하여 상기 제1 방열부에 실장되고, 상기 전력 소자는 절연층을 개재하여 상기 제2 방열부에 실장되는 방열 기판.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 방열판은 세라믹(Ceramic) 또는 다이아몬드의 비금속 무기 물질로 형성되는 방열 기판.
  4. 청구항 1에 있어서,
    상기 방열판은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 및 마그네슘(Mg) 중 적어도 하나를 포함하여 형성되는 방열 기판.
  5. 청구항 1에 있어서,
    상기 단차가 형성된 영역에서 낮은 두께를 갖는 방열판 하부에 상기 방열판보다 열 전도율이 낮은 이종 물질로 충전되는 방열 기판.
  6. 청구항 5에 있어서,
    상기 이종 물질은 에폭시 수지인 방열 기판.
  7. 방열 베이스판을 준비하는 단계;
    상기 방열 베이스판의 일측과 타측이 상이한 두께를 갖도록 하부에 단차를 형성하여 제1 방열부와 상기 제1 방열부의 측면에 일체형으로 형성되고, 상기 제1 방열부보다 두꺼운 두께를 가지는 제2 방열부로 이루어진 방열판을 형성하는 단계;
    상기 방열판 상부에 절연층을 형성하는 단계;
    상기 절연층 상부에 제어 소자 및 전력 소자를 실장하는 실장 패드 및 회로 패턴을 포함하는 도체 패턴층을 형성하는 단계; 및
    상기 제1 방열부의 상부에 상기 절연층을 개재하여 실장 패드상에 제어 소자를 실장하고, 상기 제2 방열부의 상부에 상기 절연층을 개재하여 실장 패드상에 전력 소자를 실장하는 단계를 포함하는 방열 기판 제조 방법.
  8. 청구항 7에 있어서,
    상기 방열 베이스판을 준비하는 단계에서,
    상기 방열 베이스판은 세라믹(Ceramic) 또는 다이아몬드의 비금속 무기 물질로 형성되는 방열 기판 제조 방법.
  9. 청구항 7에 있어서,
    상기 방열 베이스판을 준비하는 단계에서,
    상기 방열 베이스판은 알루미늄(Al), 구리(Cu), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti) 및 마그네슘(Mg) 중 적어도 하나를 포함하여 형성되는 방열 기판 제조 방법.
  10. 청구항 7에 있어서,
    상기 방열판을 형성하는 단계에서,
    상기 단차는 드릴(Drill) 공정으로 형성되는 방열 기판 제조 방법.
  11. 청구항 7에 있어서,
    상기 방열판을 형성하는 단계 이후에,
    상기 단차가 형성된 영역에서 낮은 두께를 갖는 방열판 하부에 상기 방열판보다 열 전도율이 낮은 이종 물질로 충전하는 단계를 더 포함하는 방열 기판 제조 방법.
  12. 청구항 11에 있어서,
    상기 이종 물질로 충전하는 단계에서,
    상기 이종 물질은 에폭시 수지인 방열 기판 제조 방법.
  13. 청구항 7에 있어서,
    상기 도체 패턴층을 형성하는 단계에서,
    상기 제어 소자를 실장하는 실장 패드는 상기 방열판에서 얇은 두께를 갖는 영역 상부에 형성되는 방열 기판 제조 방법.
KR1020120117418A 2012-10-22 2012-10-22 방열 기판 및 방열 기판 제조 방법 KR101443967B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120117418A KR101443967B1 (ko) 2012-10-22 2012-10-22 방열 기판 및 방열 기판 제조 방법
US13/961,398 US9258879B2 (en) 2012-10-22 2013-08-07 Heat radiating substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120117418A KR101443967B1 (ko) 2012-10-22 2012-10-22 방열 기판 및 방열 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20140050957A KR20140050957A (ko) 2014-04-30
KR101443967B1 true KR101443967B1 (ko) 2014-09-23

Family

ID=50484314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120117418A KR101443967B1 (ko) 2012-10-22 2012-10-22 방열 기판 및 방열 기판 제조 방법

Country Status (2)

Country Link
US (1) US9258879B2 (ko)
KR (1) KR101443967B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015117223A1 (de) 2015-10-09 2017-04-13 Visteon Global Technologies Inc. Elektronische Anordnung
JP2020096102A (ja) * 2018-12-13 2020-06-18 三菱電機株式会社 電子モジュール
JP2020096103A (ja) * 2018-12-13 2020-06-18 三菱電機株式会社 電子モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327249A (ja) * 1992-05-21 1993-12-10 Fujitsu Ltd 電子回路モジュール及びその製造方法
KR20110032015A (ko) * 2009-09-22 2011-03-30 대덕전자 주식회사 방열 특성이 개선된 인쇄회로기판 제조 방법
KR20110082895A (ko) * 2010-01-12 2011-07-20 삼성전기주식회사 하이브리드형 방열기판 및 그 제조방법
KR20120115067A (ko) * 2011-04-08 2012-10-17 원 진 일렉트리컬 세라믹 씨오., 엘티디. 세라믹 방열 모듈 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5616888A (en) * 1995-09-29 1997-04-01 Allen-Bradley Company, Inc. Rigid-flex circuit board having a window for an insulated mounting area
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
KR20090103600A (ko) * 2008-03-28 2009-10-01 페어차일드코리아반도체 주식회사 전력 소자용 기판 및 이를 포함하는 전력 소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327249A (ja) * 1992-05-21 1993-12-10 Fujitsu Ltd 電子回路モジュール及びその製造方法
KR20110032015A (ko) * 2009-09-22 2011-03-30 대덕전자 주식회사 방열 특성이 개선된 인쇄회로기판 제조 방법
KR20110082895A (ko) * 2010-01-12 2011-07-20 삼성전기주식회사 하이브리드형 방열기판 및 그 제조방법
KR20120115067A (ko) * 2011-04-08 2012-10-17 원 진 일렉트리컬 세라믹 씨오., 엘티디. 세라믹 방열 모듈 및 그 제조방법

Also Published As

Publication number Publication date
KR20140050957A (ko) 2014-04-30
US9258879B2 (en) 2016-02-09
US20140110156A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
TWI437930B (zh) 封裝載板及其製作方法
KR101184508B1 (ko) 인쇄회로기판
US9673156B2 (en) Package structure
JPWO2016080333A1 (ja) モジュール
TWI690246B (zh) 內建縱向散熱陶瓷塊印刷電路板及具該電路板的電路組件
KR101432372B1 (ko) 방열 기판 및 방열 기판 제조 방법
US6778398B2 (en) Thermal-conductive substrate package
KR101443967B1 (ko) 방열 기판 및 방열 기판 제조 방법
KR101095100B1 (ko) 방열기판 및 그 제조방법
KR20060105403A (ko) 혼성회로와 복합기판을 가지는 패키지 구조물
KR101400305B1 (ko) 그래핀을 이용한 인쇄회로기판
EP2058860A2 (en) Fully testable surface mount die package configured for two-sided cooling
US8089086B2 (en) Light source
KR101259851B1 (ko) 칩 패키지 및 그 제조 방법
KR101163893B1 (ko) 방열회로기판 및 그의 제조 방법
US20140001611A1 (en) Semiconductor package
JP2011096991A (ja) 発光素子パッケージ及びその製造方法
JP2019096746A (ja) 電子装置
US9153521B2 (en) Method of manufacturing a package carrier
KR101366889B1 (ko) 반도체 패키지
KR20130141175A (ko) 칩 패키지 및 그 제조 방법
JP2007067117A (ja) 回路装置
KR102080664B1 (ko) 인쇄회로기판
KR20140001548A (ko) 광소자 패키지 및 그 제조방법
KR20110024686A (ko) 방열기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 5