KR20140001548A - 광소자 패키지 및 그 제조방법 - Google Patents
광소자 패키지 및 그 제조방법 Download PDFInfo
- Publication number
- KR20140001548A KR20140001548A KR1020120069406A KR20120069406A KR20140001548A KR 20140001548 A KR20140001548 A KR 20140001548A KR 1020120069406 A KR1020120069406 A KR 1020120069406A KR 20120069406 A KR20120069406 A KR 20120069406A KR 20140001548 A KR20140001548 A KR 20140001548A
- Authority
- KR
- South Korea
- Prior art keywords
- optical device
- insulating layer
- layer
- protrusion
- heat dissipation
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000003287 optical effect Effects 0.000 claims abstract description 82
- 239000010410 layer Substances 0.000 claims description 114
- 230000017525 heat dissipation Effects 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 41
- 239000012790 adhesive layer Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 238000004080 punching Methods 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 238000007747 plating Methods 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 claims description 10
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000003801 milling Methods 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000001965 increasing effect Effects 0.000 abstract description 6
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000013021 overheating Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 238000012545 processing Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000003672 processing method Methods 0.000 description 5
- 238000012993 chemical processing Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 polyethylene naphthalate Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- JOYRKODLDBILNP-UHFFFAOYSA-N Ethyl urethane Chemical compound CCOC(N)=O JOYRKODLDBILNP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명은 광소자 패키지 및 그 제조 방법을 제공한다. 상기 광소자 패키지는 관통홀이 형성된 절연층; 상기 절연층의 일 면 상에 배치된 회로패턴층; 돌출부를 가지며, 상기 절연층의 다른 면 상에 상기 돌출부가 상기 관통홀에 수납되도록 배치된 방열부; 및 상기 돌출부 상에 실장되는 광소자를 포함한다. 본 발명에 따라 광소자 패키지에서 열원이 되는 칩을 직접 열을 발산시키는 방열부 상에 직접 실장되도록 함으로써 칩으로부터 발생되는 열을 효과적으로 소산하여 LED 칩 또는 반도체 칩이 과열되어 오동작하거나, 손상되는 것을 방지할 수 있다. 또한, 본 발명에 따르면, 광소자로부터 방출된 광은 광소자의 측면에서 광의 방출 경로가 차단되지 않게 되며, 그에 따라 광효율이 증가한다.
Description
본 발명은 광소자 패키지 및 그 제조방법에 관한 것이다.
반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.
반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 LOC(Lead On Chip) 본딩 방식을 통해 기판 상에 본딩된다. LED 칩이나 스마트 IC 칩이 본딩되는 기판의 구성은 도 1에 도시된 바와 같다.
이러한 칩 패키지에서 발생되는 열은 금속 PCB를 통해 방열된다. 금속 PCB는 알루미늄 금속 기판 상에 수지층. 동박층, 솔더 레지스트(Soler regist) 층이 적층된 구조를 갖는다. 수지층은 전류가 흐르는 동박층과 그 하부의 금속 기판층과의 전기적 절연, 동박층과 하부의 금속 기판 층 사이에 열전달 패스를 형성하는 역할을 한다. 칩 패키지로부터 발생된 열은 금속 PCB의 1차적으로 동박층을 통해 1차 전도되고 이렇게 전도된 열이 수지층을 통해 하부의 금속 기판에 전달된다.
칩 패키지들이 어레이 형태로 금속 PCB 상에 실장되면, 금속 PCB 만으로는 방열 효과가 낮기 때문에 금속 PCB의 저면에 별도의 히트싱크를 장착하여 방열시킬 수 있다.
도 1은 종래 히트싱크와 접합된 금속 PCB의 구성을 나타낸 단면도이다.
도 1을 참조하면, 금속 PCB에서 광소자(예컨대, LED) 또는 반도체 칩(140)은 제1 접착층(130)에 의해 금속 회로 예컨대, 구리 회로(120)에 본딩되어 있다. 칩(140)은 LED 칩 이나 반도체 등이 될 수 있으며, 동작시 열을 발생시켜 칩 패키지의 열원이 된다. 구리 회로(120)는 절연층(110) 상에 적층되어 있으며, 절연층(110)은 예컨대, 알루미늄으로 된 금속 방열부(150) 상에 적층되어 있다. 금속 방열부(150)는 제2 접착층(160)을 통해 히트싱크(170)에 접합된다. 히트싱크(170)는 칩(140) 및 관련 구리 회로(120)로부터 발생된 열을 방출한다. 히트싱크(170)는 LED 칩 또는 반도체 칩(140)에서 발생한 열을 패키지 몸체의 바닥면을 거쳐 외부로 방출하는 경로를 형성한다.
종래의 이러한 금속(Metal core) PCB에 경우는 LED 또는 반도체 칩(140)에서 열이 발생되면, 열은 방열부(150)로 전달되어 최종적으로 히트싱크(170)로 전달되어 열이 소산된다. 그런데, 열원(LED chip or Semiconductor)으로부터 발생한 열이 절연층(Dielectric Layer)(110)에 갇혀 하부 금속 방열부(150)나 히트싱크(170)와 같은 냉각 소자(Cooling Device) 쪽으로 열 전달이 잘 되지 않는 문제점이 있었다.
또한, 도시하지 않았지만, 상부 구리 회로(120)는 하부 방열 부분인 금속 방열부(150)에 접착제(Adhesive)를 통해 접합되어 있는데, 이러한 접착제는 구리 회로(120)와 금속 방열부(150) 사이에서 열의 전달을 방해한다. 그에 따라, 접착제에 열 전도율이 높은 필러(Filer)를 넣어 열전도성을 높이지만 필러는 금속보다 전기 전도성과 열전도성이 낮아 방열 효과가 떨어진다.
따라서 본 발명의 한 목적은 상기한 선행기술의 제반 문제점을 감안하여 본 발명의 목적은, 방열성 및 광효율이 우수한 광소자 패키지 및 그 제조 방법을 제공하는 데 있다.
전술한 문제를 해결하기 위한 본 발명의 일 실시형태에 따른 광소자 패키지는 관통홀이 형성된 절연층; 상기 절연층의 일 면 상에 배치된 회로패턴층; 돌출부를 가지며, 상기 절연층의 다른 면 상에 상기 돌출부가 상기 관통홀에 수납되도록 배치된 방열부; 및 상기 돌출부 상에 실장되는 광소자를 포함한다.
상기 광소자 패키지는 상기 회로패턴층 상에 배치된 솔더 레지스트층을 더 포함할 수 있다.
상기 방열부는 열 전도율이 높은 재료로 형성될 수 있다.
상기 방열부의 재료는 알루미늄(Al), 구리(Cu), 은(Ag), STS 중 하나 또는 이들의 합금으로
상기 광소자 패키지는 상기 절연층과 상기 방열부 사이에 개재하는 제1 접착층 및 상기 절연층과 상기 회로패턴층 사이에 개재하는 제2 접착층을 더 포함할 수 있다.
상기 광소자는 열 전도성 페이스트를 이용하여 상기 돌출부 상에 실장될 수 있다.
상기 돌출부의 두께는 상기 돌출부의 상면이 상기 절연층의 상면과 수평이 되도록 결정될 수 있다.
상기 돌출부의 두께는 상기 돌출부의 상면이 상기 회로패턴층의 상면과 수평이 되도록 결정될 수 있다.
또한, 본 발명의 일 실시예에 따른 광소자 패키지 제조 방법은 절연층의 일 면 상에 회로패턴층을 형성하고, 상기 절연층에 관통홀을 형성하고, 돌출부를 갖는 방열부를 형성한 후 상기 돌출부가 상기 관통홀에 수납되도록 상기 절연층의 다른 면 상에 상기 방열부를 배치하고, 상기 돌출부 상에 칩을 실장하는 것을 포함한다.
상기 광소자 패키지 제조 방법은 상기 회로패턴층의 형성 이전에 상기 절연층의 양면에 각각 제1 접착층 및 제2 접착층을 형성하는 것을 더 포함할 수 있다.
상기 광소자 패키지 제조 방법은 상기 회로패턴층을 표면 처리하여 도금층을 형성하는 것을 더 포함할 수 있다.
상기 광소자 패키지 제조 방법은 상기 회로패턴층 상에 회로 보호를 위한 솔더 레지스트층을 형성하는 것을 더 포함할 수 있다.
상기 방열부를 형성하는 것은 방열 재료 상에 포토 레지스트를 코팅하고; 상기 포토 레지스트를 상기 미리 결정된 패턴을 갖도록 노광 및 현상하고; 상기 돌출부를 갖도록 상기 방열 재료를 에칭하는 것을 포함할 수 있다.
상기 방열부를 형성하는 것은 펀칭 가공, 방전 가공 및 밀링 가공 중 어느 하나에 의해 수행될 수 있다.
본 발명에 따르면, 광소자 패키지에서 열원이 되는 칩을 직접 열을 발산시키는 방열부 상에 직접 실장되도록 함으로써 칩으로부터 발생되는 열을 효과적으로 소산하여 LED 칩 또는 반도체 칩이 과열되어 오동작하거나, 손상되는 것을 방지할 수 있다.
또한, 본 발명에 따르면, 광소자로부터 방출된 광은 광소자의 측면에서 광의 방출 경로가 차단되지 않게 되며, 그에 따라 광효율이 증가한다.
도 1은 종래 히트싱크와 접합된 금속 PCB의 구성을 나타낸 단면도이다.
도 2는 본 발명의 일 실시예에 따른 광소자 패키지의 구성을 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 광소자 패키지의 광효율을 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 광소자 패키지의 단면을 나타낸 도면이다.
도 5은 본 발명에 따른 광소자 패키지의 제조 공정을 나타낸 도면이다.
도 6은 화학적 가공방법에 따라 돌출부를 갖는 방열부를 생성하는 공정을 나타낸 도면이다.
도 7은 물리적 가공방법에 따라 돌출부를 갖는 방열부를 생성하는 공정을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 광소자 패키지의 구성을 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 광소자 패키지의 광효율을 설명하기 위한 도면이다.
도 4는 본 발명의 다른 실시예에 따른 광소자 패키지의 단면을 나타낸 도면이다.
도 5은 본 발명에 따른 광소자 패키지의 제조 공정을 나타낸 도면이다.
도 6은 화학적 가공방법에 따라 돌출부를 갖는 방열부를 생성하는 공정을 나타낸 도면이다.
도 7은 물리적 가공방법에 따라 돌출부를 갖는 방열부를 생성하는 공정을 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 실시형태에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2는 본 발명의 일 실시예에 따른 광소자 패키지의 구성을 나타낸 단면도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 광소자 패키지는 관통홀이 형성된 절연층(210), 상기 절연층(210)의 일 면 상에 배치된 회로패턴층(232), 상기 절연층(210)의 다른 면 상에 배치된 방열부(260), 및 상기 관통홀에 의해 노출된 방열부의 부분 상에 실장되는 광소자(270)을 포함한다.
절연층(210)는 절연필름으로 구현될 수 있다. 절연필름의 재질은 폴리이미드(polyimide) 수지 필름재 또는 폴리에틸렌 나프탈레이트(Polyethylene naphthalate)수지 필름재로 형성될 수 있으며, 폴리이미드(polyimide) 수지 필름재로 이루어짐이 바람직하나 이에 한정되는 것은 아니다. 절연층(210)에는 광소자(270)가 실장되는 영역에 대응하여 관통홀이 형성되어 있다. 관통홀을 형성하는 방법으로는 펀칭(punching) 가공하는 방법, 레이저를 이용한 드릴(drill) 공정을 수행하는 방법 등이 이용될 수 있으며, 이외에도 현재 개발되어 상용화되었거나 향후 기술발전에 따라 구현 가능한 모든 관통홀 형성방법이 이용될 수 있다고 할 것이다.
회로패턴층(232)은 와이어(280)의 접합이 용이하도록 표면처리되어 그 위에 도금층(240)이 형성되어 있으며, 도금층(240) 상에는 회로 보호를 위해 솔더 레지스트층(250)이 형성되어 있다.
회로패턴층(232)은 절연층(210)의 일 면 상에 제1 접착층(222)을 통해 접합되어 있고, 방열부(260)는 절연층(210)의 다른 면 상에 제2 접착층(224)을 통해 접합되어 있다. 다시 말해, 제1 접착층(222)은 상기 절연층과 상기 회로패턴층 사이에 개재하며, 제2 접착층(224)은 상기 절연층과 상기 방열부 사이에 개재한다.
광소자(270)은 LED 칩이며, 실버 페이스트와 같은 열 전도성이 높은 페이스트(274)를 통해 방열부(260)에 직접 실장 또는 접합되어 있다. 그에 따라, 광소자(270)에서 발생되는 열이 어떠한 접착층이나 절연층을 통하지 않고 바로 방열부(260)에 전달되므로, 광소자 패키지의 열 전도성이 높아진다. 이와 같이, 광소자(270) 즉, 열원을 하부 금속 부분인 방열부(260)와 실버 페이스트(Silver paste)나 열전도성 페이스트를 이용하여 부착하여 방열 효과를 극대화시킬 수 있다. 열 전도성이 높은 페이스트는 은 페이스트(Silver paste), 열전도성 페이스트 또는 에폭시(Epoxy), 실리콘(Silicone), 우레탄(Urethane) 등을 포함할 수 있다.
일 실시예에 따라, 방열부(260)는 열 전도성이 높은 금속으로 형성될 수 있다. 예컨대, 열 전도성이 높은 금속은 Al, Cu, STS, Ag 등을 포함할 수 있다. 여기에서, STS는 한국 공업 규격 STainless Steel의 약자이다.
다른 실시예에 따라, 방열부(260)는 세라믹 재료로 형성될 수 있다. 이 경우, 방열부(260)는 세라믹 플레이트(Ceramic Plate)로 형성될 수 있다. 세라믹 플레이트(260)는 Al2O3, SIC, ZrO2, AlN, ZnO 등을 포함할 수 있다.
전술한 바와 같은 구성의 광소자 패키지는 광소자(270)가 방열부(260) 상에 직접적으로 접합되지만, 광효율이 저하되는 단점이 있었다.
도 3은 본 발명의 일 실시예에 따른 광소자 패키지의 광효율을 설명하기 위한 도면이다.
도 3에 도시된 바와 같이, 광소자(270)는 방열부(260) 상에 직접 실장되며, 그에 따라 광소자(270)로부터 발광되는 광은 광소자 패키지의 다른 구성요소에 의해 그 경로가 차단된다. 구체적으로, 광소자(270)는 절연층(210)의 관통홀에 의해 노출된 방열부(260)의 일부분에 실장되므로, 광소자(270)의 측면에는 절연층(210)에 의한 격벽이 존재한다.
그러므로, 광소자(270)로부터 발광되는 광은 광소자(270)의 측면에서 절연층(210)에 의해 흡수될 수 있다. 따라서, 본 발명의 일 실시예에 따른 광소자 패키지는 광효율이 감소하는 단점을 갖는다.
이러한 단점을 해결하기 위해 본 발명의 다른 실시예에 따른 광소자 패키지는 도 4에 도시된 바와 같은 구조를 갖는다.
도 4는 본 발명의 다른 실시예에 따른 광소자 패키지의 단면을 나타낸 도면이다.
본 발명의 다른 실시예에 따른 광소자 패키지는 도 2에 도시된 본 발명의 일 실시예에 따른 광소자 패키지의 구성과 방열부의 구성을 제외하고 유사하다. 따라서 방열부가 아닌 다른 구성요소들에 대해서는 도 2의 설명을 참조한다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 광소자 패키지는 관통홀이 형성된 절연층(310), 상기 절연층(310)의 일 면 상에 배치된 회로패턴층(332), 상기 절연층(310)의 다른 면 상에 배치된 방열부(360), 및 상기 방열부(360) 상에 실장되는 광소자(370)을 포함한다.
회로패턴층(332)은 절연층(310)의 일 면 상에 제1 접착층(322)을 통해 접합되어 있고, 방열부(360)는 절연층(310)의 다른 면 상에 제2 접착층(324)을 통해 접합되어 있다. 다시 말해, 제1 접착층(322)은 상기 절연층과 상기 회로패턴층 사이에 개재하며, 제2 접착층(324)은 상기 절연층(310)과 상기 방열부(360) 사이에 개재한다.
방열부(360)는 광소자(370)이 실장되는 영역에 돌출부(362)를 갖는다. 여기에서 돌출부(362)의 두께는 돌출부(362)의 상면이 절연층(310)의 상면과 수평이 되도록 결정된다. 다른 실시예에 따라, 돌출부(362)의 두께는 돌출부(362)의 상면이 절연층 상에 형성된 회로패턴층(332)의 상면과 수평이 되도록 결정된다. 예컨대, 돌출부(362)는 +50 내지 200um의 두께를 갖는다. 즉, 돌출부(362)는 방열부(360)의 돌출되지 않는 부분으로부터 +50 내지 200um만큼 돌출되어 있다. 만약, 돌출부(363)의 상부면이 기준이 된다면 돌출부(362)의 두께는 방열부(360)의 돌출되지 않은 부분까지 -50 내지 200um만큼 돌출되어 있다.
방열부(360)는 절연층(310)의 다른 면 상에 방열부(360)의 돌출부(362)가 절연층(310)의 관통홀에 수납 또는 수용되도록 배치된다.
그리고, 광소자(370)는 돌출부(362) 상에 실장된다. 그에 따라, 광소자(370)는 도 2에 도시된 광소자(270)보다 방열부(360)의 돌출부(362)의 높이 또는 두께만큼 높게 위치한다.
이와 같이, 광소자(370)로부터 방출된 광은 광소자(370)의 측면에서 절연층(310)에 의해 차단되지 않게 되며, 그에 따라 광효율이 증가한다. 즉, 광소자로부터 방출된 광은 광소자의 측면에서 광의 방출 경로가 차단되지 않게 되며, 그에 따라 광효율이 증가한다
이하 본 발명의 다른 실시예에 따른 광소자 패키지의 제조 공정을 설명한다.
도 5은 본 발명에 따른 광소자 패키지의 제조 공정을 나타낸 도면이다.
도 5를 참조하면, 절연층(310)의 양면에 제1 및 제2 접착층(322,324)을 각각 생성한다(S10). 절연층(310)은 폴리이미드(polyimide), 에폭시(epoxy), PEN(polyethylene naphthalate), PET(polyethylene terephthalate, 이하 PET라 함) 등 중 하나로 형성될 수 있다. 절연층(310)은 필름 형태를 가질 수 있으며, 이 경우 롤 투 롤 공정으로 대량 생산이 가능하다.
이어서, 금속층(330)을 제1 접착층(322) 상에 라미네이트한다(S20). 금속층(230)은 구리(Cu)로 이루어지는 것이 바람직하다. 그런 다음, 여러 약품 처리를 통해 표현을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로 패턴층(332)을 형성한다(S30).
회로 패턴층(332)의 일부 또는 전면은 와이어(380)의 접합이 용이하도록 표면처리되어 도금층(340)이 형성된다(S40). 다시 말해, 상기 회로 패턴층(332)의 상면의 일부 또는 전면은 금(Au), 은(Ag), 주석(Sn) 중 어느 하나의 재료가 도금되어 표면처리될 수 있다. 이 경우, 도금을 수행한 후 인쇄를 하는 방식(전도금 방식) 및 인쇄를 한 후 도금을 수행하는 방식(후도금 방식)중 어느 한 방식을 이용하여 회로 패턴층(332)에 대해 표면 처리가 수행된다.
이어서, 상기 회로 패턴층(332)을 덮는 솔더 레지스트층(350)이 형성하고, 열원(heat source)이 되는 칩의 실장 영역에 대응한 절연층(310) 부분을 펀칭(Punch) 공정을 통해 펀칭하여 관통홀(312)을 형성한다(S50). 이 경우, 상기 솔더 레지스트층(350)는 상기 와이어(380)가 접합되는 영역을 노출하고, 구동 소자들이 연결되기 위한 영역 등을 노출할 수 있다. 또한, 펀칭 공정은 툴 펀칭 방식, 드릴(Drilling) 방식, 레이저(Laser) 방식 등을 이용하여 수행된다. 솔더 레지스트층(250)의 형성 공정과 절연층(210)에 대한 펀칭 공정은 동시에 또는 순차적으로 수행될 수 있다.
그런 다음, 돌출부(362)를 갖는 방열부(360)을 생성 또는 형성하고, 제2 접착층(324) 상에 방열부(360)를 부착한다(S60).
방열부는 방열 재료로 이루어지며, 방열 재료는 열 전도율이 높은 재료인 것이 바람직하며, 알루미늄(Al), 구리(Cu), 은(Ag), STS 중 하나 또는 이들의 합금이 될 수 있다.
방열부(360)는 전술한 바와 같이, 광소자(370)이 실장되는 영역에 돌출부(362)를 갖는다. 돌출부(362)를 갖는 방열부(360)를 생성하는 공법으로 크게 화학적 가공방법 및 물리적 가공방법의 2가지 방법이 있다
상기 화학적 가공방법은 도 6을 참조하여 설명하고 물리적 가공방법은 도 7을 참조하여 설명한다.
도 6은 화학적 가공방법에 따라 돌출부를 갖는 방열부를 생성하는 공정을 나타낸 도면이다. 도 6을 참조하면, 먼저, 방열 재료(60) 상에 본딩 시트(Bonding Sheet)(도시 생략)를 접착시킨 후 포토 레지스트(Photo Resist)(410)를 코팅한다. 이어서, 미리 결정된 패턴을 갖도록 포토 레지스트(410)를 노광 및 현상한 후 방열 재료를 +/-50~200um의 두께를 갖는 돌출부(362)를 갖도록 에칭 공정(Etching)을 수행한다. 그에 따라, 돌출부를 갖는 방열부(360)를 생성 또는 형성된다.
도 7은 물리적 가공방법에 따라 돌출부를 갖는 방열부를 생성하는 공정을 나타낸 도면이다. 도 7을 참조하면, 물리적 가공방법은 펀칭 가공(가공타입1), 방전 가공(가공타입2) 및 밀링 가공(가공타입3)을 포함한다.
도 7에 도시된 바와 같이, 펀칭 가공은 돌출부를 갖도록 방열 재료에 펀칭 툴(420)로 프레스함으로써 이루어진다. 이 경우, 펀칭 툴을 방열 재료에 셋 다운한 후 업 셋함으로써 돌출부를 형성한다. 유사하게, 방전 가공 및 밀릴 가공이 방열 재료에 대해 수행되어 돌출부를 갖는 방열부가 생성된다.
다시 도 5를 참조하면, 전술한 바와 같이 형성 또는 생성된 방열부(360)는 절연층(310)의 다른 면 상에 방열부(360)의 돌출부(362)가 절연층(310)의 관통홀에 수납되도록 배치된다(S60). 이어서, 열원이 되는 광소자(270)를 실버 페이스트(Silver paste) 또는 열 전도성 페이스트를 이용하여 방열부(360)의 돌출부(362) 상에 실장하고, 광소자(370)이 회로 패턴층(332)과 와이어(380)을 통해 접속된다(S70). 예컨대, 와이어 본딩이 수행된다.
이렇게 함으로써, 광소자(370)는 도 2에 도시된 광소자(270)보다 방열부(360)의 돌출부(362)의 높이 또는 두께만큼 높게 위치한다. 광소자(370)로부터 방출된 광은 광소자(370)의 측면에서 절연층(310)에 의해 차단되지 않게 되며, 그에 따라 광효율이 증가한다. 또한, 광소자(370)으로부터 발생하는 열이 직접 방열부(360)을 통해 발산되어 방열을 극대화할 수 있다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것은 아니며, 기술적 사상의 범주를 일탈함 없이 본 발명에 대해 다수의 적절한 변형 및 수정이 가능함을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자들은 잘 이해할 수 있을 것이다. 따라서 그러한 모든 적절한 변형 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
210, 310: 절연층 232, 323: 회로패턴층
250, 350: 솔더 레지스트층 270, 370: 칩
260, 370: 방열부 280, 380: 와이어
250, 350: 솔더 레지스트층 270, 370: 칩
260, 370: 방열부 280, 380: 와이어
Claims (14)
- 관통홀이 형성된 절연층;
상기 절연층의 일 면 상에 배치된 회로패턴층;
돌출부를 가지며, 상기 절연층의 다른 면 상에 상기 돌출부가 상기 관통홀에 수납되도록 배치된 방열부; 및
상기 돌출부 상에 실장되는 광소자를 포함하는 광소자 패키지. - 제1항에 있어서,
상기 회로패턴층 상에 배치된 솔더 레지스트층을 더 포함하는 광소자 패키지. - 제1항에 있어서,
상기 방열부는 열 전도율이 높은 재료로 형성되는 광소자 패키지. - 제1항에 있어서,
상기 방열부의 재료는 알루미늄(Al), 구리(Cu), 은(Ag), STS 중 하나 또는 이들의 합금인 광소자 패키지. - 제1항에 있어서,
상기 절연층과 상기 방열부 사이에 개재하는 제1 접착층 및
상기 절연층과 상기 회로패턴층 사이에 개재하는 제2 접착층을 더 포함하는 광소자 패키지. - 제1항에 있어서, 상기 칩은 열 전도성 페이스트를 이용하여 상기 돌출부 상에 실장되는 광소자 패키지.
- 제1항에 있어서, 상기 돌출부의 두께는 상기 돌출부의 상면이 상기 절연층의 상면과 수평이 되도록 결정되는 광소자 패키지.
- 제1항에 있어서, 상기 돌출부의 두께는 상기 돌출부의 상면이 상기 회로패턴층의 상면과 수평이 되도록 결정되는 광소자 패키지.
- 절연층의 일 면 상에 회로패턴층을 형성하고,
상기 절연층에 관통홀을 형성하고,
돌출부를 갖는 방열부를 형성한 후 상기 돌출부가 상기 관통홀에 수납되도록 상기 절연층의 다른 면 상에 상기 방열부를 배치하고,
상기 돌출부 상에 칩을 실장하는 것을 포함하는 광소자 패키지 제조 방법. - 제9항에 있어서,
상기 회로패턴층의 형성 이전에 상기 절연층의 양면에 각각 제1 접착층 및 제2 접착층을 형성하는 것을 더 포함하는 광소자 패키지 제조 방법. - 제9항에 있어서,
상기 회로패턴층을 표면 처리하여 도금층을 형성하는 것을 더 포함하는 광소자 패키지 제조 방법. - 제9항에 있어서,
상기 회로패턴층 상에 회로 보호를 위한 솔더 레지스트층을 형성하는 것을 더 포함하는 광소자 패키지 제조 방법. - 제9항에 있어서,
상기 방열부를 형성하는 것은
방열 재료 상에 포토 레지스트를 코팅하고;
상기 포토 레지스트를 상기 미리 결정된 패턴을 갖도록 노광 및 현상하고;
상기 돌출부를 갖도록 상기 방열 재료를 에칭하는 것을 포함하는 광소자 패키지 제조 방법. - 제9항에 있어서,
상기 방열부를 형성하는 것은
펀칭 가공, 방전 가공 및 밀링 가공 중 어느 하나에 의해 수행되는 광소자 패키지 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120069406A KR20140001548A (ko) | 2012-06-27 | 2012-06-27 | 광소자 패키지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120069406A KR20140001548A (ko) | 2012-06-27 | 2012-06-27 | 광소자 패키지 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140001548A true KR20140001548A (ko) | 2014-01-07 |
Family
ID=50139054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120069406A KR20140001548A (ko) | 2012-06-27 | 2012-06-27 | 광소자 패키지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140001548A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170194544A1 (en) * | 2015-12-31 | 2017-07-06 | Taiwan Green Point Enterprises Co., Ltd. | Light emitting device and a method of making the same |
-
2012
- 2012-06-27 KR KR1020120069406A patent/KR20140001548A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170194544A1 (en) * | 2015-12-31 | 2017-07-06 | Taiwan Green Point Enterprises Co., Ltd. | Light emitting device and a method of making the same |
| US10446731B2 (en) | 2015-12-31 | 2019-10-15 | Taiwan Green Point Enterprises Co., Ltd. | Light emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10204848B2 (en) | Semiconductor chip package having heat dissipating structure | |
| US9806050B2 (en) | Method of fabricating package structure | |
| US8704101B2 (en) | Package carrier and manufacturing method thereof | |
| US20140251658A1 (en) | Thermally enhanced wiring board with built-in heat sink and build-up circuitry | |
| TWI437930B (zh) | 封裝載板及其製作方法 | |
| TWI602270B (zh) | 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法 | |
| US8415780B2 (en) | Package carrier and manufacturing method thereof | |
| JP4730426B2 (ja) | 実装基板及び半導体モジュール | |
| US8994168B2 (en) | Semiconductor package including radiation plate | |
| JP2008277817A (ja) | 放熱モジュール及びその製造方法 | |
| US8669142B2 (en) | Method of manufacturing package structure | |
| JP2008210912A (ja) | 半導体装置及びその製造方法 | |
| US8461614B2 (en) | Packaging substrate device, method for making the packaging substrate device, and packaged light emitting device | |
| KR101259851B1 (ko) | 칩 패키지 및 그 제조 방법 | |
| US11302623B2 (en) | Electronic device | |
| US11049796B2 (en) | Manufacturing method of packaging device | |
| US8288863B2 (en) | Semiconductor package device with a heat dissipation structure and the packaging method thereof | |
| JP2010177710A (ja) | 半導体装置 | |
| KR20140001548A (ko) | 광소자 패키지 및 그 제조방법 | |
| JP2019029622A (ja) | 放熱基板及び放熱基板の製造方法 | |
| JP4810898B2 (ja) | 半導体装置 | |
| JP2003273297A (ja) | 電子装置 | |
| KR20130141175A (ko) | 칩 패키지 및 그 제조 방법 | |
| US20170018487A1 (en) | Thermal enhancement for quad flat no lead (qfn) packages | |
| KR20160123682A (ko) | 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |