JP2015172992A - 特定のデータ量子化のメモリからの出力 - Google Patents
特定のデータ量子化のメモリからの出力 Download PDFInfo
- Publication number
- JP2015172992A JP2015172992A JP2015094720A JP2015094720A JP2015172992A JP 2015172992 A JP2015172992 A JP 2015172992A JP 2015094720 A JP2015094720 A JP 2015094720A JP 2015094720 A JP2015094720 A JP 2015094720A JP 2015172992 A JP2015172992 A JP 2015172992A
- Authority
- JP
- Japan
- Prior art keywords
- data
- count
- memory cell
- detection signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5641—Multilevel memory having cells with different number of storage levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5642—Multilevel memory with buffers, latches, registers at input or output
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5644—Multilevel memory comprising counting devices
Abstract
Description
かし、本明細書中に記載の実施形態は、この例に限定されない。図1に示すように、メモリアレイ100は、アクセス線(例えば、ワード線105−1、...、105−N)と、それに交差するデータ線(例えば、ローカルビット線107−1、107−2、107−3、...、107−M)とを含む。デジタル環境におけるアドレス指定を容易にするために、ワード線105−1、...、105−Nの数と、ローカルビット線107−1、107−2、107−3、...、107−Mの数とは、何らかの2のべき乗(例えば、256ワード線×4,096ビット線)であり得る。
いる様子が図示されている。当業者であれば理解するように、プログラミング動作時においてデータを236においてレジスタ230からメモリ面201へと転送させることができる。読み出し動作時においてデータをメモリ面201からレジスタ230へと転送することもできる。レジスタ230は、234においてデータを入力/出力(I/O)回路(例えば、図6中の660)へ出力することができ、232においてI/O回路からのデータを受信することができる。本開示のいくつかの実施形態において、ソフトデータを出力することなくハードデータをI/O回路へと出力することができる。しかし、実施形態はこれに限定されない。例えば、いくつかの実施形態は、ハードデータおよびソフトデータを出力すること(例えば、ソフトデータ出力の量をハードデータによって変化させること)を含み得る。レジスタ230は、複数のデータサイクルを通じてI/O回路とデータを通信し得る。一例として、1ページ分のデータ(例えば、2キロバイト(kB)のデータ)を複数の1バイトデータサイクルを通じてレジスタ230中へとロードすることができる。実施形態は、2kBページサイズを含むメモリデバイスに限定されない。他のページサイズも、本開示の実施形態と共に用いることが可能である(例えば、4kB、8kB)。読者であれば理解するように、データの部分的ページをレジスタ230へ通信しかつ/またはレジスタ230から通信することができる。
/O回路へと出力する場合ほどのソフトデータが必要でないかまたは所望されない場合)においてI/Oトラフィックを低減することにより、読み出し帯域幅を向上させる点において有用である。例えば、ソフトデータ無しでハードデータを出力した場合、I/Oトラフィックを65%だけ低減することが可能になる。
(例えば、別個の電圧)を用いて上記選択されたメモリセルの状態を決定する場合とは対照的に、上記出力の大きさにより、選択されたメモリセルの任意のプログラム状態を単一の入力で検出できる能力を得ることが可能になる。ランピング期間は、効率的な検出速度と、閾電圧(Vt)の高精度検出との間のバランスが保持されるように、選択することができる。1つ以上の実施形態において、上記期間は、20マイクロ秒未満であり得る。
対応するメモリセルの電荷蓄積ノード上に保存された電荷量範囲の変動)を考慮に入れることが可能になるからである。本開示の1つ以上の実施形態によれば、各データ状態間においてカウントが1つよりも多くのインクリメントだけ変化するように、カウンタ348をインクリメントすることができる。2ビットセルの例において、上記検出信号がデータ状態値00に対応する値からデータ状態01(例えば、4ビットカウントのうち2つの最上位ビット)に対応する値へとランプする間、カウント0000、0001、0010、0011、0100をカウントすることが可能なように、4ビットカウントを用いることができる。特にトリム354について本明細書中に記載のように、本開示の実施形態は、カウントの最上位ビットによってハードデータを示すことに限定されない。さらに、実施形態は、カウントと、データ状態と関連付けられた値との間の特定の対応関係に限定されない。
れ得、mはnよりも小さい。カウンタ348が二進カウンタである実施形態において、n単位値はnビット二進数であり得、nビット二進数をmビット二進数へと変換するように論理352を構成することができ、上記mビット二進数は、例えばハードデータのみに対応し得る。例えば、論理352を用いて、8ビットカウント10011110を4ビットハードデータ値である1010へと変換することができる。上記カウントがカウンタ348から論理352へと提供されるのに伴って、論理352は、上記カウントを連続的に「オンザフライで」変換することができる。それにより、検出回路351が、選択されたメモリセルの導電を検出した場合、ラッチ353は、上記変換値をラッチすることができる。論理352のこのような変換機能を本明細書中において記載のように選択的にイネーブルすることにより、論理352は、カウントを、それに対応するハードデータへと、ソフトデータ無しに変換することもできるし、あるいは、n単位のカウント全てをラッチ353へと送ることもできる。いくつかの実施形態において、ラッチ353は、レジスタ中に設けられ得る(例えば、図2に示すレジスタ230)。
理352は、イネーブルされると、データのn単位量子化からのカウントをデータのm単位の量子化(例えば、まさに本明細書中に記載のようなハードデータに対応するもの)へと変換する機能を行うことができる。論理352がイネーブルされなかった場合、カウント(例えば、ハードデータおよびソフトデータを含む)をラッチ353へと出力することができる。論理352は、n単位のデータ量子化からのカウントを、複数のレベルのデータ量子化(例えば、mからnまでの間の複数のレベルのデータ量子化)のうちの1つへと変換することができる。上記複数のレベルのうち1つを、(例えばユーザによってまたは制御回路によって自動的に)選択することができる。いくつかの実施形態において、上記複数のレベルのうちの1つを、上記メモリデバイスの年齢に基づいて選択することができる。例えば、ECCの必要性が高まる前に、論理352をメモリデバイスの寿命初期においてイネーブルすることができる。例えば、メモリデバイスの年齢は、メモリデバイスの複数のプログラム/消去サイクル(ここで、上記サイクルの数が多いほど、年齢が高いことを示す)に基づいて決定することができる。理解されるように、メモリデバイスが年齢を経ると共に、多様な状態に対するVtもシフトし始め得る。このようなシフトがより顕著となるにつれて、カウントからのさらなる情報(例えば、ソフトデータ)を上記メモリデバイスがより有用に用いてVtシフトを修正することが可能になり、これにより、論理352を選択的にディセーブルすることが可能になる。本明細書中に記載のように、論理352は、コマンド(例えば、ユーザコマンドおよび/または制御回路からのコマンド)によって選択的にイネーブルおよび/またはディセーブルすることができる。
ができる。1つ以上の実施形態において、上記検出回路は、m単位のハードデータを上記n個のラッチから出力するように、構成され得る。出力334は、図2に示す出力234ならびに/あるいは図6に示すI/O回路660および/またはI/O接続662に類似する。
ように)、カウントの変化(例えば、インクリメント設定)を調節することができる。そのため、本開示の1つ以上の実施形態は、負のVtシフトに応答して負方向にカウントを調節する減算カウンタ(具体的には図示せず)を含み得る。しかし、実施形態はこれに限定されない。なぜならば、論理452は、上記カウントを(減算カウンタを用いることなく)負方向に調節することができるからである。上記のような非対称の対応は、トリム454を用いて(例えば、本明細書中に記載のような異なるハードデータ状態に対する異なるVtシフトに応答して)さらに調節することができる。論理452は、イネーブル入力456を含み得る。イネーブル入力456は、論理452を選択的にイネーブルして、本明細書中に記載のようにカウントを制御させる。
ウントを特定のデータ量子化(例えば、m単位のハードデータ)へ変換しかつ/または上記カウントを制御するように構成され得る。制御回路670は、上記特定のデータ量子化を例えばI/O回路660を通じて出力するように構成され得る。
105−1〜105−N ワード線
107−1〜107−M ローカルビット線
109−1〜109−M NANDストリング
111−1〜111−N 不揮発性メモリセル
113 ソース選択ゲート
115 ドレイン選択線
117 ソース選択線
119 ドレイン選択ゲート
123 共通ソース線
201 面(プレーン)
203−1〜203−Q ブロック
225−1〜225−P ページ
230 レジスタ
234 出力
300 メモリアレイ
334 出力
342 ランピング検出信号生成器
344 行デコーダ
346 カラムデコーダ
348 カウンタ
351 検出回路
352 論理
353 ラッチ
354 トリム
356 イネーブル入力
400 メモリアレイ
434 出力
442 ランピング検出信号生成器
444 行デコーダ
446 カラムデコーダ
448 カウンタ
451 検出回路
452 論理
453 ラッチ
454 トリム
456 イネーブル入力
500 メモリアレイ
534 出力
542 ランピング検出信号生成器
544 行デコーダ
546 カラムデコーダ
548 カウンタ
551 検出回路
552 論理
553 ラッチ
554 トリム
556 イネーブル入力
600 メモリアレイ
602 電子メモリシステム
604 ホスト
606 メモリデバイス
640 アドレス回路
644 行デコーダ
646 カラムデコーダ
655 書き込み回路
660 I/O回路
662 I/O接続
670 制御回路
Claims (13)
- メモリセルのアレイと、
前記アレイに結合された制御回路と、
を含むメモリデバイスであって、
前記制御回路は、
選択されたメモリセルに検出信号を付与する検出信号生成器と、
前記検出信号に基づいてカウントデータを出力するカウンタと、
を含み、
前記カウントデータに基づき、ハードデータ部とソフトデータ部を含む量子化データを生成することと、
前記量子化データを出力することと、
を行うように構成され、
前記量子化データを出力する際に、少なくとも前記ソフトデータ部を出力するか否かの選択が可能となるよう構成されている、メモリデバイス。 - 前記検出信号生成器はランピング検出信号生成器である請求項1に記載のメモリデバイス。
- 前記カウンタは、二進カウンタであって、クロック信号に応答してインクリメントされる請求項1または2のいずれか一項に記載のメモリデバイス。
- 前記制御回路は、前記検出信号の印加に基づいて、選択された前記メモリセルが導通状態に転じた際の前記量子化データを出力する請求項1または2のいずれか一項に記載のメモリデバイス。
- 前記制御回路は、さらに論理回路を備え、前記論理回路は、前記カウントデータを前記量子化データに変換する請求項1〜4のいずれか一項に記載のメモリデバイス。
- 前記制御回路は、前記カウントデータが前記ハードデータを含む前記量子化データに対応するように前記カウンタを制御する、請求項1〜4のいずれか一項に記載のメモリデバイス。
- メモリセルのアレイと、
選択されたメモリセルに検出信号を付与する検出信号生成器と、
前記検出信号に基づいてカウントデータを出力するカウンタと、
前記カウントデータに基づき、前記選択されたメモリセルに関連するハードデータを含む量子化データとソフトデータを含む量子化データを生成する制御回路と、
を含む、メモリデバイスであって、
前記制御回路は、前記ハードデータを出力する際に、少なくとも前記ソフトデータの一部について出力するか否かの選択が可能となるよう構成されている、メモリデバイス。 - 特定の量子化データを出力する方法であって、
複数のデータ量子化レベルのうちの特定の1つを選択することと、
特定の量子化データを出力することと、
を含む、方法。 - 量子化データを出力する方法であって、
選択されたメモリセルに検出信号を付与することと、
前記検出信号に基づいてカウントデータを出力することと、
複数のデータ量子化レベルのうちの特定の1つを選択することと、
前記カウントデータに基づき、ハードデータ部とソフトデータ部を含み、前記複数のデータ量子化レベルのうちの前記1つの量子化データを生成することと、
前記複数のデータ量子化レベルのうちの前記1つを出力することであって、その際、少なくとも前記ソフトデータ部を出力するか否かを選択することと、
を含む、方法。 - 前記複数のデータ量子化レベルのうちの前記1つを選択することは、ユーザによって行われる、請求項9に記載の方法。
- 前記複数のデータ量子化レベルのうちの前記1つを選択することは、制御回路によって行われる、請求項9に記載の方法。
- 前記複数のデータ量子化レベルのうちの前記1つを選択することは、前記選択されたメモリセルを含むメモリデバイスの年齢に基づいて、制御回路によって行われる、請求項9に記載の方法。
- 前記方法は、前記メモリデバイスのいくつかのプログラム消去サイクルに基づいて前記メモリデバイスの前記年齢を決定することを含む、請求項12に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/010,589 US8446786B2 (en) | 2011-01-20 | 2011-01-20 | Outputting a particular data quantization from memory |
US13/010,589 | 2011-01-20 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013550560A Division JP2014503104A (ja) | 2011-01-20 | 2012-01-18 | 特定のデータ量子化のメモリからの出力 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015172992A true JP2015172992A (ja) | 2015-10-01 |
JP6012811B2 JP6012811B2 (ja) | 2016-10-25 |
Family
ID=46516053
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013550560A Pending JP2014503104A (ja) | 2011-01-20 | 2012-01-18 | 特定のデータ量子化のメモリからの出力 |
JP2015094720A Active JP6012811B2 (ja) | 2011-01-20 | 2015-05-07 | 特定のデータ量子化のメモリからの出力 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013550560A Pending JP2014503104A (ja) | 2011-01-20 | 2012-01-18 | 特定のデータ量子化のメモリからの出力 |
Country Status (7)
Country | Link |
---|---|
US (3) | US8446786B2 (ja) |
EP (1) | EP2666163B1 (ja) |
JP (2) | JP2014503104A (ja) |
KR (1) | KR101485727B1 (ja) |
CN (1) | CN103339677B (ja) |
TW (1) | TWI494941B (ja) |
WO (1) | WO2012099948A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101293223B1 (ko) * | 2011-04-01 | 2013-08-05 | (주)아토솔루션 | 비휘발성 메모리 소자, 전자제어 시스템, 및 비휘발성 메모리 소자의 동작방법 |
US9171626B2 (en) * | 2012-07-30 | 2015-10-27 | Micron Technology, Inc.. | Memory devices and programming memory arrays thereof |
US9064575B2 (en) | 2012-08-03 | 2015-06-23 | Micron Technology, Inc. | Determining whether a memory cell state is in a valley between adjacent data states |
US9460783B2 (en) * | 2014-06-03 | 2016-10-04 | Micron Technology, Inc. | Determining soft data |
CN104362847A (zh) * | 2014-11-10 | 2015-02-18 | 无锡普雅半导体有限公司 | 一种数字控制上升时间和斜率的电荷泵电路 |
KR20170075886A (ko) * | 2015-12-23 | 2017-07-04 | 에스케이하이닉스 주식회사 | 센싱 제어 신호 생성 장치 및 그를 포함하는 반도체 메모리 장치 |
KR102557324B1 (ko) * | 2016-02-15 | 2023-07-20 | 에스케이하이닉스 주식회사 | 메모리 장치 |
KR102113633B1 (ko) * | 2018-05-28 | 2020-05-20 | 한국과학기술연구원 | 사용자 인증 시스템에 사용되는 puf 장치 및 그것의 동작 방법 |
JP2021047966A (ja) | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | 半導体メモリ装置及び方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002510119A (ja) * | 1998-04-01 | 2002-04-02 | インボックス・テクノロジー | 高分解能多ビットパーセルメモリ |
US20090244973A1 (en) * | 2008-03-31 | 2009-10-01 | Michael Scheppler | Memory Read-Out |
US20090319859A1 (en) * | 2008-06-24 | 2009-12-24 | Sandisk Il Ltd. | Method and apparatus for error correction according to erase counts of a solid-state memory |
US20090319872A1 (en) * | 2008-06-23 | 2009-12-24 | Sandisk Il Ltd. | Fast, low-power reading of data in a flash memory |
JP2010509700A (ja) * | 2006-11-03 | 2010-03-25 | サンディスク コーポレイション | 可変読み出ししきい値を有する不揮発性メモリ |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4309772A (en) * | 1980-01-24 | 1982-01-05 | Motorola, Inc. | Soft quantizer for FM radio binary digital signaling |
US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
US5694356A (en) * | 1994-11-02 | 1997-12-02 | Invoice Technology, Inc. | High resolution analog storage EPROM and flash EPROM |
US6441843B1 (en) * | 1998-08-24 | 2002-08-27 | Samsung Electronics Co., Ltd. | Suppression of effects of co-channel NTSC interference artifacts upon digital TV receiver adaptive equalizer |
US6154157A (en) * | 1998-11-25 | 2000-11-28 | Sandisk Corporation | Non-linear mapping of threshold voltages for analog/multi-level memory |
US7664264B2 (en) | 1999-03-24 | 2010-02-16 | Blue Spike, Inc. | Utilizing data reduction in steganographic and cryptographic systems |
JP3797159B2 (ja) * | 2001-08-28 | 2006-07-12 | ソニー株式会社 | 撮像装置 |
EP1381057B1 (en) * | 2002-07-10 | 2008-12-03 | STMicroelectronics S.r.l. | Line selector for a matrix of memory elements |
US7260139B2 (en) | 2002-10-22 | 2007-08-21 | Intel Corporation | Method to reduce the number of bits per soft bit |
US7336547B2 (en) | 2004-02-27 | 2008-02-26 | Micron Technology, Inc. | Memory device having conditioning output data |
JP4622654B2 (ja) * | 2005-04-25 | 2011-02-02 | ソニー株式会社 | 復号装置および復号方法 |
US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
US7904783B2 (en) * | 2006-09-28 | 2011-03-08 | Sandisk Corporation | Soft-input soft-output decoder for nonvolatile memory |
US8429493B2 (en) * | 2007-05-12 | 2013-04-23 | Apple Inc. | Memory device with internal signap processing unit |
US7733262B2 (en) | 2007-06-15 | 2010-06-08 | Micron Technology, Inc. | Quantizing circuits with variable reference signals |
US7538702B2 (en) * | 2007-06-15 | 2009-05-26 | Micron Technology, Inc. | Quantizing circuits with variable parameters |
US7584308B2 (en) | 2007-08-31 | 2009-09-01 | International Business Machines Corporation | System for supporting partial cache line write operations to a memory module to reduce write data traffic on a memory channel |
JP5347341B2 (ja) * | 2008-06-06 | 2013-11-20 | ソニー株式会社 | 固体撮像装置、撮像装置、電子機器、ad変換装置、ad変換方法 |
US7821839B2 (en) * | 2008-06-27 | 2010-10-26 | Sandisk Il Ltd. | Gain control for read operations in flash memory |
US8406048B2 (en) | 2008-08-08 | 2013-03-26 | Marvell World Trade Ltd. | Accessing memory using fractional reference voltages |
US20100251076A1 (en) * | 2009-03-27 | 2010-09-30 | Chao-Yi Wu | Storage controller having soft decoder included therein, related storage control method thereof and system using the same |
US8386890B2 (en) * | 2009-09-11 | 2013-02-26 | Arm Limited | Error correction for multilevel flash memory |
-
2011
- 2011-01-20 US US13/010,589 patent/US8446786B2/en active Active
-
2012
- 2012-01-18 WO PCT/US2012/021701 patent/WO2012099948A1/en active Application Filing
- 2012-01-18 EP EP12737061.7A patent/EP2666163B1/en active Active
- 2012-01-18 JP JP2013550560A patent/JP2014503104A/ja active Pending
- 2012-01-18 CN CN201280006125.4A patent/CN103339677B/zh active Active
- 2012-01-18 KR KR1020137021766A patent/KR101485727B1/ko active IP Right Grant
- 2012-01-19 TW TW101102279A patent/TWI494941B/zh active
-
2013
- 2013-05-21 US US13/899,034 patent/US8891321B2/en active Active
-
2014
- 2014-10-13 US US14/512,656 patent/US9395927B2/en active Active
-
2015
- 2015-05-07 JP JP2015094720A patent/JP6012811B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002510119A (ja) * | 1998-04-01 | 2002-04-02 | インボックス・テクノロジー | 高分解能多ビットパーセルメモリ |
JP2010509700A (ja) * | 2006-11-03 | 2010-03-25 | サンディスク コーポレイション | 可変読み出ししきい値を有する不揮発性メモリ |
US20090244973A1 (en) * | 2008-03-31 | 2009-10-01 | Michael Scheppler | Memory Read-Out |
US20090319872A1 (en) * | 2008-06-23 | 2009-12-24 | Sandisk Il Ltd. | Fast, low-power reading of data in a flash memory |
US20090319859A1 (en) * | 2008-06-24 | 2009-12-24 | Sandisk Il Ltd. | Method and apparatus for error correction according to erase counts of a solid-state memory |
JP2011525655A (ja) * | 2008-06-24 | 2011-09-22 | サンディスク アイエル リミテッド | ソリッドステートメモリの消去カウントにしたがってエラー修正をする方法および装置 |
Also Published As
Publication number | Publication date |
---|---|
KR101485727B1 (ko) | 2015-01-22 |
WO2012099948A1 (en) | 2012-07-26 |
JP2014503104A (ja) | 2014-02-06 |
US20150081957A1 (en) | 2015-03-19 |
JP6012811B2 (ja) | 2016-10-25 |
US8446786B2 (en) | 2013-05-21 |
TWI494941B (zh) | 2015-08-01 |
EP2666163A4 (en) | 2017-12-13 |
US20130297893A1 (en) | 2013-11-07 |
KR20130116932A (ko) | 2013-10-24 |
US20120191923A1 (en) | 2012-07-26 |
EP2666163B1 (en) | 2019-11-20 |
US8891321B2 (en) | 2014-11-18 |
US9395927B2 (en) | 2016-07-19 |
CN103339677A (zh) | 2013-10-02 |
TW201243858A (en) | 2012-11-01 |
EP2666163A1 (en) | 2013-11-27 |
CN103339677B (zh) | 2016-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6012811B2 (ja) | 特定のデータ量子化のメモリからの出力 | |
US9269450B2 (en) | Methods, devices, and systems for adjusting sensing voltages in devices | |
KR101532819B1 (ko) | 메모리 디바이스들에서 임계 전압 변화를 처리하는 방법들, 디바이스들, 및 시스템들 | |
US8243538B2 (en) | Small unit internal verify read in a memory device | |
US8520441B2 (en) | Word line kicking when sensing non-volatile storage | |
KR101414839B1 (ko) | 메모리 디바이스에서의 센싱 동작 | |
US9245646B2 (en) | Program verify operation in a memory device | |
WO2013070366A2 (en) | Statistical read comparison signal generation for memory systems | |
TW201435897A (zh) | 基於錯誤校正而設定預設讀取信號 | |
US8750045B2 (en) | Experience count dependent program algorithm for flash memory | |
US8780626B2 (en) | Sense operation in a memory device | |
CN111951873A (zh) | 用于校准存储器单元数据状态的感测的设备及方法 | |
US11817170B2 (en) | Storage controller determining error count, method of operating the same, and method of operating storage device including the same | |
ITRM20070621A1 (it) | Compensazione dell'effetto della configurazione a ritroso in un dispositivo di memorizzazione. | |
TWI415138B (zh) | 決定記憶體頁之狀態 | |
US10115465B2 (en) | Functional data programming in a non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160830 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6012811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |